JP2010182756A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010182756A JP2010182756A JP2009023028A JP2009023028A JP2010182756A JP 2010182756 A JP2010182756 A JP 2010182756A JP 2009023028 A JP2009023028 A JP 2009023028A JP 2009023028 A JP2009023028 A JP 2009023028A JP 2010182756 A JP2010182756 A JP 2010182756A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- region
- trench
- semiconductor layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】ゲートトレンチ5のY方向の一方側には、P型のボディ領域11が形成され、このボディ領域11の表層部には、N+型のソース領域13が形成されている。一方、ゲートトレンチ5のY方向の他方側には、ガードリングトレンチ15が形成されている。ガードリングトレンチ15は、ゲートトレンチ5と間隔を空けて、半導体層3をその表面から深さ方向の途中まで掘り下がっている。ガードリングトレンチ15の周囲には、P型のガードリング領域12が形成されている。ガードリング領域12は、ガードリングトレンチ15の周囲に形成されている。
【選択図】図2
Description
図10は、トレンチゲート構造を採用したVDMOSFETを備える半導体装置の模式的な断面図である。
半導体層103上には、層間絶縁膜112が形成されている。層間絶縁膜112上には、ソース電極113が形成されている。ソース電極113は、層間絶縁膜112に選択的に形成されたコンタクトホールを介して、ソース領域109、コンタクト領域110およびガードリング領域111に接続されている。
ソース電極113が接地され、ドレイン電極114に正電圧が印加された状態で、ゲート電極107の電位(ゲート電圧)が制御されることにより、ボディ領域108におけるゲート絶縁膜106との界面近傍にチャネルが形成されて、ドリフト領域104とソース領域109との間に電流が流れる。
そのため、図10に示す半導体装置101は、その製造に時間がかかるという問題を有している。また、長時間の熱処理により、トレンチ105の周囲に結晶欠陥を生じるおそれがある。さらに、長時間の熱処理により、半導体基板102から半導体層103にN型不純物が拡散し、半導体層103のN+型を有する部分の厚さが小さくなり、ゲート電極107とドレイン電極114との間の耐圧(ゲート−ドレイン間耐圧)およびソース電極とドレイン電極114との間の耐圧(ソース−ドレイン間耐圧)が低下するおそれがある。
請求項3に記載のように、ガードリングトレンチの内面とガードリング領域との間に、ガードリング領域よりも第2導電型の不純物を高濃度に含むガードリングコンタクト領域が形成されていることが好ましい。ガードリングコンタクト領域を介して、ソースメタルとガードリング領域との良好な電気接続を達成することができる。
請求項5に記載のように、ゲートトレンチは、ストライプ状をなす複数の第1平行部を有し、ボディ領域およびガードリング領域は、第1平行部が延びる方向と直交する方向に交互に形成され、第1平行部は、ボディ領域とガードリング領域との間を延びていてもよい。
図1は、本発明の第1実施形態に係る半導体装置の模式的な平面図である。図2は、図1に示す半導体装置の切断線II−IIにおける断面図である。図3は、図1に示す半導体装置の切断線III−IIIにおける断面図である。
半導体装置1は、図2,3に示すように、後述するドリフト領域4よりもN型不純物を高濃度に含むN++型の半導体基板2を備えている。半導体基板2は、たとえば、シリコン基板からなる。
半導体層3には、ゲートトレンチ5が形成されている。ゲートトレンチ5は、図1に示すように、平面視において、互いに平行をなして所定方向(以下、この方向を「X方向という。)に延びる複数の第1平行部6と、X方向と直交する方向(以下、この方向を「Y方向」という。)に延び、各第1平行部6の一端および他端をそれぞれ連結する連結部7とを有している。言い換えれば、ゲートトレンチ5は、Y方向に延び、X方向に間隔を空けて配置される2つの連結部7と、これらの連結部7に両端が連結され、Y方向に間隔を空けたストライプ状をなす複数の第1平行部6とを有している。また、ゲートトレンチ5は、各連結部7からX方向に延びる2つ(合計4つ)の引出部8とを有している。そして、ゲートトレンチ5の第1平行部6、連結部7および引出部8は、図2,3に示すように、半導体層3をその表面から掘り下がり、その底部がドリフト領域4に達している。
ゲートトレンチ5内には、ゲート絶縁膜9を介して、ゲート電極10が埋設されている。ゲート電極10は、たとえば、ドープトポリシリコン(たとえば、N型不純物がドーピングされたポリシリコン)からなる。ゲート電極10の表面は、半導体層3の表面とほぼ面一をなしている。
ボディ領域11の表層部には、図2に示すように、N+型のソース領域13およびボディ領域11よりもP型不純物を高濃度に含むP+型のボディコンタクト領域14が形成されている。ソース領域13は、ボディ領域11の表層部におけるボディコンタクト領域14を除く全域に形成されている。ボディコンタクト領域14は、ゲートトレンチ5の第1平行部6に対してY方向に間隔を空けて、X方向に一定間隔で複数形成されている。
また、ガードリング領域12とガードリングトレンチ15の内面およびこれに連続する半導体層3の表面との間には、ガードリング領域12よりもP型不純物を高濃度に含むP+型のガードリングコンタクト領域16が形成されている。
層間絶縁膜17上には、図1〜3に示すように、ソースメタル18が形成されている。ソースメタル18は、層間絶縁膜17に選択的に形成されたコンタクトホール19に入り込み、ソース領域13およびボディコンタクト領域14に接続されている。また、ソースメタル18は、コンタクトホール19を介して、ガードリングトレンチ15内に入り込み、ガードリングトレンチ15内を埋め尽くしている。これにより、ソースメタル18は、ガードリングコンタクト領域16に接続され、ガードリングコンタクト領域16を介してガードリング領域12と電気的に接続されている。
一方、図2,3に示すように、半導体基板2の裏面(半導体層3が形成されている側と反対側の面)には、ドレインメタル22がその全域に形成されている。
前述したように、ガードリング領域12とドリフト領域4との界面は、ゲートトレンチ5の底面よりも半導体基板2側に位置している。そのため、ソース領域13とドリフト領域4との間(ソースメタル18とドレインメタル22との間)にVDMOSFETの定格値を超える過大な電圧が印加されると、ガードリング領域12の最深部付近に最も高い電界が生じ、そのガードリング領域12の最深部付近でアバランシェ降伏が起こる。アバランシェ降伏により発生したホールは、ガードリング領域12からソースメタル18を介して排出される。これにより、ホールがボディ領域11に流れこむことを防止でき、ドリフト領域4、ボディ領域11およびソース領域13からなる寄生トランジスタのターンオンを防止できる。その結果、VDMOSFETのアバランシェ耐量の向上を図ることができる。
さらに、ガードリング領域12とガードリングトレンチ15の内面との間に、P+型のガードリングコンタクト領域16が形成されているので、ガードリングコンタクト領域16を介して、ソースメタル18とガードリング領域12との良好な電気接続を達成することができる。
図4A〜4Hは、図1〜3に示す半導体装置の製造工程を順に示す模式的な断面図である。図4A〜4Hの切断面は、図2の切断面と同じである。
その後、図4Cに示すように、CVD(Chemical Vapor Deposition:化学気相成長)法により、酸化膜41上に、ゲートトレンチ5内を埋め尽くすように、ドープトポリシリコン42が堆積される。
次いで、イオン注入法により、ガードリングトレンチ15の内面を含む半導体層3の表面から半導体層3の表層部に、P型不純物(たとえば、ボロン)が注入される。P型不純物の注入角度は、たとえば、7°であり、P型不純物は、ガードリングトレンチ15の側面からも半導体層3に注入される。その後、半導体層3に注入されたP型不純物を拡散(ドライブイン)させるための熱処理が行われる。このP型不純物の拡散により、図4Fに示すように、半導体層3に、ボディ領域11およびガードリング領域12が形成される。
このように、ガードリングトレンチ15の形成後、半導体層3にその表面(ガードリングトレンチ15の内面を含む。)からP型不純物がドーピングされることにより、ゲートトレンチ5に対してガードリングトレンチ15と反対側に、ボディ領域11が形成されるとともに、ガードリングトレンチ15の周囲に、ガードリング領域12が形成される。このとき、ゲートトレンチ5に対してガードリングトレンチ15が形成されている側では、その反対側よりもガードリングトレンチ15の深さの分、P型不純物が半導体層3の深い位置まで拡散する。そのため、ボディ領域11を形成するために必要十分な時間の熱処理によって、その最深部がゲートトレンチ5の底部よりも深い位置に達するガードリング領域12を形成することができる。
図5に示す半導体装置51では、ゲートトレンチ5は、各連結部7からX方向に延びる2つ(合計4つ)の引出部8に加えて、Y方向の両端の各第1平行部6からY方向に延びる2つ(合計4つ)の引出部52を有している。ゲート電極10における各引出部8,52に埋設された部分には、コンタクトホール21を介して、ゲートメタル20が接続されている。
図6に示す半導体装置61では、ゲートトレンチ5は、Y方向に延びる第2平行部62を有している。第2平行部62は、複数の第1平行部6とともに格子状をなしている。そして、第1平行部6のY方向の一方側に形成されるボディ領域11および他方側に形成されるガードリング領域12は、第2平行部62により、それぞれ2つの部分に分断されている。そして、各ガードリング領域12には、X方向に延びる平面視略長方形状の1つのガードリングトレンチ15が形成されている。
図7は、本発明の第4実施形態に係る半導体装置の模式的な平面図である。図7において、図6に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図7に示す構造について、図6に示す構造との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図8は、本発明の第5実施形態に係る半導体装置の模式的な断面図である。図8の切断面は、図2の切断面と同じである。図8において、図2に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図8に示す構造について、図2に示す構造との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
そして、図8に示す構造は、図4Gに示す工程の後、半導体層3上に、埋設体82の材料であるドープトポリシリコンをガードリングトレンチ15を埋め尽くすように堆積させ、ガードリングトレンチ15外からドープトポリシリコンを除去した後、図4Hに示す工程を行うことにより形成することができる。
図1に示す半導体装置1では、第1並行部6に対してボディ領域11と反対側において、半導体層3に、複数のガードリングトレンチ15がX方向に一定間隔で形成されている。これに対し、図9に示す半導体装置91では、第1並行部6に対してボディ領域11と反対側において、半導体層3に、X方向に延びる平面視略長方形状の1つのガードリングトレンチ15が形成されている。
以上、本発明のいくつかの実施形態を説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、半導体装置1,51,61,71,81,91において、各半導体部分の導電型(P型、N型)を反転した構造が採用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
3 半導体層
5 ゲートトレンチ
6 第1平行部
9 ゲート絶縁膜
10 ゲート電極
11 ボディ領域
12 ガードリング領域
13 ソース領域
15 ガードリングトレンチ
16 ガードリングコンタクト領域
18 ソースメタル
41 酸化膜(絶縁膜)
42 ドープトポリシリコン(ゲート電極の材料)
51 半導体装置
61 半導体装置
62 第2平行部
71 半導体装置
81 半導体装置
91 半導体装置
Claims (7)
- 半導体層と、
前記半導体層の基層部に形成された第1導電型のドリフト領域と、
前記半導体層をその表面から掘り下がり、底部がドリフト領域に達するゲートトレンチと、
前記ゲートトレンチの内面に形成されたゲート絶縁膜と、
前記ゲートトレンチ内に前記ゲート絶縁膜を介して埋設されたゲート電極と、
前記ゲートトレンチの一方側において、前記半導体層の表面と前記ドリフト領域との間に形成された第2導電型のボディ領域と、
前記ボディ領域の表層部に形成された第1導電型のソース領域と、
前記ゲートトレンチの前記一方側と反対の他方側において、前記ゲートトレンチと間隔を空けて、前記半導体層をその表面から深さ方向の途中まで掘り下がったガードリングトレンチと、
前記ガードリングトレンチの周囲に形成され、前記ドリフト領域との界面が前記ゲートトレンチの底面よりも前記半導体層の基層側に位置する第2導電型のガードリング領域と、
前記半導体層上に形成され、前記ソース領域および前記ガードリング領域と電気的に接続されたソースメタルとを含む、半導体装置。 - 前記ガードリングトレンチ内が前記ソースメタルにより埋め尽くされている、請求項1に記載の半導体装置。
- 前記ガードリングトレンチの内面と前記ガードリング領域との間に形成され、前記ガードリング領域よりも第2導電型の不純物を高濃度に有するガードリングコンタクト領域をさらに含む、請求項1または2に記載の半導体装置。
- 前記ガードリングトレンチの深さが前記ゲートトレンチの深さ以下である、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記ゲートトレンチは、ストライプ状をなす複数の第1平行部を有し、
前記ボディ領域および前記ガードリング領域は、前記第1平行部が延びる方向と直交する方向に交互に形成され、
前記第1平行部は、前記ボディ領域と前記ガードリング領域との間を延びている、請求項1〜4のいずれか一項に記載の半導体装置。 - 前記ゲートトレンチは、前記第1平行部と直交する方向に延び、前記第1平行部とともに格子状をなす複数の第2平行部をさらに有し、
前記ボディ領域および前記ガードリング領域は、前記第2平行部により分断されている、請求項5に記載の半導体装置。 - 第1導電型の半導体層にその表面から深さ方向の途中まで掘り下がったゲートトレンチを形成する工程と、
前記ゲートトレンチの内面に絶縁膜を形成する工程と、
前記絶縁膜の形成後、前記半導体層上に前記ゲートトレンチ内を埋め尽くすようにゲート電極の材料を堆積させる工程と、
前記ゲート電極の材料のエッチバックにより、前記ゲートトレンチ内に埋設されたゲート電極を形成する工程と、
前記ゲートトレンチの側方において、前記ゲートトレンチと間隔を空けて、前記半導体層にその表面から深さ方向の途中まで掘り下がったガードリングトレンチを形成する工程と、
前記半導体層の表面から第2導電型の不純物をドーピングして、前記ゲートトレンチに対して前記ガードリングトレンチと反対側にボディ領域を形成するとともに、前記ガードリングトレンチの周囲にガードリング領域を形成する工程とを含む、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023028A JP2010182756A (ja) | 2009-02-03 | 2009-02-03 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023028A JP2010182756A (ja) | 2009-02-03 | 2009-02-03 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010182756A true JP2010182756A (ja) | 2010-08-19 |
Family
ID=42764115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023028A Pending JP2010182756A (ja) | 2009-02-03 | 2009-02-03 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010182756A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820321A (zh) * | 2011-05-10 | 2012-12-12 | 南亚科技股份有限公司 | 沟渠式金氧半导体结构及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149736A (ja) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | 半導体装置 |
-
2009
- 2009-02-03 JP JP2009023028A patent/JP2010182756A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149736A (ja) * | 2005-11-24 | 2007-06-14 | Toshiba Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820321A (zh) * | 2011-05-10 | 2012-12-12 | 南亚科技股份有限公司 | 沟渠式金氧半导体结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101028131B1 (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
US7432134B2 (en) | Semiconductor device and method of fabricating the same | |
JP5525153B2 (ja) | 半導体装置 | |
JP5630114B2 (ja) | 炭化珪素半導体装置 | |
US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20100276750A1 (en) | Metal Oxide Semiconductor (MOS) Structure and Manufacturing Method Thereof | |
US8338907B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008103683A (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
JP2016127245A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009088005A (ja) | 半導体装置およびその製造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2010114152A (ja) | 半導体装置および半導体装置の製造方法 | |
US11626479B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6792345B2 (ja) | 半導体装置の製造方法 | |
JP7288827B2 (ja) | 半導体装置の製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
JP6257525B2 (ja) | 半導体装置 | |
JP2006196876A (ja) | 縦型ゲート半導体装置およびその製造方法 | |
JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
JP5563760B2 (ja) | 半導体装置 | |
JP6524279B2 (ja) | 半導体装置およびその製造方法 | |
JP5719899B2 (ja) | 半導体装置 | |
JP2010192691A (ja) | 半導体装置 | |
JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2007034547A1 (ja) | トレンチゲートパワーmosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140220 |