ES2236887T3 - Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio. - Google Patents

Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio.

Info

Publication number
ES2236887T3
ES2236887T3 ES98904992T ES98904992T ES2236887T3 ES 2236887 T3 ES2236887 T3 ES 2236887T3 ES 98904992 T ES98904992 T ES 98904992T ES 98904992 T ES98904992 T ES 98904992T ES 2236887 T3 ES2236887 T3 ES 2236887T3
Authority
ES
Spain
Prior art keywords
type
layer
region
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES98904992T
Other languages
English (en)
Inventor
James Albert Cooper, Jr.
Jian Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/795,135 external-priority patent/US6570185B1/en
Priority claimed from US08/797,535 external-priority patent/US6180958B1/en
Application filed by Individual filed Critical Individual
Application granted granted Critical
Publication of ES2236887T3 publication Critical patent/ES2236887T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

SE PRESENTA UN TRANSISTOR DE POTENCIA DE COMPUERTA AISLADA DE CARBURO DE SILICIO QUE PRESENTA UNA TENSION MAXIMA MAYOR. EL TRANSISTOR INCLUYE UN TRANSISTOR DE EFECTO DE CAMPO O DE COMPUERTA AISLADA CON UNA REGION PROTECTORA (23, 43) ADYACENTE A LA COMPUERTA AISLADA QUE TIENE UN TIPO DE CONDUCTIVIDAD OPUESTA A LA DE LA FUENTE (14, 34) PARA PROTEGER EL MATERIAL AISLANTE DE LA COMPUERTA (17, 37) CONTRA EL EFECTO DE DEGRADACION O RUPTURA DE UNA GRAN TENSION APLICADA A TRAVES DEL DISPOSITIVO. EL DISPOSITIVO INCLUYE OPCIONALMENTE UNA CAPA INTENSIFICADORA DE LA CORRIENTE (67, 83) QUE TIENE UN TIPO DE CONDUCTIVIDAD OPUESTA A LA DE LA REGION PROTECTORA Y SE COLOCA ENTRE LA REGION PROTECTORA Y OTRA REGION DEL TRANSISTOR CON EL PRIMER TIPO CONDUCTIVIDAD.

Description

Estructura para aumentar la tensión máxima de transistores de potencia de carburo de silicio.
Campo de la invención
La presente invención se refiere a dispositivos semiconductores de potencia de puerta aislada y en particular se refiere a transistores de efecto de campo UMOS e IGBT formados de carburo de silicio.
Antecedentes de la invención
La presente invención se refiere a dispositivos semiconductores de potencia y particularmente a transistores MOSFET (transistores de efecto de campo de metal óxido semiconductor) de potencia formados de carburo de silicio. Un transistor MOSFET de potencia es un dispositivo de conmutación pequeño, fiable, electrónicamente controlable que tiene una aplicación creciente en los dispositivos de alta tensión/alta potencia y en los circuitos integrados. Los transistores MOSFET de potencia tienen una variedad de aplicaciones en numerosos campos, incluidas las comunicaciones, las aplicaciones del consumidor, tratamiento de datos, los mercados militar, industrial, automotriz y otros relacionados. En particular, los transistores MOSFET de potencia presentan velocidades de conmutación inherentemente más altas que los transistores bipolares y, por consiguiente, son particularmente útiles en las aplicaciones de alta frecuencia. Aunque el silicio ha sido el material seleccionado para muchas aplicaciones de semiconductores, sus características y estructura electrónica fundamentales evitan su utilización más allá de ciertos parámetros. De este modo, el interés por los dispositivos MOSFET de potencia ha cambiado del silicio a otros materiales, incluido el carburo de silicio. El carburo de silicio tiene varias ventajas intrínsecas para aplicaciones MOSFET de potencia. El carburo de silicio tiene una velocidad de saturación de campo elevado que es tres veces más grande que la del arseniuro de galio (GaAs). El carburo de silicio tiene un campo de ruptura intrínseco elevado diez veces más alto que el arseniuro de galio y una conductividad térmica diez veces más alta que el arseniuro de galio.
El SiC es único entre los semiconductores compuestos porque su óxido nativo es SiO, el mismo óxido que el silicio. Esto significa que los dispositivos de distribución de potencia utilizados en silicio, es decir, el transistor MOSFET de potencia, el transistor bipolar de puerta aislada (IGBT), y el tiristor controlado por MOS (MCT) pueden fabricarse todos de SiC.
No obstante, debido a diferencias tecnológicas, los dispositivos de potencia de SiC pueden ser muy distintos de los dispositivos de silicio, y no siempre es posible una traslación directa de los conceptos de silicio al SiC. El SiC tiene un campo de ruptura ocho veces más alto que el del silicio, y los dispositivos de potencia de SiC pueden presentar resistencias activas específicas de 100 a 200 veces más bajas que dispositivos similares de silicio. Sin embargo, antes de poder realizar tales dispositivos, deben tratarse varios problemas prácticos. Los dispositivos bipolares de SiC (por ejemplo, el IGBT y MCT) adolecen de vidas cortas de portadores minoritarios, que normalmente están en el intervalo de 40 a 400 nanosegundos (ns). Como resultado, las ganancias de corriente más elevadas presentes en los transistores bipolares de SiC están en el intervalo de 10 a 12. Dado que el campo eléctrico máximo puede ser ocho veces (8X) superior que en el silicio, los dispositivos de conmutación de SiC pueden fabricarse con una zona de desplazamiento aproximadamente 8X más delgada que los dispositivos de silicio comparables. Si la zona de desplazamiento es 8X más delgada, el dopado de la zona de desplazamiento puede ser aproximadamente doce veces (12X) más grande. La resistencia de la zona de desplazamiento es proporcional al grosor e inversamente proporcional al dopado, de manera que la resistencia activa específica de un dispositivo de SiC puede ser desde 100-200 veces más pequeña que un dispositivo de silicio comparable con la misma tensión nominal. Esto significa que el dispositivo de SiC puede ser de 100-200 veces más pequeño que el dispositivo de silicio comparable. Alternativamente, si el dispositivo de SiC tiene la mis-
ma área que el dispositivo de silicio comparable, su resistencia activa específica será de 100-200 veces más pequeña.
Aunque ofrece ventajas sustanciales sobre el silicio, el SiC todavía no está maduro como material semiconductor. Las obleas de cristal único de SiC sólo han estado comercialmente disponibles desde 1991, y antes de que el SiC pueda reemplazar al silicio en aplicaciones de dispositivos de potencia han de tratarse varios problemas técnicos. Los principales problemas se refieren al crecimiento de cristal de los materiales de SiC. Debido al punto de fusión muy elevado, los monocristales de cristal único no pueden extraerse de una fusión como en el método Czochralski utilizado para el silicio. En su lugar, el monocristal crece en un cristal semilla mediante un procedimiento de sublimación a alta temperatura. Actualmente, los monocristales que crecen mediante el procedimiento de sublimación son de aproximadamente 2 pulgadas de diámetro, mucho más pequeños que las 6 a 8 pulgadas habituales en la industria del silicio. Además, el material todavía tiene un número relativamente grande de defectos. Estos defectos incluyen los micro-rechupes, es decir, orificios de tamaño de micras que se encuentran en toda la oblea. Afortunadamente, el problema del micro-rechupe parece estar bajo control, con densidades de micro-rechupe tan bajas como 27 cm^{-2} en las obleas más recientes, y a la velocidad de mejora actual, los micro-rechupes deberían eliminarse por completo con el tiempo.
El SiC se cristaliza en la red cristalina hexagonal con planos alternantes de átomos de silicio y de carbono. Los pares de planos de SiC pueden producirse en tres orientaciones, indicadas A, B y C. La secuencia particular de apilado de los pares de planos de SiC identifica el politipo del cristal. El SiC se produce en una variedad de politipos, pero los más comunes son 3C, 4H y 6H. Actualmente, el politipo 6H es el que está caracterizado con mayor meticulosidad, pero el politipo 4H es más atractivo para dispositivos de potencia debido a su mayor movilidad de electrones.
Aunque tiene un campo de ruptura mucho más grande que el silicio, el SiC tiene movilidades de electrones y huecos más bajas y vidas de portadores minoritarios más cortas. Las vidas más cortas permiten que los dispositivos bipolares de SiC se conmuten mucho más rápido que los dispositivos de silicio comparables, pero limitan la ganancia de corriente de los transistores bipolares de SiC a valores muy bajos, normalmente inferiores a 20. Para una conmutación a alta velocidad con una baja caída de tensión directa, el mejor dispositivo de SiC será un MOSFET de potencia. El MOSFET de potencia típico de silicio es una estructura DMOS (o MOS de doble difusión). La longitud corta de canal se consigue difundiendo la capa base de tipo p y la fuente n+ a través de la misma ventana de óxido, eliminando de este modo cualquier dependencia en la alineación de las fotomáscaras. La base de tipo p debe tener un número suficiente de átomos dopantes por unidad de superficie (grosor por concentración) para evitar una penetración por el campo eléctrico de drenador en el estado de bloqueo. Desafortunadamente, el concepto DMOS es difícil de trasladar al SiC porque no es factible difundir térmicamente átomos dopantes en el SiC. Se tendría que construir artificialmente una estructura similar utilizando implantación de iones, pero entonces, la longitud del canal estaría definida por una alineación de máscara, y sería difícil implantar la impureza de tipo p hasta una profundidad suficiente para evitar la penetración. Por estos motivos, una estructura UMOSFET vertical, es decir, una combinación de capas epitaxiales de SiC y una zanja (trench) es lo más práctico en el SiC.
Sin embargo, todavía no se ha conseguido el potencial teórico de los transistores MOSFET de SiC, debido a que la máxima potencia en los transistores MOSFET de carburo de silicio está limitada no obstante por el campo de ruptura del aislante de dióxido de silicio (SiO_{2}). Aunque este óxido realmente no falla hasta alcanzar campos de aproximadamente 10^{7} Voltios por centímetro (V/cm), desde un punto de vista práctico, la fiabilidad a corto plazo del óxido se degrada gravemente bajo campos por encima de aproximadamente 2-3 x 10^{6} V/cm. Una limitación de campo semejante ya es ligeramente inferior al campo de ruptura del carburo de silicio. No obstante, es incluso más problemático, debido a la relación de 2,5:1 de las constantes dieléctricas del dióxido de silicio y el carburo de silicio, la ley de Gauss requiere que el campo máximo en los transistores de potencia de carburo de silicio esté limitado en términos realistas a una tensión de bloqueo mucho más baja que la de que teóricamente es capaz el carburo de silicio.
Por consiguiente, existe una necesidad de transistores de potencia, particularmente transistores MOSFET de potencia, de carburo de silicio que sean capaces de beneficiarse de las propiedades intrínsecas favorables del carburo de silicio y es un objeto de la presente invención proporcionar tales transistores.
El documento US5488236A describe un transistor bipolar controlado por puerta que incluye una región colectora enterrada.
Sumario de la invención
Por consiguiente, la presente invención consiste en un transistor de potencia UMOS tal como se define en la reivindicación 1.
La invención también consiste en un transistor de potencia bipolar de puerta aislada (IGBT) tal como se define en la reivindicación 10.
Breve descripción de los dibujos
La figura 1 es un diagrama esquemático en corte transversal de un UMOS según la técnica anterior acompañado de gráficos informales del campo a lo largo de las secciones p-n y MOS de tales dispositivos de la técnica anterior;
la figura 2 es una vista esquemática en corte transversal similar de un UMOS útil para comprender la presente invención y nuevamente acompañada de gráficos informales del campo resultante de las secciones p-n y MOS del dispositivo;
la figura 3 es una cuadrícula definida por el usuario de un UMOS convencional de la técnica anterior que utiliza un software de simulación de dispositivos;
la figura 4 es una cuadrícula similar a la figura 3, pero prolongada en la dirección vertical;
las figuras 5 y 6 son gráficos de la intensidad del campo eléctrico en diversas posiciones dentro de un UMOS convencional de la técnica anterior basados en las cuadrículas de las figuras 3 y 4;
las figuras 7 y 8 son cuadrículas definidas por el usuario para el UMOS de la presente invención basadas en un corte transversal vertical de 4 micras y de 16 micras, respectivamente;
las figuras 9 y 10 son gráficos de la intensidad del campo eléctrico en diversas posiciones dentro del UMOS de la presente invención tal como se define en las figuras 7 y 8;
las figuras 11 y 12 trazan el mismo tipo de información que las figuras 9 y 10 pero a una tensión aplicada más alta;
la figura 13 es un gráfico bajo las mismas condiciones de las figuras 11 y 12 pero a lo largo de una parte distinta del dispositivo;
las figuras 14 y 15 son gráficos similares a las figuras 9-12, pero tomados a un nivel de dopado inferior que los dispositivos modelados en las figuras anteriores;
las figuras 16-18 son gráficos similares para los niveles de dopado inferiores de las figuras 14 y 15 pero bajo tensiones de drenaje aplicadas mucho más altas;
la figura 19 es un IGBT según la presente invención;
la figura 20 es una vista en corte transversal de un UMOS según la presente invención; y
la figura 21 es una vista en corte transversal de un IGBT según la presente invención.
Descripción detallada de las realizaciones preferidas
En su sentido más amplio, las realizaciones preferidas de la invención son un transistor de puerta aislada, de efecto de campo o bipolar, en el que el material de la puerta es un óxido, y en el que el semiconductor de conductividad opuesta está colocado adyacente al óxido para proteger el óxido de campos eléctricos elevados. Un ejemplo útil para entender el transistor de potencia UMOS de carburo de silicio está indicado en líneas generales con 10 en la figura 2. Para propósitos de comparación, en la figura 1 se ilustra un dispositivo de la técnica anterior.
El UMOS 10 está formado de un sustrato 11 de carburo de silicio de cristal único de tipo n, una capa 12 epitaxial de carburo de silicio de tipo n sobre el sustrato 11 de tipo n y una capa 13 epitaxial de tipo p sobre la capa 12 epitaxial de tipo n. Un pozo 14 de tipo n está formado en la capa 13 epitaxial de tipo p. Una zanja de puerta definida por la pared 15 de zanja y una base 16 plana de zanja se entiende a través del pozo 14 de tipo n y la capa 13 epitaxial de tipo p y termina en la capa 12 epitaxial de tipo n. Un óxido 17 de puerta cubre la pared 15 y la base 16 de la zanja. Contactos óhmicos respectivos definen la fuente, la puerta y el drenador. En particular, el contacto 20 de puerta está sobre la capa 17 de óxido, el contacto 21 de fuente está sobre la capa 13 epitaxial de tipo p y se traslapa con el pozo 14 de tipo n, y el contacto 22 de drenador se une al sustrato 11 de tipo n de manera que los tres contactos definan la fuente, la puerta y el drenador del UMOS 10.
Existen varios metales y sistemas de metal compuesto que son apropiados para estos contactos y, como éstos son bien conocidos en la técnica, no se describirán en detalle en el presente documento a no ser para destacar que, por ejemplo, el níquel o combinaciones de níquel y titanio son contactos óhmicos apropiados para el carburo de silicio de tipo n, mientras que el aluminio o las combinaciones de aluminio y titanio son contactos óhmicos útiles para el carburo de silicio de tipo p. Más recientemente, el siliciuro de cobalto (CoSi_{2}) se ha mostrado prometedor como material de contacto óhmico para el carburo de silicio de tipo p.
Tal como se ha señalado en la parte de los antecedentes, en la última década, se encuentran comercialmente disponibles sustratos de carburo de silicio, y sustratos que incluyen capas epitaxiales apropiadas. Por tanto, su formación y crecimiento no se analizará en detalle en el presente documento, a no ser para señalar que en las patentes estadounidenses nº 4.912.063; 4.912.064; Re. 34.861; y 5.011.549 se exponen técnicas de ejemplo de crecimiento epitaxial y de sustratos. De forma similar, la capa 17 de óxido puede ser un óxido térmico o depositado y en la patente estadounidense nº 5.459.107 se exponen varios métodos ventajosos de formar capas de dióxido de silicio de alta calidad sobre el carburo de silicio. Por ejemplo, en las patentes estadounidenses nº 5.323.022 y 5.409.859 se exponen estructuras de contacto óhmico apropiadas.
Tal como indica la figura 2, en el ejemplo, el sustrato 11 de tipo n está dopado de forma algo más elevada que la capa 12 epitaxial de tipo n con concentraciones apropiadas de dopado de por ejemplo 2 x 10^{19} cm^{-3} para el sustrato 11 y 2 x 10^{16} cm^{-3} para la capa 12 epitaxial de tipo n. Se entenderá que el uso de una capa epitaxial n sobre un sustrato n+ ofrece ciertas ventajas para el flujo de corriente en situaciones particulares. En otras realizaciones, un único sustrato o capa de tipo n proporciona una estructura apropiada de drenador. De forma similar, el pozo 14 de tipo n está dopado de forma más elevada, relativamente hablando, que la capa 13 epitaxial de tipo p o la capa 12 epitaxial de tipo n. Un nivel de dopado a título de ejemplo para el pozo 14 de tipo n también es 2 x 10^{19} cm^{-3}, y para la capa 13 de tipo p es 5 x 10^{17} cm^{-3}. El ejemplo comprende además una región 23 protectora de tipo p conectada a tierra entre la capa 17 de óxido y la capa 12 epitaxial de tipo n, y que, en la realización ilustrada en la figura 2, está bajo la parte inferior de la capa 17 de óxido de la zanja. La región 23 protectora de tipo p está conectada a tierra por el contacto óhmico mostrado esquemáticamente con 24 en la figura 2. Este contacto óhmico está formado normalmente sobre la superficie 16 horizontal en un emplazamiento no cubierto por el metal de puerta y el óxido de puerta, por ejemplo, en un punto en un plano detrás de la vista de la figura 2. La región 23 de tipo p está alineada con la base 16 de la zanja de puerta para proteger el óxido 17 de la zanja de los efectos de degradación o ruptura de una gran tensión positiva aplicada al contacto 22 de drenador.
Establecida independientemente de polaridad específica, la región protectora de tipo opuesto (23 en la figura 2) es adyacente a la puerta aislada (dióxido 20 de silicio en la figura 2) y protege al material 20 aislante de la puerta de los efectos de degradación o ruptura de una gran tensión positiva aplicada al drenador. Los resultados de esta estructura se ilustran de forma informal comparando los gráficos de la intensidad de campo de la figura 1 con los de la figura 2, y se ilustran de modo más formal mediante la información presentada en las figuras 3-18. Tanto en la figura 1 como en la figura 2, la intensidad de campo a lo largo de la sección p-n es básicamente la misma. No obstante, el efecto de añadir la capa 23 p de la presente invención se ilustra mediante la diferencia entre el campo a lo largo de la sección MOS trazada en la figura 1 frente a aquella trazada en la figura 2. Tal como se ilustra en la figura 2, la invención mantiene la intensidad de campo máxima alejada del óxido de manera que una alta tensión aplicada al drenador (tal como se indica con V_{d} >> 0 en la figura 2), no afecta a la capa 17 de óxido en el UMOS 10 de la figura 2 de la misma manera que una alta tensión de drenador similar afecta a la capa de óxido en el ejemplo de la técnica anterior de la figura 1.
Al proteger de forma esencial la capa 17 de óxido del campo creado por la alta tensión, la capa 23 de tipo p permite que el rendimiento del dispositivo de carburo de silicio se acerque más a su potencial teórico.
Para obtener una indicación más formal del rendimiento del dispositivo, el diseño ilustrado en la figura 2 fue analizado utilizando el programa de simulación de dispositivos MEDICI™. MEDICI™, que es uno de los diversos programas de simulación de dispositivos comercialmente disponibles, se utilizó para hallar el valor de campo eléctrico de cada punto dentro de los distintos dispositivos UMOS de SiC con las distintas polarizaciones. De esto, podría determinarse la polarización máxima para cada UMOS con el campo eléctrico máximo en la capa de óxido inferior o igual a 3 x 10^{6} V/cm. Para propósitos analíticos, éste se definió como la tensión de polarización máxima para el dispositivo. El programa MEDICI™ está disponible de TMA, 595 Lawrence Expressway, Sunnydale, CA 94087 (URL: http://www.tmai.com). MEDICI™ predice las características eléctricas de estructuras bidimensionales arbitrarias bajo condiciones de funcionamiento especificadas por el usuario. El análisis de los transistores MOSFET es una de las aplicaciones típicas del dispositivo para las que resulta útil el programa de simulación MEDICI™. Los resultados de MEDICI™ se ilustran en las figuras 3-18. Las figuras 3-6 describen un UMOS convencional de la técnica anterior, mientras que las figuras 7-18 describen un UMOS según la presente invención. La figura 3 es una cuadrícula definida por el usuario para un dispositivo de potencia UMOS convencional, tal como el ilustrado en la figura 1. Utilizando el programa MEDICI™, se seleccionaron el número y emplazamiento de los puntos de la cuadrícula para definir el dispositivo deseado en un patrón bidimensional. Normalmente, y tal como se ilustra en la figura 3, se selecciona y se asigna un mayor número de puntos de cuadrícula a esas partes del dispositivo que mostrarán los efectos o respuestas más grandes a la tensión, a la corriente y al campo eléctrico. Por ejemplo, en la figura 3 se asigna un gran número de puntos de cuadrícula al óxido y aparecen como las líneas anchas oscuras en forma de L. Tal como indican las dimensiones listadas, la figura 3 ilustra una parte en corte transversal de un UMOS convencional que es aproximadamente de 4 micras de ancho y 2 micras de alto. La figura 4 está basada en los mismos datos de la figura 3 excepto en que la figura 4 se expresa a lo largo de una distancia vertical de aproximadamente 16 micras.
La figura 5 muestra el comportamiento de un UMOS de SiC convencional tal como el modelado por el programa MEDICI™. El gráfico de la figura 5 se toma a lo largo de la línea y = 1,2033 micras; es decir, una línea horizontal entre los límites izquierdo y derecho de la figura 3. Tal como se ilustra en la figura 3, dicha línea horizontal atraviesa la parte de óxido por la base de la zanja del UMOS. En particular, la figura 5 modela el comportamiento del UMOS convencional a una tensión de drenador de 150 voltios. Bajo tales condiciones, el campo eléctrico máximo es de aproximadamente 3,82 x 10 10^{6} V/cm y se produce a lo largo de la línea horizontal a una coordenada x de aproximadamente 3,08 micras. Nuevamente, volviendo a la figura 3, ésta corresponde a la esquina del óxido, que es generalmente la posición esperada para la intensidad de campo más elevada. Tal como se ha indicado anteriormente, una intensidad de campo elevada de este tipo puede provocar que el óxido se rompa inmediatamente o se degrade tan rápidamente de manera que generalmente inutilice el dispositivo bajo tales condiciones. Tal como se ha indicado anteriormente, para evitar una degradación del óxido, el campo eléctrico máximo en el óxido debería mantenerse deseablemente por debajo de aproximadamente 2,5-3 x 10^{6} V/cm, y preferiblemente incluso menos.
La figura 6 ilustra la misma información que la figura 5, pero lo hace midiendo el campo a lo largo de una línea vertical definida por una coordenada x de 3,0967 micras, y nuevamente con una tensión de drenador aplicada de 150 voltios. Tal como muestra la figura 6, el valor máximo del campo eléctrico es nuevamente de aproximadamente 3,82 x 10^{6} V/cm y se produce en la esquina del óxido; es decir, una coordenada definida por x = 3,1 micras e y = 1,25 micras.
La figura 7 es la cuadrícula definida por el usuario de MEDICI™ para el UMOS con la capa p implantada (por ejemplo, ilustrada con 23 en la figura 2), que tiene una profundidad de aproximadamente 0,5 micras. De forma similar a la figura 3, el mayor número de puntos en la cuadrícula se selecciona dentro de la parte de óxido, que nuevamente aparece como las líneas grandes continuas en forma de L en la figura 7. La figura 7 también incluye, sin embargo, un gran número de puntos de cuadrícula correspondientes a la capa p implantada justo debajo del óxido. Al igual que con la figura 3, la cuadrícula en corte transversal de la figura 7 cubre aproximadamente 4 micras verticalmente y 4 micras horizontalmente.
La figura 8 corresponde a la misma estructura que la figura 7, pero está trazada para mostrar una profundidad de 16 micras.
La figura 9 muestra el comportamiento pronosticado por el programa MEDICI™ para el UMOS bajo una tensión de drenador aplicada de 150 voltios, y concentraciones de dopado de 2,0 x 10^{16} cm^{-3} (2E16) en la capa n (por ejemplo 12 en la figura 7), 2 x 10^{19} cm^{-3} en el sustrato 11, y 5 x 10^{17} cm^{-3} tanto en la capa 13 epitaxial de tipo p como en la región 23 de tipo p conectada a tierra. La figura 9 se toma a lo largo de una línea horizontal nuevamente definida por y = 1,2023 micras; es decir, la misma línea horizontal que en la figura 5. De este modo, las figuras 5 y 9 proporcionan una base para la comparación de los dos dispositivos en un punto estructuralmente equivalente. Tal como se muestra en la figura 9, en la esquina del óxido (x = 3 micras, y = 20 1,2 micras) todavía se produce un pico en el campo eléctrico, pero también muestra que el campo eléctrico en ese punto ha disminuido mucho; es decir, aproximadamente 0,278 x 10^{6} V/cm; es decir, más de un orden de magnitud inferior al campo eléctrico en la esquina de óxido sin la capa p implantada (en comparación al campo de 3,82 x 10^{6} V/cm en el mismo punto en las figuras 5 y 6).
La figura 10 traza la misma información que la figura 9, pero nuevamente tomada a lo largo de la línea vertical en x = 3,0967. De este modo, la figura 10 corresponde en geometría a la figura 6. La figura 10 muestra dos picos. El más grande de los dos picos cae en las coordenadas x = 3,1 e y = 1,75 que, con referencia a la figura 7, es adyacente a la unión p-n. La figura 10 también muestra que el pico de óxido cae en la esquina del óxido (x = 3,1 e y = 1,2) pero nuevamente es muy reducido con respecto al dispositivo de la técnica anterior; es decir, aproximadamente 0,18 x 10^{6} V/cm.
La figura 11 traza el campo eléctrico a lo largo de la misma línea horizontal (y = 1,2033 micras) que en las otras figuras similares, pero a una tensión de drenador aplicada de 950 voltios en la estructura de la invención. La figura 11 también representa el mismo nivel de dopado (2E16) en la capa n que en las figuras 9 y 10. Una vez más, el campo eléctrico máximo está en la esquina del óxido (x = 3, y = 1,2 micras), pero todavía es relativamente bajo; es decir, aproximadamente 1,32 x 106 V/cm. Expuesto de forma distinta, incluso bajo una tensión de drenador aplicada de 950 voltios, la estructura de la presente invención reduce el campo eléctrico en la esquina del óxido hasta una fracción del campo eléctrico en la misma posición bajo bastante menos tensión que en estructuras convencionales.
La figura 12 corresponde a la figura 11 en que representa una tensión de drenador aplicada de 950 voltios, pero como en otros gráficos similares, se toma a lo largo de la línea vertical x = 3,0967 micras. La figura 12 también incluye dos picos. Nuevamente, el mayor de los dos picos (en coordenadas x = 3,1 e y = 1,9 micras) representa el campo en la unión p-n y, a una intensidad de aproximadamente 3,12 x 10^{6} V/cm se está acercando al campo de ruptura del carburo de silicio en este nivel de dopado. El otro pico se produce nuevamente en la esquina del óxido (x = 3,1 micras, y = 1,2 micras) y es de aproximadamente 1,82 x 10^{6} V/cm, dentro de los parámetros deseados de intensidad de campo. La figura 13 se toma a lo largo de una línea vertical ligeramente distinta (x = 1,0536 micras) que los gráficos anteriores, pero también representa 950 V aplicados al drenador y un nivel de dopado n de 2E16. Esta coordenada x particular representa una rodaja vertical de la estructura de la invención que está algo retirada del óxido, y de este modo muestra la intensidad de campo a través de las partes p y n del transistor y, particularmente, el campo en la unión p-n (x = 1,0536, y = aproximadamente 1,1 micras).
La figura 13 muestra la intensidad de campo máxima en el carburo de silicio cerca de la unión p-n que es del orden de aproximadamente 2,33 x 10^{6} V/cm, que está nuevamente dentro de los límites deseados. Tal como se ha indicado más arriba, las figuras 5 a 13 se calcularon todas en concentraciones de dopado en la capa n de 2E16 cm^{-3}. Debido al efecto del dopado en la tensión de ruptura, se utilizó nuevamente el programa MEDICI™ para simular el comportamiento de la estructura de la invención a un nivel de dopado reducido de 2,S x 10^{15} cm^{-3} (2,5E15) en la capa n. La cuadrícula es la misma que la definida originalmente en las figuras 7 y 8, y por tanto las coordenadas de las figuras 14-18 corresponden a aquellas de las figuras 9-13.
La figura 14 es otro gráfico del campo eléctrico tomado a lo largo de la línea vertical en la coordenada x = 3,0967 micras, con una tensión de drenador aplicada de 950 voltios en el nivel de dopado inferior de 2,5E15 cm^{-3}. La figura 14 incluye dos picos que nuevamente representan la intensidad de campo en el óxido y en la unión p-n, respectivamente. La intensidad de campo en la unión p-n (x = 3,1 e y = 1,95 micras) es de aproximadamente 1,69 x 10^{6} V/cm dentro de los límites deseados. De forma similar, el campo máximo en el óxido (x = 3,1 e y = 1,25 micras) es de aproximadamente 0,19 x 10^{6} V/cm bajo el campo máximo de los dispositivos correspondientes de la técnica anterior.
La figura 15 corresponde a la figura 14, pero con los datos trazados a lo largo de la línea horizontal y = 1,2033 micras. Tomada a lo largo de esta línea, la intensidad de campo máxima se produce nuevamente en la esquina del óxido (x = 3 e y = 1,2 micras) con un valor de aproximadamente 0,25 x 10^{6} V/cm nuevamente bajo el campo máximo de los dispositivos de la técnica anterior.
Las figuras 16 y 17 representan gráficos para los mismos niveles de dopado de las figuras 14 y 15, pero a una tensión de drenador aplicada de 2300 voltios. El campo máximo todavía cae en la esquina del óxido (x= 3 e y = 1,2 micras), y la intensidad de campo en ese punto es 1,15 x 10^{6} V/cm; es decir, todavía una fracción de la intensidad de campo experimentada por dispositivos convencionales a tensiones mucho más bajas.
La figura 17 corresponde a la figura 16, pero se toma a lo largo de la línea vertical de x = 3,0967 micras. Como en los otros gráficos tomados a lo largo de la línea vertical, la figura 17 muestra dos picos, el mayor de los cuales representa la unión p-n (x = 3,1 e y = 1,8 micras). En la unión p-n el campo eléctrico alcanza aproximadamente 3,1 x 10^{6} V/cm; es decir, más cerca de la tensión de ruptura del carburo de silicio a este nivel de dopado. Sin embargo, la intensidad de campo de pico en el óxido permanece mucho más baja, en el orden de aproximadamente 1,47 x 10^{6} V/cm; es decir, una fracción de la intensidad de campo que se volvería problemática.
Finalmente, la figura 18 corresponde a la figura 13 (es decir, una línea vertical en x = 1,0536 micras), excepto en el nivel de dopado inferior (2,5E15 cm^{-1}) y la tensión de drenado más alta (2300 voltios). La figura 18 muestra que a lo largo de esta línea vertical, el campo es intenso a lo largo de las partes p y n del dispositivo y está más cerca de la ruptura en dichos puntos (es decir, siempre por encima de aproximadamente 2,10 x 10^{6} V/cm).
\newpage
En resumen, las figuras 4 a 18 muestran que el UMOS ofrece una mayor resistencia a la degradación del óxido o ruptura en tensiones que son ambas múltiplos y órdenes de magnitud superiores a aquellas en las que los dispositivos UMOS convencionales de carburo de silicio experimentarían rotura. Como condición, la proximidad relativamente cercana de la capa epitaxial de tipo p del transistor a la región protectora de tipo p implantada puede fomentar un efecto de estrangulamiento que puede reducir la corriente en tensión del dispositivo. Por consiguiente, la región de tipo p conectada a tierra está suficientemente separada de la capa epitaxial de tipo p para minimizar cualquier efecto de estrangulamiento.
Un método de hacer los transistores de potencia de carburo de silicio de puerta aislada comprende el ataque químico de una estructura de carburo de silicio de primer tipo de conductividad opuesta a la primera para definir una zanja con una pared de primer tipo de conductividad opuesta a la primera, formar una capa de tipo de conductividad opuesta en la base de la zanja y alineada por las paredes de la zanja, formar la capa de oxidación apropiada en las paredes de la zanja y la base de la zanja, y a continuación, añadir contactos óhmicos respectivos para formar la fuente, la puerta y el drenador (o emisor en un IGBT).
Por consiguiente, al producir los ejemplos anteriormente descritos con la fuente y drenador de tipo n, el método puede comprender adicionalmente el crecimiento de una capa epitaxial de tipo p en una capa epitaxial de tipo n o en un sustrato de tipo n, seguido por la etapa de formar un pozo de tipo n en la capa epitaxial de tipo p. Esto produce una estructura n-p-n de SiC que puede atacarse químicamente para producir una pared n-p-n. La epitaxia del SiC se realiza normalmente mediante deposición química en fase de vapor (CVD). Ambas obleas 4H y 6H de SiC con capas epitaxiales especificadas por el cliente están comercialmente disponibles. Estas capas pueden estar dopadas con nitrógeno (tipo n) o dopadas con aluminio (tipo p) a niveles de dopado desde 10^{14} cm^{-3} a 10^{20} cm^{-3}.
El dopado de zonas selectivas se realiza mediante implantación de iones. Esto es necesario porque los coeficientes térmicos de difusión en el SiC son demasiado pequeños para que la difusión de impurezas sea práctica. El SiC puede implantarse a más de 10^{19} cm^{-3} con nitrógeno (tipo n) y con boro o aluminio (tipo p). En realizaciones preferidas, la implantación se realiza con la oblea a una temperatura elevada, y las implantaciones se activan a 1200 a 1500ºC en argón. (Obsérvese que a 1500ºC, podría fundirse una oblea de silicio). Semejante implantación a alta temperatura se describe en la patente estadounidense nº 5.087.576. El ataque químico anisotrópico se realiza mediante RIE. Puede utilizarse cualquier tipo de gas fluorado, incluidos el NF_{3} y el SF_{6}. Técnicas apropiadas para atacar químicamente carburo de silicio se exponen por ejemplo en las patentes estadounidenses nº 4.865.685 y 4.981.551. Un problema anterior presentado por varios investigadores era el micro-enmascaramiento provocado por la contaminación de partículas de aluminio durante el RIE del SiC. Este problema puede eliminarse añadiendo una placa de grafito de cobertura sobre el cátodo de aluminio en la cámara de RIE. Por consiguiente pueden obtenerse perfiles muy anisotrópicos en SiC 6H a una profundidad de decenas de micras. La morfología superficial de las superficies atacadas químicamente es buena.
Con respecto a la oxidación térmica, los óxidos MOS son elementos críticos de la mayoría de los dispositivos semiconductores, particularmente de los dispositivos de potencia. Las cifras de consideración importantes son la densidad de estados de interfase DIT, la densidad de carga fija QF, y el campo de ruptura EBOX. Existe una dificultad en la obtención de una medición precisa de la densidad de estados de interfase DIT del SiC. Debido a la banda prohibida ancha del SiC, los estados de interfase de deposición más profunda en la interfase de SiO_{2}/SiC no están en equilibrio térmico con el semiconductor a temperatura ambiente, y la ocupación de los estados de interfase no puede seguir cambios en la polarización de CC. Para medir correctamente la densidad de estados de interfase utilizando técnicas de CV, es necesario calentar la muestra lo suficiente para que los estados puedan permanecer en estado casi listo a medida que cambia la tensión de puerta. Esto no ha sido reconocido por todos los investigadores de SiC, y en la literatura existen varios informes erróneos.
Un enfoque más apropiado parece ser una técnica modificada de capacitancia alta-baja y una técnica de conductancia de CA a temperaturas elevadas para caracterizar la interfase SiO_{2}/SiC. Se utilizan óxidos gruesos para el campo y la dieléctrica intermedia y como capas de pasivación para la terminación de campo en dispositivos de alta tensión. No resulta práctico que crezcan óxidos gruesos mediante una oxidación térmica convencional debido a los largos periodos y temperaturas implicados. Además, la redistribución dopante (segregación) en el crecimiento de oxido térmico puede ser un problema. Dependiendo de las circunstancias se prefieren otras técnicas: (i) deposición de SiO_{2} grueso mediante LPCVD o PECVD, (ii) deposición de una capa de silicio amorfo que se convierte más tarde en SiO_{2} mediante oxidación térmica, o (iii) aplicación de vidrio de espin (SOG).
Los contactos óhmicos se forman en capas de tipo n y p mediante aluminio recocido y níquel recocido, respectivamente. Estos procedimientos son bastante rutinarios, y pueden obtenerse resistividades de contacto específicas en el intervalo de 10^{-6} ohm-cm^{2} para el SiC de tipo n altamente dopado. Los contactos óhmicos para el material de tipo p son más difíciles, y las resistividades de contacto oscilan desde 10^{6} ohm-cm^{2} para material ligeramente dopado hasta 10^{-1} ohm-cm^{2} para material altamente dopado.
Los contactos Schottky son fáciles de fabricar, y no se observa una dislocación de nivel de Fermi. Como resultado, las alturas de barrera dependen del metal, y puede conseguirse una amplia gama de alturas de barrera. Metales típicos utilizados para contactos Schottky en SiC son Au, Pt y Ti.
Los procedimientos de deposición de metal y polisilicio son similares al silicio, y generalmente no se encuentran problemas inusuales. Las técnicas preferidas incluyen el aluminio evaporado en navecilla, polisicilio por LPCVD o molibdeno como materiales de puerta para transistores MOSFET de SiC.
En otra realización, la invención comprende un transistor bipolar de puerta aislada (IGBT). Tal como conocen aquellos familiarizados con tales dispositivos, un IGBT tiene la impedancia de entrada elevada y características de alta velocidad de un MOSFET con la característica de conductividad, tensión de saturación baja, de un transistor bipolar. En su aplicación más típica, el IGBT se enciende aplicando una tensión positiva entre la fuente y el emisor, y como en un MOSFET se apaga haciendo que la señal de puerta sea cero o ligeramente negativa. Un IGBT tiene una resistencia activa mucho más baja que un MOSFET correspondiente. En comparación con un MOSFET, un IGBT es generalmente más pequeño con la misma corriente nominal, aunque la acción bipolar en un IGBT ralentiza el dispositivo de manera que presente una frecuencia mucho menor que un MOSFET correspondiente. Los transistores IGBT se analizan con cierto detalle en Dorf, The Electrical Engineering Handbook (1993); CRC Press en las páginas 699-700; y dispositivos relacionados tales como el tiristor controlado/de campo se analizan en Sze, Physics of Semiconductor Devices, Second Edition, 1981 en las páginas 238-240. Por consiguiente, la estructura y función del IGBT no se analizará con detalle en el presente documento a no ser para ilustrar esta realización de la presente invención.
En esta realización, la invención comprende un transistor de potencia bipolar de puerta aislada formado de carburo de silicio con dióxido de silicio como aislante de puerta. El transistor incluye una fuente con el primer tipo de conductividad, y una región protectora debajo del óxido de puerta que tiene el tipo de conductividad opuesto de la fuente, para proteger el óxido de puerta de los efectos de degradación o ruptura de una gran tensión aplicada al transistor.
Un IGBT según la presente invención se ilustra en la figura 19 y está indicado en líneas generales con 30. El IGBT 30 comprende un sustrato 31 de carburo de silicio de tipo p, una capa 32 epitaxial de carburo de silicio de tipo n sobre el sustrato 31 de tipo p, una capa 33 epitaxial de carburo de silicio de tipo p sobre la capa 32 epitaxial de tipo n, y un pozo 34 de tipo n en la capa 33 epitaxial de tipo p. Una zanja de puerta ilustrada mediante su pared 35 y base 36 se extiende a través del pozo 34 de tipo n y la capa 33 epitaxial de tipo p y termina en el sustrato 32 de tipo n. Un óxido 37 de puerta está en la pared 35 y en la base 36 de la zanja. Contactos 40, 41 y 42 óhmicos respectivos al óxido 37 de puerta para el pozo 34 de tipo n y para el sustrato 31 de tipo p definen la puerta, la fuente y el emisor.
Como en las otras realizaciones, el IGBT 30 incluye una región 43 de carburo de silicio de tipo p entre el óxido 37 de puerta y la capa 32 epitaxial de tipo n y alineada con la base 36 de la zanja de puerta para proteger el óxido 37 en la zanja de los efectos de degradación o ruptura de una gran tensión positiva aplicada al transistor 30. La región de tipo p está conectada a tierra y formada mediante implantación tal como se ha analizado anteriormente. De forma similar, y como en los ejemplos de MOSFET, la región 43 de tipo p está suficientemente separada de la capa 33 epitaxial de tipo p para minimizar cualquier efecto de estrangulamiento de corriente entre la región 43 de tipo p y la capa 33 epitaxial de tipo p.
Como en los ejemplos, los contactos óhmicos para las regiones de tipo n se seleccionan del grupo que consiste en níquel o aleaciones de níquel, mientras que los contactos óhmicos para el material de tipo p se seleccionan preferiblemente del grupo que consiste en aluminio, aleaciones de aluminio y siliciuro de cobalto. Como en los ejemplos, normalmente se prefiere nitrógeno para dopar el material de tipo n, mientras que el material de tipo p se dopa normalmente con aluminio o boro. Como en las realizaciones anteriores, el carburo de silicio en el transistor 30 tiene un politipo seleccionado del grupo que consiste en 4H y 6H.
Reducir la resistencia activa
La figura 20 ilustra una realización según la invención. A este respecto, el programa de simulación MEDICI™ utilizado en el presente documento también indica que la protección ofrecida por la capa de tipo p adicional en la base de la zanja aumenta a medida que disminuye la distancia ("d" en la figura 20) a lo largo de la pared de la zanja entre la capa de tipo p del transistor y la capa de protección de tipo p. Expuesto en la alternativa, el efecto protector en el óxido es mejor cuando estas dos partes de tipo p del dispositivo están más cerca entre sí. No obstante, como condición indicada en lo anterior, disminuir esta distancia entre las dos regiones de tipo p tiende a fomentar el estrangulamiento entre ellas lo que puede bloquear finalmente toda la corriente en polarización directa. Los cálculos básicos indican que para concentraciones de dopado normalmente útiles en las partes de tipo p y n del UMOS (por ejemplo, p = 2 X 10^{17} cm^{-3}, n = 2,5 X 10^{15} cm^{-3}), se produciría un estrangulamiento cuando la distancia entre las dos partes de tipo p es menor que aproximadamente 1,5 micras.
No obstante, la obtención de un huelgo de 1,5 micras presenta algunos problemas. En primer lugar, desde un punto de vista de procesamiento, definir físicamente semejante distancia requiere que la zanja sea atacada químicamente hasta una profundidad de aproximadamente 3 micras. Por consiguiente, si normalmente se utiliza aluminio como máscara de ataque químico mediante iones reactivos (RIE), al menos se necesitará teóricamente alrededor de 6750 A de aluminio. No obstante, en realidad, debido a la variación de grosor de la deposición de aluminio y a la variación de la velocidad de ataque químico durante el RIE, normalmente sería necesario 8.000 A de aluminio para una máscara segura. La máscara de aluminio necesitaría retirarse entonces utilizando una tecnología de levantamiento para mantener las paredes laterales rectas en la zanja. No obstante, el levantamiento de una capa de 8.000 A de aluminio es técnicamente difícil y es mejor si se evita en caso de que sea posible.
\newpage
Alternativamente, si las dos capas de tipo p están separadas 1,5 micras o más para minimizar los problemas de tratamiento, la distancia más grande minimizará de forma correspondiente el efecto protector para el que se incluye la capa de tipo p adicional en la estructura. Por consiguiente, existe una necesidad de establecer la geometría de las estructuras descritas en el presente documento para minimizar la posibilidad de estrangular la corriente y para evitar dificultades técnicas en el enmascaramiento y ataque químico profundo de las zanjas únicamente para el propósito de establecer una distancia mínima entre las capas de tipo p.
Por consiguiente, en la realización ilustrada en la figura 20, la presente invención proporciona una estructura de puerta aislada que minimiza la posibilidad de estrangular la corriente mientras se beneficia al mismo tiempo de todas las capacidades de las estructuras UMOS e IGBT, particularmente de carburo de silicio. En esta realización, la invención comprende un transistor UMOS de efecto de campo, que incluye una zanja y un óxido de zanja en las paredes y el fondo de la zanja. Una región protectora está debajo de la parte de base del óxido de zanja del transistor para proteger el óxido de la zanja de los efectos de degradación o ruptura de una gran tensión aplicada en el dispositivo. Una capa que aumenta la corriente está entre la región protectora y el canal de la estructura de puerta aislada, y la capa que aumenta la corriente está más dopada que el resto de la región de drenado de tipo n del transistor.
La figura 20 ilustra la presente invención en forma de un transistor de efecto de campo de tipo de enriquecimiento de canal p, de metal óxido semiconductor vertical indicado en líneas generales con 50. La estructura está diseñada para beneficiarse particularmente de las propiedades del carburo de silicio.
La figura 20 ilustra que el UMOS 50 de la invención incluye un sustrato 51 de carburo de silicio de tipo n con una capa 52 epitaxial de carburo de silicio de tipo n sobre el sustrato de tipo n. Tal como se muestra en la figura 20 con las indicaciones n+ y n-, en realizaciones preferidas, el sustrato 51 que se encuentra con el contacto de drenador está más dopado que la capa 52 epitaxial, para mejorar el flujo de corriente al drenador. Se entenderá que bajo algunas circunstancias, un único sustrato puede tomar la posición del sustrato 51 y la capa 52 epitaxial. No obstante, la estructura n+/n- ofrece ciertas ventajas de flujo de la corriente y por tanto es generalmente preferida.
Una capa 53 epitaxial de tipo p forma la región de canal del UMOS 50 y un pozo 54 de tipo n forma la fuente. La figura 20 también ilustra la zanja 55 y el óxido 56 de puerta que cubre las paredes 57 y la base 60 de la zanja 55. Como en realizaciones anteriores, la invención incluye la región 61 de tipo p conectada a tierra entre el óxido 56 y la capa 52 epitaxial de tipo n y que está alineada con la base 60 de la zanja 55 de puerta para proteger el óxido 56 en la zanja 55 de los efectos de degradación o de ruptura de una gran tensión positiva aplicada al drenador.
Sin embargo, el UMOS de esta realización comprende adicionalmente la capa 62 de tipo n que aumenta la corriente, preferiblemente una capa de tipo n+, entre la región 61 de tipo p conectada a tierra y la región 53 de canal de tipo p de la estructura 50 de UMOS. La capa 62 de tipo n que aumenta la corriente está más dopada que el resto de la capa 52 epitaxial de tipo n. La figura 20 también ilustra los contactos 63 de fuente, el contacto 64 de puerta y el contacto 65 de drenador.
Al colocar la capa 62 de tipo n que aumenta la corriente debajo de la capa 53 de canal de tipo p, la estructura evita el estrangulamiento de la corriente incluso a distancias (d) mucho más pequeñas entre la parte 53 de canal de tipo p y la región 61 de tipo p conectada a tierra. Por ejemplo, los mismos cálculos que muestran el estrangulamiento que se produce a distancias (d) de 1,5 micras o menos en una estructura tal como la de la figura 1, muestran que el estrangulamiento puede evitarse utilizando la invención para distancias (d) de hasta 0,18 micras. Por consiguiente, si la distancia d puede hacerse algo más pequeña, el tratamiento de la estructura puede hacerse correspondientemente más sencillo mientras que al mismo tiempo se refuerza el efecto protector de la capa 61 de tipo p.
Adicionalmente, la capa 62 que aumenta la corriente también ayuda a reducir la resistencia del drenador en polarización directa. En ausencia de la capa 62 de tipo n adicional, la corriente que se dispersa desde la base de la esquina de la zanja al drenador crea una gran resistencia de dispersión alrededor de la esquina de la zanja. Al añadir la capa 62 de tipo n, la corriente puede fluir primero lateralmente dentro de la capa de tipo n, y a continuación fluir hacia abajo al drenador, minimizando o eliminando de este modo la resistencia de dispersión bajo polarización directa.
El programa de simulación MEDICI™ se utilizó nuevamente para comprobar el comportamiento de la estructura de la presente invención. La simulación mostró que a una concentración de aproximadamente 2 X 10^{17} cm^{-3} en la capa 62 de tipo n que aumenta la corriente, y a una distancia d de 0,18 micras entre las dos partes 53 y 61 de tipo p, no se produce estrangulamiento y la corriente directa aumenta en un factor de aproximadamente 10. Se entenderá que la concentración de dopado y el grosor de la capa 62 de tipo n deberían indicarse cuidadosamente, de manera que la capa 62 de tipo n pueda reforzar de forma efectiva el efecto protector de la capa 61 de tipo p conectada a tierra, mientras que al mismo tiempo todavía proporciona la máxima utilidad de la región 52 n para bloquear la caída de tensión inversa.
En resumen, la adición de la capa 62 de tipo n cumple al menos dos propósitos. Primero, evita un estrangulamiento incluso para una d muy pequeña, reforzando de este modo a su vez el efecto protector de la capa 61 de tipo p conectada a tierra en polarización inversa. Segundo, la capa 62 de tipo n reduce la resistencia activa en polarización directa. Tal como se ha indicado más arriba, una simulación preliminar bidimensional de MEDICI™ parece que verifica estas dos ventajas.
Desde un punto de vista de tratamiento, la adición de la capa 62 de tipo n es relativamente sencilla porque simplemente requiere un crecimiento de una capa epitaxial más mientras se utilizan los procedimientos y el diseño de máscara idénticos que se utilizaron para hacer el UMOS ilustrado en la figura 2.
Como detalles adicionales, en realizaciones preferidas, el sustrato 51 de tipo n normalmente tiene una concentración de portadores de aproximadamente 2 X 10^{19} cm^{-3}. La capa 52 epitaxial de tipo n generalmente tiene una concentración de portadores de 2,5 X 10^{15} cm^{-1} y 2 X 10^{16} cm^{-3}. La capa 62 epitaxial de tipo n que aumenta la corriente tiene preferiblemente una concentración de portadores de aproximadamente 2 X 10^{17} cm^{-3}. Las capas 53 epitaxiales de tipo p y la región 61 de tipo p conectada a tierra tienen normalmente concentraciones de portadores de entre 2 X 10^{17} cm^{-3} y 5 X 10^{17} cm^{-3}. Tal como se ha analizado con respecto a las realizaciones anteriores, cuando el semiconductor es carburo de silicio, la región 61 de tipo p conectada a tierra es normalmente una región dopada implantada con aluminio o boro. Adicionalmente, en las realizaciones de carburo de silicio, el dopante de tipo n preferido es nitrógeno y el dopante preferido para la capa 53 epitaxial de tipo p también es aluminio. Cuando la estructura está formada de silicio, el dopante de tipo p preferido es boro, y los dopantes de tipo n preferidos son fósforo, arsénico y antimonio.
En las realizaciones de carburo de silicio, los contactos 63 y 65 óhmicos para el pozo 54 de tipo n y el sustrato 51 de tipo n se seleccionan generalmente del grupo que consiste en níquel y en aleaciones de níquel, mientras que la región 61 de tipo p está conectada a tierra a través de un contacto óhmico (no mostrado) seleccionado del grupo que consiste en aluminio y en aleaciones de aluminio y de siliciuro de cobalto (CoSi_{2}).
En otro aspecto, la presente realización puede describirse mediante la estructura de la zanja 55. Esta estructura comprende la pared 57 de zanja y la región 61 de tipo p conectada a tierra que forma la base 60 de la zanja. La pared 57 de la zanja y la base 60 de la zanja están cubiertas por el óxido 56 de puerta del UMOS 50. La pared 57 de zanja debajo del óxido 56 comprende a su vez el pozo 54 n+ para la fuente, la capa 53 epitaxial de tipo p para el canal colocado debajo del pozo 54 de tipo n+, la capa 62 de tipo n que aumenta la corriente debajo de la capa 53 epitaxial de tipo p, y la región 52 de tipo n de drenador (junto con el sustrato 51) debajo de la capa 62 de tipo n que aumenta la corriente. Como en las otras realizaciones, la región 52 de tipo n de drenador está más dopada que la capa 62 de tipo n que aumenta la corriente.
En otra realización, la invención comprende un transistor bipolar de puerta aislada (IGBT) formado de carburo de silicio con dióxido de silicio como aislante de puerta. El transistor tiene una fuente con un primer tipo de conductividad, una región protectora adyacente al óxido de puerta y que tiene el tipo de conductividad opuesto de la fuente para proteger el óxido de puerta de los efectos de degradación o de ruptura de una gran tensión aplicada en el transistor, y una capa que aumenta la corriente que tiene el primer tipo de conductividad y está colocada entre la región protectora y la región de fuente del transistor.
La figura 21 ilustra una realización particularmente preferida de IGBT indicada en líneas generales con 70. El IGBT 70 comprende un sustrato 71 de carburo de silicio de tipo p, una capa 72 epitaxial de carburo de silicio de tipo n sobre el sustrato 71 de tipo p, una capa 73 epitaxial de carburo de silicio de tipo p sobre la capa 72 epitaxial de tipo n, un pozo 74 de tipo n en la capa 73 epitaxial de tipo p, y una zanja de puerta indicada en líneas generales con 75 que se extiende a través del pozo 74 de tipo n, la capa 73 epitaxial de tipo p, y que termina en la capa 72 epitaxial de tipo n. Un óxido 76 de puerta está en las paredes y en la base de la zanja 75 y los contactos 77, 80 y 81 óhmicos respectivos están unidos al óxido 76 de puerta, al pozo 74 de tipo n y al sustrato 71 de tipo p para definir respectivamente la puerta, la fuente y el emisor.
Una región 82 protectora de carburo de silicio de tipo p está entre el óxido 76 y la capa 72 epitaxial de tipo n y está alineada con la base de la zanja 75 de puerta para proteger el óxido 76 en la zanja 75 de los efectos de degradación o de ruptura de una gran tensión positiva aplicada al IGBT 70. Una capa 83 de tipo n que aumenta la corriente está colocada entre la región 82 protectora y la fuente 74.
Como en los ejemplos anteriores, la región 82 protectora de tipo p está conectada a tierra con un contacto óhmico seleccionado del grupo que consiste en aluminio, aleaciones de aluminio, siliciuro de cobalto y está preferiblemente formado mediante implantación de iones. Los contactos óhmicos para el pozo 74 de tipo n se seleccionan preferiblemente del grupo que consiste en níquel y en aleaciones de níquel. El pozo 74 de tipo n, la capa 72 epitaxial de tipo n y la capa 83 de tipo n que aumenta la corriente están todos preferiblemente dopados con nitrógeno, y el dopante preferido para la capa 73 epitaxial de tipo p se selecciona del grupo que consiste en aluminio y boro. Como en los otros ejemplos, el carburo de silicio tiene preferiblemente un politipo seleccionado del grupo que consiste en 4H y 6H.

Claims (19)

1. Transistor UMOS de potencia que muestra una tensión máxima aumentada y que es un transistor (50)de efecto de campo de tipo de enriquecimiento, de metal óxido semiconductor, que comprende una zanja y un óxido (56) de zanja en las paredes y la base de dicha zanja, una fuente (54) y un drenador (52) con un primer tipo de conductividad, una región (53) de canal con el tipo opuesto de conductividad, una región (61) debajo de dicho óxido de zanja que tiene el tipo opuesto de conductividad de dicha fuente (54) y drenador (52) para proteger dicho óxido de zanja de los efectos de degradación o ruptura de una gran tensión aplicada al drenador y está separada suficientemente de dicha región (53) de canal para minimizar cualquier efecto de estrangulamiento de corriente entre dicha región (61) y dicha región de canal, y una capa (62) que aumenta la corriente del primer tipo de conductividad que está más dopada que dicha región (52) de drenador, en el que el transistor está formado de SiC, en el que dicha región (61) está eléctricamente conectada a un terminal a tierra formado en el transistor y en el que la capa (62) que aumenta la corriente se extiende lateralmente por debajo de dicha región (53) de canal y sobre dicha región (52) de drenador.
2. Transistor según la reivindicación 1, en el que dicha fuente (54) y drenador (52) son de tipo p y dicha región (61) debajo de dicho óxido (56) de zanja es de tipo n.
3. Transistor según la reivindicación 1, que comprende un sustrato (51) de carburo de silicio de tipo n, una capa (53) epitaxial de carburo de silicio de tipo p sobre dicho sustrato de tipo n, un pozo (54) de tipo n en dicha capa epitaxial de tipo p, en el que dicha zanja es una zanja de puerta que se extiende a través de dicho pozo de tipo n y dicha capa epitaxial de tipo p y que termina en dicho sustrato de tipo n y dicho óxido (56) de zanja es un óxido (17, 56) de puerta en las paredes y en la base de dicha zanja, y contactos (64, 63, 65) óhmicos respectivos a dicho óxido de puerta para definir una puerta, para dicho pozo de tipo n para definir una fuente, y para dicho sustrato para definir un drenador, y en el que dicha región (61) debajo de dicha zanja es una región de carburo de silicio de tipo p entre dicho óxido (56) y dicho sustrato (51) de tipo n y alineada con la base de dicha zanja de puerta.
4. Transistor según la reivindicación 3, en el que dicho sustrato (51) de tipo n tiene una concentración de portadores de aproximadamente 2 X 10^{16} cm^{-3}; y dicha capa epitaxial de tipo p tiene una concentración de portadores de aproximadamente 5 X 10^{17} cm^{-3}.
5. Transistor según la reivindicación 3 ó 4, que incluye una capa (52) epitaxial de tipo n en contacto con dicho sustrato (51) de tipo n y entre dicho sustrato de tipo n y dicha capa (53) epitaxial de tipo p.
6. Transistor según la reivindicación 5, en el que dicho sustrato (51) de tipo n está más dopado que dicha capa (52) epitaxial de tipo n.
7. Transistor según la reivindicación 5, en el que dicho sustrato (51) de tipo n tiene una concentración de portadores de aproximadamente 2 X 10^{19} cm^{-3} y dicha capa (52) epitaxial de tipo n tiene una concentración de portadores de entre aproximadamente 2,5 X 10^{15} cm^{-3} y 2 X 10^{16} cm^{-3}.
8. Transistor según una de las reivindicaciones 5, 6 ó 7 anteriores, en el que dicha capa (52) epitaxial de tipo n está dopada con nitrógeno.
9. Transistor según una de las reivindicaciones 5 a 8 anteriores, en el que dicha capa (53) epitaxial de tipo p tiene una concentración de portadores de aproximadamente 5 X 10^{17} cm^{-3} y dicha región (61) de tipo p tiene una concentración de portadores de aproximadamente 5 X 10^{17} cm^{-3}.
10. Transistor de potencia bipolar de puerta aislada (IGBT) que muestra una tensión máxima aumentada y que es un transistor que comprende un sustrato (71) de tipo p, una capa (72) epitaxial de tipo n sobre dicho sustrato (71) de tipo p, una capa (73) epitaxial de tipo p sobre dicha capa epitaxial de tipo n, un pozo (74) de tipo n en dicha capa (73) epitaxial de tipo p, una zanja de puerta que se extiende a través de dicho pozo (74) de tipo n y dicha capa (73) epitaxial de tipo p, y que termina en dicha capa epitaxial de tipo n, un material (76) aislante de puerta en las paredes y en la base de dicha zanja, contactos (50, 77, 81) óhmicos respectivos para dicho material aislante de puerta para definir una puerta, para dicho pozo de tipo n para definir una fuente, y para dicho sustrato para definir un emisor, una región (82) de tipo p entre dicho material aislante y dicha capa (72) epitaxial de tipo n, estando alineada dicha región de tipo p con la base de zanja de puerta para proteger dicho material aislante en dicha zanja de los efectos de degradación o de ruptura de una gran tensión positiva aplicada en dicho transistor y separada lo suficiente de dicha capa (73) epitaxial de tipo p para minimizar cualquier efecto de estrangulamiento de corriente entre dicha región de tipo p y dicha capa epitaxial de tipo p, y una capa (83) que aumenta la corriente de tipo n que está más dopada que dicha capa (72) epitaxial de tipo n, en el que dicha región (82) de tipo p, el sustrato (71), las capas (72, 73) epitaxiales y el pozo (74) de tipo n son carburo de silicio, en el que dicha región (82) de tipo p está eléctricamente conectada a un terminal a tierra formado en el transistor, y en el que la capa (83) que aumenta la corriente se extiende lateralmente debajo de dicha capa epitaxial de tipo p y sobre dicha capa (72) epitaxial de tipo n, y dicha zanja de puerta se extiende a través de dicha capa que aumenta la corriente.
11. Transistor según una de las reivindicaciones 3 a 10 anteriores, en el que dichos contactos óhmicos para dicho pozo (54, 74) de tipo n y dicho sustrato (51) de tipo n se seleccionan del grupo que consiste en níquel y aleaciones de níquel.
12. Transistor según una de las reivindicaciones 3 a 11 anteriores, en el que el dopante para dicha capa (53, 73) epitaxial de tipo p se selecciona del grupo que consiste en aluminio y boro.
13. Transistor según una de las reivindicaciones 3 a 12 anteriores, en el que dicho pozo (54, 74) de tipo n, y dicho sustrato de tipo n están ambos dopados con nitrógeno.
14. Transistor según una de las reivindicaciones anteriores, en el que dicha región (61, 82) de tipo p está conectada a tierra a través de un contacto óhmico seleccionado del grupo que consiste en aluminio, aleaciones de aluminio, y siliciuro de cobalto.
15. Transistor según una de las reivindicaciones anteriores, en el que el dopante para dicha región (61) de tipo p se selecciona del grupo que consiste en aluminio y boro.
16. Transistor según una de las reivindicaciones anteriores, en el que dicha región (61, 82) de tipo p es una región implantada.
17. Transistor según una de las reivindicaciones anteriores, en el que dicho carburo de silicio tiene un politipo seleccionado del grupo que consiste en 4H y 6H.
18. Transistor según la reivindicación 10, en el que la capa (83) que aumenta la corriente de tipo n está colocada entre dicha región (82) de tipo p y la región (54) de fuente de dicho transistor.
19. Transistor según una de las reivindicaciones anteriores, en el que el óxido o material (56, 76) aislante comprende dióxido de silicio.
ES98904992T 1997-02-07 1998-02-06 Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio. Expired - Lifetime ES2236887T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US795135 1997-02-07
US08/795,135 US6570185B1 (en) 1997-02-07 1997-02-07 Structure to reduce the on-resistance of power transistors
US08/797,535 US6180958B1 (en) 1997-02-07 1997-02-07 Structure for increasing the maximum voltage of silicon carbide power transistors
US797535 1997-02-07

Publications (1)

Publication Number Publication Date
ES2236887T3 true ES2236887T3 (es) 2005-07-16

Family

ID=27121597

Family Applications (1)

Application Number Title Priority Date Filing Date
ES98904992T Expired - Lifetime ES2236887T3 (es) 1997-02-07 1998-02-06 Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio.

Country Status (7)

Country Link
EP (1) EP0966763B1 (es)
JP (1) JP5054255B2 (es)
AT (1) ATE287127T1 (es)
AU (1) AU6272798A (es)
DE (1) DE69828588T2 (es)
ES (1) ES2236887T3 (es)
WO (1) WO1998035390A1 (es)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716490B2 (ja) 1996-04-05 2005-11-16 トヨタ自動車株式会社 制動力制御装置
US6283561B1 (en) 1997-03-06 2001-09-04 Toyota Jidosha Kabushiki Kaisha Braking force controller
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
GB0417749D0 (en) * 2004-08-10 2004-09-08 Eco Semiconductors Ltd Improved bipolar MOSFET devices and methods for their use
JP4802542B2 (ja) * 2005-04-19 2011-10-26 株式会社デンソー 炭化珪素半導体装置
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP5444608B2 (ja) 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
CN103262248B (zh) * 2010-12-10 2016-07-13 三菱电机株式会社 半导体装置及其制造方法
JP6197995B2 (ja) 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
US10453951B2 (en) 2014-09-26 2019-10-22 Mitsubishi Electric Corporation Semiconductor device having a gate trench and an outside trench
WO2016120053A1 (en) * 2015-01-27 2016-08-04 Abb Technology Ag Insulated gate power semiconductor device and method for manufacturing such a device
CN107683530B (zh) 2015-06-09 2020-08-18 三菱电机株式会社 电力用半导体装置
DE112016004718B4 (de) 2015-10-16 2022-12-08 Mitsubishi Electric Corporation Halbleitereinheit
DE112016006380B4 (de) 2016-02-09 2023-03-09 Mitsubishi Electric Corporation Halbleiterbauelement
US9728599B1 (en) 2016-05-10 2017-08-08 Fuji Electric Co., Ltd. Semiconductor device
JP6855793B2 (ja) 2016-12-28 2021-04-07 富士電機株式会社 半導体装置
JP7067021B2 (ja) 2017-11-07 2022-05-16 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
GB2572442A (en) * 2018-03-29 2019-10-02 Cambridge Entpr Ltd Power semiconductor device with a double gate structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JP2682272B2 (ja) * 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2883501B2 (ja) * 1992-09-09 1999-04-19 三菱電機株式会社 トレンチ絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance

Also Published As

Publication number Publication date
ATE287127T1 (de) 2005-01-15
JP2001511315A (ja) 2001-08-07
DE69828588D1 (de) 2005-02-17
JP5054255B2 (ja) 2012-10-24
WO1998035390A1 (en) 1998-08-13
EP0966763A1 (en) 1999-12-29
AU6272798A (en) 1998-08-26
EP0966763B1 (en) 2005-01-12
DE69828588T2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
ES2236887T3 (es) Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio.
US6180958B1 (en) Structure for increasing the maximum voltage of silicon carbide power transistors
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP3462506B2 (ja) 炭化ケイ素金属絶縁体半導体電界効果トランジスタの単位セルおよびそれを備える炭化ケイ素金属絶縁体半導体電界効果トランジスタ
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
JP5741583B2 (ja) 半導体装置およびその製造方法
WO1998035390A9 (en) Structure for increasing the maximum voltage of silicon carbide power transistors
JP2008503894A (ja) 炭化ケイ素デバイスおよびその作製方法
JP2012216701A (ja) 炭化珪素半導体装置
Zhong et al. Design and experimental demonstration of 1.35 kV SiC super junction Schottky diode
JP2012253293A (ja) 半導体装置
KR20140027338A (ko) 낮은 소스 저항을 갖는 전계 효과 트랜지스터 장치
KR20140001947A (ko) 반도체 장치
US8343841B2 (en) Method for fabricating a semiconductor device
JP5817204B2 (ja) 炭化珪素半導体装置
CN102171787A (zh) 碳化硅衬底和制造碳化硅衬底的方法
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
CN104854704B (zh) 碳化硅半导体器件
JP6528640B2 (ja) 半導体装置及びその製造方法
Nakano et al. 4H-SiC trench metal oxide semiconductor field effect transistors with low on-resistance
US10418477B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP3689419B1 (ja) 半導体装置、半導体装置の製造方法
Vijay et al. Effect of trench depth and trench angle in a high voltage polyflanked-Super junction MOSFET
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법
CN117012804A (zh) 半导体器件和用于制造半导体器件的方法