JP2010147366A - 半導体装置 - Google Patents

Abstract

【課題】 電力損失の増大を抑えながら宇宙線の入射による影響を抑制する技術を提供する。
【解決手段】 半導体装置１の半導体層３０は、n型のドリフト領域３３とp型のボディ領域３４を有している。ドリフト領域３３は、ボディ領域３４とのｐｎ接合面から離反した領域に高抵抗な下部ドリフト領域３３ｂを含む。オフ状態では、ｐｎ接合面からドリフト領域３３内に向けて伸びる空乏層が形成され、下部ドリフト領域３３ｂはその空乏層が伸びる範囲外に配置されている。
【選択図】 図１

Description

本発明は、宇宙線による破壊が抑制された半導体装置に関する。

宇宙線が半導体装置に及ぼす影響を低減する技術が求められている。特許文献１には、宇宙線の影響を低減するために、比抵抗の高いウェハを用いて半導体装置を形成する技術が開示されている。この技術では、宇宙線の入射によってウェハ内に発生する電子・正孔対に起因して、ウェハ内に二次的に電子・正孔対が発生することを抑制する。これにより、宇宙線による半導体装置の破壊耐量が向上される。

特開平７−２８８３２０号公報

しかしながら、特許文献１の技術のようにウェハの比抵抗を大きくすると、半導体装置の電力損失が増大するという問題がある。本発明は、半導体装置の電力損失の増大を抑制しながら、宇宙線の入射による影響を抑制する技術を提供することを目的としている。

宇宙線の入射によって半導体装置が破壊されるメカニズムを詳細に検討すると、以下のことが分かってきた。まず、半導体装置の半導体層に宇宙線が入射すると、電子・正孔対が発生する。発生した電子・正孔対はそれぞれ、一対の主電極間に向けて流れる。これにより、半導体層内の局所に大電流が流れる。この大電流が半導体層内を流れると、半導体層内の電位分布が不均一になり、大電流の経路上の一部に電界が集中する。この電界集中箇所では、インパクトイオン化現象によってさらに電子・正孔対が発生する。この結果、このインパクトイオン化現象が契機となり、半導体装置が破壊に至る。

したがって、半導体装置の破壊を抑えるためには、インパクトイオン化現象の発生を抑えるのが有効である。インパクトイオン化現象は温度に依存しており、高温なほどインパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。例えば、特許文献１のように、ウェハの比抵抗を大きくすれば、半導体装置全体の温度が上昇することから、インパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。しかしながら、ウェハの比抵抗を大きくすると、半導体装置の電力損失が大きくなってしまう。

本明細書で開示される技術では、半導体層内の電界が集中し易い箇所に対して高抵抗な部分領域が選択的に設けられていることを特徴としている。これにより、インパクトイオン化現象によって発生する電子・正孔対の量を抑えながら、半導体装置の電力損失の増大も抑えることができる。

本明細書で開示される半導体装置は、半導体層と、第１主電極と、第２主電極を備えている。第１主電極は、半導体層の表面の一部に設けられているとともに電源の高電位側に接続される。第２主電極は、半導体層の表面の他の一部に設けられているとともに電源の低電位側に接続される。上記した半導体層は、第１主電極と第２主電極を結ぶ方向に沿って接する第１導電型の第１半導体領域と第２導電型の第２半導体領域を有している。第１半導体領域は第１主電極側に配置されており、第２半導体領域は第２主電極側に配置されている。第１半導体領域は、第２半導体領域とのｐｎ接合面から離反した領域に残部よりも高抵抗な部分領域を含む。半導体装置がオフの状態では、上記ｐｎ接合面から第１半導体領域内に伸びる空乏層が形成される。上記した高抵抗部分領域は、この空乏層が伸びる範囲外に配置されている。
上記の半導体装置は、縦型の半導体装置、横型の半導体装置の双方を含む。縦型の半導体装置の場合、第１主電極が半導体層の第１主面に設けられ、第２主電極が半導体層の第２主面に設けられる。横型の半導体装置の場合、第１主電極と第２主電極はいずれも、半導体層の一方の主面に設けられる。

上記の半導体装置では、半導体層に宇宙線が入射すると、半導体層内に電子・正孔対が発生する。発生した電子・正孔対はそれぞれ、第１主電極と第２主電極を結ぶ方向に沿って流れる。これにより、半導体層内の電位分布が不均一になり、電界集中が発生する。電界集中は、半導体層のうちの高電位側で発生する。上記の半導体装置では、この電界が集中し易い箇所に対して高抵抗部分領域が選択的に設けられている。高抵抗部分領域は、電流が流れる際の抵抗値が高いので発熱し易い。これにより、電界集中箇所を局所的に高温化させることができ、インパクトイオン化現象によって発生する電子・正孔対の量を抑制することができる。さらに、高抵抗部分領域が部分的に設けられているので、半導体装置の電力損失の増大も抑えることができる。また、高抵抗部分領域は、空乏層が伸びる範囲外に配置されている。このため、高抵抗部分領域は、空乏層が伸縮する現象を妨害することがない。したがって、空乏層が伸縮する過程において電力損失が増大することも抑えられる。上記の半導体装置は、電力損失の増大を抑えながら、宇宙線の入射による影響を低減化することができる。

高抵抗部分領域には、複数個の絶縁部分が散在していることが好ましい。絶縁部分が散在していることによって、高抵抗部分領域の抵抗値を増大させることができる。

前記絶縁部分を形成するためには、様々な態様を採用することができる。例えば、絶縁部分を空洞とすることができる。この態様の高抵抗部分領域には、多孔質体を利用することができる。空洞は熱伝導率が低いので、絶縁部分が空洞であると、より局所で高温化させることができる。
また、絶縁部分を絶縁体とすることもできる。この場合、絶縁体の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。

本明細書で開示される半導体装置によると、電力損失の増大を抑えながら宇宙線の入射による影響を低減することができる。

本明細書で開示される技術の特徴を以下に整理しておく。
（１）縦型の半導体装置は、半導体層と、前記半導体層の第１主面に形成されているとともに電源の高電位側に接続される第１主電極と、前記半導体層の第２主面に形成されているとともに電源の低電位側に接続される第２主電極を備えている。前記半導体層は、前記半導体層の厚み方向に沿って接する第１導電型の第１半導体領域と第２導電型の第２半導体領域を有している。前記第１半導体領域は前記第１主面側に配置されており、前記第２半導体領域は前記第２主面側に配置されている。前記第１半導体領域は、第２半導体領域とのｐｎ接合面から離反した領域に残部よりも高抵抗な部分領域を含む。オフ状態では、前記ｐｎ接合面から前記第１半導体領域内に伸びる空乏層が形成され、前記高抵抗部分領域はその空乏層が伸びる範囲外に配置されている。
（２）半導体装置がパンチスルー型の縦型ＩＧＢＴの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、フィールドストップ領域に接している。
（３）半導体装置がノンパンチスルー型の縦型ＩＧＢＴの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、コレクタ領域に接している。
（４）半導体装置が縦型ＭＯＳＦＥＴの場合には、ドリフト領域が高抵抗部分領域を有する。その高抵抗部分領域は、ドレイン領域に接している。

以下、図面を参照して実施例を説明する。以下の実施例では、半導体層の材料にシリコン単結晶を用いた例を説明するが、この例に代えて、半導体層の材料に炭化シリコン、窒化ガリウム、ガリウム砒素等の化合物半導体を用いてもよい。また、以下の実施例では、実質的に共通する構成要素に関しては共通の符号を付し、その説明を省略する。

図１に、ノンパンチスルー型の縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）である半導体装置１の要部断面図を示す。半導体装置１は、シリコン単結晶の半導体層３０と、半導体層３０の裏面３０ｂ（第１主面の一例）に設けられているコレクタ電極２０と、半導体層３０の表面３０ａ（第２主面の一例）に設けられているエミッタ電極４０と、トレンチゲート電極３７を備えている。半導体層３０は、p⁺型のコレクタ領域３１と、n^＋型のフィールドストップ領域３２と、n^-型のドリフト領域３３（第１半導体領域の一例）と、p^-型のボディ領域３４（第２半導体領域の一例）と、n⁺型のエミッタ領域３５と、p⁺型のボディコンタクト領域３６を備えている。

コレクタ領域３１は、半導体層３０の裏層部に設けられており、コレクタ電極２０に接している。

フィールドストップ領域３２は、エピタキシャル成長技術を利用して、コレクタ領域３１上に形成されている。

ドリフト領域３３は、エピタキシャル成長技術を利用して、フィールドストップ領域３２上に形成されている。ドリフト領域３３は、下部ドリフト領域３３ｂ（高抵抗部分領域の一例）と上部ドリフト領域３３ａを備えている。下部ドリフト領域３３ｂは、ドリフト領域３３のうちのコレクタ電極２０側に配置されており、フィールドストップ領域３２に接している。上部ドリフト領域３３ａは、ドリフト領域３３のうちのエミッタ電極４０側に配置されており、ボディ領域３４に接している。下部ドリフト領域３３ｂは、ドリフト領域３３とボディ領域３４のｐｎ接合面から上部ドリフト領域３３ａによって隔てられている。下部ドリフト領域３３ｂには、複数個の絶縁部分３３ｄが設けられている。この絶縁部分３３ｄは空洞によって構成されている。すなわち、下部ドリフト領域３３ｂは、多孔質な形態を有している。下部ドリフト領域３３ｂは、多孔質な形態を有しているので、その抵抗値が上部ドリフト領域３３ａの抵抗値よりも高い。

ボディ領域３４は、ドリフト領域３３上に形成されている。ボディ領域３４は、イオン注入技術を利用して、半導体層３０の表面３０ａからp型不純物のボロンを導入することで形成されている。

エミッタ領域３５は、ボディ領域３４上に選択的に形成されており、エミッタ電極４０に電気的に接続されている。エミッタ領域３５は、ゲート絶縁膜３８を介してトレンチゲート電極３７に対向している。エミッタ領域３５は、図１に示すトレンチゲート電極３７の各々の両側面に沿って形成されている。エミッタ領域３５は、イオン注入技術を利用して半導体層３０の表面３０ａからn型不純物のリンを導入することで形成されている。

ボディコンタクト領域３６は、ボディ領域３４上に選択的に形成されており、エミッタ電極４０に電気的に接続されている。ボディコンタクト領域３６は、イオン注入技術を利用して、半導体層３０の表面３０ａからp型不純物のボロンを導入することで形成されている。

トレンチゲート電極３７は、半導体層３０の表面３０ａから深さ方向に伸びており、ボディ領域３４を貫通してドリフト領域３３内に達している。トレンチゲート電極３７は、ゲート絶縁膜３８で被覆されている。トレンチゲート電極３７とエミッタ電極４０は、層間絶縁膜３９で分離されている。

次に、半導体装置１の動作を説明する。エミッタ電極４０を接地するとともにコレクタ電極２０に正電圧を印加した状態（順方向電圧を印加した状態）で、トレンチゲート電極３７に閾値以上のゲート電圧を印加すると、半導体装置１がオン状態となる。トレンチゲート電極３７に印加される電圧が閾値未満となると、半導体装置１がオフ状態となる。半導体装置１がオフ状態になると、ボディ領域３４とドリフト領域３３のｐｎ接合界面からドリフト領域３３内に空乏層が伸びていく。図１では、定格電圧が印加されている半導体装置１がオフしたときの空乏層が伸びる領域を範囲Ｌ１として示されている。下部ドリフト領域３３ｂは、この範囲Ｌ１の外に配置されている。

図２に、半導体装置１の半導体層３０に宇宙線が入射したときの等電位線分布を模式的に示す。半導体層３０に宇宙線が入射すると、入射した道程に沿って半導体層３０内に電子・正孔対が発生する。半導体装置１に順方向電圧が印加されていると、発生した電子はコレクタ電極２０に向けて流れ、正孔はエミッタ電極４０に向けて流れる。これにより、半導体層３０内の局所に大電流が流れる。この大電流が半導体層３０内を流れると、半導体層３０内の電位分布が不均一になり、図２の１Ａに示すように、ドリフト領域３３とフィールドストップ領域３２の界面近傍に電界が集中する（カーク効果）。この電界集中箇所１Ａでは、インパクトイオン化現象によってさらに電子・正孔対が発生する。下部ドリフト領域３３ｂが設けられていないと仮定すると、インパクトイオン化現象によって多量の電子・正孔対が発生するので、コレクタ領域３１とドリフト領域３３とボディ領域３４で構成される寄生ＰＮＰトランジスタが動作し、次に、ドリフト領域３３とボディ領域３４とエミッタ領域３５で構成されるＮＰＮトランジスタが動作し、最終的にシリコンの融点を超えて熱破壊に至ってしまう。半導体装置１では、電界集中箇所１Ａに対して下部ドリフト領域３３ｂが選択的に設けられている。下部ドリフト領域３３ｂは抵抗値が高いので、電界集中箇所１Ａの温度が局所的に高温状態となっている。インパクトイオン化現象は温度に依存しており、高温なほどインパクトイオン化現象によって発生する電子・正孔対の量が抑えられる。これは、温度が高い領域では、シリコンの原子の運動が活発であり、宇宙線によって発生したキャリアが十分なエネルギーを持つ前にシリコン原子に衝突するためである。したがって、半導体装置１では、電界集中箇所１Ａが高温状態になっているので、インパクトイオン化現象による電子・正孔対の発生が抑えられ、寄生トランジスタ動作による熱破壊も抑えられる。また、半導体装置１では、下部ドリフト領域３３ｂが多孔質な形態を有しているので、熱伝導率が低い。このため、下部ドリフト領域３３ｂは、他の領域に比して高温化される。このように、局所で高温化させることによって、他の領域の特性に影響を与えることも抑制されている。

また、下部ドリフト領域３３ｂは、ドリフト領域３３の一部にのみ設けられている。このため、ドリフト領域３３の全体の抵抗値が大きく増加しない。したがって、下部ドリフト領域３３ｂを設けたとしても、半導体装置１の電力損失の増加は抑えられる。さらに、下部ドリフト領域３３ｂは、空乏層が伸びる範囲外に配置されている。このため、下部ドリフト領域３３ｂは、空乏層の伸縮する現象を妨害することがなく、素子内部のジュール熱（電流密度×電界強度）が発生する空乏層領域内部に熱伝導率の低いドリフト領域３３ｂがないので発熱も促進されない。したがって、下部ドリフト領域３３ｂを設けたとしても、空乏層が伸縮する過程において電力損失が増大することも抑えられる。

図３から図７を参照して半導体装置１の製造方法を説明する。
まず、図３に示すように、エピタキシャル成長技術を利用して、p⁺型の半導体基板Ｓ１上にn⁺型のフィールドストップ領域３２を成長させる。次に、図４に示すように、エピタキシャル成長技術を利用して、フィールドストップ領域３２上にn^-型の半導体領域Ｓ２を成長させる。

次に、図５に示すように、光アシストエッチング法を利用して、半導体領域Ｓ２を多孔質化する。光アシストエッチング法では、半導体領域Ｓ２をフッ化水素酸（ＨＦ）に浸漬させ、半導体領域Ｓ２の表面から所定波長の光を照射する。なお、照射する光の波長は、５９０ｎｍ以上であり、１０００ｎｍ未満が好ましい。また、半導体領域Ｓ２を多孔質化するために、光アシストエッチング法に代えて陽極酸化法を利用してもよい。多孔質化した半導体領域Ｓ２は、半導体装置１の下部ドリフト領域３３ｂとなる。

次に、図６に示すように、エピタキシャル成長技術を利用して、下部ドリフト領域３３ｂ上にn^-型の半導体領域Ｓ３を成長させる。次に、図７に示すように、イオン注入技術を利用して、半導体領域Ｓ３の表面３０ａからp型の不純物となるボロンを導入して熱処理を実施し、ボディ領域３４を形成する。残存した半導体領域Ｓ３は、半導体装置１の上部ドリフト領域３３ａとなる。

次に、表面構造を形成して図１に示す半導体装置１を形成する。具体的には、表面３０ａからトレンチを形成し、トレンチ内を熱酸化してゲート絶縁膜３８を形成する。トレンチ内をポリシリコンで充填してトレンチゲート電極３７を形成する。その後、マスクの形成とイオン注入と熱処理を繰り返すことによって、エミッタ領域３５とボディコンタクト領域３６を形成する。トレンチゲート電極３７の表面を覆う層間絶縁膜３９を形成した後に、エミッタ電極４０を形成する。最後に、p⁺型の半導体基板Ｓ１を裏面から研磨する。残存した半導体基板Ｓ１がコレクタ領域３１となる。裏面３０ｂにコレクタ電極２０を形成する。これにより、半導体装置１が製造される。

（変形例１）
図８に、変形例１の半導体装置２の要部断面図を模式的に示す。半導体装置２は、下部ドリフト領域３３ｃに、複数個の絶縁体Ｒ１が散在していることを特徴としている。絶縁体Ｒ１の材料には、シリコン酸化膜、シリコン窒化膜等を用いることができる。絶縁体Ｒ１が散在しているので、下部ドリフト領域３３ｃの抵抗値が上部ドリフト領域３３ｂの抵抗値よりも高い。散在させる絶縁体Ｒ１の大きさや間隔によって下部ドリフト領域３３ｃの抵抗値を設定することができる。このように、下部ドリフト領域３３ｃは、多孔質な形態に代えて、絶縁体Ｒ１が散在していてもよい。このような形態であっても、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。

（変形例２）
図９に、変形例２の半導体装置３の要部断面図を模式的に示す。半導体装置３は、縦型のサイリスタである。本明細書で開示される技術は、縦型のサイリスタにも有用である。ここで、半導体装置３の構成を簡単に説明する。半導体装置３は、半導体層６０と、アノード電極５０（第１主電極の一例）と、カソード電極７０（第２主電極の一例）と、ゲート電極８０を備えている。半導体層６０は、p型のアノード領域６１と、ｎ型のｎ型半導体領域６２（第１半導体領域の一例）と、ｐ型のｐ型半導体領域６３（第２半導体領域の一例）と、ｎ型のカソード領域６４を備えている。ｎ型半導体領域６２は、高抵抗の下部領域６２ｂと上部領域６２ａを備えている。下部領域６２ｂは多孔質化されており、その抵抗値は上部領域６２ａの抵抗値よりも高い。下部領域６２ｂは、ｎ型半導体領域６２とｐ型半導体領域６３の間のｐｎ接合面から離反した領域に設けられている。また、下部領域６２ｂは、半導体装置４がオフ状態の際に、上記したｐｎ接合面から伸びる空乏層の範囲Ｌ２の外に配置されている。このように、サイリスタに高抵抗な下部領域６２ｂを設けた場合でも、電力損失の増大を抑えながら宇宙線の入射による影響を抑えることができる。

上記実施例では、本明細書で開示される技術を縦型ＩＧＢＴ又は縦型サイリスタに適用した例を説明した。しかしながら、本明細書で開示される技術は、その他の半導体装置、例えば、ＭＯＳＦＥＴ、ＧＴＯ、トライアックにも適用することができる。上記で説明したように、本明細書で開示される技術は、高抵抗な部分領域が電界集中箇所に対して選択的に設けられていることを特徴としている。例えば、この電界集中箇所は、半導体装置がオフしたときに空乏層が伸びて形成される半導体領域が高電位側の半導体領域と接触する箇所であることが多い。電界集中箇所は、濃度が変化する箇所や、導電型が変化する箇所であることが多い。ＭＯＳＦＥＴの場合、電界集中箇所は、ドリフト領域とドレイン領域の接合面となる。本明細書で開示される技術は、このような電界集中箇所が半導体層内に存在する半導体装置に対して広く適用可能である。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

半導体装置１の要部断面を示す。 半導体装置１に宇宙線が入射したときの電位分布を示す。 半導体装置１の製造方法を示す。 半導体装置１の製造方法を示す。 半導体装置１の製造方法を示す。 半導体装置１の製造方法を示す。 半導体装置１の製造方法を示す。 半導体装置２の要部断面を示す。 半導体装置３の要部断面を示す。

符号の説明

２０：コレクタ電極
３０：半導体層
３０ａ：表面
３０ｂ：裏面
３３：ドリフト領域
３３ａ：上部ドリフト領域
３３ｂ：下部ドリフト領域
３３ｃ：下部ドリフト領域
３４：ボディ領域
４０：エミッタ電極

Claims (4)

1. 半導体装置であって、
   半導体層と、
   前記半導体層の表面の一部に設けられているとともに電源の高電位側に接続される第１主電極と、
   前記半導体層の表面の他の一部に形成されているとともに電源の低電位側に接続される第２主電極を備えており、
   前記半導体層は、前記第１主電極と第２主電極を結ぶ方向に沿って接する第１導電型の第１半導体領域と第２導電型の第２半導体領域を有し、前記第１半導体領域は前記第１主電極側に配置されており、前記第２半導体領域は前記第２主電極側に配置されており、
   前記第１半導体領域は、第２半導体領域とのｐｎ接合面から離反した領域に残部よりも高抵抗な部分領域を含み、
   オフ状態では、前記ｐｎ接合面から前記第１半導体領域内に伸びる空乏層が形成され、前記高抵抗部分領域はその空乏層が伸びる範囲外に配置されている半導体装置。
2. 前記高抵抗部分領域には、複数個の絶縁部分が散在していることを特徴とする請求項１に記載の半導体装置。
3. 前記絶縁部分が、空洞であることを特徴とする請求項２に記載の半導体装置。
4. 前記絶縁部分が、絶縁体であることを特徴とする請求項２に記載の半導体装置。

Images