JP2012165018A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012165018A
JP2012165018A JP2012102877A JP2012102877A JP2012165018A JP 2012165018 A JP2012165018 A JP 2012165018A JP 2012102877 A JP2012102877 A JP 2012102877A JP 2012102877 A JP2012102877 A JP 2012102877A JP 2012165018 A JP2012165018 A JP 2012165018A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor device
diffusion layer
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012102877A
Other languages
English (en)
Other versions
JP6026767B2 (ja
Inventor
Katsumitsu Nakamura
勝光 中村
Shigeru Kusunoki
茂 楠
Hideki Nakamura
秀城 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012102877A priority Critical patent/JP6026767B2/ja
Publication of JP2012165018A publication Critical patent/JP2012165018A/ja
Application granted granted Critical
Publication of JP6026767B2 publication Critical patent/JP6026767B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】低ＯＮ電圧化と、破壊耐量の確保と、高電圧側でのスイッチングロスの低減とを実現することができる半導体装置およびその製造方法を提供する。
【解決手段】互いに対向する第１主面および第２主面を有する半導体基板と、第１主面側に絶縁ゲート構造を有しかつ第１主面と第２主面との間で主電流が流れるパワーデバイスであり、半導体基板の厚み（ｔ1）が５０μｍ以上２５０μｍ以下で、かつ第１主面には低ＯＮ電圧化および高い破壊耐量を実現する絶縁ゲート型ＭＯＳトランジスタ構造を備える。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、半導体基板の薄膜化における半導体基板裏面のコレクタ構造およびその製造方法に関するものである。
数百Ｖを超える電圧を制御する高耐圧半導体装置の分野では、その取扱う電流も大きなことから、発熱、すなわち損失を抑えた素子特性が要求される。また、それらの電圧・電流を制御するゲートの駆動方式としては、駆動回路が小さく、そこでの損失の小さな電圧駆動素子が望ましい。
近年、上記のような理由で、この分野では電圧駆動が可能で、損失の少ない素子として、絶縁ゲートバイポーラトランジスタ、すなわちＩＧＢＴ（Insulated Gate Bipolar Transistor）が主流となってきている。このＩＧＢＴの構造は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタのドレインの不純物濃度を低くして耐圧を保たせるとともに、ドレイン抵抗を低くするためにドレイン側をダイオードとしたものとみなすことができる構造である。
このようなＩＧＢＴにおいてはダイオードがバイポーラ動作をするため、本願においては、ＩＧＢＴのＭＯＳトランジスタのソースをエミッタと呼び、ドレイン側をコレクタ側と呼ぶ。
電圧駆動素子であるＩＧＢＴでは一般に、コレクタとエミッタ間に数百Ｖの電圧が印加され、その電圧が±数Ｖ〜数十Ｖのゲート電圧によって制御される。また、ＩＧＢＴはインバータとして用いられることが多く、ゲートがオン状態にある場合にはコレクタ・エミッタ間の電圧は低いが、大電流が流れ、ゲートがオフ状態にある場合には電流は流れないがコレクタ・エミッタ間の電圧は高くなっている。
通常は、上記のようなモードでＩＧＢＴの動作が行なわれるため、損失はオン状態での電流・電圧積である定常損失と、オン状態とオフ状態とが切替わる過渡時のスイッチング損失とに分けられる。オフ状態でのリーク電流・電圧積は非常に小さいため無視することができる。
一方、たとえば負荷が短絡した場合など異常な状態にあっても、素子の破壊を防ぐことも重要である。この場合は、コレクタ・エミッタ間に数百Ｖの電源電圧が印加されたまま、ゲートがオンし、大電流が流れることになる。
ＭＯＳトランジスタとダイオードとを直列に接続した構造を持つＩＧＢＴでは、ＭＯＳトランジスタの飽和電流で最大電流が制限される。このため、上記のような短絡時にも電流制限が働き、一定の時間発熱することによる素子の破壊を防ぐことができる。
図７５は、従来の半導体装置の構成を概略的に示す断面図である。互いに対向する第１主面および第２主面を有する半導体基板にＩＧＢＴが形成されている。ｎ-シリコン層１０１の第１主面側にはｐ型ボディ領域１０２が形成されており、このｐ型ボディ領域１０２内の第１主面にはｎ型エミッタ領域１０３とｐ+不純物拡散領域１０６とが形成されている。
このｎ型エミッタ領域１０３とｐ型ボディ領域１０２を突き抜けてｎ-シリコン層１０１に達するようにゲート用溝１０１ａが形成されている。このゲート用溝１０１ａの内表面に沿うようにゲート絶縁膜１０４ａが形成されており、かつゲート用溝１０１ａ内を埋め込むようにゲート電極１０５ａが形成されている。ゲート電極１０５ａの上面には酸化膜よりなる絶縁膜１２２Ａが形成されている。
このｎ-シリコン層１０１とｎ型エミッタ領域１０３とゲート電極１０５ａとにより、ｎ-シリコン層１０１をドレインとし、ｎ型エミッタ領域１０３をソースとする絶縁ゲート型電界効果トランジスタ（ここではＭＯＳトランジスタ）が構成されている。
第１主面上には絶縁膜１０９および１２２Ｂが形成されており、この絶縁膜１０９、１２２Ｂには、ｎ型エミッタ領域１０３とｐ+不純物拡散領域１０６との表面に達するコンタクトホール１０９ａが形成されている。絶縁膜１０９、１２２Ｂの上面およびコンタクトホール１０９ａ内表面にバリアメタル層１１０が形成されており、バリアメタル層１１０と半導体基板との接触部にはシリサイド層１２１ａが形成されている。このバリアメタル層１１０およびシリサイド層１２１ａを介してｎ型エミッタ領域１０３およびｐ+不純物拡散領域１０６と電気的に接続するようにエミッタ電極１１１が第１主面上に形成されている。
ｎ-シリコン層１０１の第２主面側にはｎ型バッファ領域１０７とｐ型コレクタ領域１０８とが形成されている。このｐ型コレクタ領域１０８には、たとえばアルミニウム化合物よりなるコレクタ電極１１２が電気的に接続されている。
このような従来の半導体装置において半導体基板の厚みｔ2は、３００〜４００μｍであり、場合によっては５００μｍである。
次に、図７５に示す従来の半導体装置の製造方法について説明する。
図７６〜図８５は、従来の半導体装置の製造方法を工程順に示す概略断面図である。図７６を参照して、まず、コレクタ領域となるｐ型半導体基板１０８上にエピタキシャル成長法によりｎ型バッファ領域１０７とｎ-シリコン層１０１とが形成される。このｎ-シリコン層１０１の第１主面側にｐ型ボディ領域１０２が形成され、その上にたとえばシリコン酸化膜よりなる絶縁膜１３１が形成される。
図７７を参照して、この絶縁膜１３１が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされた絶縁膜１３１をマスクとしてｐ型ボディ領域１０２にイオン注入などすることにより、ｎ型エミッタ領域１０３が形成される。この後、絶縁膜１３１が除去される。
図７８を参照して、第１主面全面に熱酸化膜１３２およびＣＶＤ（Chemical Vapor Deposition）酸化膜１３３とが順に形成された後にパターニングされる。このパターニングされた熱酸化膜１３２およびＣＶＤ酸化膜１３３をマスクとして半導体基板に異方性エッチングが施される。これにより、ゲート用溝１０１ａがｎ型エミッタ領域１０３とｐ型ボディ領域１０２とを突き抜けてｎ-シリコン層１０１に達するように形成される。
図７９を参照して、等方性プラズマエッチングおよび犠牲酸化などの処理が行なわれる。これにより、ゲート用溝１０１ａの開口部と底部とは丸くなり、かつゲート用溝１０１ａの側壁の凹凸が平坦化される。さらにゲート用溝１０１ａの内表面に沿うように犠牲酸化膜１３２ａが形成され、熱酸化膜１３２と一体化する。この後、ＣＶＤ酸化膜１３３と熱酸化膜１３２と犠牲酸化膜１３２ａとが除去される。
図８０を参照して、この除去により半導体基板の表面が露出する。
図８１を参照して、ゲート用溝１０１ａの内表面上および半導体基板の第１主面上にシリコン酸化膜などからなるゲート絶縁膜１０４ａが形成される。さらにゲート用溝１０１ａ内を埋め込むように半導体基板の第１主面上には、リンが高濃度に導入された多結晶シリコンなどからなる導電層１０５が形成される。この後、この導電層１０５が、ゲート絶縁膜１０４ａの上部表面が露出するまで除去される。
図８２を参照して、これにより、ゲート用溝１０１ａ内を埋め込むように導電層１０５が残存され、ゲート電極１０５ａが形成される。この後、ゲート電極１０５ａの上面に絶縁膜１２２Ａが形成される。
図８３を参照して、たとえばシリケートガラスよりなる絶縁膜１０９およびＣＶＤ酸化膜よりなる絶縁膜１２２Ｂが順に形成された後にパターニングされ、コンタクトホール１０９ａが開口される。
図８４を参照して、表面全面にバリアメタル層１１０が形成される。この後、ランプアニールなどが施されることにより、バリアメタル層１１０と半導体基板との接触部分にシリサイド層１２１ａが形成される。バリアメタル層１１０上に、エミッタ電極１１１が形成される。
図８５を参照して、ｐ型コレクタ領域１０８が研磨除去される。
この後、第２主面においてｐ型コレクタ領域１０８と接続するようにコレクタ電極１１２が形成されて図７５に示す従来の半導体装置が完成する。
図７５に示す構成では、半導体基板の第２主面側に厚い高濃度のｐ型コレクタ領域１０８が存在するため、デバイスがＯＮする際にコレクタ側（第２主面側）からのホールの注入効率が高くなる。これにより、低ＯＮ電圧化（低ＲON化）が実現できる。
しかしながら、図７５に示す構成では、デバイスがＯＮ時に流れる主電流が非常に大きくなり、かつ飽和電流が大きくなる結果、デバイス自身で電流の制御ができず無負荷でのデバイス動作時の破壊耐量を確保することおよび向上することが困難であった。
また、図７５に示す構成では、第２主面側に厚くて高濃度のｐ型コレクタ領域１０８が存在するため、デバイスＯＮ時のコレクタ側（第２主面側）からのホールの注入効率が非常に高くなる。このため、コレクタ−エミッタ間の電圧Ｖｃｅが高い場合（高電圧でのスイッチングの場合）のターンオフ時のスイッチングロスが増加してしまう。
さらに、図７６〜図８５に示す製造方法では、プロセスの最初から第２主面側にｐ型コレクタ領域１０８およびｎ型バッファ領域１０７が存在し、かつｎ型バッファ領域１０７およびｎ-シリコン層１０１はエピタキシャル成長により形成されていた。このため、基板の高価格化を招き、かつ基板厚みの自由度に制限があった。
本発明の一の目的は、低ＯＮ電圧化を実現し、破壊耐量を確保するとともに、高電圧側でのスイッチングロスを低減できる半導体装置およびその製造方法を提供することである。
また本発明の他の目的は、プロセス中の変動によるデバイス特性の悪影響を防止できる半導体装置およびその製造方法を提供することである。
また本発明のさらに他の目的は、基板厚みの自由度の制限が少なくなり、かつ低価格化に適した半導体装置の製造方法を提供することである。
本発明の一の局面に従う半導体装置は、互いに対向する第１主面および第２主面を有する半導体基板と、第１主面側に絶縁ゲート構造を有し、かつ第１主面と第２主面との間で主電流が流れる絶縁ゲート型電界効果トランジスタ部を含む素子とを備え、半導体基板の厚み（ｎ-ドリフト層の厚み）が５０μｍ以上２５０μｍ以下である。
なお、本願では半導体基板の厚みとドリフト層の厚みとは同じことを意味する。
本発明の一の局面に従う半導体装置によれば、半導体基板の厚みが従来例よりも薄くされているため、厚み方向の抵抗成分が少なくなり、かつ低ＯＮ電圧化を得るため第１主面に絶縁ゲート型電界効果トランジスタ構造を備えることで低ＯＮ電圧化（低ＲON化）が実現できる。
また、半導体基板の厚みを５０μｍ以上２５０μｍ以下とし、かつ破壊耐量を向上する絶縁ゲート型電界効果トランジスタ構造を兼ね備えているため、デバイス動作時の破壊耐量を確保できるとともに、ロスを低減することができる。
半導体基板の厚みが５０μｍ未満では、薄すぎてデバイス動作時の破壊耐量を確保し難い。また、半導体基板の厚みが２５０μｍを超えると、ＶONが高くなる。これにより、定常ロスＥDCが大きくなり、ロスを低減することが困難となる。
上記一の局面において好ましくは、絶縁ゲート型電界効果トランジスタ部は、第１導電型のソース拡散層とドレイン拡散層とを有しており、第１導電型のソース拡散層は第１主面に形成されかつ第２導電型のボディ領域を挟んでドレイン拡散層と対向している。
このような絶縁ゲート型電界効果トランジスタ部を有する素子に本発明は好適である。
上記一の局面において好ましくは、第２主面に形成された第２導電型の不純物拡散層がさらに備えられており、不純物拡散層の第２主面における不純物表面濃度は５×１０15ｃｍ-3以上である。
これにより、ＶON、ＶCESの経時変化を抑制でき、その経時変化によるデバイス特性への悪影響を防止することができる。
上記一の局面において好ましくは、不純物拡散層の第２主面からの拡散深さは１μｍ以下である。
このように不純物拡散層を薄く形成できるため、半導体基板の厚みを薄くすることができる。
上記一の局面において好ましくは、不純物拡散層における不純物活性化率は５０％以下である。
これにより、プロセス条件の変動によるデバイス特性への悪影響を防止することができる。
上記一の局面において好ましくは、不純物拡散層とドレイン拡散層とはｐｎ接合を構成しており、ドレイン拡散層は不純物拡散層と接する領域に第１導電型の第１の高濃度領域を有しており、第１の高濃度領域は不純物拡散層の不純物濃度ピーク以下の濃度の不純物濃度ピークを有している。
これにより、主接合リーク特性が減少し、耐圧が上昇するとともに、ターンオフ時のＩC波形でテール電流が少なくなりスイッチングロスＥoffが低減する。また、ＶCEの増加によるＥoffの変化を抑制する効果がある。
上記一の局面において好ましくは、第１の高濃度領域は、第２主面から２μｍ以下の深さの範囲内に位置している。
このように第１の高濃度領域を浅く形成することができるため、半導体基板の厚みを薄くすることができる。
上記一の局面において好ましくは、半導体基板の第１主面にはゲート用溝が形成されており、ゲート用溝内には絶縁ゲート型電界効果トランジスタ部のゲート電極が埋め込まれており、ゲート電極の上面はゲート用溝内から突出している。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記一の局面において好ましくは、半導体基板の第１主面にはゲート用溝が形成されており、ゲート用溝内には絶縁ゲート型電界効果トランジスタ部のゲート電極が埋め込まれており、ゲート電極の上面は第１主面よりも第２主面側に退行している。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記一の局面において好ましくは、第１主面側にソース拡散層と電気的に接続されたソース側電極がさらに備えられている。
これにより、ソース側電極を介してソース拡散層の電位を調整することができる。
上記一の局面において好ましくは、半導体基板は、第１主面にソース側電極用溝を有しており、ソース側電極用溝内にはソース側電極に電気的に接続された導電層が埋め込まれている。
このようにソース電位の導電層を埋め込む溝を設けたことにより、実効的なゲート幅を少なくすることができるため、飽和電流を抑制する効果がある。また、飽和電流が低くなる効果により、デバイスが無負荷状態でスイッチングしたときに従来例よりも長い時間任意の電流を保持することができる。つまり、デバイスの飽和電流を抑制し、かつ破壊耐量を向上させる効果がある。さらに、無負荷状態でのスイッチング時の発振を抑制することができる。
上記一の局面において好ましくは、ソース側電極用溝が複数個設けられており、複数個のソース側電極用溝内を埋め込む導電層の各々は単一の層により一体的に形成されている。
これにより、複数のソース側電極用溝内を単一の層で一体的に埋め込むことが可能となる。
上記一の局面において好ましくは、ソース側電極は、溝が設けられていない第１主面上に形成されており、溝が設けられていない第１主面にはソース側電極と電気的に接続するように第２導電型の第２の高濃度領域が設けられている。
このようにして溝を設けない部分を広く確保することにより、実効的なゲート幅を少なくすることができる。
本発明の他の局面に従う半導体装置では、互いに対向する第１主面および第２主面を有する半導体基板と、第１主面側に絶縁ゲート構造を有し、かつ第１主面と第２主面との間で主電流が流れる絶縁ゲート型電界効果トランジスタ部を含む素子とが備えられており、その素子は第２主面に形成される不純物活性化率が５０％以下の不純物拡散層を有している。
本発明の他の局面に従う半導体装置によれば、プロセス条件の変動によるデバイス特性の悪影響を防止することができる。
不純物拡散層の不純物活性化率が５０％を超えると、コレクタ層注入量に対するＶONの変動が大きくなり、かつイオン注入量の変動に対するＶONの変動も大きくなるため、デバイス設計が困難となる。
上記他の局面において好ましくは、不純物拡散層の第２主面における不純物表面濃度は、５×１０15ｃｍ-3以上である。
これにより、ＶON、ＶCESの経時変化を抑制でき、その経時変化によるデバイス特性への悪影響を防止することができる。
上記他の局面において好ましくは、不純物拡散層の第２主面からの拡散深さは１μｍ以下である。
このように不純物拡散層を薄く形成できるため、半導体基板の厚みを薄くすることができる。
上記他の局面において好ましくは、不純物拡散層と絶縁ゲート型電界効果トランジスタ部のドレイン拡散層とはｐｎ接合を構成しており、ドレイン拡散層は不純物拡散層と接する領域に第１導電型の第１の高濃度領域を有しており、第１の高濃度領域は不純物拡散層の不純物濃度ピーク以下の濃度の不純物濃度ピークを有している。
これにより、主接合リーク特性が減少し、耐圧が上昇するとともに、ターンオフ時のＩC波形でテール電流が少なくなりスイッチングロスＥOFFが低減する。また、ＶCEの増加によるＥOFFの変化を抑制する効果がある。
上記他の局面において好ましくは、第１の高濃度領域は第２主面から２μｍ以下の深さの範囲内に位置している。
このように第１の高濃度領域を浅く形成することができるため、半導体基板の厚みを薄くすることができる。
上記他の局面において好ましくは、半導体基板の第１主面にはゲート用溝が形成されており、ゲート用溝内には絶縁ゲート型電界効果トランジスタ部のゲート電極が埋め込まれており、ゲート電極の上面はゲート用溝内から突出している。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記他の局面において好ましくは、半導体基板の第１主面にはゲート用溝が形成されており、ゲート用溝内には絶縁ゲート型電界効果トランジスタ部のゲート電極が埋め込まれており、ゲート電極の上面は第１主面よりも第２主面側に退行している。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記他の局面において好ましくは、第１主面側に、絶縁ゲート型電界効果トランジスタ部のソース拡散層と電気的に接続されたソース側電極がさらに備えられている。
これにより、ソース側電極を介してソース拡散層の電位を調整することができる。
上記他の局面において好ましくは、半導体基板は、第１主面にソース側電極用溝を有しており、ソース側電極用溝内にはソース側電極に電気的に接続された導電層が埋め込まれている。
このようにソース電位の導電層を埋め込む溝を設けたことにより、実効的なゲート幅を少なくすることができるため、飽和電流を抑制する効果がある。また、飽和電流が低くなる効果により、デバイスが無負荷状態でスイッチングしたときに従来例よりも長い時間任意の電流を保持することができる。つまり、デバイスの飽和電流を抑制し、かつ破壊耐量を向上させる効果がある。さらに、無負荷状態でのスイッチング時の発振を抑制することができる。
上記他の局面において好ましくは、ソース側電極用溝が複数個設けられており、複数個のソース側電極用溝内を埋め込む導電層の各々は単一の層により一体的に形成されている。
これにより、複数のソース側電極用溝内を単一の層で一体的に埋め込むことが可能となる。
上記他の局面において好ましくは、ソース側電極は、溝が設けられていない第１主面上に形成されており、溝が設けられていない第１主面にはソース側電極と電気的に接続するように第２導電型の第２の高濃度領域が設けられている。
このようにして、溝を設けない部分を広く確保することにより、実効的なゲート幅を少なくすることができる。
本発明の半導体装置の製造方法は以下の工程を備えている。
まず互いに対向する第１主面および第２主面を有する第１導電型の半導体基板を準備される。そして、半導体基板の第１主面に第２導電型のボディ領域が形成される。そしてボディ領域内の第１主面に第１導電型のソース拡散層が形成される。そしてドレイン拡散層となる半導体基板の第１導電型領域とソース拡散層とに挟まれるボディ領域にゲート絶縁膜を介して対向するようにゲート電極が形成される。そしてドレイン拡散層とソース拡散層とゲート電極とを有する絶縁ゲート型電界効果トランジスタ部を形成した後に、ドリフト層（ドレイン拡散層）の第２主面を除去して半導体基板の厚みが５０μｍ以上２５０μｍ以下とされる。
本発明の半導体装置の製造方法によれば、研磨により半導体基板を薄くすることができる。
また、半導体基板の厚みが従来例よりも薄くされているため、厚み方向の抵抗成分が少なくなり、低ＯＮ電圧化（低ＲON化）が実現できる。
また、半導体基板の厚みを５０μｍ以上２５０μｍ以下とし、かつ破壊耐量を向上する絶縁ゲート型電界効果トランジスタ構造を兼ね備えているため、デバイスの主耐圧およびデバイス動作時の破壊耐量を確保できるとともに、ロスを低減することができる。
上記局面において好ましくは、ドリフト層の第２主面が除去された後に半導体基板の第２主面に第２導電型の不純物拡散層を形成する工程がさらに備えられている。
これにより、プロセス途中で加えられる熱処理を受けずに不純物拡散層を形成することができるため、不純物拡散層を第２主面から浅く形成することができる。これにより、半導体基板を薄くすることができる。
上記局面において好ましくは、不純物拡散層はイオン注入により形成される。
これにより、不純物拡散層を制御性よく形成することができる。
上記局面において好ましくは、ドレイン拡散層の研磨された第２主面にドレイン拡散層よりも高い不純物濃度を有する第１導電型の高濃度領域を形成する工程がさらに備えられる。不純物拡散層は、高濃度領域とｐｎ接合を構成するように第２主面に形成される。高濃度領域は、不純物拡散層の不純物濃度ピーク以下の濃度の不純物濃度ピークを有している。
これにより、主接合リーク特性が減少し、耐圧が上昇するとともに、ターンオフ時のＩC波形でテール電流が少なくなりスイッチングロスＥOFFが低減する。また、ＶCEの増加によるＥOFFの変化を抑制する効果がある。
上記局面において好ましくは、高濃度領域は、第２主面から２μｍ以下の深さの範囲内に位置するよう形成される。
このように高濃度領域を浅く形成することができるため、半導体基板の厚みを薄くすることができる。
上記局面において好ましくは、不純物拡散層は不純物活性化率が５０％以下となるように形成される。
これにより、プロセス条件の変動によるデバイス特性への悪影響を防止することができる。
上記局面において好ましくは、半導体基板の第１主面にゲート用溝を形成する工程がさらに備えられ、ゲート電極はゲート用溝内に埋め込むように形成される。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記局面において好ましくは、ゲート電極は、上面がゲート用溝内から突出するように形成される。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記局面において好ましくは、ゲート電極は、上面が第１主面よりも第２主面側に退行するように形成される。
このようにトレンチＭＯＳゲート型の素子に本発明は好適である。
上記局面において好ましくは、ソース拡散層と電気的に接続されたソース側電極を第１主面側に形成する工程がさらに備えられる。
これにより、ソース側電極を介してソース拡散層の電位を調整することができる。
上記局面において好ましくは、半導体基板の第１主面にソース側電極用溝を形成する工程がさらに備えられ、ソース側電極に電気的に接続された導電層がソース側電極用溝内を埋め込むように形成される。
このようにソース電位の導電層を埋め込む溝を設けたことにより、実効的なゲート幅を少なくすることができるため、飽和電流を抑制する効果がある。また、飽和電流が低くなる効果により、デバイスが無負荷状態でスイッチングしたときに従来例よりも長い時間任意の電流を保持することができる。つまり、デバイスの飽和電流を抑制し、かつ破壊耐量を向上させる効果がある。さらに、無負荷状態でのスイッチング時の発振を抑制することができる。
上記局面において好ましくは、ソース側電極用溝は複数個形成され、複数個のソース側電極用溝内を埋め込むようにソース側電極用導電層が第１主面上に形成された後にパターニングされることにより、複数個のソース側電極用溝内を埋め込む導電層の各々が単一の層により一体的に形成される。
これにより、複数のソース側電極用溝内を単一の層で一体的に埋め込むことが可能となる。
本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１０工程を示す概略断面図である。 ＶCESまたはＶONと半導体基板厚みとの関係を示す図である。 ＶCEまたはＩCと時間との関係を示す図である。 ロスとＶONとの関係を示す図である。 ｐ型コレクタの有効ドーズ量とｐ型コレクタのイオン注入ドーズ量との関係を示す図である。 ＶONとｐ型コレクタのイオン注入量との関係を示す図である。 図１のＸＶＩＩ−ＸＶＩＩ線に沿う部分に対応した不純物濃度プロファイルを示す図である。 ＶON変化量（｜ΔＶON｜）とストレス時間との関係を示す図である。 ストレス印加後のＶCESの変化量（｜ΔＶCES｜）を示す図である。 ｌｏｇ ＥOFFとＶCEとの関係を示す図である。 本発明の実施の形態４における半導体装置のコレクタ構造を示す概略断面図である。 接合リーク特性を示す図である。 ターンオフ時のＶCEまたはＩCと時間との関係を示す図である。 本発明の実施の形態５における半導体装置の構成を概略的に示す平面図である。 図２４のＸＸＶ−ＸＸＶ線に沿う概略断面図である。 図２４のＸＸＶＩ−ＸＸＶＩ線に沿う概略断面図である。 本発明の実施の形態５における半導体装置の他の構成を示す概略平面図である。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う概略断面図である。 本発明の実施の形態５における半導体装置のさらに他の構成を示す概略平面図である。 図２９のＸＸＸ−ＸＸＸ線に沿う概略断面図である。 本発明の実施の形態５における半導体装置のさらに他の構成を示す概略平面図である。 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う概略断面図である。 本発明の実施の形態５における半導体装置の製造方法を示す概略断面図である。 ＪCとＶCEとの関係を示す図である。 図３４の領域Ｓ２を拡大して示す図である。 ＶCEまたはＩCと時間との関係を示す図である。 ＶCEまたはＩCと時間との関係を示す図である。 ＶGEと時間との関係を示す図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 本発明の実施の形態６における各種の半導体装置の構成を示す概略断面図である。 従来の半導体装置の構成を概略的に示す断面図である。 従来の半導体装置の製造方法の第１工程を示す概略断面図である。 従来の半導体装置の製造方法の第２工程を示す概略断面図である。 従来の半導体装置の製造方法の第３工程を示す概略断面図である。 従来の半導体装置の製造方法の第４工程を示す概略断面図である。 従来の半導体装置の製造方法の第５工程を示す概略断面図である。 従来の半導体装置の製造方法の第６工程を示す概略断面図である。 従来の半導体装置の製造方法の第７工程を示す概略断面図である。 従来の半導体装置の製造方法の第８工程を示す概略断面図である。 従来の半導体装置の製造方法の第９工程を示す概略断面図である。 従来の半導体装置の製造方法の第１０工程を示す概略断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本願発明の実施の形態１における半導体装置の構成を示す概略断面図である。図１を参照して、本実施の形態の半導体装置は、たとえば５０〜２５０μｍの厚みｔ1を有する半導体基板に形成されたトレンチ型ＩＧＢＴである。ｎ-シリコン基板１は、たとえば約１×１０14ｃｍ-3の濃度を有している。このｎ-シリコン基板１の第１主面側に、たとえば濃度が約１×１０15〜１×１０18ｃｍ-3で第１主面からの拡散深さが約１．０〜４．０μｍのｐ型半導体よりなるｐ型ボディ領域２が形成されている。ｐ型ボディ領域２内の第１主面には、たとえば濃度が１×１０18〜１×１０20ｃｍ-3で、第１主面からの拡散深さが約０．３〜２．０μｍのｎ型半導体よりなるｎ型エミッタ領域３が形成されている。このｎ型エミッタ領域３と隣り合うように第１主面には、ｐ型ボディ領域２への低抵抗コンタクトをとるためのｐ+不純物拡散領域６が、たとえば１×１０18〜１×１０20ｃｍ-3程度の濃度で、第１主面からの拡散深さがｎ型エミッタ領域３の深さ以下で形成されている。
第１主面には、ｎ型エミッタ領域３とｐ型ボディ領域２とを突抜けてｎ-シリコン基板１に達するゲート用溝１ａが形成されている。このゲート用溝１ａは、第１主面からたとえば３〜１０μｍの深さを有しており、ゲート用溝１ａのピッチは、たとえば２．０μｍ〜６．０μｍである。このゲート用溝１ａの内表面には、ゲート絶縁膜４ａが形成されている。このゲート絶縁膜４ａは、たとえばゲート絶縁膜の特性、信頼性およびデバイス歩留りを向上させる目的で、ＣＶＤ法により形成されたシリコン酸化膜と熱酸化法により形成されたシリコン酸化膜もしくは窒素がＳｉ／ＳｉＯ2界面に偏析しているシリコン窒化酸化膜との積層構造を有している。
ゲート用溝１ａ内を埋め込むように、たとえばリンが高濃度に導入された多結晶シリコンや、Ｗ／ＴｉＳｉ2などのメタル材料よりなるゲート電極５ａが形成されている。なお、ゲート電極５ａの低抵抗化のためにゲート電極５ａの表面にシリサイド層（たとえばＴｉＳｉ2、ＣｏＳｉなど）が形成されていてもよい。このゲート電極５ａの上面には、たとえばシリコン酸化膜よりなる絶縁膜２２Ａが形成されている。またゲート電極５ａは、ゲート電位Ｇを与える制御電極に電気的に接続されている。
このようにゲート用溝１ａとゲート絶縁膜４ａとゲート電極５ａとからゲートトレンチが構成されている。またｎ-シリコン基板１とｎ型エミッタ領域３とゲート電極５ａとから、ｎ-シリコン基板１をドレインとし、ｎ型エミッタ領域３をソースとする絶縁ゲート型電界効果トランジスタ部（ここでは、ＭＯＳトランジスタ）が構成されている。このＭＯＳトランジスタ部が第１主面には複数個配置されている。
第１主面上には、たとえばシリケートガラスよりなる絶縁膜９と、ＣＶＤ法により形成されたシリコン酸化膜よりなる絶縁膜２２Ｂとが形成されており、これらの絶縁膜９，２２Ｂには第１主面に達するコンタクトホール９ａが設けられている。コンタクトホール９ａの内表面および絶縁膜９、２２Ｂの上面に沿うようにバリアメタル層１０が形成されている。このバリアメタル層１０と半導体基板との接する部分にはシリサイド層２１ａが形成されている。このバリアメタル層１０およびシリサイド層２１ａを介して、ｎ型エミッタ領域３およびｐ+不純物拡散領域６には、エミッタ電位Ｅを与えるエミッタ電極１１が電気的に接続されている。
また、ｎ-シリコン基板１の第２主面側にはｐ型コレクタ領域８が形成されており、このｐ型コレクタ領域８にはコレクタ電位Ｃを与えるコレクタ電極１２が電気的に接続されている。このコレクタ電極１２の材質は、たとえばアルミニウム化合物である。
本実施の形態では、半導体基板の厚みｔ1は５０μｍ以上２５０μｍ以下である。
本実施の形態の半導体装置においては、たとえばインバータ接続時には、エミッタ電位を基準に、制御電極のゲート電位Ｇはオフ状態では−１５Ｖに、オン状態では＋１５Ｖに設定されたパルス状の制御信号であり、コレクタ電極１２のコレクタ電位Ｃはゲート電位Ｇに従って概ね電源電圧を飽和電圧との間の電圧とされる。
次に、本実施の形態の製造方法について説明する。
図２〜図１１は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。まず図２を参照して、厚いｎ-シリコン基板１よりなる基板表面に、たとえばピーク濃度が１×１０15〜１×１０18ｃｍ-3、第１主面からの拡散深さが１．０〜４．０μｍのｐ型ボディ領域２が形成される。次に、第１主面上に、マスク層３１が形成される。
図３を参照して、マスク層３１がパターニングされる。このパターニングされたマスク層３１をマスクとして、たとえばイオン注入などが施されることにより、ｐ型ボディ領域２内の第１主面に表面濃度が１．０×１０18〜１．０×１０20ｃｍ-3、第１主面からの拡散深さが０．３〜２．０μｍのｎ型エミッタ領域３が形成される。この後、マスク層３１が除去される。
図４を参照して、第１主面上に、たとえば熱酸化により形成されたシリコン酸化膜３２と、ＣＶＤ法により形成されたシリコン酸化膜３３とが順に形成される。このシリコン酸化膜３２、３３が、通常の写真製版技術およびエッチング技術によりパターニングされる。このパターニングされたシリコン酸化膜３２、３３をマスクとして半導体基板に異方性エッチングが施される。これにより、ｎ型エミッタ領域３とｐ型ボディ領域２とを突抜けてｎ-シリコン基板１に達するゲート用溝１ａが形成される。
図５を参照して、等方性プラズマエッチングおよび犠牲酸化などの処理を行なうことにより、ゲート用溝１ａの開口部と底部とが丸くなり、かつゲート用溝１ａの側壁の凹凸が平坦化される。また上記の犠牲酸化により、ゲート用溝１ａの内表面に犠牲酸化膜３２ａが熱酸化膜３２と一体化するように形成される。このように等方性プラズマエッチングおよび犠牲酸化を施すことにより、ゲート用溝１ａの内表面に形成されるゲート絶縁膜の特性を向上させることが可能となる。この後、酸化膜３２、３２ａ、３３が除去される。
図６を参照して、上記酸化膜の除去により、半導体基板の第１主面およびゲート用溝１ａの内表面が露出する。
図７を参照して、ゲート用溝１ａの内表面および第１主面に沿うように、たとえばシリコン酸化膜よりなるゲート絶縁膜４ａが形成される。ゲート用溝１ａ内を埋め込むように、たとえばリンが高濃度に導入された多結晶シリコンもしくは不純物の導入されていない多結晶シリコンにリンがイオン注入により導入された材料や、Ｗ（タングステン）／ＴｉＳｉ2（チタンシリサイド）などのメタル材料からなる導電層５が表面全面に形成される。
なおゲート絶縁膜４ａとしては、ゲート絶縁膜としての特性、信頼性およびデバイス歩留まりを向上させる目的で、ＣＶＤ法により形成したシリコン酸化膜と熱酸化により形成したシリコン酸化膜もしくは窒素がシリコンと酸化シリコンとの界面に偏析した窒化酸化膜とからなる積層構造が用いられることが好ましい。
この後、通常の写真製版技術およびエッチング技術により、導電層５がパターニングされる。
図８を参照して、このパターニングにより、導電層がゲート用溝１ａ内に残存されてゲート電極５ａが形成される。ここで、ゲート電極５ａの低抵抗化のためにゲート電極５ａの表面にシリサイド層（たとえばＴｉＳｉ2、ＣｏＳｉなど）が形成されてもよい。この後、ゲート電極５ａの上面が酸化されることにより、たとえばシリコン酸化膜よりなる絶縁膜２２Ａが形成される。この後、たとえば第１主面における表面濃度が１．０×１０18〜１．０×１０20ｃｍ-3、第１主面からの拡散深さがｎ型エミッタ領域３よりも浅いｐ+不純物拡散領域６が形成される。
図９を参照して、第１主面上にたとえばシリケートガラスよりなる絶縁膜９と、ＣＶＤ法により形成したシリコン酸化膜よりなる絶縁膜２２Ｂとが順に形成される。この絶縁膜９、２２Ｂに、通常の写真製版技術およびエッチング技術によりコンタクトホール９ａが形成される。
図１０を参照して、たとえば金属層よりなるバリアメタル層１０がスパッタリング法により形成される。この後、ランプアニールが施されてバリアメタル層１０と半導体基板との接触部にシリサイド層２１ａが形成される。この後、エミッタ電極１１が形成される。
図１１を参照して、半導体基板の第２主面側のｎ-ドリフト層１が研磨される。この研磨により、半導体基板の厚みｔ1は５０μｍ以上２５０μｍ以下に調整される。
研磨後の第２主面にたとえばイオン注入法によりｐ型不純物を注入した後に拡散などさせることにより、ｐ型コレクタ領域８が形成され、さらにたとえばアルミニウム化合物よりなるコレクタ電極１２が形成されて図１に示す半導体装置が完成する。
なお、本実施の形態においては、図１１に示すようにエミッタ電極１１を形成した後にドリフト層（ｎ-層１）の第２主面を研磨する工程となっている。しかし、図９に示すようにコンタクトホール９ａの開口後もしくは開口前にドリフト層（ｎ-層１）の第２主面が研磨されて半導体基板の厚みが５０μｍ以上２５０μｍ以下とされてもよい。
また本実施の形態における半導体基板の厚みｔ1は、図７５に示す従来例のｎ-シリコン層１０１の厚みｔ3よりも厚い。
次に、本実施の形態において半導体基板の厚みを５０μｍ以上２５０μｍ以下にした理由について説明する。
図１２は、ＶCESあるいはＶONと半導体基板の厚みとの関係を示す図である。図１２を参照して、基板の濃度が高い場合には、ＶCESは５０μｍより小さい場合に急激に低下する。これにより、デバイス動作時の主耐圧を確保し難くなるため、半導体基板の厚みｔ1の下限値は５０μｍとした。
また半導体基板の厚みｔ1が２５０μｍより厚くなっても、基板の濃度が低い場合、ＶCESはほぼ一定値を示し、主耐圧の向上にあまり効果がないことがわかる。また、半導体基板の厚みｔ1が２５０μｍを超えた場合、ＩＧＢＴが動作する際の定常ロス（ＥDC）が急激に増加してしまう。以下、そのことについて説明する。
図１３は、ＶCEあるいはＩCと時間との関係を示す図である。図１３を参照して、一般的にパワーデバイスが誘導負荷で動作した（スイッチングした）際のロス（Ｅtotal）は図中ハッチングで示された領域で表わされ、かつ以下の式で表わされる。
Ｅtotal＝ＥSW＋ＥDC
ここで、ＥDCはデバイスがＯＮ状態でのロス（定常ロス）である。またＥSWはデバイスがＯＮ、ＯＦＦしたときのロスであり、以下の式で表わされる。
ＥSW＝ＥON＋ＥOFF
ＥONとはデバイスがＯＮしたときのスイッチングロスであり、ＥOFFはデバイスがＯＦＦしたときのスイッチングロスである。
上記式中の定常ロスＥDCは、ＶONにより影響され、ＶONが高くなるに伴い上昇する。この定常ロスＥDCは、通常、全体のロスＥtotalの約２０〜３０％を占めている。しかし、半導体基板の厚みが厚くなり、ＶONが上昇すると、Ｅtotalに占めるＥDCの割合が上昇する。特に、ＶON＝２．６Ｖ付近でＥtotalに占めるＥDCの割合が急激に上昇し、デバイスへ悪影響を及ぼす。ここで、ＶONが２．６Ｖにおける半導体基板の厚みｔ1は図１２より、約２５０μｍであることがわかる。このことは、図１４において、半導体基板の厚みが２５０μｍを越えると、全体のロスＥtotalに対する定常ロスＥDCが急激に増加していることからも分かる。
このようにＶONを低くし、それによりロスＥtotalを低減するために、半導体基板の厚みの上限を２５０μｍとした。
以上より、本実施の形態のように半導体基板の厚みｔ1を５０μｍ以上２５０μｍ以下とすることにより、ＯＮ電圧（ＶON）、主耐圧（ＶCES）、ロス（Ｅtotal）というデバイス特性への悪影響を及ぼさずに従来よりも半導体基板厚みの自由度が増加する効果が得られる。
（実施の形態２）
図１を参照して、本実施の形態では、ｐ型コレクタ領域８の不純物活性化率は５０％以下である。
なお、これ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、その説明を省略する。
また本実施の形態の製造方法は、上述した実施の形態１の製造方法とほぼ同じであるため、その説明も省略する。
本実施の形態では、図１に示す各領域１、２、３、６が形成された後にｐ型コレクタ領域８がたとえばイオン注入などにより形成される。このため、ｐ型コレクタ領域８は、各領域１、２、３、６中の不純物を拡散などさせるための高温の熱処理を受けることはない。このため、本実施の形態のｐ型コレクタ領域８の不純物活性化率を５０％以下と低く留めることができる。
これに対して、図７６〜図８５に示す従来の製造方法では、図７６に示すように最初のプロセスから既にｐ型コレクタ領域１０８が存在している。このため、ｐ型コレクタ領域１０８は製造プロセスにおけるすべての熱処理を受けることになる。よって、従来のｐ型コレクタ領域１０８はほぼ１００％の不純物活性化率を有しており、これ以下の活性化率にすることは困難であった。
以上より、図１５に示すように本実施の形態のｐ型コレクタ領域８の不純物活性化率は、従来例のｐ型コレクタ領域１０８の不純物活性化率（１００％）と異なり、５０％以下とすることができる。
なお図１５は、図１の構成におけるｐ型コレクタ層の実際のイオン注入量（横軸）と有効ドーズ量（縦軸）との関係を示す図である。また、図１５中における黒丸印は、図２〜図１１の工程により形成された図１の構成におけるｐ型コレクタ領域８の不純物活性化率の測定データである。
次に、本実施の形態においてｐ型コレクタ領域８の不純物活性化率を５０％以下とした理由について説明する。
図１６はｐ型コレクタ層のイオン注入量（イオン注入時の注入量）とＶONとの関係を示す図である。
本実施の形態では、ｐ型コレクタ領域８の不純物活性化率が５０％以下と低くされているため、実際に設定したイオン注入量に対して形成されるｐ型コレクタ領域８の濃度変化を小さくすることができる。これにより、実際に設定したイオン注入量に対して熱処理後の実効的なｐ型コレクタ領域８の濃度の変動が小さくなる。つまり、設定値が変動した場合のマージンが大きくなる。このため、イオン注入時に注入量が変動しても、半導体基板中に形成されるｐ型コレクタ領域８が設計時の濃度を実現することが可能になる。
図１６を参照して、ＩＧＢＴのｐ型コレクタ領域８の濃度はＶON値に影響する。このＶONは、ｐ型コレクタ領域のイオン注入量が１×１０14ｃｍ-2付近からイオン注入量が低くなるに伴い急激に上昇する。従来の１００％の不純物活性化率を持つｐ型コレクタ領域１０８であれば、ＶONのコレクタ領域注入量に対する変動が大きく、かつ図１５に示すイオン注入時にイオン注入量が変動した際の実効的なコレクタ領域の濃度変動が大きいため、イオン注入時にイオン注入量が変動した際のＶONの変動が大きくなり、デバイス設計が困難となる。
一方、本実施の形態の低い不純物活性化率を持つｐ型コレクタ領域８であれば、従来のコレクタ領域１０８が抱える上記問題を抑制する作用があり、デバイス設計に対して十分な自由度を持たせかつプロセス中の変動に対してもマージンが大きく、プロセス中の変動によるデバイス特性への悪影響を防止する作用がある。
（実施の形態３）
図１７は、図１に示すＸＶＩＩ−ＸＶＩＩ線に沿う部分に対応した不純物濃度プロファイルを示す図である。図１７を参照して、実線は図１におけるコレクタ側の構造Ａ、点線は後述する実施の形態４（図２１）のコレクタ構造Ｂ、および一点鎖線は図７５におけるコレクタ構造の各不純物プロファイルを示している。
図１におけるコレクタ側の構造Ａにおいては、ｐ型コレクタ領域８の第２主面における表面濃度は５×１０15ｃｍ-3以上であり、ｐ型コレクタ領域８の第２主面からの深さは１μｍ以下である。ｐ型コレクタ領域８の拡散深さが浅いのは、他の不純物領域が形成された後にｐ型コレクタ領域８が形成されるためである。つまり、このｐ型コレクタ領域８が、他の不純物領域の形成のための高温の熱処理を受けないためである。
またｐ型コレクタ領域８の第２主面における表面濃度を５×１０15ｃｍ-3以上にすることにより、ｐ型コレクタ領域８とコレクタ電極１２との低抵抗なコンタクトを実現することができ、デバイス特性が不安定になることが防止できる。
本実施の形態におけるｐ型コレクタ領域８の表面濃度を変化させた場合におけるＶONとＶCESに関するストレス印加後の経時変化を図１８および図１９に示す。図１８および図１９より、ｐ型コレクタ領域８の表面濃度が５×１０15ｃｍ-3未満の場合には、ＶON、ＶCESの経時変化が大きくなっている。このことより、ｐ型コレクタ領域８の表面濃度が５×１０15ｃｍ-3未満と低すぎるとデバイス特性の経時変化が大きくデバイス特性への悪影響を及ぼすことがわかる。よって、本実施の形態のコレクタ側の構造Ａのように表面濃度を５×１０15ｃｍ-3以上にすることで、デバイスの信頼性が低下することを抑制する効果があることがわかる。
また３９８Ｋの温度での主接合リーク特性（主接合はｐ型ボディ領域２とｎ-シリコン基板１との接合部）を図２０に示す。図２０より、図７５に示す従来のコレクタ構造では、ＶCEが上昇するに伴いＥOFFが急激に上昇することがわかる。一方、本実施の形態のコレクタ構造Ａでは、ＶCEの変化によるＥOFFの変化が小さく、デバイス動作時の電源電圧が変化した際のスイッチングロスの増加および変化を抑制する効果があることがわかる。
これは、本実施の形態のコレクタ構造Ａでは、従来のコレクタ構造に比べ、ｐ型コレクタ領域８の第２主面における表面濃度が低く（または不純物活性化率が５０％以下と低く）、かつ拡散深さが１μｍ以下と浅いため、ＶCEが上昇しても、デバイスがＯＮ時のコレクタ領域からのキャリア注入効率が従来のコレクタ構造より小さくなり、デバイスがＯＦＦ時にｎ-シリコン基板１に蓄積されたホールの量が少なくなるからである。
（実施の形態４）
図２１は、本発明の実施の形態４における半導体装置のコレクタ側の構成を示す概略断面図である。図２１を参照して、本実施の形態の構成は、ｎ-シリコン基板１がｐ型コレクタ領域８とｐｎ接合を構成する領域付近に高濃度のｎ型不純物拡散領域７を有する点において図１に示す構成と異なる。本実施の形態のコレクタ側の構造Ｂにおけるｎ型不純物拡散領域７は、図１７に示すようにｐ型コレクタ領域８の不純物濃度ピーク以下の濃度の不純物濃度ピークを有している。またｎ型不純物拡散領域７は第２主面からの深さが２μｍ以下となるように形成されている。
なお、これ以外のｐ型コレクタ領域８およびＭＯＳトランジスタ側の構造は実施の形態１〜３と同等の構成を有しているため、その説明を省略する。
本実施の形態の製造方法においては、図１１に示すようにドリフト層（ｎ-層１）の第２主面が研磨された後に、第２主面にｎ型不純物拡散領域７が形成され、その後にｐ型コレクタ領域８が形成される。なお、これ以外の製造方法については、上述した実施の形態１の方法とほぼ同じであるため、その説明は省略する。
本実施の形態において、ｎ型不純物拡散領域７の拡散深さが浅くなるのは、ＭＯＳトランジスタ側の不純物領域が形成された後にｎ型不純物拡散領域７が形成されるため、ＭＯＳトランジスタ側の不純物領域の形成のための高温の熱処理をｎ型不純物拡散領域７が受けないからである。
本実施の形態のコレクタ構造Ｂは、図１に示すコレクタ構造Ａより、ｐ型コレクタ領域８からのホールの注入効率が抑制された構造である。
本実施の形態では、ｎ型不純物拡散領域７を設けたことにより、図１に示すコレクタ構造Ａに比べて以下の効果が得られる。
（１） 図２２に示すように主接合リーク特性が減少し、耐圧が上昇する。
（２） 図２３に示すようにターンオフ時のＩCの波形でテール電流が少なくなり、その結果、スイッチングロス（ＥOFF）が低減する。
また構造Ｂにおいても、ｐ型コレクタ領域８が構造Ａと同様の構成を有するため、図２０に示すように、ＶCEの変化によるＥOFFの変化を抑制する効果がある。
（実施の形態５）
図２４は、本発明の実施の形態５における半導体装置の構成を概略的に示す平面図である。また図２５および図２６は、図２４のＸＸＶ−ＸＸＶ線およびＸＸＶＩ−ＸＸＶＩ線の各々に沿う概略断面図である。
主に図２５を参照して、本実施の形態においては、ｎ-シリコン基板１がｐ型ボディ領域２とｐｎ接合を構成する領域付近に比較的高濃度のｎ型不純物拡散領域１４が設けられている。
主に図２４を参照して、２本のゲート用溝１ａに挟まれる第１主面には、ｐ+不純物拡散領域６が図中上下方向に複数個（たとえば３個）に分けられている。この図中上下方向に分けられた各ｐ+不純物拡散領域６は単一のコンタクトホール９ａによりエミッタ電極１１と電気的に接続されている。
主に図２４および図２６を参照して、ゲート用溝１ａ内を埋め込むゲート電極５ａは、ゲート用溝１ａ外部の第１主面上にも延びており、その延びた部分においてパッドとなる導電層１１と電気的に接続されている。このパッドとなる導電層１１の下層にはバリアメタル層１０が位置し、バリアメタル層１０とゲート電極５ａとが接する領域にシリサイド層２１ａが形成されている。
なお、このパッドなる導電層１１およびエミッタ電極１１上にパッシベーション膜１５が形成されている。
なお、これ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
ｎ型不純物拡散領域１４を設けた構成は、図２４〜図２６の構成に限定されず、たとえば図２７および図２８に示す構成であってもよい。つまり、エミッタトレンチが設けられた構成にｎ型不純物拡散領域１４が設けられてもよい。
図２７は、本発明の実施の形態５における半導体装置の変形例の構成を示す概略平面図であり、図２８は図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う概略断面図である。
図２７および図２８を参照して、２つのＭＯＳトランジスタに挟まれる領域にエミッタトレンチが設けられている。エミッタトレンチは、エミッタ用溝１ｂと、エミッタ用絶縁膜４ｂと、エミッタ用導電層５ｂとから構成されている。エミッタ用溝１ｂは、ｐ型ボディ領域２およびｎ型不純物拡散領域１４を突き抜けてｎ-シリコン基板１に達している。エミッタ用絶縁膜４ｂは、このエミッタ用溝１ｂの内表面に沿うように形成されている。エミッタ用導電層５ｂは、エミッタ用溝１ｂ内を埋め込むように形成されており、その上層のエミッタ電極１１と電気的に接続されている。
エミッタ電極１１の下層にはバリアメタル層１０が形成されており、このバリアメタル層１０とエミッタ用導電層５ｂとの間にはシリサイド層２１ｂが形成されている。
２つのエミッタトレンチに挟まれる第１主面にはｐ型ボディ領域２への低抵抗コンタクトを取るためのｐ+不純物拡散領域６が形成されており、その上にはシリサイド層２１ａが形成されている。
このような構成において、ｎ-シリコン基板１がｐ型ボディ領域２とｐｎ接合を構成する領域付近に比較的高濃度のｎ型不純物拡散領域１４が設けられている。
なお、これ以外の構成については、上述した図２４〜図２６の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
また図２９および図３０は、図２７および図２８の構成と比較して、エミッタトレンチの側壁であって、第１主面にｎ型不純物拡散領域３を追加した点において異なる。
なおこれ以外の構成については図２７および図２８に示す構成とほぼ同じであるため、同一の部材については同一の符号を付しその説明を省略する。
図２７〜図３０においては、エミッタ用溝１ｂ内を埋め込む導電層５ｂがエミッタ電位となる場合について説明したが、この導電層５ｂはフローティング電位を有していてもよい。その構成を以下に説明する。
図３１および図３２を参照して、溝１ｂ内を埋め込む導電層５ｂがエミッタ電極１１と電気的に分離されており、フローティングな電位を有している。この場合、溝１ｂ内を埋め込む導電層５ｂ上にはたとえばシリコン酸化膜よりなる絶縁膜２２Ａと、たとえばシリコンケートガラスよりなる絶縁膜９と、たとえばシリコン酸化膜よりなる絶縁膜２２Ｂとが形成されている。
なおこれ以外の構成については、図２７および図２８に示す構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
本実施の形態で設けられるｎ型不純物拡散領域１４は、ｐ型ボディ領域２が形成される前に図３３に示すようにイオン注入および拡散により形成される。この後、ｐ型ボディ領域２が形成され、さらに実施の形態１と同様の後工程を経ることにより本実施の形態の各種の半導体装置（図２４〜図３２）が製造される。
また、ＭＯＳトランジスタ構造Ｅ（図２８）、Ｆ（図３０）、Ｇ（図３２）の各々は、エミッタ電位もしくはフローティング電位のトレンチを有することにより、ＭＯＳトランジスタ構造Ｃ（図１）、Ｄ（図２５）よりも実効的なゲート幅が少なくなっている。その結果、図３４に示すように構造Ｅ、Ｆ、Ｇは、構造Ｃ、Ｄよりも流れる電流が少なく飽和電流を抑制する効果を有する。
さらに図３５を参照して、構造Ｅ、Ｆ、Ｇは、構造Ｃ、Ｄよりも低電圧／低電流密度（図３４の領域Ｓ２）のところでＯＮ電圧が大きくなる。ＭＯＳトランジスタ構造Ｃは、従来構造よりｎ-シリコン基板１が厚くｐ型コレクタ領域８からのホール注入効率が低いためＯＮ電圧が上昇する。またＭＯＳトランジスタ構造ＤにおいてＯＮ電圧が低下するのは、コレクタ構造Ａでｎ-シリコン基板１が厚くても、ＵＳＰ６，０４０，５９９に記載されたｎ型不純物拡散領域１４によるホール蓄積効果があるからである。ＭＯＳトランジスタ構造Ｄでは、従来構造よりｎ-シリコン基板１が厚くても、ＯＮ電圧を低下させる効果がある。
図３４に示すようにＭＯＳトランジスタ構造Ｅ、Ｆ、Ｇでは、飽和電流が低くなる効果により、図３６に示すようにデバイスが無負荷状態でスイッチングしたときに、従来構造やＭＯＳトランジスタ構造Ｃ、Ｄよりも長い時間任意の電流を保持することができる。つまり、ＭＯＳトランジスタ構造Ｅ、Ｆ、Ｇでは、デバイスの飽和電流を抑え、かつ破壊耐量を向上させる効果がある。
さらに、ＯＮ電圧を下げる効果があるＭＯＳトランジスタ構造Ｄでは図３７および図３８に示すように無負荷状態でのスイッチング時に発振現象が発生する。しかし、ＭＯＳトランジスタ構造Ｅ、Ｆ、Ｇでは、ｎ型不純物拡散領域１４が存在してもエミッタ電位もしくはフローティング電位になる導電層５ｂが存在することにより発振現象を防止する効果がある。
また、ＭＯＳトランジスタ構造Ｅ、Ｆ、Ｇの上述した有効な効果は、第２主面側のコレクタ構造が図１に示す構造Ａの場合でも、かつ図２１に示す構造Ｂの場合でも同等に得ることができる。
逆に、実施の形態１〜４に示したＭＯＳトランジスタ構造Ｃを他のＭＯＳトランジスタＤ〜Ｇのいずれに変更しても実施の形態１〜４と同様の効果が得られる。
（実施の形態６）
図３９〜図７４は、実施の形態５と同じ効果が得られるＭＯＳトランジスタ構造の各種の派生構造を示す概略断面図である。図３９〜図７４に示すどの構造でも、またそれらのＭＯＳトランジスタ構造がコレクタ構造ＡまたはＢのいずれと組合せられても、実施の形態５に示すＭＯＳトランジスタ構造による効果を得ることができる。
また、コレクタ構造ＡまたはＢから得られる実施の形態１〜４の効果は、図３９〜図７３に示すどのＭＯＳトランジスタ構造と組合せられても同様に得ることができる。
以下に、図３９〜図７４に示す各ＭＯＳトランジスタ構造について説明する。
図３９に示す構成は、２つのＭＯＳトランジスタ部に挟まれる領域にエミッタ電位となる１つのエミッタトレンチが設けられている点およびゲート用溝１ａの一方側面にのみｎ型エミッタ領域３が形成されている点において図２８に示す構成と異なる。
図４０に示す構成は、複数のエミッタ用溝１ｂ内が、一体化された単一の層よりなるエミッタ用導電層５ｂによって埋め込まれている。またエミッタ用導電層５ｂは、シリサイド層２１ｂを介して、バリアメタル層１０とエミッタ電極１１とに電気的に接続されている。このシリサイド層２１ｂは各エミッタ用溝１ｂ間を繋ぐブリッジ上に形成されている。またシリサイド層２１ｂが形成された領域以外のエミッタ用導電層５ｂ上には、絶縁膜２２Ａ、９、２２Ｂが形成されている。
これ以外の構成については、上述した図２８に示す構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
図４１に示す構成は、エミッタ用溝１ｂの両側壁であって第１主面にｎ型不純物拡散領域３が追加されている点において図４０に示す構成と異なる。
図４２に示す構成は、エミッタ用溝１ｂ内を埋め込む導電層５ｂがフローティング電位となっている点において図４０の構成と異なる。この場合、導電層５ｂの全面上に絶縁膜２２Ａ、９、２２Ｂが形成されており、導電層５ｂはエミッタ電極１１と電気的に絶縁されている。
図４３に示す構成は、エミッタ用溝１ｂの両側壁であって第１主面にｎ型不純物拡散領域３が追加されている点において図３９に示す構成と異なる。
図４４に示す構成は、エミッタ用導電層５ｂの上面がエミッタ用溝１ｂよりも上方に突出している点において図３９に示す構成と異なる。この場合、エミッタ用導電層５ｂは、その一部表面上に形成されたシリサイド層２１ｂを介して、バリアメタル層１０およびエミッタ電極１１と電気的に接続されている。またシリサイド層２１ｂが形成された領域以外のエミッタ用導電層５ｂ上には、絶縁膜２２Ａ、９、２２Ｂが形成されている。
図４５に示す構成は、エミッタ用溝１ｂの両側面であって第１主面にｎ型不純物拡散領域３が追加されている点において図４４に示す構成と異なる。
図４６に示す構成は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図２８に示す構成と異なる。
図４７に示す構成は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図３０に示す構成と異なる。
図４８に示す構成は、エミッタ用溝１ｂ内を埋め込む導電層５ｂがフローティング電位となっている点において図４６に示す構成と異なる。この場合、導電層５ｂ上には、絶縁膜２２Ａ、９、２２Ｂが形成されている。
図４９に示す構成は、２つのゲートトレンチに挟まれる領域にのみｐ型ボディ領域２が形成されている点において図３９に示す構成と異なる。
図５０に示す構成は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図４０に示す構成と異なる。
図５１に示す構成は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図４１に示す構成と異なる。
図５２に示す構成は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図４２に示す構成と異なる。
図５３に示す構成は、エミッタ用溝１ｂの両側壁であって第１主面にｎ型不純物拡散領域３が追加されている点において図４９に示す構成と異なる。
図５４に示す構成は、２つのゲートトレンチに挟まれる領域にのみｐ型ボディ領域２が形成されている点において図４４に示す構成と異なる。
図５５に示す構成は、２つのゲートトレンチに挟まれる領域にのみｐ型ボディ領域２が形成されている点において図４５に示す構成と異なる。
図５６に示す構成は、図２８においてエミッタトレンチが存在した領域にトレンチを形成せずに、上記のＭＯＳトランジスタ構造Ｅ〜Ｇとゲート幅（Ｗ）が同じになるようにゲートトレンチを形成した構成、つまりゲートトレンチの間をエミッタ電位となるように任意の寸法まで広げた構成である。
この場合、２つのゲートトレンチに挟まれる第１主面にはｐ型ボディ領域との低抵抗コンタクトを取るためのｐ+不純物拡散領域６が延在している。このｐ+不純物拡散領域６およびｎ型エミッタ領域３と接するようにシリサイド層２１ａが形成されている。ｐ+不純物拡散領域６およびｎ型エミッタ領域３は、このシリサイド層２１ａとバリアメタル層１０とを介してエミッタ電極１１に電気的に接続されている。
なお、これ以外の構成については、上述した図２８の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
図５７に示す構成は、図３９においてエミッタトレンチが存在した領域にトレンチを形成せずに、上記のＭＯＳトランジスタ構造Ｅ〜Ｇとゲート幅が同じになるようにゲートトレンチを形成した構成、つまりゲートトレンチの間をエミッタ電位となるように任意の寸法まで広げた構成である。
この構成においてもゲートトレンチに挟まれる第１主面にｐ型ボディ領域への低抵抗コンタクトを取るためにｐ+不純物拡散領域６が延在している。このｐ+不純物拡散領域６およびｎ型エミッタ領域３と接するようにシリサイド層２１ａが形成されている。ｐ+不純物拡散領域６およびｎ型エミッタ領域３は、このシリサイド層２１ａとバリアメタル層１０とを介してエミッタ電極１１に電気的に接続されている。
なお、これ以外の構成については、上述した図３９の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
図５８は、ｐ型ボディ領域２がゲート用溝１ａの側壁付近にのみ形成されている点において図５６に示す構成と異なる。
図５９に示す構成は、２つのゲートトレンチに挟まれる領域にのみｐ型ボディ領域２が形成されている点において図５７に示す構成と異なる。
上記においては、ゲート電極５ａの上面がゲート用溝１ａ内に位置する場合について説明したが、ゲート用溝１ａ上に突出していてもよい。ゲート電極５ａの上面がゲート用溝１ａの上面に突出した構成を図６０〜図７０に示す。
図６０は図２８に示す構成、図６１は図３０に示す構成、図６２は図３２に示す構成、図６３は図３９に示す構成、図６４は図４０に示す構成、図６５は図５１に示す構成、図６６は図４２に示す構成、図６７は図５３に示す構成、図６８は図５４に示す構成、図６９は図５５に示す構成、図７０は図４１に示す構成において、ゲート電極５ａの上面がゲート用溝１ａ上に突出した構成に対応している。なお、図６２に示す構成は、溝１ｂ内を埋め込む導電層５ｂの上面も溝１ｂ上に突出している。
なお、上記においてはトレンチ型ゲート構造について説明したが、平面ゲート型のＩＧＢＴにおいても実施の形態１〜５の構成を適用することができる。図７１〜図７４は平面ゲート型ＩＧＢＴの構成を示す概略断面図である。
図７１を参照して、平面ゲート型ＩＧＢＴは、たとえば厚さが約５０μｍ以上２５０μｍの半導体基板に形成されている。たとえば濃度が１×１０14ｃｍ-3のｎ-シリコン基板１の第１主面側には、ｐ型半導体よりなるｐ型ボディ領域２が選択的に形成されている。ｐ型ボディ領域２は、たとえば１×１０15〜１×１０18ｃｍ-3の濃度を有し、第１主面から約１．０〜４．０μｍの拡散深さを有している。ｐ型ボディ領域２内の第１主面には、たとえば濃度が１×１０18〜１×１０20ｃｍ-3以上で、第１主面からの拡散深さが約０．３〜２．０μｍのｎ型半導体よりなるｎ型エミッタ領域３が形成されている。このｎ型エミッタ領域３の隣には、ｐ型ボディ領域２への低抵抗コンタクトを取るためのｐ+不純物拡散領域６がたとえば１×１０18〜１×１０20ｃｍ-3程度で、第１主面からの拡散深さがｎ型エミッタ領域３の深さ以下で形成されている。
ｎ-シリコン基板１とｎ型エミッタ領域３とに挟まれるｐ型ボディ領域２と対向するように第１主面上にゲート絶縁膜４ａを介してゲート電極５ａが形成されている。
このｎ-シリコン基板１とｎ型エミッタ領域３とゲート電極５ａにより、ｎ-シリコン基板１をドレインとし、ｎ型エミッタ領域３をソースとする絶縁ゲート型電界効果トランジスタ部（ここではＭＯＳトランジスタ部）が構成されている。
２つのＭＯＳトランジスタ部に挟まれる第１主面上には、エミッタ電位となる導電層５ｂが形成されている。この導電層５ｂとゲート電極５ａとの材質には、たとえばリンを高濃度に導入した多結晶シリコン、高融点金属材料、高融点金属シリサイドまたはそれらの複合膜が用いられる。
第１主面上には絶縁膜９が形成されており、この絶縁膜９には第１主面の一部表面に達するコンタクトホール９ａが形成されている。このコンタクトホール９ａの底部にはバリアメタル層１０が形成されている。このバリアメタル層１０を介して導電層５ｂ、ｐ+不純物拡散領域６およびｎ型エミッタ領域３とに、エミッタ電位Ｅを与えるエミッタ電極１１が電気的に接続されている。
またｎ-シリコン基板１の第２主面側には、ｎ型不純物拡散領域７とｐ型コレクタ領域８とが順に形成されている。ｐ型コレクタ領域８には、コレクタ電位Ｃを与えるコレクタ電極１２が電気的に接続されている。このコレクタ電極１２の材質は、たとえばアルミニウム化合物である。
本実施の形態において、半導体基板の厚みｔ1は５０μｍ以上２５０μｍ以下である。またｐ型コレクタ領域８の不純物活性化率は５０％以下である。またｐ型コレクタ領域８の第２主面からの深さは１μｍ以下であることが好ましい。またｎ型不純物拡散領域７はｐ型コレクタ領域８の不純物濃度ピークよりも低い不純物濃度ピークを有していることが好ましい。またこのｎ型不純物拡散領域７は第２主面から２μｍ以下の深さで形成されていることが好ましい。
なお、図７１の構成に対して、図７２に示すようにｎ型不純物拡散領域１４が追加されてもよく、また図７３に示すようにｎ型不純物拡散領域７が省略されてもよく、また図７４に示すようにｎ型不純物拡散領域１４が追加されかつｎ型不純物拡散領域７が省略されてもよい。
なお、本実施の形態においては、ＩＧＢＴを例に挙げて説明したが、ＩＧＢＴに限られず絶縁ゲート型電界効果トランジスタを有する素子であれば本発明を適用することができる。
本発明は、高耐圧素子、とりわけＩＧＢＴの構造に関するものであり、特にトレンチゲートＩＧＢＴにおいては効果を最大に発揮するものである。また、本発明は、低ＯＮ電圧化を実現し、破壊耐量を確保するとともに、高電圧側でのスイッチングロスを低減できる半導体装置およびその製造方法に有利に適用され得る。またプロセス条件の変動によるデバイス特性への悪影響を防止できる半導体装置およびその製造方法にも有利に適用され得る。また基板厚みの自由度の制限が少なく、かつ低価格化に適した半導体装置の製造方法にも有利に適用され得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ シリコン基板（ドリフト層）、１ａ ゲート用溝、１ｂ エミッタ用溝、２ ｐ型ボディ領域、３ ｎ型エミッタ領域、４ａ ゲート絶縁膜、４ｂ エミッタ用絶縁膜、５ 導電層、５ａ ゲート電極、５ｂ エミッタ用導電層、６ 不純物拡散領域、７ ｎ型不純物拡散領域、８ ｐ型コレクタ領域、９，２２Ａ，２２Ｂ 絶縁膜、９ａ コンタクトホール、１０ バリアメタル層、１１ エミッタ電極、１２ コレクタ電極、１４ ｎ型不純物拡散領域、１５ パッシベーション膜、２１ａ，２１ｂ シリサイド層、３１ マスク層、３２ 酸化膜、３２ａ 犠牲酸化膜、３３ シリコン酸化膜。

Claims (36)

  1. 互いに対向する第１主面および第２主面を有する半導体基板と、
    前記第１主面側に絶縁ゲート構造を有し、かつ前記第１主面と前記第２主面との間で主電流が流れる絶縁ゲート型電界効果トランジスタ部を含む素子とを備え、
    前記絶縁ゲート型電界効果トランジスタ部のゲート電極（５ａ）は、前記半導体基板の前記第１主面に設けられたゲート用溝（１ａ）内に形成されており、
    前記半導体基板の厚みが５０μｍ以上２５０μｍ以下である、半導体装置。
  2. 前記絶縁ゲート型電界効果トランジスタ部は、第１導電型のソース拡散層（３）とドレイン拡散層（１）とを有しており、
    前記第１導電型のソース拡散層（３）は前記第１主面に形成され、かつ第２導電型のボディ領域（２）を挟んで前記ドレイン拡散層（１）と対向していることを特徴とする、請求項１記載の半導体装置。
  3. 前記第２主面に形成された第２導電型の不純物拡散層（８）をさらに備え、
    前記不純物拡散層（８）の前記第２主面における不純物表面濃度は、５×１０15ｃｍ-3以上であることを特徴とする、請求項２記載の半導体装置。
  4. 前記不純物拡散層（８）の前記第２主面からの拡散深さは１μｍ以下であることを特徴とする、請求項３記載の半導体装置。
  5. 前記不純物拡散層（８）における不純物活性化率は５０％以下であることを特徴とする、請求項３記載の半導体装置。
  6. 前記不純物拡散層（８）と前記ドレイン拡散層（１）とはｐｎ接合を構成しており、
    前記ドレイン拡散層（１）は前記不純物拡散層（８）と接する領域に第１導電型の第１の高濃度領域（７）を有しており、
    前記第１の高濃度領域（７）は、前記不純物拡散層（８）の不純物濃度ピーク以下の濃度の不純物濃度ピークを有していることを特徴とする、請求項３記載の半導体装置。
  7. 前記第１の高濃度領域（７）は、前記第２主面から２μｍ以下の深さの範囲内に位置していることを特徴とする、請求項６記載の半導体装置。
  8. 前記半導体基板の前記第１主面には前記ゲート用溝（１ａ）が形成されており、前記ゲート用溝（１ａ）内には前記絶縁ゲート型電界効果トランジスタ部の前記ゲート電極（５ａ）が埋め込まれており、前記ゲート電極（５ａ）の上面は前記ゲート用溝（１ａ）内から突出していることを特徴とする、請求項１記載の半導体装置。
  9. 前記半導体基板の前記第１主面には前記ゲート用溝（１ａ）が形成されており、前記ゲート用溝（１ａ）内には前記絶縁ゲート型電界効果トランジスタ部の前記ゲート電極（５ａ）が埋め込まれており、前記ゲート電極（５ａ）の上面は前記第１主面よりも前記第２主面側に退行していることを特徴とする、請求項１記載の半導体装置。
  10. 前記第１主面側に前記ソース拡散層（３）と電気的に接続されたソース側電極（１１）をさらに備えたことを特徴とする、請求項２記載の半導体装置。
  11. 前記半導体基板は、前記第１主面にソース側電極用溝（１ｂ）を有しており、前記ソース側電極用溝（１ｂ）内には前記ソース側電極（１１）に電気的に接続された導電層（５ｂ）が埋め込まれていることを特徴とする、請求項１０記載の半導体装置。
  12. 前記ソース側電極用溝（１ｂ）が複数個設けられており、
    複数個の前記ソース側電極用溝（１ｂ）内を埋め込む前記導電層（５ｂ）の各々は単一の層により一体的に形成されていることを特徴とする、請求項１１記載の半導体装置。
  13. 前記ソース側電極（１１）は、溝が設けられていない前記第１主面上に形成されており、前記溝が設けられていない前記第１主面には前記ソース側電極（１１）と電気的に接続するように第２導電型の第２の高濃度領域（６）が設けられていることを特徴とする、請求項１０記載の半導体装置。
  14. 互いに対向する第１主面および第２主面を有する半導体基板と、
    前記第１主面側に絶縁ゲート構造を有し、かつ前記第１主面と前記第２主面との間で主電流が流れる絶縁ゲート型電界効果トランジスタ部を含む素子とを備え、
    前記絶縁ゲート型電界効果トランジスタ部は前記半導体基板に形成された第１導電型のドレイン拡散層（１）を有し、
    前記素子は、前記ドレイン拡散層（１）と前記第２主面との間において前記ドレイン拡散層（１）とｐｎ接合を構成するように前記第２主面に形成され、かつ不純物活性化率が５０％以下の第２導電型の不純物拡散層（８）を有する、半導体装置。
  15. 前記不純物拡散層（８）の前記第２主面における不純物表面濃度は、５×１０15ｃｍ-3以上であることを特徴とする、請求項１４記載の半導体装置。
  16. 前記不純物拡散層（８）の前記第２主面からの拡散深さは１μｍ以下であることを特徴とする、請求項１４記載の半導体装置。
  17. 前記不純物拡散層（８）と前記絶縁ゲート型電界効果トランジスタ部のドレイン拡散層（１）とはｐｎ接合を構成しており、
    前記ドレイン拡散層（１）は前記不純物拡散層（８）と接する領域に第１導電型の第１の高濃度領域（７）を有しており、
    前記第１の高濃度領域（７）は、前記不純物拡散層（８）の不純物濃度ピーク以下の濃度の不純物濃度ピークを有していることを特徴とする、請求項１４記載の半導体装置。
  18. 前記第１の高濃度領域（７）は、前記第２主面から２μｍ以下の深さの範囲内に位置していることを特徴とする、請求項１７記載の半導体装置。
  19. 前記半導体基板の前記第１主面にはゲート用溝（１ａ）が形成されており、前記ゲート用溝（１ａ）内には前記絶縁ゲート型電界効果トランジスタ部のゲート電極（５ａ）が埋め込まれており、前記ゲート電極（５ａ）の上面は前記ゲート用溝内から突出していることを特徴とする、請求項１４記載の半導体装置。
  20. 前記半導体基板の前記第１主面にはゲート用溝（１ａ）が形成されており、前記ゲート用溝（１ａ）内には前記絶縁ゲート型電界効果トランジスタ部のゲート電極（５ａ）が埋め込まれており、前記ゲート電極（５ａ）の上面は前記第１主面よりも前記第２主面側に退行していることを特徴とする、請求項１４記載の半導体装置。
  21. 前記第１主面側に、前記絶縁ゲート型電界効果トランジスタ部のソース拡散層（３）と電気的に接続されたソース側電極（１１）をさらに備えたことを特徴とする、請求項１４記載の半導体装置。
  22. 前記半導体基板は、前記第１主面にソース側電極用溝（１ｂ）を有しており、前記ソース側電極用溝（１ｂ）内には前記ソース側電極（１１）に電気的に接続された導電層（５ｂ）が埋め込まれていることを特徴とする、請求項２１記載の半導体装置。
  23. 前記ソース側電極用溝（１ｂ）が複数個設けられており、
    複数個の前記ソース側電極用溝（１ｂ）内を埋め込む前記導電層（５ｂ）の各々は単一の層により一体的に形成されていることを特徴とする、請求項２２記載の半導体装置。
  24. 前記ソース側電極（１１）は、溝が設けられていない前記第１主面上に形成されており、前記溝が設けられていない前記第１主面には前記ソース側電極（１１）と電気的に接続するように第２導電型の第２の高濃度領域（６）が設けられていることを特徴とする、請求項２１記載の半導体装置。
  25. 互いに対向する第１主面および第２主面を有する第１導電型の半導体基板を準備する工程と、
    前記半導体基板の前記第１主面に第２導電型のボディ領域（２）を形成する工程と、
    前記ボディ領域（２）内の前記第１主面に第１導電型のソース拡散層（３）を形成する工程と、
    前記半導体基板の前記第１主面にゲート用溝（１ａ）を形成する工程と、
    ドレイン拡散層（１）となる前記半導体基板の第１導電型領域と前記ソース拡散層（３）とに挟まれる前記ボディ領域（２）にゲート絶縁膜（４ａ）を介して対向するように前記ゲート用溝（１ａ）内にゲート電極（５ａ）を形成する工程と、
    前記ドレイン拡散層（１）と前記ソース拡散層（３）と前記ゲート電極（５ａ）とを有する絶縁ゲート型電界効果トランジスタ部を形成した後に、前記ドレイン拡散層（１）の前記第２主面を除去して前記半導体基板の厚みを５０μｍ以上２５０μｍ以下にする工程とを有する、半導体装置の製造方法。
  26. 前記第２主面が除去された後に、前記半導体基板の前記第２主面に第２導電型の不純物拡散層（８）を形成する工程をさらに備えた、請求項２５記載の半導体装置の製造方法。
  27. 前記不純物拡散層（８）はイオン注入により形成されることを特徴とする、請求項２６記載の半導体装置の製造方法。
  28. 前記不純物拡散層（８）は不純物活性化率が５０％以下となるように形成されることを特徴とする、請求項２６記載の半導体装置の製造方法。
  29. 前記ドレイン拡散層（１）の研磨された前記第２主面に、前記ドレイン拡散層（１）よりも高い不純物濃度を有する第１導電型の高濃度領域（７）を形成する工程をさらに備え、
    前記不純物拡散層（８）は、前記高濃度領域（７）とｐｎ接合を構成するように前記第２主面に形成され、
    前記高濃度領域（７）は、前記不純物拡散層（８）の不純物濃度ピーク以下の濃度の不純物濃度ピークを有していることを特徴とする、請求項２６記載の半導体装置の製造方法。
  30. 前記高濃度領域（７）は、前記第２主面から２μｍ以下の深さの範囲内に位置するよう形成されることを特徴とする、請求項２９記載の半導体装置の製造方法。
  31. 前記ゲート電極（５ａ）は前記ゲート用溝（１ａ）内を埋め込むように形成されることを特徴とする、請求項２５記載の半導体装置の製造方法。
  32. 前記ゲート電極（５ａ）は、上面が前記ゲート用溝（１ａ）内から突出するように形成されることを特徴とする、請求項３１記載の半導体装置の製造方法。
  33. 前記ゲート電極（５ａ）は、上面が前記第１主面よりも前記第２主面側に退行するように形成されることを特徴とする、請求項３１記載の半導体装置の製造方法。
  34. 前記ソース拡散層（３）と電気的に接続されたソース側電極（１１）を前記第１主面側に形成する工程をさらに備えたことを特徴とする、請求項２５記載の半導体装置の製造方法。
  35. 前記半導体基板の前記第１主面にソース側電極用溝（１ｂ）を形成する工程をさらに備え、
    前記ソース側電極（１１）に電気的に接続された導電層（５ｂ）が前記ソース側電極用溝（１ｂ）内を埋め込むように形成されることを特徴とする、請求項３４記載の半導体装置の製造方法。
  36. 前記ソース側電極用溝（１ｂ）は複数個形成され、
    複数個の前記ソース側電極用溝（１ｂ）内を埋め込むように前記ソース側電極用導電層が前記第１主面上に形成された後にパターニングされることにより、複数個の前記ソース側電極用溝（１ｂ）内を埋め込む前記導電層（５ｂ）の各々が単一の層により一体的に形成されることを特徴とする、請求項３５記載の半導体装置の製造方法。
JP2012102877A 2012-04-27 2012-04-27 半導体装置およびその製造方法 Expired - Lifetime JP6026767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012102877A JP6026767B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102877A JP6026767B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002555085A Division JP5025071B2 (ja) 2001-02-01 2001-02-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012165018A true JP2012165018A (ja) 2012-08-30
JP6026767B2 JP6026767B2 (ja) 2016-11-16

Family

ID=46844035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102877A Expired - Lifetime JP6026767B2 (ja) 2012-04-27 2012-04-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6026767B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033315A1 (ja) * 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子
JP2021077911A (ja) * 2021-02-08 2021-05-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
WO2024034277A1 (ja) * 2022-08-09 2024-02-15 富士電機株式会社 炭化珪素半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321304A (ja) * 1994-05-20 1995-12-08 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタおよびその製造方法
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH11274484A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
WO2000035022A1 (en) * 1998-12-04 2000-06-15 General Electric Company Insulated gate bipolar transistor for zero-voltage switching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321304A (ja) * 1994-05-20 1995-12-08 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタおよびその製造方法
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH11274484A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
WO2000035022A1 (en) * 1998-12-04 2000-06-15 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
JP2002532886A (ja) * 1998-12-04 2002-10-02 ゼネラル・エレクトリック・カンパニイ 絶縁ゲート・バイポーラ・トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033315A1 (ja) * 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子
JPWO2017033315A1 (ja) * 2015-08-26 2018-04-19 三菱電機株式会社 半導体素子
JP2021077911A (ja) * 2021-02-08 2021-05-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP7090760B2 (ja) 2021-02-08 2022-06-24 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
WO2024034277A1 (ja) * 2022-08-09 2024-02-15 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP6026767B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
JP5025071B2 (ja) 半導体装置およびその製造方法
KR101191281B1 (ko) 반도체장치
JP4785334B2 (ja) 半導体装置
JP4823435B2 (ja) 半導体装置及びその製造方法
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
US7417296B2 (en) Dielectric isolation type semiconductor device
TWI336131B (en) Semiconductor device
JP5908524B2 (ja) 半導体装置
US20130020634A1 (en) Semiconductor Device and Electric Power Conversion System Using The Same
JP6026767B2 (ja) 半導体装置およびその製造方法
JP2016039320A (ja) 半導体装置およびその製造方法
US10134887B2 (en) Semiconductor device and manufacturing method thereof
JP6280148B2 (ja) 半導体装置
KR20110125585A (ko) 유전체 분리형 반도체장치의 제조방법
JP2004006555A (ja) 半導体装置
JP5597963B2 (ja) 半導体装置
WO2016114043A1 (ja) 半導体装置及びその製造方法
JP6513168B2 (ja) 半導体装置
JP2010056212A (ja) 半導体集積回路装置、及びその製造方法
CN111295765B (zh) 半导体装置
JP2020004864A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141119

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161013

R150 Certificate of patent or registration of utility model

Ref document number: 6026767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term