CN104517836A - 场截止型绝缘栅双极型晶体管的制备方法 - Google Patents
场截止型绝缘栅双极型晶体管的制备方法 Download PDFInfo
- Publication number
- CN104517836A CN104517836A CN201310447027.0A CN201310447027A CN104517836A CN 104517836 A CN104517836 A CN 104517836A CN 201310447027 A CN201310447027 A CN 201310447027A CN 104517836 A CN104517836 A CN 104517836A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- bipolar transistor
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- -1 phosphonium ion Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种场截止型绝缘栅双极型晶体管的制备方法，包括：提供衬底，在衬底正、背面生长氧化层；向衬底背面内注入N型离子；推阱，使注入了N型离子的区域形成场截止层；去除衬底正面的氧化层；采用IGBT正面工艺在衬底内和衬底上制备出IGBT的正面结构；在正面结构上形成正面保护层；对场截止层进行P型离子的注入，形成背面P+层；去除正面保护层，并对背面P+层进行推结；形成正面金属层和背面金属层。本发明通过生长正面的第一氧化层，并在正面结构形成后形成正面保护层，能够保护圆片的正面，令其在制造过程中不会被轻易划伤。
Description
技术领域
本发明涉及半导体器件的制造方法，特别是涉及一种场截止型绝缘栅双极型晶体管的制备方法。
背景技术
由于电导调制效应，绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，简称IGBT）具有比DMOS更低的导通电阻。迄今为止，IGBT主要有穿通型PT-IGBT、非穿通型NPT-IGBT和场截止型FS-IGBT三种结构，三者之间的主要差异是不同的衬底PN结结构和不同的漂移区厚度。相对PT-IGBT和NPT-IGBT来讲，FS-IGBT的厚度是最薄的，但薄片设备价格贵、工艺复杂以及很高的碎片率严重的限制了FS-IGBT（特别是低压IGBT）性能的不断提升。
另一方面，传统的FS-IGBT，通常是背面做完FS层以后，再按照常规的IGBT正面工艺流程最后进行背面P+层的注入，这样做很容易造成圆片的正面划伤，不利于芯片正常功能的实现。
发明内容
基于此，为了解决传统绝缘栅双极型晶体管在制造过程中圆片（wafer）的正面易划伤的问题，有必要提供一种场截止型绝缘栅双极型晶体管的制备方法。
一种场截止型绝缘栅双极型晶体管的制备方法，包括：提供衬底，并在衬底的正面和背面生长第一氧化层；向所述衬底背面内注入N型离子；推阱，使注入了N型离子的区域形成场截止层；去除衬底正面的所述第一氧化层；采用绝缘栅双极型晶体管正面工艺在衬底内和衬底上制备出绝缘栅双极型晶体管的正面结构；在所述正面结构上形成正面保护层；对所述场截止层进行P型离子的注入，形成背面P+层；去除正面保护层，并对所述背面P+层进行推结；形成正面金属层和背面金属层。
在其中一个实施例中，所述向衬底内注入N型离子的步骤之后、所述推阱的步骤之前，还包括在衬底背面的所述第一氧化层上淀积形成多晶硅层的步骤；所述在正面结构上形成正面保护层的步骤之后，所述对场截止层进行P型离子的注入、形成背面P+层的步骤之前，还包括去除所述多晶硅层的步骤。
在其中一个实施例中，所述去除所述多晶硅层的步骤，是采用干法刻蚀的方式去除。
在其中一个实施例中，所述在衬底背面的所述第一氧化层上淀积形成多晶硅层的步骤中，淀积的多晶硅层的厚度为7000埃。
在其中一个实施例中，所述向衬底内注入N型离子的步骤中，注入的是磷离子。
在其中一个实施例中，所述在正面结构上形成正面保护层的步骤，包括在正面结构上形成氮化硅层，并在所述氮化硅层上形成第二氧化层。
在其中一个实施例中，所述去除正面保护层的步骤是采用湿法腐蚀的方式去除。
在其中一个实施例中，所述推阱的步骤中是用500摄氏度以上的温度进行退火。
在其中一个实施例中，所述去除衬底正面的所述第一氧化层的步骤中，是采用湿法腐蚀的方式去除。
在其中一个实施例中，所述提供衬底的步骤中，衬底的厚度为400微米。
上述场截止型绝缘栅双极型晶体管的制备方法，通过生长正面的第一氧化层，并在正面结构形成后形成正面保护层，能够保护圆片的正面，令其在制造过程中不会被轻易划伤。
附图说明
图1是一实施例中场截止型绝缘栅双极型晶体管的制备方法的流程图；
图2A～图2G是一实施例中采用场截止型绝缘栅双极型晶体管的制备方法制备的FS-IGBT在制备过程中的局部剖视图。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是一实施例中场截止型绝缘栅双极型晶体管的制备方法的流程图，包括下列步骤：
S110，提供衬底，并在衬底的正面和背面生长氧化层。
在本实施例中，采用厚度为约400微米的Raw Wafer作为衬底11，并在衬底11的正面和背面生长第一氧化层12，参照图2A。可以理解的，在本实施例中，由于工艺的限制，会同时在正面和背面形成氧化层，附图中衬底11正面和背面的氧化层统一标号为第一氧化层12。
S120，向衬底背面注入N型离子。
可以将圆片（wafer）翻转后用正面注入机台实现对圆片背面的注入，注入的N型离子穿过背面的第一氧化层12进入衬底。在本实施例中，注入的N型离子为磷离子，在其它实施例中注入的也可以是其它种类的N型离子。
背面的第一氧化层12可以防止步骤S120中的离子注入时导致衬底11表面损伤。
S130，推阱，使注入了N型离子的区域形成场截止层。
在本实施例中，是用超过500摄氏度的退火菜单进行推阱，形成扩散后的N+层作为场截止（FS）层14。
在本实施例中，于步骤S120和S130之间还包括在衬底11背面的第一氧化层12上淀积形成多晶硅层13的步骤，参见图2B。可以理解的，由于工艺的限制，在本实施例中，会同时在正面和背面形成多晶硅层，正面和背面的多晶硅层统一标号为多晶硅层13。在本实施例中，淀积的多晶硅层13的厚度为7000埃，在其它实施例中也可以根据具体情况调整多晶硅层13的厚度。
背面的多晶硅层13可以保护步骤S120中注入的N型离子，防止后续作业对场截止层14的污染。
S140，去除衬底正面的氧化层。
在本实施例中，不仅要去除衬底正面的第一氧化层12，而且要去除衬底正面的多晶硅层13。其中，正面的多晶硅层13采用干法刻蚀去除，第一氧化层12采用湿法腐蚀去除。去除完成后的结构如图2C所示。
S150，采用IGBT正面工艺在衬底内和衬底上制备出IGBT的正面结构。
可以使用常规的IGBT正面工艺来制备IGBT的正面结构，直至孔刻蚀完成，参照图2D。衬底11上的正面结构包括多晶硅栅18、层间介质（ILD）19等。
S160，在IGBT的正面结构上形成正面保护层。
在层间介质19上生长正面保护层。在本实施例中，正面保护层包括SiN层26和第二氧化层25。可以理解的，由于工艺的限制，在本实施例中，SiN层26和第二氧化层25同时会在背面形成。因此，需要将背面的SiN层26和第二氧化层25去除。
故，步骤S160后还包括去除背面的SiN层26和第二氧化层25步骤。具体包括：
S162，用湿法腐蚀去除背面的第二氧化层。
在圆片（wafer）正面涂覆光刻胶，然后用腐蚀液去除圆片背面的第二氧化层25。
S164，用湿法腐蚀去除背面的氮化硅层。
去除步骤S162中涂覆的光刻胶后，用SiN全剥药液，剥去圆片背面的SiN层26。
另外，正如前面所述，步骤S120和S130之间还会在背面形成多晶硅层13，因此同样要在步骤S170之前将该多晶硅层13去除。具体在本实施例中是采用干法刻蚀去除该多晶硅层13。背面的SiN层26、第二氧化层25及多晶硅层13均去除后得到如图2E所示的结构。
S170，对场截止层进行P型离子的注入，形成背面P+层。
背面的SiN层26、第二氧化层25及多晶硅层13去除后，就可以对场截止层14进行注入了。注入可以使用正面注入机台进行，注入硼离子从而在场截止层14表面形成背面P+层23，如图2F所示。在其它实施例中也可以注入其它种类的P型离子。在注入过程中，正面保护层对器件正面形成保护。
S180，去除正面保护层，并对背面P+层进行推结。
采用湿法腐蚀的去除采用湿法腐蚀的方式来去除。具体是用BOE溶液刻蚀掉正面的第二氧化层25，再使用SiN全剥药液去除正面的SiN层26。对背面P+层23进行高温推结。
S190，形成正面金属层和背面金属层。
如图2G所示，形成正面金属层27和背面金属层28。金属层的形成可以采用习知的工艺进行，此处不再赘述。
上述场截止型绝缘栅双极型晶体管的制备方法，通过在步骤S110中生长正面的第一氧化层12，并在正面结构形成后于步骤S160中形成正面保护层，能够保护圆片的正面，令其在制造过程中不会被轻易划伤。背面P+层的注入和推结在形成金属层（步骤S190）之前进行，步骤S180中的高温推结可以采用大于1000摄氏度的退火菜单，有利于提升器件的性能。
另外，上述场截止型绝缘栅双极型晶体管的制备方法与现有的MOS工艺兼容，能够节省成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种场截止型绝缘栅双极型晶体管的制备方法，包括：
提供衬底，并在衬底的正面和背面生长第一氧化层；
向所述衬底背面内注入N型离子；
推阱，使注入了N型离子的区域形成场截止层；
去除衬底正面的所述第一氧化层；
采用绝缘栅双极型晶体管正面工艺在衬底内和衬底上制备出绝缘栅双极型晶体管的正面结构；
在所述正面结构上形成正面保护层；
对所述场截止层进行P型离子的注入，形成背面P+层；
去除正面保护层，并对所述背面P+层进行推结；
形成正面金属层和背面金属层。
2.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述向衬底内注入N型离子的步骤之后、所述推阱的步骤之前，还包括在衬底背面的所述第一氧化层上淀积形成多晶硅层的步骤；所述在正面结构上形成正面保护层的步骤之后，所述对场截止层进行P型离子的注入、形成背面P+层的步骤之前，还包括去除所述多晶硅层的步骤。
3.根据权利要求2所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述去除所述多晶硅层的步骤，是采用干法刻蚀的方式去除。
4.根据权利要求2所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述在衬底背面的所述第一氧化层上淀积形成多晶硅层的步骤中，淀积的多晶硅层的厚度为7000埃。
5.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述向衬底内注入N型离子的步骤中，注入的是磷离子。
6.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述在正面结构上形成正面保护层的步骤，包括在正面结构上形成氮化硅层，并在所述氮化硅层上形成第二氧化层。
7.根据权利要求6所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述去除正面保护层的步骤是采用湿法腐蚀的方式去除。
8.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述推阱的步骤中是用500摄氏度以上的温度进行退火。
9.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述去除衬底正面的所述第一氧化层的步骤中，是采用湿法腐蚀的方式去除。
10.根据权利要求1所述的场截止型绝缘栅双极型晶体管的制备方法，其特征在于，所述提供衬底的步骤中，衬底的厚度为400微米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310447027.0A CN104517836B (zh) | 2013-09-26 | 2013-09-26 | 场截止型绝缘栅双极型晶体管的制备方法 |
| PCT/CN2014/086485 WO2015043386A1 (zh) | 2013-09-26 | 2014-09-15 | 场截止型绝缘栅双极型晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310447027.0A CN104517836B (zh) | 2013-09-26 | 2013-09-26 | 场截止型绝缘栅双极型晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517836A true CN104517836A (zh) | 2015-04-15 |
| CN104517836B CN104517836B (zh) | 2018-01-23 |
Family
ID=52742024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310447027.0A Active CN104517836B (zh) | 2013-09-26 | 2013-09-26 | 场截止型绝缘栅双极型晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104517836B (zh) |
| WO (1) | WO2015043386A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| US20120286324A1 (en) * | 2011-05-13 | 2012-11-15 | Samsung Electronics Co., Ltd. | Manufacturing method for insulated-gate bipolar transitor and device using the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5428362B2 (ja) * | 2009-02-04 | 2014-02-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN103050397A (zh) * | 2011-10-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Igbt器件背面外延场阻挡层的工艺实现方法 |
| CN103199107B (zh) * | 2012-01-06 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 半导体器件及制造方法 |
| CN103578981B (zh) * | 2012-07-19 | 2016-09-07 | 无锡华润上华半导体有限公司 | 场终止绝缘栅双极型晶体管的制备方法 |
-
2013
- 2013-09-26 CN CN201310447027.0A patent/CN104517836B/zh active Active
-
2014
- 2014-09-15 WO PCT/CN2014/086485 patent/WO2015043386A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| US20120286324A1 (en) * | 2011-05-13 | 2012-11-15 | Samsung Electronics Co., Ltd. | Manufacturing method for insulated-gate bipolar transitor and device using the same |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517836B (zh) | 2018-01-23 |
| WO2015043386A1 (zh) | 2015-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN102593038A (zh) | 浅沟槽隔离的制造方法 | |
| CN104103586B (zh) | 半导体器件的形成方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| US8877595B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| CN104282550B (zh) | 肖特基二极管的制造方法 | |
| CN102800587B (zh) | 一种肖特基二极管的制备工艺 | |
| CN104517835A (zh) | 一种场截止型绝缘栅双极型晶体管的背面工艺 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN104517836A (zh) | 场截止型绝缘栅双极型晶体管的制备方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN105448722A (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN104425255A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN106158644B (zh) | 半导体器件的栅极结构及防止其产生空洞的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171009 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |