CN102856192A - Igbt器件及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种IGBT器件及其制作方法，该方法包括：提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。本发明实施例在器件的阱区内形成的是高掺杂浓度的浅结，降低了源区与阱区接触面的接触电阻，避免了闩锁效应，且由于浅结并未扩散到沟道处，保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。

Description

IGBT器件及其制作方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种IGBT器件及其制作方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。

对于平面栅结构的IGBT器件，如图1所示，以N型沟道为例，主要包括：

N型轻掺杂(N-)的衬底101及其正面上的栅介质层104、栅极105；

位于N-衬底101表面内的P型阱区102(一般为P型轻掺杂)，位于P型阱区102表面内的N型源区103；

位于P型阱区102和N型源区103表面上的发射极106；

位于N-衬底101背面的P型重掺杂漏区107，位于漏区107表面的集电极108。

图1所示的衬底101的等效电路结构如图2所示，图1中的IGBT器件具有3个PN结，即图中的J1、J2和J3，I1、I2为该IGBT器件导通时的电流走向，理想情况下，由N型源区103和P型阱区102形成的PN结J3的电阻很小(图2中的电阻R即为J3结的等效电阻)，且J3一般情况下不会开启。但是，实际上由于N型源区103和P型阱区102的掺杂浓度较低，J3结的等效电阻就较大，当器件导通时，N型源区103和P型阱区102的接触面就会有空穴的横向流动，使J3结导通，即使NPN管的基区导通，形成电流I3，如此就形成内部反馈放大电路，该内部反馈电路的电流走向为，NPN管的基区-NPN管的集电极-PNP管的基区-PNP管的集电极-NPN管的基区，当流经NPN管的基区的反馈电流足够大时，在电路内部形成持续不断的内部反馈电流，可以使IGBT器件脱离栅极的控制，从而使栅极失效，这种现象称为闩锁效应。闩锁效应通常还会引起器件击穿和烧毁等问题。

现有技术中往往采用2种方式避免闩锁效应，一是直接增大N型源区103和P型阱区102的注入剂量，减小二者的电阻，从而有效的降低J3结的横向接触电阻；如图3所示，二是在形成源区103之前，先采用扩散工艺形成一个较深的高浓度P+掺杂区109，P+掺杂区109直接覆盖到源区103的下方，且深度要大于阱区102的深度，由于P+掺杂区109存在，J3结的等效电阻即为P+掺杂区109与N型源区103的接触电阻，由于P+掺杂区109的浓度大于P型阱区102的浓度，从而减小J3结的横向接触电阻。

但是，实际生产中发现，采用现有技术的两种方法生产的IGBT器件，虽然减轻了闩锁效应，但是均在一定程度上提高了器件的阈值电压，使器件的开启变得困难。

发明内容

本发明实施例提供了一种IGBT器件及其制作方法，解决了现有技术中的问题，在消除闩锁效应的同时，改善了器件的性能。

为实现上述目的，本发明实施例提供了如下技术方案：

一种IGBT器件制作方法，包括：

提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；

在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

优选的，在所述阱区内形成掺杂区的过程具体为：

在所述栅区上形成第二栅介质层；

以具有掺杂区图形的第二栅介质层为掩膜，采用离子注入工艺在所述阱区内注入所述掺杂区杂质；

采用退火工艺激活所述掺杂区杂质，形成掺杂区。

优选的，所述具有掺杂区图形的第二栅介质层覆盖部分位于栅区之外的源区区域。

优选的，所述掺杂区的掺杂类型与所述阱区的掺杂类型相同，且与所述源区的掺杂类型相反。

优选的，所述退火工艺的温度为900℃-1000℃。

优选的，所述退火工艺的时间为30min-90min。

优选的，还包括：

在具有掺杂区的基底上形成金属层；

在所述栅区表面上形成栅极，在所述源区表面上形成发射极；

在金属化的基底表面上覆盖钝化层；

对所述基底的背面减薄后形成集电区；

在所述集电区形成集电极。

优选的，形成所述集电区的过程为：

在所述基底的背面减薄后注入集电区杂质离子；

采用激光退火的方式激活所述集电区的杂质离子，形成所述集电区。

本发明实施例还公开了一种IGBT器件，包括：

基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；

位于所述阱区内的掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

优选的，还包括：

位于所述栅区表面上的第二栅介质层，位于所述第二栅介质层表面上的栅极；

位于所述源区表面上的发射极；

位于所述基底背面的集电区和集电极。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的IGBT器件及其制作方法，通过在器件的阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

也就是说，本发明实施例在器件的阱区内形成的是高掺杂浓度的浅结，由于浅结的形成过程容易控制，从而能够精确控制该浅结的横向扩散区域，以保证该高掺杂浓度的浅结能够扩散到源区下方而不至于扩散到沟道处。因此，由于高浓度浅结的注入，降低了源区与阱区接触面的接触电阻，当IGBT器件中的空穴电流从该接触面流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起闩锁效应，而且由于该浅结并未扩散到沟道处，从而保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术中IGBT器件的结构图；

图2为现有技术中IGBT器件的等效电路图；

图3为现有技术中增加深P+掺杂区后的IGBT器件的结构图；

图4-图9为本发明实施例公开的IGBT芯片制造方法的剖面图。

具体实施方式

正如背景技术所述，采用现有技术中的方法虽然减轻了闩锁效应，但是器件的阈值电压升高了，发明研究发现，出现这种问题的原因是，不论是提高阱区的掺杂浓度还是增加较深的高浓度掺杂区，都会增加栅极下方的沟道区的掺杂浓度，也就是直接导致栅极下面的P型层反型困难，从而使器件的阈值电压升高。

现有技术中方法一出现上述问题是必然的，因为其提高的是整个阱区的掺杂浓度，发明人发现，方法二中出现上述问题的根本原因在于该掺杂区的结深较深，在深结注入后，必须采用高温长时间的退火工艺，才能完成深结的推进，在深结纵向扩散的过程中，横向扩散也是不可避免的，而且深结的横向扩散很不容易控制，一旦扩散到栅极下面的沟道区，就会增加沟道区的掺杂浓度，从而导致器件的阈值电压升高。

基于此，本发明实施例提供了一种IGBT器件制作方法，包括：

提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；

在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

本发明实施例在器件的阱区内形成的是高掺杂浓度的浅结，由于浅结的形成过程容易控制，从而能够精确控制该浅结的横向扩散区域，以保证该高掺杂浓度的浅结能够扩散到源区下方而不至于扩散到沟道处。因此，由于高浓度浅结的注入，降低了源区与阱区接触面的接触电阻，当IGBT器件中的空穴电流从该接触面流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起闩锁效应，而且由于该浅结并未扩散到沟道处，从而保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例提供了一种IGBT器件制作方法，该方法各步骤的剖面图如图4-图9所示，下面仅以N型沟道的IGBT器件为例进行说明，该方法同样适用于P型沟道的IGBT器件。具体的，该方法包括以下步骤：

步骤1：参见图4和图5，提供基底，所述基底包括本体层201、位于所述本体层表面内的阱区204和源区205以及位于所述本体层表面上的第一栅介质层202和栅区203；

需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。本实施例中的本体层可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为轻掺杂的N型衬底。

具体的，如图4所示，可采用热氧化工艺或CVD工艺在本体层201表面上形成第一栅介质层材料，采用CVD、LPCVD或HDP等工艺在该第一介质层表面上形成栅层，之后可采用光刻工艺形成所述栅区，该过程具体为：先在栅层表面上旋涂光刻胶层(图中未示出)，为了保证曝光精度，还可在光刻胶层和栅层之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有栅区图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成栅区图案，之后以具有栅区图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成栅区203，同时刻蚀掉栅区203之外的第一栅介质层材料，形成图4所示的第一栅介质层202。之后采用湿法化学清洗等方法去除光刻胶层。

本实施例中形成第一栅介质层的材料可以为SrTiO₃、HfO₂、ZrO₂、氧化硅，形成栅区的材料可以为栅多晶硅或金属，所述栅区还为包括金属材料或金属材料与多晶硅的组合的一层或多层结构。

以上栅极及栅介质层的结构、材料及形成方法仅为示例，本发明对此不做限制。

如图5所示，形成栅区203之后，可以栅区203为掩膜或者以具有阱区图形的光刻胶层为掩膜，采用离子注入的方式，在所述本体层201表面内进行阱区的注入，之后进行高温推阱工艺，激活注入的阱区杂质离子，以在本体层表面内形成阱区204，通过高温推阱后的阱区204会在横向方向上扩散到栅区下方的本体层内，本实施例中的阱区204为P型轻掺杂区。

之后，同样的，采用具有源区图形的光刻胶层为掩膜，采用离子注入工艺，在所述阱区204的表面内注入源区杂质离子，并采用热退火工艺，激活源区的杂质离子，以形成源区205，通过热退火工艺后的源区205会在横向方向上扩散到栅区下方的阱区内，本实施例中的源区205为N型重掺杂区。

步骤2：参见图6，在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

该过程具体为，为了减少光刻步骤，可以先在所述栅区上形成第二栅介质层材料，之后以具有掺杂区图形的光刻胶层为掩膜，采用干法刻蚀的方法去除未被光刻胶层覆盖的第二栅介质层材料，形成第二栅介质层206，所述第二栅介质层206也就具有的掺杂区图形，之后去除光刻胶层。

之后以具有掺杂区图形的第二栅介质层206为掩膜，采用离子注入工艺在所述阱区内注入所述掺杂区杂质，为了减小源区205与阱区204交界处的接触电阻，必须所述增加源区205与阱区204交界处的离子浓度，因此掺杂区的掺杂浓度必须大于所述阱区204的掺杂浓度，而且，掺杂区的掺杂类型与所述阱区的掺杂类型相同，且与所述源区的掺杂类型相反，因此，本实施例中的掺杂区为P型重掺杂区；

采用退火工艺激活所述掺杂区杂质，形成掺杂区207。

所述第二栅介质层206覆盖栅区表面以及部分位于栅区之外的源区区域，这样可以在掺杂区杂质注入时，使掺杂区杂质的边缘与栅区边缘保持一定距离，以免掺杂区扩散过程中，横向方向上扩散到栅区下方的沟道区中。所述第二栅介质层206的材料与第一栅介质层类似，可以选择SrTiO₃、HfO₂、ZrO₂、氧化硅。

并且，为了更好的控制掺杂区207的扩散过程，本实施例中的掺杂区207为浅结，即该掺杂区207的深度小于所述阱区204的深度，大于所述源区205的深度。由于制备浅结采用的退火工艺温度较低，扩散过程缓慢，因此可以通过控制退火时间，精确的控制浅结的扩散过程，同样的，本实施例中可通过控制掺杂区杂质的退火时间和退火温度，精确的控制掺杂区的横向扩散和纵向扩散，尤其是控制其横向扩散，以避免高浓度的掺杂区深入到栅区下方的沟道区，影响沟道区的浓度，从而避免了阈值电压的升高。

本实施例中激活掺杂区杂质过程中采用的退火工艺的温度为900℃-1000℃，退火时间为30min-90min，优选的，退火时间为30min-60min。现有技术中的制备深P+区时采用的退火温度高达1150℃-1200℃，退火时间约为2h-5h，而且由于现有技术中的高温退火时间长，扩散速度不易控制，很容易在横向上扩散到沟道区，影响沟道区的浓度。

本实施例中由于在阱区204和源区205间增加的是浅结，扩散过程容易控制，从而能够精确控制该浅结的横向扩散区域，以保证该高掺杂浓度的浅结能够扩散到源区下方而不至于扩散到沟道处。因此，由于高浓度浅结的注入，降低了源区与阱区接触面的接触电阻，当IGBT器件中的空穴电流从该接触面流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起闩锁效应，而且由于该浅结并未扩散到沟道处，从而保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。

另外，该方法还包括：

步骤3：如图7所示，正面金属化的过程，在具有掺杂区207的基底上形成金属层208，所述金属层208覆盖了有源区表面，之后，可采用具有栅极和发射极图形的光刻胶层为掩膜，采用干法刻蚀工艺，刻蚀掉多余的金属层材料，以在所述栅区203表面上形成栅极(图中未示出)，在所述源区表面上形成发射极(图中未示出)；

在金属化的基底表面上覆盖钝化层(图中未示出)，以保护器件的有源区，所述钝化层材料可以为氮化硅；

如图8所示，对所述基底的背面减薄后形成集电区211；

该过程具体为，可采用化学机械研磨CMP工艺，在基底背面，去除掉部分基底材料，即将基底背面减薄，之后采用离子注入工艺，在基底背面注入集电区杂质离子，之后采用激光退火工艺激活所述集电区的杂质离子，形成所述集电区211，本实施例中集电区211采用P型重掺杂。

之后，如图9所示，采用蒸镀或溅射工艺，在所述集电区211形成该IGBT器件的集电极212。

所述激光退火工艺是由准分子激光器提供的准分子脉冲激光源，二维精确移动平台，预加热控温片台，以及整机自动控制系统构成半导体激光退火设备来进行浅PN结的退火。激光源采用扫描的方式进行激光退火，硅片被固定在二维移动平台上来回往复运动以使硅片表面均匀升温。

对于中低压领域(1200V-2500V)的IGBT器件，在进行背面集电区注入前都需要将硅片减薄，由于减薄后的硅片很容易碎裂，所以减薄后的硅片不适合再进行更多的工艺步骤，本实施例采用激光退火工艺来激活集电区的载流子，由于激光退火工艺采用的是局部升温，不会影响半导体器件其他部位的杂质浓度分布，并且激光退火载流子激活率高于低温退火的方式，因此本实施例中的集电区211与背面金属(即集电极金属)的接触电阻变低，使得该IGBT器件的饱和导通压降下降，进而使该IGBT器件的静态功耗变低。

当然，本发明实施例中其它区域的退火工艺也可以采用激光退火工艺，只要工艺过程允许，本实施例中不做过多限定。

需要说明的是，以上所述的“本体层表面内”是指由本体层201表面向下延伸的一定深度的区域，该区域属于本体层201的一部分；所述“本体层表面上”是指由本体层201表面向上的区域，该区域不属于本体层201本身。

与方法实施例相对应，本发明另一实施例还公开了一种IGBT器件，其结构如图9所示，包括：

基底，所述基底包括本体层201、位于所述本体层201表面内的阱区204和源区205以及位于所述本体层201表面上的第一栅介质层202和栅区203；

位于所述阱区204内的掺杂区207，所述掺杂区207为浅结，所述掺杂区的横向宽度未深入到所述栅区下方，并且所述掺杂区的深度小于所述阱区的深度，掺杂浓度大于所述阱区的掺杂浓度。

另外，该IGBT器件还包括：

位于所述栅区203表面上的第二栅介质层208，位于所述第二栅介质层表面上的栅极(图中未示出)；

位于所述源区205表面上的发射极(图中未示出)；

位于所述基底背面的集电区211和集电极212。

以N型IGBT器件为例，本实施例中所述本体层201为N型轻掺杂，阱区204为P型轻掺杂，源区205为N型重掺杂，掺杂区207为P型重掺杂，集电区211为P型重掺杂。

本实施例仅以N型IGBT器件的制作方法为例，对IGBT器件的结构和制作方法进行说明，如果采用P型衬底，或制备其它类型的IGBT器件，制作步骤和工艺可能会有些许不同，但是只要符合本发明实施例的主体思想，均在本发明实施例的保护范围之内。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种IGBT器件制作方法，其特征在于，包括：

提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；

在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

2.根据权利要求1所述的方法，其特征在于，在所述阱区内形成掺杂区的过程具体为：

在所述栅区上形成第二栅介质层；

以具有掺杂区图形的第二栅介质层为掩膜，采用离子注入工艺在所述阱区内注入所述掺杂区杂质；

采用退火工艺激活所述掺杂区杂质，形成掺杂区。

3.根据权利要求2所述的方法，其特征在于，所述具有掺杂区图形的第二栅介质层覆盖部分位于栅区之外的源区区域。

4.根据权利要求3所述的方法，其特征在于，所述掺杂区的掺杂类型与所述阱区的掺杂类型相同，且与所述源区的掺杂类型相反。

5.根据权利要求4所述的方法，其特征在于，所述退火工艺的温度为900℃-1000℃。

6.根据权利要求5所述的方法，其特征在于，所述退火工艺的时间为30min-90min。

7.根据权利要求1-6任一项所述的方法，其特征在于，还包括：

在具有掺杂区的基底上形成金属层；

在所述栅区表面上形成栅极，在所述源区表面上形成发射极；

在金属化的基底表面上覆盖钝化层；

对所述基底的背面减薄后形成集电区；

在所述集电区形成集电极。

8.根据权利要求7所述的方法，其特征在于，形成所述集电区的过程为：

在所述基底的背面减薄后注入集电区杂质离子；

采用激光退火的方式激活所述集电区的杂质离子，形成所述集电区。

9.一种IGBT器件，其特征在于，包括：

基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；

位于所述阱区内的掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

10.根据权利要求9所述的IGBT器件，其特征在于，还包括：

位于所述栅区表面上的第二栅介质层，位于所述第二栅介质层表面上的栅极；

位于所述源区表面上的发射极；

位于所述基底背面的集电区和集电极。

Images