CN103972085A - 一种形成高压igbt的fs层的方法及igbt器件 - Google Patents
一种形成高压igbt的fs层的方法及igbt器件 Download PDFInfo
- Publication number
- CN103972085A CN103972085A CN201310036480.2A CN201310036480A CN103972085A CN 103972085 A CN103972085 A CN 103972085A CN 201310036480 A CN201310036480 A CN 201310036480A CN 103972085 A CN103972085 A CN 103972085A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- layer
- high pressure
- extension
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000407 epitaxy Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- -1 aluminium copper silicon Chemical compound 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 206010019133 Hangover Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种通过外延形成高压IGBT的FS层的方法，其中的FS层外延形成工艺方法如下：提供包括N型漂移区的高压IGBT生产专用厚度的半导体圆片（1）；在所述半导体圆片的正面淀积一定厚度的保护层(2)，以保护背面外延工艺作业时半导体圆片（1）的正面；将所述半导体圆片翻转，背面向上，外延所需厚度的N+外延层，该N+外延层即所述FS结构，该N+外延层（3）的掺杂浓度大于N型漂移区的掺杂浓度；在外延结束后，将所述半导体圆片（1）翻转为正面向上，去除正面的所述保护层（2），以确保半导体圆片（1）的正面的光洁性，由该工艺方法制得的高压IGBT性能可靠，提高了生产效率，并降低了生产成本。
Description
技术领域
本发明涉及一种高压IGBT，尤其是一种通过外延形成高压IGBT的FS（FieldStop）层（场终止层）的方法及高压IGBT器件，属于IGBT的技术领域。
背景技术
IGBT，中文名字为绝缘栅双极型晶体管，它是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降低而容量大的特点(功率级较为耐用)，频率特性介于MOSFET与功率晶体管之间，可正常工作于几十kHz频率范围内。
随着IGBT技术的不断发展，为了进一步优化IGBT的性能，其结构设计和工艺技术也发生了较大的变化。至今，IGBT已由第1代发展到了第6代。对IGBT器件结构的改进主要分为表面和垂直两个方向。在表面上，即栅极结构上的变化是把原来的平面栅变成了沟槽栅结构，这种结构是通过在IGBT上挖许多浅而密的沟槽，把栅氧化层和栅极做在沟槽侧壁上而成的，因而MOSFET的沟道就成为沿沟槽侧壁的垂直沟道，由于沟槽的存在，增大了电流密度，进而降低了导通压降。但是沟槽栅结构也存在缺点，它的工艺较复杂，侧壁不光滑和沟槽底部或拐角处的尖角会成为电场集中点，降低击穿电压，而且挖槽后会在加工过程中增加芯片的翘曲变形等，难度较大。这个结构的短路能力低，短路安全工作成为问题，沟槽宽度过大使得栅漏电容增加，增加开关损耗。上述缺点通过引入PCM(插入式组合元胞)设计而得到解决。即采取宽元胞间距结构来保持短路电流相对较小。同时还采取在P+发射区和N-漂移层之间形成一个N型层，即所谓场终止层，使其能够截止电场，这个场终止层对于改善N-漂移层内的电场分布，减小圆片厚度，提高击穿电压是很有用的。IGBT的结构经历了穿通型到非穿通型到场截止型的变化。穿通型结构的饱和电压具有负温度系数，不利于器件的并联使用和热稳定性，而且需要少子寿命控制技术来减小开关时间。同时，因为P+衬底较厚，电流拖尾现象较严重，会大大增加关断损耗，而且材料成本高。因此，NPT非穿通型结构应运而生。其电场未穿通漂移区。这样，在IGBT关断时存储在基区中大量过剩电子能够以扩散流方式穿透极薄的集电区流出到欧姆接触处消失掉，使IGBT迅速关断(或导通)，不需要少子寿命控制技术来提高开关速度，而且，其VCE(sat)具有正温度特性，热阻低，利于应用。但是，由于输运效率较高而载流子注入系数较差，因而造成了比较高的饱和电压，通态电压比较高。虽然材料成本低，但是需要减薄工艺，且减薄后厚度较厚，不利于散热。综合兼收PT（穿通）结构和NPT（非穿通）结构二者的优点产生了FS场阻断结构。此结构电场穿透漂移区到达n+场阻断层，具有正温度系数，拖尾电流小，通态压降低，不需要少子寿命控制技术，减薄后厚度较薄。沟槽栅场阻断型IGBT集两种优势于一身，它具有最低的功率损耗。单位面积功率损耗减小显著，可以用较小的芯片面积制造出同样额定电流和额定功率的器件，降低制造成本。
目前高压IGBT采用FS结构的制作工艺大致分为三种，一、通过高能注入和高温长时间推阱，此工艺要购买高能注入机，成本较高，且工艺时间较长，严重影响公司产能；二、通过在N+衬底上外延N-漂移区，由于高压IGBT的N-漂移区很厚，工艺时间较长，既影响生产产能，且外延成本较高；三、购买双面扩散晶圆，但是，此晶圆成本较高。
发明内容
本发明提出一种在N-漂移区材料上外延N+外延层作为FS结构的方法，避免了或高温长时间推阱，或昂贵的N-漂移区外延过程，或昂贵的双面扩散晶圆，又可以精确的控制FS层的厚度和掺杂浓度，实现了FS结构高压IGBT低成本的开发。
为达此目的，本发明采用以下技术方案：
一种在高压IGBT中通过外延形成FS结构的方法，该方法包括如下步骤：a、提供包括N型漂移区的高压IGBT生产专用厚度的半导体圆片；b、在所述半导体圆片的正面淀积一层保护层，以保护背面外延工艺作业时半导体圆片的正面；c、将所述半导体圆片翻转，背面向上，外延所需厚度的N+外延层，该N+外延层即所述FS结构，该N+外延层的掺杂浓度大于N型漂移区的掺杂浓度；d、在外延结束后，将所述半导体圆片翻转为正面向上，去除正面的所述保护层，以确保半导体圆片的正面的光洁性。
进一步地，所述保护层为氧化层或SiN膜。
进一步地，用湿法腐蚀去除正面的所述保护层。
进一步地，通过沉积的方法来外延所需厚度的N+外延层。
本发明还提供了一种场终止结构高压IGBT的生产方法，该方法包括如下步骤：1、在高压IGBT中通过外延形成FS结构；2、在半导体圆片的正面上生长或淀积栅氧化层，栅氧化层位于半导体圆片的正面上；3、在栅氧化层上淀积形成一定厚度的多晶硅（POLY），通过选择性的掩蔽和刻蚀形成POLY栅电极；4、在半导体圆片的正面上进行离子注入，热扩散以在N型漂移区内形成P基区；5、在半导体圆片的正面上进行离子注入，退火后在P基区内形成N+发射区，在离子注入前，需要在半导体圆片的正面上涂覆光刻胶，然后通过在光刻胶上开出离子注入的窗口，从而在P基区内形成N+发射区，离子注入并退火形成N+发射区后，去除半导体圆片正面上的光刻胶，以便进行其它工艺步骤的操作；6、在POLY栅电极层上面进行介质淀积，以在栅氧化层和POLY栅电极层的外围淀积形成介质层，淀积后再通过选择性地掩蔽和刻蚀，以形成发射极金属与P基区（P-BODY）和N+发射区的接触孔；7、在所述介质层的外围淀积金属，以形成发射极电极，淀积后再通过选择性地掩蔽和刻蚀，以形成具有规则形状的发射极电极，所述发射极电极与所述P基区及所述N+发射区均电性接触；8、通过圆片背面注入和退火，在N+外延层上形成P+集电极；9、通过背面淀积形成背面集电极金属；其中，采用前述的通过外延形成FS结构的方法来形成FS结构。
进一步地，栅电极层采用POLY；发射极电极采用铝硅铜、铝、铜等；集电极采用AL-TI-Ni-Ag或Ti-Ni-Ag；
进一步地，半导体圆片的正面内刻蚀沟槽，从而形成沟槽型的栅电极结构。
本发明还提供了一种具有FS结构的高压IGBT器件，其中采用前述的通过外延形成FS结构的方法来形成FS结构。
本发明还提供了一种具有FS结构的高压IGBT器件，其中该高压IGBT器件采用前述的场终止结构高压IGBT的生产方法来生产。
附图说明
图1示出了在高压IGBT生产专用厚度的圆片正面上沉积保护层后的结构；
图2示出了在圆片的背面上外延所需厚度N+外延层后的结构；
图3示出了用湿法腐蚀去除正面的保护层后的结构；
图4示出了一种具有通过外延方法形成的FS层的高压IGBT；
图5示出了在图4基础上沉积金属化集电极后的高压IGBT；
符号说明
其中，1、高压IGBT生产专用厚度的半导体圆片；2、保护层；3、N+外延层；4、栅氧化层；5、POLY栅电极层；6、介质层；7、发射极电极；8、N+发射区；9、P基区（P-BODY）；10、集电区P+层；11、金属化集电极。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
如图1～3示出了本发明在高压IGBT中通过外延形成FS结构的方法的实施例，如图1所示，首先提供包括N型漂移区的高压IGBT生产专用厚度的半导体圆片1，在所述半导体圆片1的正面淀积一层保护层2，以保护背面外延工艺作业时半导体圆片1的正面；然后如图2所示，将所述半导体圆片1翻转，背面向上，外延所需厚度的N+外延层3，该N+外延层3即所述FS结构，该N+外延层3的掺杂浓度大于N型漂移区的掺杂浓度；最后如图3所示，在外延结束后，将所述半导体圆片1翻转为正面向上，去除正面的所述保护层2，以确保半导体圆片1的正面的光洁性。
在本实施例的一个优选实施方式中，所述保护层2为氧化层或SiN膜。并且，正面的所述保护层2是采用湿法腐蚀而去除的。
在本实施例的另一个优选实施方式中，通过沉积的方法来外延所需厚度的N+外延层。
图4示出了一种具有通过前述外延方法形成FS层的高压IGBT，通过外延方法形成FS层后的后续步骤还包括：如图5所示，在半导体圆片1的正面上生长或淀积栅氧化层4，栅氧化层4位于半导体圆片1的正面上，也可以通过在半导体圆片1的正面内刻蚀沟槽，从而形成沟槽型的栅电极结构；为了形成POLY栅电极层5，需要在半导体圆片1的正面上进行POLY淀积，然后通过选择性地掩蔽和刻蚀POLY，和一定厚度的栅氧化层，就能够形成POLY栅电极层5，POLY栅电极层5位于栅极区的栅氧化层4上；通过POLY自对准工艺在半导体圆片1的正面上进行离子注入，热扩散以在N型漂移区内形成P基区（P-BODY），所述P基区从N型漂移区的正面上向背面方向延伸，且P基区9延伸的距离小于N型漂移区的厚度，在截面上，P基区9形成包围栅氧化层4的结构；在半导体圆片1的正面上进行离子注入，退火后在P基区9内形成N+发射区8；在离子注入前，需要在半导体圆片1的正面上涂覆光刻胶，然后通过在光刻胶上开出离子注入的窗口，从而能够在P基区9内形成N+发射区8；离子注入并退火形成N+发射区8后，去除半导体圆片1正面上的光刻胶，以便进行其它工艺步骤的操作；在POLY栅电极层5上面进行介质淀积，以在栅氧化层4和POLY栅电极层5的外围淀积形成介质层6，淀积后再通过选择性地掩蔽和刻蚀，以形成具有规则形状的介质层6；在所述介质层6的外围淀积金属，以形成发射极电极7，发射极电极7可以选择铝、铜或金等金属，淀积后再通过选择性地掩蔽和刻蚀，以形成具有规则形状的发射极电极7，所述发射极电极7与所述P基区及所述N+发射区均电性接触；通过在N+外延层3上进行离子注入和退火，形成集电区P+层10；在集电区P+层10上淀积金属层，形成金属化集电极11，所述金属化集电极11与集电区P+层10欧姆接触；得到最终产品。
在本实施例的一个优选实施方式中，所述栅电极层5采用多晶硅；发射极电极7采用铝硅铜、铝、铜等；金属化集电极11采用AL-TI-Ni-Ag或Ti-Ni-Ag。
在本实施例的另一个优选实施方式中，在半导体圆片1的正面内刻蚀沟槽，从而形成沟槽型的栅电极结构。
通过本发明所提出的在N-漂移区材料上外延N+外延层作为FS结构的方法，不但避免了或高温长时间推阱，或昂贵的N-漂移区外延过程，或昂贵的双面扩散晶圆，而且又可以精确的控制FS层的厚度和掺杂浓度，实现了FS结构高压IGBT低成本的开发。
上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种在高压IGBT中通过外延形成FS结构的方法，该方法包括如下步骤：
a、提供包括N型漂移区的高压IGBT生产专用厚度的半导体圆片（1）；
b、在所述半导体圆片的正面淀积一层保护层(2)，以保护背面外延工艺作业时半导体圆片（1）的正面；
c、将所述半导体圆片翻转，背面向上，外延所需厚度的N+外延层（3），该N+外延层（3）即所述FS结构，该N+外延层（3）的掺杂浓度大于N型漂移区的掺杂浓度；
d、在外延结束后，将所述半导体圆片（1）翻转为正面向上，去除正面的所述保护层（2），以确保半导体圆片（1）的正面的光洁性。
2.如权利要求1所述的方法，其特征在于：所述保护层(2)为氧化层或SiN膜。
3.如权利要求1或2所述的方法，其特征在于：用湿法腐蚀去除正面的所述保护层（2）。
4.如权利要求1或2所述的方法，其特征在于：通过沉积的方法来外延所需厚度的N+外延层。
5.一种场终止结构高压IGBT的生产方法，包括如下步骤：
步骤1、在高压IGBT中通过外延形成FS结构；
步骤2、在半导体圆片（1）的正面上生长栅氧化层（4），栅氧化层（4）位于半导体圆片（1）的正面上；
步骤3、在栅氧化层（4）栅淀积一定厚度的多晶硅层（5），并通过选择性的掩蔽与刻蚀形成一定规定的多晶硅栅电极层（5）；多晶硅栅电极层（5）位于栅极区的栅氧化层（4）上；
步骤4、在半导体圆片（1）的正面上通过多晶硅自对准工艺进行离子注入，热扩散以在N型漂移区内形成P基区（9），所述P基区（9）从N型漂移区的正面上向背面方向延伸，且P基区（9）延伸的距离小于N型漂移区的厚度，在截面上，P基区（9）形成包围栅氧化层（4）的结构；
步骤5、在半导体圆片（1）的正面上进行离子注入，退火后在P基区（9）内形成N+发射区（8），在离子注入前，需要在半导体圆片（1）的正面上涂覆光刻胶，然后通过在光刻胶上开出离子注入的窗口，从而在P基区（9）内形成N+发射区（8），离子注入并退火形成N+发射区（8）后，去除半导体圆片（1）正面上的光刻胶，以便进行其它工艺步骤的操作；
步骤6、在多晶硅栅电极层（5）上面进行介质淀积，以在栅氧化层（4）和多晶硅栅电极层（5）的外围淀积形成介质层（6），淀积后再通过选择性地掩蔽和刻蚀，以形成具有规则形状的介质层（6）；以便发射极金属电极（7）与衬底的接触；
步骤7、在所述介质层（6）的外围淀积金属，以形成发射极电极（7），淀积后再通过选择性地掩蔽和刻蚀，以形成具有规则形状的发射极电极（7），所述发射极电极（7）与所述P基区（9）及所述N+发射区（8）均电性接触；
步骤8、通过在N+外延层（3）上进行离子注入和退火形成集电区P+层（10）；
步骤9、在集电区P+层（10）上淀积金属层，形成金属化集电极（11），所述金属化集电极（11）与集电区P+层（10）欧姆接触；
其特征在于：在高压IGBT中通过外延形成FS结构时采用权利要求1～4中任一项所述的方法。
6.如权利要求5所述的生产方法，其特征在于：栅电极层（5）采用多晶硅；发射极电极（7）采用铝硅铜、铝、铜等；金属化集电极（11）采用AL-TI-Ni-Ag或Ti-Ni-Ag。
7.如权利要求5所述的生产方法，其特征在于：半导体圆片（1）的正面内刻蚀沟槽，从而形成沟槽型的栅电极结构。
8.一种具有FS结构的高压IGBT器件，其特征在于：所述FS结构通过权利要求1～4中任一项所述的方法形成。
9.一种具有FS结构的高压IGBT器件，其特征在于：所述高压IGBT器件通过权利要求5～8中任一项所述的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310036480.2A CN103972085A (zh) | 2013-01-30 | 2013-01-30 | 一种形成高压igbt的fs层的方法及igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310036480.2A CN103972085A (zh) | 2013-01-30 | 2013-01-30 | 一种形成高压igbt的fs层的方法及igbt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103972085A true CN103972085A (zh) | 2014-08-06 |
Family
ID=51241449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310036480.2A Pending CN103972085A (zh) | 2013-01-30 | 2013-01-30 | 一种形成高压igbt的fs层的方法及igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972085A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107403834A (zh) * | 2017-09-14 | 2017-11-28 | 全球能源互联网研究院 | 具有软关断特性的fs型igbt器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110101375A1 (en) * | 2009-11-03 | 2011-05-05 | Qingchun Zhang | Power Semiconductor Devices Having Selectively Doped JFET Regions and Related Methods of Forming Such Devices |
| CN202282352U (zh) * | 2011-07-27 | 2012-06-20 | 江苏物联网研究发展中心 | 通过外延方法形成fs层的高压igbt |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
-
2013
- 2013-01-30 CN CN201310036480.2A patent/CN103972085A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110101375A1 (en) * | 2009-11-03 | 2011-05-05 | Qingchun Zhang | Power Semiconductor Devices Having Selectively Doped JFET Regions and Related Methods of Forming Such Devices |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN202282352U (zh) * | 2011-07-27 | 2012-06-20 | 江苏物联网研究发展中心 | 通过外延方法形成fs层的高压igbt |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107403834A (zh) * | 2017-09-14 | 2017-11-28 | 全球能源互联网研究院 | 具有软关断特性的fs型igbt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN202282352U (zh) | 通过外延方法形成fs层的高压igbt | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| US10593788B2 (en) | Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| US11251177B2 (en) | Semiconductor device | |
| US10692995B2 (en) | Insulated-gate bipolar transistor structure and method for manufacturing the same | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN111725306B (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| US8803230B2 (en) | Semiconductor transistor having trench contacts and method for forming therefor | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN111261702A (zh) | 沟槽型功率器件及其形成方法 | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN103972085A (zh) | 一种形成高压igbt的fs层的方法及igbt器件 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN113594244A (zh) | 具有高雪崩能力的氮化镓功率器件及其制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |