CN1787205A - 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 - Google Patents
可应用自动对准金属硅化物掩膜式只读存储器的制造方法 Download PDFInfo
- Publication number
- CN1787205A CN1787205A CN 200410089242 CN200410089242A CN1787205A CN 1787205 A CN1787205 A CN 1787205A CN 200410089242 CN200410089242 CN 200410089242 CN 200410089242 A CN200410089242 A CN 200410089242A CN 1787205 A CN1787205 A CN 1787205A
- Authority
- CN
- China
- Prior art keywords
- metal silicide
- semiconductor
- zone
- layer
- mnemon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它是面对日益需求增加的逻辑区域运作速率的条件下,利用一剩余氮化层来保护记忆单元区域的埋入式掺杂区,以避免形成自动对准金属硅化物时,金属硅化物区域会造成所有埋入式位线短路,而影响到晶体管间的操作与电性,产生漏电流与击穿的情况产生,导致组件无法正常运作。
Description
技术领域
本发明涉及一种掩膜式只读存储器,特别是关在一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法。
背景技术
掩膜式只读存储器(Mask Read Only Memory,MROM)为一种非挥发性内存IC,是一种在LSI芯片制造工程内利用掩膜(Mask)规划记忆资料内容(Program),而后予以永久储存下来的记忆装置。
其由在不需要写入动作,整体的电路构成较为单纯,而基本记忆胞亦十分简单,仅由一个MOS型晶体管(MOS Transistor)所构成,与能够随时改写记忆情报的内存(Random AccessMemory,RAM)相较下,仅为其四分之一大小,所以就相同大小的芯片而言,MROM记忆容量约为RAM的四倍左右,所以十分经济,因而被广泛应用在各类信息、通讯、消费性电子等电子产品。
当内存的生产进入到深次微米工艺,集成电路的积集度愈来愈高,组件的尺寸愈来愈小,为了降低组件串接电阻值、减少金属接触窗数目,及增加后续连接导线布局(Layout)的方便性,自动对准金属硅化物技术的使用已逐渐广泛应用在半导体工艺中。但是,就掩膜式只读存储器而言,传统的自动对准金属硅化物技术无法适用在制造掩膜式只读存储器,这是因为在硅基底内的自动对准金属硅化物区域会造成所有埋入式(BN+)位线短路,产生漏电流等问题,而影响到MOS晶体管间的操作与电性,使组件无法正常运作。
所以,本发明针对上述的问题提出一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,将自动对准金属硅化物结合在掩膜式只读记忆的制造工艺,以有效的提升逻辑电路区的运算速度,并有效的避免自动对准金属硅化物对记忆单元区埋入式位线所可能造成的伤害。
发明内容
本发明的主要目的,在在提供一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它能够有效的将自动对准金属硅化物结合在掩膜式只读存储器的工艺内,而免除形成自动对准金属硅化物时,所可能对记忆单元区的埋入式位线所产生的伤害。
本发明的另一目的,在在提供一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它能够有效提高掩膜式只读存储器的逻辑晶体管效能。
为达上述目的,本发明提供一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它包括有下列步骤:提供一其上已形成多个隔离结构的半导体基底,其中多个隔离结构将半导体基底定义为逻辑区域与记忆单元区域;以一光掩膜为掩膜,在记忆单元区域形成埋入式位线;在半导底基底上形成多个分别位在逻辑区域与记忆单元区域的多晶硅栅极结构;以逻辑区域的所述多晶硅栅极结构为掩膜,对该逻辑区域进行浅离子掺杂工艺;在半导体基底上形成一氮化物层,接着对氮化物层进行一平坦化工艺;对氮化物层进行刻蚀,以在多晶硅栅极结构两侧壁分别形成一侧壁间隙物与一剩余氮化物层,剩余氮化物层位在两多晶硅栅极结构的间的半导体基底上;移除逻辑区域的剩余氮化物层;分别以逻辑区域的多晶硅栅极结构与侧壁间隙物与记忆单元区域的多晶硅栅极结构、侧壁间隙物与剩余氮化物层为掩膜,对半导体基底进行重离子掺杂工艺;以及对半导基底进行一自动对准金属硅化物工艺。
本发明所述可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它利用剩余氮化物层保护并覆盖位在记忆单元的主动区域,使在后续进行自动对准金属硅化物时,能够避免自动对准金属硅化物对埋入式位线的影响,并达到利用自动对准金属硅化物来大幅度提升逻辑晶体管的运作速度。
附图说明
以下结合较佳实施例及附图进一步说明本发明的结构特征及其有益效果。
图1至图8是为本发明的各步骤构造剖视图。
标号说明
10半导体基底
12隔离结构
14逻辑区域
16记忆单元区域
18掺杂阱
20掺杂阱
22埋入位线
24、25多晶硅栅极结构
26第二图案化光组层
28浅掺杂区域
30、31侧壁间隙壁
32、33剩余氮化物层
34重离子掺杂区
36自动对准金属硅化物
具体实施方式
可应用自动对准金属硅化物掩膜式只读存储器的制造方法,首先,如图1,提供一其上已通过多个隔离结构12定义出逻辑区域14与记忆单元区域16的半导体基底10,并且该记忆单元区域16的掺杂阱18为P型掺杂阱,而逻辑运算区域的掺杂阱20可以为P型掺杂阱或者N型掺杂阱。
接着,如图2,以光掩膜(Mask)为掩膜将适当的N+离子植入在半导体基底10的记忆单元区域16内,形成埋入式掺杂区(buried diffusion layer),以作为埋入位线22,完成规划记忆资料的步骤。
在半导体基底10上形成多个多晶硅栅极结构24、25,其步骤包括依序形成一栅极氧化物层(在图中未示),一多晶硅层(在图中未示),在多晶硅层上形成一第一图案化光组层(在图中未示),以第一图案化光组层为掩膜,对多晶硅层与栅极氧化物层进行刻蚀,以形成复数各分别位在逻辑区域的多晶硅栅极结构与记忆单元区域的多晶硅栅极结构24、25,然后移除第一图案化光组层,形成如图3所示的结构。
请参阅图4所示,在记忆单元区域16形成一第二图案化光组层26,接着以逻辑区域14的多晶硅栅极结构25为掩膜,对逻辑单元区域14进行轻离子源/漏极掺杂工艺,以形成浅掺杂区域28(LDD),随后移除第二图案化光组层26。
然后,如图5所示,利用化学气相沉积法在半导体基底10上沉积一氮化物层,对氮化物层进行一化学机械研磨,以求全面性的平坦,然后利用干式非等向刻蚀的特性,以所沉积的氮化物厚度为基准来进行刻蚀,以在多晶硅栅极结构24、25两侧壁约一半的高度处形成侧壁间隙壁30、31,但在此需注意的是此时在两多晶硅栅极结构24、25间的半导体基底10表面上依然覆盖有一剩余氮化物层32、33,如图5所示的结构。
在半导体基底上形成一第三图案化光组层(在图中未示),以该第三图案化光组层为掩膜,对位在逻辑区域14的剩余氮化物层33进行刻蚀,以移除该剩余氮化物层33,形成如图6所示的结构状态,然后移除第三图案化光组层。
接着,对半导体基底10进行一重离子源/漏极掺杂工艺,此时的重离子源/漏极掺杂工艺,对逻辑区域14而言,是以多晶硅栅极结构25与侧壁问隙壁31为掩膜,而记忆单元区域16是以多晶硅栅极结构24、侧壁间隙壁30与剩余氮化物层32为掩膜,以形成重离子掺杂区34,如图7所示,然后,在半导体基底10上沉积一材质为钛或钴等的金属层,再对半导体基底10进行退火,使金属层与所接触的多晶硅栅极结构24、25的硅原子形成自动对准金属硅化物36,形成如图8所示的结构,此时因为记忆单元的埋入式位线区域22有剩余氮化物32层保护,所以将不会与金属层反应生成自动对准金属硅化物,随后利用湿式的方式选择性的将未反应的金属层移除,即得到在多晶硅栅极24、25表面形成具自动对准金属硅化物36结构的掩膜式只读存储器,如图8所示。
综上所述,本发明是提供的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,它利用一剩余氮化层来有效的保护记忆单元区域的主动区域,以用于增大逻辑晶体管运作效能,同时避免自动对准金属硅化物所可能引起的埋入位线短路等问题,以便在组件积集度增加且不影响记忆胞晶体管的操作与电性的前提下,使自动对准金属硅化物工艺可适用于掩膜式只读存储器工艺中,而不会发生通常的短路问题。
以上所述的实施例仅为了说明本发明的技术思想及特点,其目的在使本领域的普通技术人员能够了解本发明的内容并据以实施,本专利的范围并不仅局限于上述具体实施例,即凡依本发明所揭示的精神所作的同等变化或修饰,仍涵盖在本发明的保护范围内。
Claims (8)
1、一种可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其包括下列步骤:
提供一半导体基底,该半导体基底上是已形成多个隔离结构,以定义出逻辑区域与记忆单元区域;
以一掩膜为掩膜,对该记忆单元区域进行离子掺杂工艺,以形成一埋入位线;
在该半导体底基底上形成多个分别位在该逻辑区域与该记忆单元区域的多晶硅栅极结构;
以该逻辑区域的该多晶硅栅极结构为掩膜,对该逻辑区域进行浅离子掺杂工艺;
在半导体基底上形成一氮化物层,接着对该氮化物层进行一平坦化工艺;
对该氮化物层进行刻蚀,以在多晶硅栅极结构两侧壁分别形成一侧壁间隙物与一剩余氮化物层,该剩余氮化物层是覆盖在半导体基底表面上;
移除该逻辑区域的剩余氮化物层,以暴露出位在逻辑区域多晶硅栅极结构间的半导体基底表面;
以逻辑区域的该多晶硅栅极结构与该侧壁间隙物与以记忆单元区域的该多晶硅栅极结构、该侧壁间隙物与该剩余氮化物层为掩膜,对该半导体基底进行重离子掺杂工艺;以及
对该半导体基底进行一自动对准金属硅化物工艺,以在逻辑区域与记忆单元区域的该等多晶硅栅极结构上方形成自动对准金属硅化物。
2、根据权利要求1所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:所述记忆单元区域的掺杂阱为P型掺杂阱,而逻辑运算区域的掺杂阱为P型掺杂阱或者N型掺杂阱。
3、根据权利要求1所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:所述氮化物层的形成方式是通过化学气相沉积法所沈积而成。
4、根据权利要求1所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:对该氮化物层进行刻蚀时,所采的刻蚀方式为干式刻蚀。
5、根据权利要求1所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:自动对准金属硅化物工艺包括下列步骤:
在该半导体基底上沉积一金属层;
对该半导体基底进行一退火工艺,以使与该金属层接处的硅原子与该金属层反应形成一自动对准金属硅化物;以及
移除未反应的该金属层。
6、根据权利要求5所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:所述金属层的材质为钛或钴。
7、根据权利要求1所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:所述埋入位线的工艺为,将该掺杂离子植入露出的记忆单元区域的基底,而形成该埋入式位线,且该掺杂离子为N+掺质。
8、根掘权利要求5所述的可应用自动对准金属硅化物掩膜式只读存储器的制造方法,其特征在于:所述去除未反应金属层的步骤是利用湿刻蚀的方式选择性地去除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100892429A CN100372100C (zh) | 2004-12-08 | 2004-12-08 | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100892429A CN100372100C (zh) | 2004-12-08 | 2004-12-08 | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1787205A true CN1787205A (zh) | 2006-06-14 |
CN100372100C CN100372100C (zh) | 2008-02-27 |
Family
ID=36784592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100892429A Expired - Fee Related CN100372100C (zh) | 2004-12-08 | 2004-12-08 | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100372100C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101459138B (zh) * | 2008-12-30 | 2012-08-29 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
CN101465326B (zh) * | 2008-12-30 | 2012-08-29 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
CN104701320A (zh) * | 2013-12-10 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 低栅极电阻的光罩式只读存储器的结构及制造方法 |
CN109003978A (zh) * | 2017-06-07 | 2018-12-14 | 北京兆易创新科技股份有限公司 | 存储器的制备方法及存储器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6413861B1 (en) * | 2001-04-18 | 2002-07-02 | Macronix International Co. Ltd. | Method of fabricating a salicide of an embedded memory |
KR100404682B1 (ko) * | 2001-09-05 | 2003-11-07 | 동부전자 주식회사 | 플랫 셀 메모리 소자의 실리사이드막 제조방법 |
CN1240122C (zh) * | 2001-11-21 | 2006-02-01 | 旺宏电子股份有限公司 | 应用于系统芯片的半导体器件的制造方法 |
CN1194405C (zh) * | 2001-12-11 | 2005-03-23 | 旺宏电子股份有限公司 | 形成嵌合式非挥发性存储器的方法 |
CN1472798A (zh) * | 2002-08-02 | 2004-02-04 | 上海宏力半导体制造有限公司 | 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 |
CN1472796A (zh) * | 2002-08-02 | 2004-02-04 | 上海宏力半导体制造有限公司 | 形成屏蔽式只读存储器中的金属硅化物的方法 |
-
2004
- 2004-12-08 CN CNB2004100892429A patent/CN100372100C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101459138B (zh) * | 2008-12-30 | 2012-08-29 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
CN101465326B (zh) * | 2008-12-30 | 2012-08-29 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
CN104701320A (zh) * | 2013-12-10 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 低栅极电阻的光罩式只读存储器的结构及制造方法 |
CN109003978A (zh) * | 2017-06-07 | 2018-12-14 | 北京兆易创新科技股份有限公司 | 存储器的制备方法及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN100372100C (zh) | 2008-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5297082A (en) | Shallow trench source eprom cell | |
US6649472B1 (en) | Method of manufacturing a flash memory cell with high programming efficiency by coupling from floating gate to sidewall | |
KR20060065516A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP4320405B2 (ja) | 半導体装置及びその製造方法 | |
CN1652324A (zh) | 半导体器件及其制造方法 | |
CN100350616C (zh) | 位线结构及其制造方法 | |
EP0647969A1 (en) | Method of forming contacts in the memory region and the peripheral region of an IC | |
CN102364675B (zh) | 一种闪速存储器形成方法 | |
US20090011574A1 (en) | Method for surface modification of semiconductor layer and method of manufacturing semiconductor device | |
CN1787205A (zh) | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 | |
US7294548B2 (en) | Semiconductor device and fabricating method thereof | |
US8222148B2 (en) | Method of manufacturing a semiconductor device | |
CN100403515C (zh) | 制造半导体器件的方法 | |
CN102956562B (zh) | 存储器件的形成方法 | |
CN1531065A (zh) | 用于存储器装置的选择性硅化方案 | |
CN1275322C (zh) | 只读存储器的制造方法 | |
CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
CN1279609C (zh) | 存储器元件的制造方法 | |
CN1259721C (zh) | 存储器件的结构及其制造方法 | |
CN101009327B (zh) | 半导体元件及其制造方法 | |
KR100645197B1 (ko) | Nand형 플래쉬 메모리 소자의 제조 방법 | |
CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
CN1420541A (zh) | 一种系统整合芯片的制作方法 | |
KR100622806B1 (ko) | 반도체 소자 제조 방법 | |
CN1280910C (zh) | 存储器器件的结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |