CN1472798A - 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 - Google Patents
可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 Download PDFInfo
- Publication number
- CN1472798A CN1472798A CNA021274304A CN02127430A CN1472798A CN 1472798 A CN1472798 A CN 1472798A CN A021274304 A CNA021274304 A CN A021274304A CN 02127430 A CN02127430 A CN 02127430A CN 1472798 A CN1472798 A CN 1472798A
- Authority
- CN
- China
- Prior art keywords
- memory
- metal silicide
- manufacture method
- substrate
- shielded read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明揭露了一种可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，其是在一半导体基底上依序形成一栅极氧化层、已定义的多个多晶硅栅极及侧壁间隙物，并对基底进行离子掺杂形成埋入位线；接着在半导体基底的存储单元数组区域的多晶硅栅极形成较厚的间隙壁，使其覆盖住存储单元数组区域内露出的基底，并藉此结构保护主动区域，如此即可将自动对准金属硅化物技术应用在屏蔽式只读存储器的制程中，进而在该等多晶硅栅极上方直接形成自动对准金属硅化物。
Description
技术领域
本发明涉及一种非挥发性只读存储器的制造过程，更具体地说，涉及一种可应用自动对准金属硅化物(Self-aligned Silicide，SALICIDE)的屏蔽式只读存储器(Mask Read Only Memory，MROM)的制造方法。
背景技术
屏蔽式只读存储器是利用信道晶体管作为存储单元(memory cell)，且该存储单元的内存是以数组(Array)的方式排列，每一个行(Column)与列(Row)的组合代表了一个特定的存储单元地址；并在程序化阶段选择性地植入离子到指定的信道区域内，藉以控制其栅极电压是否大于临界电压(Threshold Voltage，Vt)的来达到控制存储单元导通(on)或关闭(off)的目的。
其中，屏蔽式只读存储器的结构是多晶硅字符线(word line，WL)横跨在位线(bit line，BL)的上方，存储单元的信道区域则位于字符线所覆盖的下方与位线之间的区域，以便于程序化阶段选择性地将离子植入到信道区域的表面来改变信道区域离子的量和分布，藉以调整临界电压，并储存数据。
然而，当内存的生产进入到深次微米(deep sub-micron)制程，且集成电路的积集度愈来愈高，组件的尺寸愈来愈小，为了降低组件串接间的电阻值、减少金属接触数目及增加后续连接导线布局(Layout)的方便性，自动对准金属硅化物技术的使用已逐渐广泛应用在半导体制程中。但是，传统的自动对准金属硅化物技术无法适用于制造屏蔽式只读存储器，其主要原因是在硅基底内的自动对准金属硅化物区域会造成所有埋入式(BN+)位线短路，而影响到MOS晶体管间的操作与电性，使组件无法正常运作。
有鉴于此，本发明是针对上述缺失，提出一种结合高效能逻辑晶体管与平面存储单元(flat cell)只读存储器且可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法。
发明内容
本发明中可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法主要是为了解决传统自动对准金属硅化物技术无法适用于制造屏蔽式只读存储器的问题。
本发明中可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，包括下列步骤：
提供一半导体基底，其分为外围区域及存储单元数组区域；
在该基底上依序形成一栅极氧化层与一多晶硅层；
定义该多晶硅层，并形成多个多晶硅栅极；
在该等多晶硅栅极的侧壁上形成多个侧壁间隙物；
利用该多晶硅栅极及该侧壁间隙物为屏蔽，对基底进行离子掺杂，形成一埋入位线；
在该基底上覆盖一氧化层；
对该氧化层进行回蚀刻，在外围区域的侧壁间隙物外侧形成氧化物间隙壁，并在该存储单元数组区域的相邻侧壁间隙物之间形成氧化物间隙壁而覆盖住露出的基底；
在该存储单元数组区域上形成一图案化光阻，以覆盖住该区域上的各组件；
去除外围区域的氧化物间隙壁，而后移去光阻；以及
利用自动对准金属硅化物技术，在该外围区域及存储单元数组区域的多晶硅栅极上方形成自动对准金属硅化物。
另外，所述形成侧壁间隙物的步骤，还包括：
在基底上形成一氮化硅或氧化硅层；以及
利用非等向性蚀刻进行回蚀刻，以形成侧壁间隙物。
另外，所述形成自动对准金属硅化物的步骤，还包括：
在基底表面形成一金属层；
进行高温加热处理，使该金属层与多晶硅栅极及外围区域露出该基底产生硅化反应，形成自动对准形成金属硅化物；以及
去除未反应成硅化金属的金属层部分。
本发明中可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法是结合高效能逻辑晶体管与平面存储单元只读存储器数组，且在组件积集度增加且不影响存储单元晶体管的操作与电性的前提下，具有降低组件串接电阻值、减少金属接触窗数目及增加后续连接导线布局方便性等优点，进而达到缩小整个组件面积的功效。
附图说明
下面将结合附图对本发明中的具体实施例作进一步详细说明。
图1至图8是本发明在制作屏蔽式只读存储器时各步骤中存储器的结构剖视图。
具体实施方式
本发明中屏蔽式只读存储器是在存储单元的数组区域(cell array area)中利用较厚的间隙物(spacer)保护并覆盖住位于多晶硅栅极(多晶硅字符线)间的主动区域(active area)，使其在后续进行自动对准金属硅化物(SALICIDE)制程时，不会造成所有埋入式位线的短路，故可有效解决传统无法将自动对准金属硅化物应用在屏蔽式只读存储器制程中的不足。
如图1至图8所示，本发明中可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法包括有下列步骤：
首先，如图1所示，本发明提供一通常为硅晶圆的半导体基底10，该半导体基底10分为存储单元数组区域12及外围区域14；再在该半导体基底10的表面形成一栅极氧化层16，并利用化学气相沉积法形成有一多晶硅层，以一图案化光阻为屏蔽利用传统的微影及蚀刻制程定义该多晶硅层，在存储单元数组区域12及外围区域14分别形成多条平行的多晶硅栅极18、18’。
接着，在半导体基底10上沉积一介电层，以覆盖住多晶硅栅极18、18’与栅极氧化层16所露出的表面，再对介电层进行非等向性蚀刻，由于覆盖在多晶硅栅极18、18’上的介电层有略为突起的区域，则在进行蚀刻时，将使得大部分介电层都被蚀刻去除，仅留下位于该多晶硅栅极18、18’两侧壁的部分介电层，从而形成侧壁间隙物20、20’，如图2所示。其中，该介电层的材质为氮化硅、氧化硅或其它同等介电材料，以构成侧壁间隙物20、20’。
再以该已定义的多晶硅栅极18及侧壁间隙物20为屏蔽，利用离子植入法对半导体基底10进行N+离子掺杂，将N+掺质的掺杂离子植入到露出的半导体基底10中，使其在相邻的多晶硅栅极18之间的半导体基底10中形成埋入式掺杂区(buried diffusion layer)，如图3所示，以作为埋入位线22。
如图4所示，在半导体基底10上沉积一氧化层24，使氧化层24覆盖住多晶硅栅极18、18’、侧壁间隙物20、20’及露出的栅极氧化层16表面。
然后，利用非等向性蚀刻制程对氧化层24进行回蚀刻(etch back)，以在外围区域14的侧壁间隙物20’的外侧壁形成氧化物间隙壁26，如图5所示，同时在存储单元数组区域12的相邻侧壁间隙物20之间形成氧化物间隙壁28，并覆盖住露出半导体基底10的栅极氧化层16，使氧化物间隙壁28完全覆盖住埋入位线22。
如图6所示，在该存储单元数组区域上形成一图案化光阻30，以覆盖住存储单元数组区域12上的各组件；再以图案化光阻30为屏蔽，使用湿蚀刻技术去除外围区域14的氧化物间隙壁26，如图7所示，完成后移除图案化光阻30。
由于在屏蔽式只读存储器的存储单元数组区域12内埋入的位线22已被氧化物间隙壁28完全覆盖而无暴露，所以可利用自动对准金属硅化物技术，如图8所示，在外围区域14及存储单元数组区域12的多晶硅栅极18、18’与外围区域14露出部分半导体基底10上方形成有自动对准金属硅化物32。
上述形成该自动对准金属硅化物32的步骤还包括下列步骤：
在半导体基底表面先溅镀形成一钛金属层，其厚度介于100～200埃()之间；再进行高温快速加热过程，使该钛金属层与多晶硅栅极及外围区域露出部分的半导体基底产生硅化反应而形成硅化钛(TiSi2)，而自动对准形成金属硅化物；而未参与反应或反应后剩余的钛金属将以湿蚀刻的方式选择性地加以去除，而后在多晶硅栅极与外围区域露出的半导体基底上形成如图8所示的自动对准金属硅化物结构。且该金属层的材质除了可以是钛金属之外，也可以是钴、镍、钯或铂等其它金属。
本发明是采用自动对准金属硅化物技术来制作屏蔽式只读存储器的制造方法，不但可以在多晶硅栅极表面制作低电阻值的金属硅化物(TiSi2)，而且整个过程并不需要经过微影，也连带可减少金属接触窗数目，增加后续连接导线布局的方便性，进而达到缩小整个组件摆列面积的功效。
因此，本发明为解决传统利用自动对准金属硅化物制程会造成所有埋入式位线短路的缺失，提出一种可结合高效能逻辑晶体管与平面存储单元只读存储器数组，并可应用自动对准金属硅化物技术的屏蔽式只读存储器的制造方法，其是利用一较厚的间隙物覆盖位于多晶硅栅极间的主动区域，使其在制作自动对准金属硅化物期间，不会暴露出半导体基底的主动区域而仅露出多晶硅栅极而已，以利进行自动对准金属硅化物制程，以便在组件积集度增加且不影响存储单元晶体管的操作与电性的前提下，使自动对准金属硅化物制程可适用于屏蔽式只读存储器的制程，而不会发生传统的短路问题。
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使熟习此项技术的人士能够了解本发明的内容并据以实施，当不能以此限定本发明的专利范围，即大凡依本发明所揭示的精神所作出有均等变化或修饰，仍应落入本发明的专利范围。
Claims (10)
1.一种可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，包括下列步骤：
提供一半导体基底，其分为外围区域及存储单元数组区域；
在该基底上依序形成一栅极氧化层与一多晶硅层；
定义该多晶硅层，并形成多个多晶硅栅极；
在该等多晶硅栅极的侧壁上形成多个侧壁间隙物；
利用该多晶硅栅极及该侧壁间隙物为屏蔽，对基底进行离子掺杂，形成一埋入位线；
在该基底上覆盖一氧化层；
对该氧化层进行回蚀刻，在外围区域的侧壁间隙物外侧形成氧化物间隙壁，并在该存储单元数组区域的相邻侧壁间隙物之间形成氧化物间隙壁而覆盖住露出的基底；
在该存储单元数组区域上形成一图案化光阻，以覆盖住该区域上的各组件；
去除外围区域的氧化物间隙壁，而后移去光阻；以及
利用自动对准金属硅化物技术，在该外围区域及存储单元数组区域的多晶硅栅极上方形成自动对准金属硅化物。
2.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述侧壁间隙物的材质为氮化硅或氧化硅。
3.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述去除外围区域的氧化物间隙壁是使用湿蚀刻法来完成。
4.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述形成侧壁间隙物的步骤，更包括：
在基底上形成一氮化硅或氧化硅层；以及
利用非等向性蚀刻进行回蚀刻，以形成侧壁间隙物。
5.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述定义多晶硅层是以一图案化光阻为屏蔽，蚀刻该多晶硅层而形成多晶硅栅极。
6.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述进行离子掺杂的步骤，是将该掺杂离子植入到露出的基底中，形成埋入式位线，且该掺杂的离子为N+掺质。
7.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于：所述形成自动对准金属硅化物的步骤，还包括：
在基底表面形成一金属层；
进行高温加热处理，使该金属层与多晶硅栅极及外围区域露出该基底产生硅化反应，形成自动对准形成金属硅化物；以及
去除未反应成硅化金属的金属层部分。
8.根据权利要求7中所述的屏蔽式只读存储器的制造方法，其特征在于：所述金属层的材质可以是钛、钴、镍、钯及铂所组成的混合物，也可以是钛金属。
9.根据权利要求7中所述的屏蔽式只读存储器的制造方法，其特征在于：所述进行高温加热处理是以快速加热制程来完成。
10.根据权利要求7中所述的屏蔽式只读存储器的制造方法，其特征在于：所述去除未反应金属层的步骤是利用湿蚀刻的方式来选择性地去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021274304A CN1472798A (zh) | 2002-08-02 | 2002-08-02 | 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021274304A CN1472798A (zh) | 2002-08-02 | 2002-08-02 | 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1472798A true CN1472798A (zh) | 2004-02-04 |
Family
ID=34143529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021274304A Pending CN1472798A (zh) | 2002-08-02 | 2002-08-02 | 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1472798A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372100C (zh) * | 2004-12-08 | 2008-02-27 | 上海宏力半导体制造有限公司 | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 |
-
2002
- 2002-08-02 CN CNA021274304A patent/CN1472798A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372100C (zh) * | 2004-12-08 | 2008-02-27 | 上海宏力半导体制造有限公司 | 可应用自动对准金属硅化物掩膜式只读存储器的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597060A (en) | EPROM array and method for fabricating | |
| JP3090673B2 (ja) | フラッシュ形高密度ｅｅｐｒｏｍ半導体メモリの製造方法 | |
| US5297082A (en) | Shallow trench source eprom cell | |
| US5972751A (en) | Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device | |
| EP0349774A2 (en) | Highly compact eprom and flash eeprom divices | |
| JP2002289714A (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| CN102969279B (zh) | 用于制造半导体器件的方法 | |
| US20070278557A1 (en) | Novel method to form memory cells to improve programming performance of embedded memory technology | |
| US20030127681A1 (en) | Nonvolatile semiconductor memory device | |
| US5585297A (en) | Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby | |
| US6420237B1 (en) | Method of manufacturing twin bit cell flash memory device | |
| US7016225B2 (en) | Four-bit non-volatile memory transistor and array | |
| US5844270A (en) | Flash memory device and manufacturing method therefor | |
| US7442608B2 (en) | Methods of fabricating a semiconductor device using angled implantation | |
| US4713142A (en) | Method for fabricating EPROM array | |
| US6248629B1 (en) | Process for fabricating a flash memory device | |
| KR20040075021A (ko) | 매립형 금속 실리사이드 비트라인을 가지는 ｍｏｎｏｓ디바이스 | |
| US6300194B1 (en) | Method for manufacturing semiconductor integrated electronic memory devices having a virtual ground cells matrix | |
| US6611459B2 (en) | Non-volatile semiconductor memory device | |
| CN1472798A (zh) | 可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法 | |
| US6211074B1 (en) | Methods and arrangements for reducing stress and preventing cracking in a silicide layer | |
| US6989319B1 (en) | Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices | |
| US6107169A (en) | Method for fabricating a doped polysilicon feature in a semiconductor device | |
| US6274433B1 (en) | Methods and arrangements for forming a floating gate in non-volatile memory semiconductor devices | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |