CN1225782C - 一种掩膜式只读存储器工艺与元件 - Google Patents

一种掩膜式只读存储器工艺与元件 Download PDF

Info

Publication number
CN1225782C
CN1225782C CNB021605068A CN02160506A CN1225782C CN 1225782 C CN1225782 C CN 1225782C CN B021605068 A CNB021605068 A CN B021605068A CN 02160506 A CN02160506 A CN 02160506A CN 1225782 C CN1225782 C CN 1225782C
Authority
CN
China
Prior art keywords
region
memory cell
pocket
channel region
source area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021605068A
Other languages
English (en)
Other versions
CN1467827A (zh
Inventor
陈国庆
李若加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB021605068A priority Critical patent/CN1225782C/zh
Priority to US10/391,537 priority patent/US6940135B2/en
Publication of CN1467827A publication Critical patent/CN1467827A/zh
Application granted granted Critical
Publication of CN1225782C publication Critical patent/CN1225782C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供掩膜式只读存储器集成电路元件的一种制造方法，可降低源极区和沟道区之间，会造成程序误读的击穿效应。本方法包括实施一植入工艺在半导体衬底上形成阱区，并透过第一个图案化光掩膜形成多个掩埋式植入区。该第一个图案化光掩膜是在该半导体衬底上方形成。每个掩埋式植入区均包括个别存储单元区域的一个源极区和一个漏极区。存储单元区域属于多个存储单元区域之一。本方法并在每个存储单元区域的沟道区内的掩埋式植入区附近形成口袋区。第一口袋区定义为介于沟道区与源极区之间，而第二口袋区则定义为介于沟道区与漏极区之间。本方法包括利用植入法为部分选定的沟道区编写程序，以完成部分选定的存储单元区域的程序化。

Description

一种掩膜式只读存储器工艺与元件
技术领域
本发明有关于集成电路及其在半导体元件制造的工艺。更具体而言，本发明提供一种制造掩膜式只读存储器的方法，可缩小其临界尺寸，并有效免除击穿效应。但本发明的应用范围实较此更为广泛。举例而言，本发明可应用在嵌入式只读存储器的设计及其他方面。
背景技术
集成电路已从原本在硅晶片上所制造的少量连接元件，演进至今日的数百万个元件。传统集成电路所提供的性能与复杂性远超过当初的想象。为了改进复杂性与电路密度(意即每个晶片上所能容纳的元件数目)，有元件“几何学”之称的最小元件尺寸已经随着集成电路世代演进而愈趋迷你。
增加电路密度不仅改善了集成电路的复杂性与性能，同时也为消费者提供了低成本零件。一部生产集成电路或晶片的机器动辄耗资数亿，甚至数十亿美元。每部机器可以生产一定数量的晶片，而每片晶片上可容纳一定数量的集成电路。因此，若能让每个集成电路的个别元件缩小的话，每片晶片上就可制造更多的元件，从而增加这部机器的产出。要将元件缩小是个很大的挑战，因为每个集成电路工艺都有其限制。换言之，某特定工艺通常只适用于一定的尺寸，否则就必须更改整个工艺或是元件的配置。
集成电路元件有许多种类，包括存储器、特殊功能集成电路元件、微处理器元件等。存储器中则包括如ROMs的只读存储器。只读存储器又分为掩膜式只读存储器和场氧化只读存储器。随着元件尺寸日益缩小，掩膜式只读存储器也面临各种限制。举例而言，掩膜式只读存储器有击穿的问题，即一个存储单元会在判读机上提供错误的存储单元状态资讯。换言之，该存储单元会输出1而非0的状态，因此而造成不当输出。元件尺寸越小，这样的问题就越严重。存储单元的起始电压下降，并造成该存储单元的不当读出。传统的只读存储器集成电路元件往往存在这类以及其他限制。
有鉴于此，改进半导体元件的处理技术实有其必要。
发明内容
本发明将提供包括制造半导体元件方法在内的技术。具体而言，本发明提供一种制造掩膜式只读存储器的方法，可缩小其临界尺寸，并有效免除击穿效应。但本发明的应用范围实较此更为广泛。举例而言，本发明可应用在嵌入式只读存储器的设计及其他方面。在具体实施例中，本发明提供一种制造掩膜式只读存储器集成电路元件的方法，可降低源极区和漏极区之间的击穿影响，因为后者会造成错误的程式读出。该方法包括利用植入工艺在半导体衬底上形成多个阱区，以及透过第一个图案化光掩膜形成多个掩埋式植入区。第一个图案化光掩膜是在半导体衬底上方形成。每个掩埋式植入区包括个别存储单元区域上的一个源极区和一个漏极区。这些存储单元区域计有多个。本方法还包括在每个存储单元区域的沟道区里的掩埋式植入区附近形成口袋区。第一口袋区定义为介于沟道区和源极区之间。第二口袋区则介于沟道区和每个存储单元区域上的漏极区之间。本方法包括利用植入法为一个或更多的择定沟道区编写程式，以完成一个或更多个择定的存储单元区域的程序化。
在另一个实施例中，本发明提供一种制造集成电路元件的方法，其中包括一设计方法可将临界尺寸从大约0.35微米缩小为不到0.35微米，藉以降低会造成掩膜式只读存储器做不当程序读取的击穿效应。该设计方法包括利用植入法在半导体基座上形成数个阱区，并透过第一个图案化光掩膜区形成多个掩埋式植入区，以定义每个存储单元区域的沟道区间的源极区与漏极区。本方法也在每个存储单元区域的沟道区内的掩埋式植入区的附近形成口袋区。该口袋区具备掩埋式植入区的相对杂质特性。本方法为一个或更多的择定沟道区编写程序，以完成一个或更多个择定的存储单元区域的程序化。该口袋区的目的是为了降低一个或以上的存储单元区域的沟道区内的一个或以上的源极区与漏极区之间的击穿效应。
在另一个实施例中，本发明提供一个掩膜式只读存储器集成电路元件。该元件包括一个半导体基座、一个在半导体基座上形成的阱区、和一个与漏极区相连的源极区；该源极区和漏极区皆具备第一种杂质的特性。沟道区定义为介于源极区和漏极区之间。第一口袋区定义为介于沟道区和源极区之间。第二口袋区定义为介于沟道区和漏极区之间。字元线定义为沟道区上方。本元件在字元线上方有一内层介电层，在该介电层上方则有一金属内连线层。第一和第二口袋区皆属第二种杂质特性，即相对于第一种杂质的特性。第一口袋区和第二口袋区使源极区在使用电压小于起始电压时不致和漏极区相互干涉。
本发明与传统技术相较有诸多优点。举例而言，本发明提供一种以传统技术为基础、容易使用的工艺。在某些实施例中，本方法让每片晶片上分割出更多芯片，因而达成较高的元件良率(device yields in dies per wafer)。因此，本方法提供之工艺可与传统工艺技术相容，而无需大幅修改传统设备及工艺。本发明并提供不受传统元件限制的改良型掩膜式只读存储器。不同的实施例可达成不同优点。本发明的上述及其他优点将于本发明说明和以下做更详尽的描述。
以下的详尽说明和随附图将有助于对本发明的其他目的、特征与优点有更充分的了解。
附图说明
图1显示了本发明的实施例中一个掩膜式只读存储器存储单元设计的俯视图；
图2显示了本发明的实施例中一个掩膜式只读存储器的截面图；
图3显示了本发明的实施例中掩膜式只读存储器的存储单元电路图；
图4-7显示了本发明的实施例中，制造掩膜式只读存储器的方法。
具体实施方式
本发明提供包括制造半导体元件方法在内的技术。更具体而言，本发明提供一种制造掩膜式只读存储器的方法，可缩小其临界尺寸，并有效免除击穿效应。但本发明的应用范围实较此更为广泛。举例而言，本发明可应用在嵌入式只读存储器的设计及其他方面。
图1显示了本发明的实施例中一个掩膜式只读存储器存储单元设计的俯视图100。本图仅系举例，不应用以限定本专利申请范围。任何熟悉本技术领域者皆了解本发明可做许多其它变化、更动与应用。如图所示，本俯视图包括多个多晶硅导体107，每个导体皆为一个存储单元阵列101定义一字元线。图中显示源/漏极区或主动区105。该主动区包括一杂质浓度较高的掩埋区。在本实施例中，该掩埋区包括如硼族及其它在内的N+型杂质。如图显示一通道植入109。这些通道植入可针对特定存储单元编写程序。经程序化的存储单元可输出如”1”的逻辑状态。反之，未经程序化的存储单元则会输出“0“。有关本发明的更多细节将在本发明说明及以下加以介绍。
图2显示了本发明的实施例中一个掩膜式只读存储器200的截面图。本图仅为举例，不应用以限定本专利申请范围。任何熟悉本技术领域者皆了解本发明可做许多其它变化、更动与应用。此外，与其它附图相同，图中部分参考数字仅供交叉参考之用。200截面图是针对阵列中的单一存储单元而言。该存储单元包括含有阱区在内的衬底205。该衬底通常属于P型杂质，但也可能属其他种杂质。该阱区同样属于P型杂质。多晶硅层107是在该衬底表面上方形成。如图并显示源/漏极区103。掩埋区与沟道区之间则形成一口袋区203，其中包括本实施例中的通道植入。另一个口袋区201则于掩埋区和沟道区间形成。这两个口袋区在沟道区及各自的掩埋区之间相互作用，防止源极区和漏极区之间产生击穿效应。
本实施例提供多种参数。口袋区主要是利用相反离子植入形成的P型杂质。相反离子植入是以硼或氟化硼之类为之。其植入浓度通常介于5×1011至5×1013个原子/cm2(atoms/cm2)，但别的剂量也可以。所用能量通常介于25keV到100keV，但其他电压值也可以。通常相反离子植入会使用角度植入工艺。但视实际应用情况而定，其他适合的技术也可以。
图3显示了本发明的实施例中掩膜式只读存储器的存储单元电路图300。本图仅为举例，不应用以限定本专利申请范围。任何熟悉本技术领域者皆了解本发明可做许多其它变化、更动与应用。本图包括多个存储单元。每个存储单元皆含有一晶体管元件，藉由植入法储存“1”或“0”讯号。每个存储单元皆与一字元线和一位元线相连，而位元线又与读出放大器相连。掩埋式植入区定义位元线的结构。有关本发明的更多细节将以下列方式加以说明。
本发明的实施例可概述如下：
1.提供衬底；
2.形成阱区；
3.形成掩埋式N+植入；
4.在口袋区形成反向掺杂植入，以定义源极区；
5.选择部分记忆阵列的沟道区形成编码植入；
6.在衬底上方形成字元线多晶硅层；
7.将字元线多晶硅层进行图案化；
8.形成内层介电层；
9.形成接触区；
10.形成金属线；
11.在金属层上方形成保护层；以及
12.实施其他必要步骤。
以上各步骤实施顺序提供本发明实施例的一种方法。本方法利用在口袋区进行反向掺杂植入来避免沟道区内源极区与漏极区之间产生的击穿效应。这些击穿效应会造成不当程序读出，以及其他限制。这些限制及其他步骤都在本发明说明和以下有详尽描述。
图4至图7显示了本发明的实施例中，制造掩膜式只读存储器的方法。这些附图仅是举例，不应用以限定本专利申请范围。任何熟悉本技术领域者皆了解本发明可做许多其它变化、更动与应用。本方法首先提供一衬底401，其上方表面为403。该衬底可以是像硅晶片之类的半导体衬底。硅底材通常属P型，浓度则为1014-1016个原子/cm3，但也有其他可能。
如图5所示，掩膜层501在衬底表面403上方形成。然后利用传统的微影工艺完成该掩膜层的图案化。本方法包括在掩埋区503进行植入，形成位元线结构。植入法则采用硼或氟化硼或其他元素进行布植。当沟道区为0.01-0.10微米时，通常掩埋层的深度为0.1-0.50微米。口袋区505是由夹角植入工艺506形成。夹角植入则是利用介于10度至30度之间的夹角601完成，但角度并无一定限制。口袋区505在衬底上形成一P型杂质轮廓。这些杂质轮廓可防止掩埋式植入区之间产生击穿效应。为提高效率缘故，口袋区在掩膜步骤时即形成作为掩埋区。
本方法选择部分存储单元区域进行程序编写的步骤，以完成一系列存储器元件的程序化。在此，光掩膜会覆盖部分存储单元区域。其余区域则保持无光掩膜覆盖的状态。这些无罩光掩膜覆盖区则利用杂质701进行布植，将该存储单元编码为703，如图7所示。植入区703使源极区和漏极区相互连接，让讯号得以在两区之间传输。本方法在衬底的部分区域上方形成一字元线多晶硅层。该多晶硅层系以传统的光掩膜与蚀刻技术来加以图案化。在该多晶硅层上方则形成一个或多个内层介电层。根据本方法，在该介电层内将形成接触区。接着，本方法利用在接触层上方的金属(例如铝)形成内连线。在这些内连线上方则形成通常由氧化物组成的保护层，以及一氮化物层。根据不同的实施例，本方法可涵括其他必要步骤。
本文所述的范例与实施例仅是举例，故任何熟悉本技术领域者当可做些许的润饰或更动，且这些润饰或更动应被纳入本发明的精神与范围内，并属后附的申请专利范围之内。

Claims (16)

1、一种制造掩膜式只读存储器集成电路元件的方法，可降低源极区与源极区之间会造成程序误读的击穿效应，包含下列步骤：
实施一植入工艺在半导体衬底上形成阱区，其中该衬底属于P型特征的材料，该阱区为P型材料；
藉由第一个图案化光掩膜形成多个掩埋式植入区，所述掩埋式植入区为N型植入；第一个图案化光掩膜形成于半导体衬底上方，而包含一个源极区和一个漏极区在内的掩埋式植入区则形成于个别存储单元区域的沟道区间；共有多个存储单元区域；
在每个存储单元区域的沟道区内的掩埋式植入区附近形成口袋区，其中包括第一口袋区定义为介于沟道区和源极区之间，以及第二口袋区定义为介于每个存储单元区域的沟道区和漏极区之间，口袋区是在同一光掩膜工艺时，根据相对于掩埋式植入区的相反导电类型的掺质杂质被定义为掩埋式植入区；及
实施植入法为个别存储单元区域的部分沟道区编写程序，以完成部分存储单元区域的程序化。
2、如权利要求1所述的方法，其特征在于，部分沟道区是由一单一光掩膜工艺来择定。
3、如权利要求1所述的方法，其特征在于，实施硼或氟化硼离子布植，形成口袋区，该植入工艺的植进入射角度是相对于衬底表面20至30度，植入浓度介于5E11至5E13个原子/cm2，使用能量则在15至100keV。
4、如权利要求1所述的方法，其特征在于，每个沟道区为0.3微米。
5、如权利要求1所述的方法，其特征在于，口袋区可减少存储单元区域的源极区和漏极区之间的沟道区内的击穿效应。
6、如权利要求1所述的方法，其特征在于，掩埋式植入区所用的植入浓度介于1E15至2E15个原子/cm2，所用能量则为20至60keV。
7、如权利要求6所述的方法，其特征在于，掩埋式植入区包括磷或砷原子。
8、一种制造集成电路元件的方法，以降低会造成掩膜式只读存储器元件误读程序的击穿效应，该方法包含下列步骤：
实施一植入工艺以于半导体衬底上形成数个阱区；
透过第一个图案化光掩膜形成多个掩埋式植入区，以定义每个存储单元区域的沟道区之间的一个源极区和一个漏极区；
在每个存储单元区域的沟道区内的掩埋式植入区附近形成数个口袋区，该口袋区属于掩埋式植入区相对的杂质特性；及
实施值入法为个别存储单元区域的部分沟道区编写程序，以完成一个或以上的存储单元区域的程序化；
该些口袋区可降低个别存储单元区域的沟道区的源极区和漏极区之间产生的击穿效应。
9、如权利要求8所述的方法，其特征在于，部分沟道区是经由一光掩膜工艺择定。
10、如权利要求8所述的方法，其特征在于，口袋区是利用硼或氟化硼进行的植入工艺而形成，该植入工艺的植进入射角相对于衬底表面20至30度，该植入工艺所使用剂量为5E11至5E13个原子/cm2，所用能量则介于15至100keV。
11、如权利要求8所述的方法，其特征在于，每个沟道区为0.30微米。
12、如权利要求8所述的方法，其特征在于，阱区为P型材料。
13、如权利要求8所述的方法，其特征在于，衬底为P型特征材料。
14、如权利要求8所述的方法，其中，掩埋式植入区是利用植入剂量1E15至2E15个原子/cm2，以及使用能量20至60keV而形成。
15、如权利要求14所述的方法，其特征在于，掩埋式植入区包含磷或砷原子。
16、一掩膜式只读存储器集成电路元件，该元件包含：
一半导体衬底；
一在半导体衬底上形成的阱区；
一个包括第一掩埋区在内的源极区和一个包括第二掩埋区在内的漏极区，且同属第一种杂质特性；
一被定义为介于该源极区与该漏极区之间的沟道区；
一被定义为介于沟道区与源极区之间的第一口袋区；
一被定义为介于沟道区与漏极区之间的第二口袋区；
一被定义为在沟道区上方的字元线；
一位于该字元线上方的内层介电层；及
一位于该内层介电层上方的金属内连线层；
第一与第二口袋区是属第二种杂质，而第二种杂质是和第一种杂质相对的类型，第一与第二口袋区让源极区在该第一和第二掩埋区所用电压低于起始电压时，不致与漏极区相互干涉。
CNB021605068A 2002-12-27 2002-12-27 一种掩膜式只读存储器工艺与元件 Expired - Lifetime CN1225782C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB021605068A CN1225782C (zh) 2002-12-27 2002-12-27 一种掩膜式只读存储器工艺与元件
US10/391,537 US6940135B2 (en) 2002-12-27 2003-03-17 Mask-ROM process and device to prevent punch through using a halo implant process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021605068A CN1225782C (zh) 2002-12-27 2002-12-27 一种掩膜式只读存储器工艺与元件

Publications (2)

Publication Number Publication Date
CN1467827A CN1467827A (zh) 2004-01-14
CN1225782C true CN1225782C (zh) 2005-11-02

Family

ID=29784846

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021605068A Expired - Lifetime CN1225782C (zh) 2002-12-27 2002-12-27 一种掩膜式只读存储器工艺与元件

Country Status (2)

Country Link
US (1) US6940135B2 (zh)
CN (1) CN1225782C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781867B2 (en) * 2002-07-11 2004-08-24 Micron Technology, Inc. Embedded ROM device using substrate leakage
CN1309053C (zh) * 2004-03-26 2007-04-04 力晶半导体股份有限公司 闪速存储器的制造方法
KR100890613B1 (ko) * 2007-01-26 2009-03-27 삼성전자주식회사 마스크롬 소자 및 그 제조 방법
CN102446718A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种减小半导体器件热载流子注入损伤的方法
CN105990242A (zh) * 2015-01-29 2016-10-05 无锡华润上华半导体有限公司 平板型rom器件的制备方法
CN110060724B (zh) * 2019-04-09 2021-01-01 江苏东海半导体科技有限公司 一种掩膜存储器的读出结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
JP3355083B2 (ja) * 1996-03-13 2002-12-09 シャープ株式会社 半導体装置の製造方法
US6030871A (en) * 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant

Also Published As

Publication number Publication date
US20040126974A1 (en) 2004-07-01
US6940135B2 (en) 2005-09-06
CN1467827A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
US7141468B2 (en) Application of different isolation schemes for logic and embedded memory
US7390718B2 (en) SONOS embedded memory with CVD dielectric
EP1011146B1 (en) Method of manufacturing an integrated edge structure for high voltage semiconductor devices
CN1201399C (zh) 包含非易失性半导体存储装置的半导体集成电路装置
US8803231B2 (en) Trench MOS transistor and method of manufacturing the same
JP5038885B2 (ja) 高電圧ｐｍｏｓトランジスタの製造方法
KR19980057037A (ko) 반도체소자의 삼중웰 제조방법
US6835627B1 (en) Method for forming a DMOS device and a DMOS device
US5585297A (en) Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby
EP0562309B1 (en) Planar process using common alignment marks for well implants
US20060284266A1 (en) High voltage N-channel LDMOS devices built in a deep submicron CMOS process
CN1225782C (zh) 一种掩膜式只读存储器工艺与元件
CN100431138C (zh) 制造快闪存储装置的方法
CN1669152A (zh) 场效晶体管、其使用及其制造
US6803644B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US20070131996A1 (en) Non-volatile memory device and fabricating method thereof
CN1199926A (zh) 一种半导体器件的制造方法
CN1574294A (zh) 半导体记忆元件及其记忆胞编程方法和罩幕式只读存储器
JP4376325B2 (ja) 半導体記憶装置およびその製造方法
US6590266B1 (en) 2-bit mask ROM device and fabrication method thereof
CN1256774C (zh) 双位掩模式只读存储器的结构及其制造方法
CN1279609C (zh) 存储器元件的制造方法
KR19990004419A (ko) 플래쉬 메모리 셀 제조 방법
CN1311556C (zh) 只读存储器及其制造方法
CN115020237A (zh) 半导体器件结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term

Granted publication date: 20051102

CX01 Expiry of patent term