CN1324681C - 形成非挥发性存储器编码的掩模及方法 - Google Patents
形成非挥发性存储器编码的掩模及方法 Download PDFInfo
- Publication number
- CN1324681C CN1324681C CNB031585655A CN03158565A CN1324681C CN 1324681 C CN1324681 C CN 1324681C CN B031585655 A CNB031585655 A CN B031585655A CN 03158565 A CN03158565 A CN 03158565A CN 1324681 C CN1324681 C CN 1324681C
- Authority
- CN
- China
- Prior art keywords
- groove
- mask
- coding
- array district
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供形成非挥发性存储器编码的的掩模及方法。本发明的该非挥发性存储器具有数组区，该数组区具有排成数组的多个可程序化区域，该掩模具有线/空间图案，用以程序化该数组区。本发明的形成非挥发性存储器编码的方法包括：提供一数组区，其具有排成数组多个可程序化区域；在该数组区上形成图案化的遮蔽层，选择性的遮蔽所述可程序化区域，该遮蔽层具有线/空间图案；以及对该数组区中未被该遮蔽层覆盖处进行离子注入，以程序化该数组区。
Description
技术领域
本发明涉及一种非挥发性存储器编码的掩模以及方法，特别是涉及一种可以形成非挥发性存储器编码的掩模以及相关方法。
背景技术
掩模式只读存储器(mask read only memory；Mask ROM)为非挥发性存储器的一种，在制造过程中，通过编码掩模(coding mask)，将数据储存在集成电路内，因此数据一旦写入后即无法更改，为低成本，高信赖度及大容量的存储器，其被广泛应用于各类信息、通讯、消费性电子等电子产品。
图1A为数据尚未写入存储器前的数组区的上视图，图1B为图1A中延着AA线的切面图，图1C为图1A中延着BB线的切面图。数组区80中有平行的多个沟槽10，这些沟槽10又称为掩埋漏带(buried drain strip)。因为在沟槽10中，将会形成掩埋漏(burieddrain)。每一个沟槽10是由两旁的一氧化硅层14以及一氮化硅层16当作蚀刻阻挡层，蚀刻基底12而来。预编码(pre-coding)工艺会在数组区80中形成多个预编码沟槽18，以蚀刻一氮化硅层22而形成。预编码沟槽18大致与沟槽10相垂直。每一个预编码沟槽18与沟槽10交叉的区域是一个可程序化区(可写入区)，是数据可以储存的地方。所以，图1A中就显示了9个排成矩阵的可程序化区。
已知的对图1A中的数组区80编码的方式，是使用如同图2的编码掩模(coding mask)30，来定义数组区80所要接受离子注入的地方。图2为二维掩模，具有沟槽/空间图案，意味着由透光沟槽32所构成的图案。而两个透光沟槽32之间为不透光的区域。
图3A为使用图2的编码掩模转移图案至数组区上的光阻层的上视图。图3B为图3A中延着AA线的切面图。光阻层28上也形成与图2类似的沟槽/空间图案。对应在编码掩模30上不透光区域的光阻层28保留。对应编码掩模30上的透光沟槽32的光阻层28则曝光显影去除而变为凹下。光阻层28上的沟槽/空间图案，如同图3A所示的，因为邻近效应(proximity effect)，会出现圆角效应(cornerrounding)。光阻层28所没有遮盖住的可程序化区域，会受到后续的离子注入工艺的影响，而写入数据。
图3A的沟槽/空间图案有以下的缺点：
1.非常难以缩小图案：半导体中芯片面积就意味着集成电路的成本。因此，所有的半导体制造厂都以制造面积更小的下一代产品为目标。而众所周知的，形成沟槽/空间图案的光阻层的必要条件是必须保证能形成光阻层上的一个井，如同图3A的左下角所示。要形成光阻层上的一个井的曝光显影，当该井的尺寸(dimension)越来越小时，将会越来越困难。
2.对于制作程序中的不对准(mis-alignment)会相当的敏感：后续的离子注入工艺会对沟槽10的两侧壁进行注入，如同图3B所示。假设因为编码掩模的不对准，光阻层28上的沟槽/空间图案没有跟下方的数组区80对准，譬如说，横向的偏移一定距离。如图3C所示，该图显示不对准所造成的问题。因为上方光阻层28的阻挡，导致后续的离子注入工艺无法对于两侧壁的其中之一进行注入，使得数据写入失败。
发明内容
有鉴于此，本发明的主要目的，在于提供一种比较能够缩小图案的非挥发性存储器编码的方法。
本发明的另一主要目的，在于减小非挥发性存储器对于编码掩模不对准的敏感度。
根据上述目的，本发明提供一种形成非挥发性存储器编码的方法。首先提供数组区(array region)，而该数组区具有排成数组的多个可程序化区域，该数组区包括多条第一沟槽及多条预编码沟槽，所述第一沟槽与所述预编码沟槽相垂直，每一个可程序化区域为所述第一沟槽其中之一与所述预编码沟槽其中之一所形成的交叉区域所构成。接着在该数组区上形成图案化的遮蔽层，该遮蔽层具有线/空间(line/space)图案，该线/空间图案中的多条线位于所述第一沟槽上以遮蔽不需要进行离子注入的可程序化区域。最后，对该数组区中该遮蔽层所露出的可程序化区域进行离子注入，以程序化该数组区。
本发明另外提供一种用于程序化的非挥发性存储器编码的掩模。该非挥发性存储器具有数组区，该数组区具有排成数组的多个可程序化区域，该数组区包括多条第一沟槽及多条预编码沟槽，所述第一沟槽与所述预编码沟槽相垂直，每一个可程序化区域为所述第一沟槽其中之一与所述预编码沟槽其中之一所形成的交叉区域所构成。该掩模具有线/空间图案，用以将该线/空间图案转移至该数组区上的一遮蔽层，该遮蔽层中的多条线位于所述第一沟槽上以遮蔽不需要进行离子注入的可程序化区域。
在掩模上，线/空间图案意味着该图案是由不透光的线条所构成的图案。对于该遮蔽层而言，线/空间图案意味着由凸起来的线条所构成的图案。
本发明的优点在于线/空间(line/space)图案在半导体工艺上会比较容易缩小尺寸，因此比较容易制造出下一代的非挥发性存储器。
本发明的另一个优点是非挥发性存储器的编码将比较不受不对准的影响，改善非挥发性存储器的工艺的优良率。
为使本发明的上述目的、特征和优点能更明显易懂，特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A为数据尚未写入存储器前的数组区的上视图；
图1B为图1A中延着AA线的切面图；
图1C为图1A中延着BB线的切面图；
图2为已知的编码掩模；
图3A为使用图2的编码掩模转移图案至数组区上的光阻层的上视图；
图3B为图3A中延着AA线的切面图；
图3C显示已知技术中不对准所造成的问题；
图4为依据本发明的编码掩模；
图5A为使用图4的编码掩模50转移图案至数组区上的光阻层的上视图；
图5B为图5A中延着AA线的切面图；
图5C显示图4的掩模在微影工艺时不对准所形成的切面图。
具体实施方式
如图4所示，该图为依据本发明的二维(binary)掩模，也是编码掩模(coding mask)50。该编码掩模50用来程序化图1A中的数组区80。如同已知技术所述的，数组区80中有平行的多个沟槽10，或称为掩埋漏带(buried drain strip)。每一个沟槽10是由两旁的一氧化硅层14以及一氮化硅层16当作蚀刻阻挡层，蚀刻基底12而来。预编码沟槽18大致与沟槽10相垂直。每一个预编码沟槽18与沟槽10交叉的区域是一个可程序化区域(可写入区)，是数据可以储存的地方。多个可程序化区域在数组区80中，以数组方式排列。
本发明的编码掩模50的最主要特征在于具有线/空间图案。对于掩模而言，线/空间图案意味着该图案是由不透光的线条5 2所构成的图案。而两两线条52之间的区域则是透光区，如同图4所示。
图5A为使用图4的编码掩模50转移图案至数组区上的光阻层的上视图。图5B为图5A中延着AA线的切面图。光阻层28作为遮蔽层，阻挡后续的离子注入。光阻层28上也形成与图4类似的线/空间图案。对应编码掩模30上的透光区的光阻层28因为曝光显影去除；对应在编码掩模30上的不透光线条52的光阻层28则保留而形成凸出线条。因此，对于光阻层28而言，线/空间图案意味着由凸起来的线条所构成的图案，如图5A所示。因为邻近效应(proximityeffect)，光阻层28会出现圆角效应(corner rounding)。光阻层28所没有遮盖住的可程序化区域，会受到后续的离子注入工艺的影响，而写入数据，如图5B所示。
通过编码掩模50上的不透光线条52所形成的光阻线条大致与沟槽10相平行。光阻线条可以设计的与沟槽10齐平。也就是说，在对准的条件下，光阻线条就正好落在沟槽10之上。
本发明的编码掩模并不限定于二维(binary)掩模，也可以是相移(phase shift)掩模或是无铬(chromeless)掩模。重要的是，本发明的掩模必须要在数组区中形成线/空间图案。
比较图5A与图3A后可以发现，已知技术的光阻层的沟槽/空间图案主要是曝露需要被程序化的可程序化区域，而遮掩其它区域；本发明的光阻层的线/空间图案主要是遮掩不需要被程序化的可程序化区域，而曝露其它区域。换言之，如果将数组区80中可程序化区域之外的区域定义为非敏感区时，已知技术是遮掩大部分的非敏感区，而本发明是曝露大部分的非敏感区。
这样的线/空间图案有以下的优点：
1.易于缩小图案：众所周知的，形成线/空间图案的光阻层的必要条件是必须保证能形成光阻层上的一个小点的岛状物(dot-island)，如同图5A的中左方所示。而要形成光阻层上的一个小点的岛状物的曝光显影，与相对于形成光阻层上的一个井比较，将会比较容易。所以本发明的方法能有效的运用于下一代的集成电路产品。
2.对于不对准(mis-alignment)会比较不敏感：后续的离子注入工艺会对沟槽10的两侧壁进行注入，如图5B所示。假设因为编码掩模的不对准，光阻层上的沟槽/空间图案没有跟下方的数组区80对准，譬如说，横向偏移一定距离。如图5C所示，该图显示图4的掩模在微影工艺时不对准所形成的切面图。即使有不对准的情形发生，因为光阻线条距离够远，所以沟槽10的两侧壁都会受到离子注入。至于图5C中两边的不应该被离子注入的沟槽10，会因为不对准而没有完全被光阻层28覆盖。如此的情形并不会使数据误写入沟槽10中。因为编码离子注入是一个大角度的注入工艺，深高比(depth-to-height ratio)过高的沟槽底部侧壁将不会受到大角度的注入工艺影响。也就是说，本发明的方法及掩模减小了不对准的影响，从而准确的将数据写入数组区80中。
综上所述，虽然本发明以前述的较佳实施例揭露如上，然而并非用以限定本发明，本发明的保护范围应以权利要求书界定的范围为准，本技术领域的普通技术人员，在不脱离本发明的精神和范围内所作的些许变动，均应包含在本发明的保护范围之内。
Claims (9)
1.一种形成非挥发性存储器编码的方法，其特征在于，包括：
提供一数组区，其具有排成数组的多个可程序化区域，该数组区包括多条第一沟槽及多条预编码沟槽，所述第一沟槽与所述预编码沟槽相垂直，每一个可程序化区域为所述第一沟槽其中之一与所述预编码沟槽其中之一所形成的交叉区域所构成；
在该数组区上形成图案化的遮蔽层，该遮蔽层具有线/空间图案，该线/空间图案中的多条线位于所述第一沟槽上以遮蔽不需要进行离子注入的可程序化区域；以及
对该数组区中该遮蔽层所露出的可程序化区域进行离子注入，以程序化该数组区。
2.如权利要求1所述的形成非挥发性存储器编码的方法，其特征在于，该线/空间图案中的多条线与所述第一沟槽相平行。
3.如权利要求1所述的形成非挥发性存储器编码的方法，其特征在于，该线/空间图案中的多条线与所述第一沟槽齐平。
4.如权利要求1所述的形成非挥发性存储器编码的方法，其特征在于，所述第一沟槽之间的该数组区堆叠有氧化硅层以及氮化硅层。
5.一种用于程序化的形成非挥发性存储器编码的掩模，其特征在于，该非挥发性存储器具有数组区，该数组区具有排成数组的多个可程序化区域，该数组区包括多条第一沟槽及多条预编码沟槽，所述第一沟槽与所述预编码沟槽相垂直，每一个可程序化区域为所述第一沟槽其中之一与所述预编码沟槽其中之一所形成的交叉区域所构成，该掩模具有线/空间图案，用以将该线/空间图案转移至该数组区上的一遮蔽层，该遮蔽层中的多条线位于所述第一沟槽上以遮蔽不需要进行离子注入的可程序化区域。
6.如权利要求5所述的非挥发性存储器编码的掩模，其特征在于，该遮蔽层中的多条线与所述第一沟槽相平行。
7.如权利要求5所述的非挥发性存储器编码的掩模，其特征在于，该遮蔽层中的多条线与所述第一沟槽齐平。
8.如权利要求5所述的非挥发性存储器编码的掩模，其特征在于，所述第一沟槽之间的该数组区堆叠有一氧化硅层以及一氮化硅层。
9.如权利要求5所述的非挥发性存储器编码的掩模，其特征在于，该掩模为相移掩模、二维掩模以及无铬掩模其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031585655A CN1324681C (zh) | 2003-09-19 | 2003-09-19 | 形成非挥发性存储器编码的掩模及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031585655A CN1324681C (zh) | 2003-09-19 | 2003-09-19 | 形成非挥发性存储器编码的掩模及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1599055A CN1599055A (zh) | 2005-03-23 |
| CN1324681C true CN1324681C (zh) | 2007-07-04 |
Family
ID=34660497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031585655A Expired - Fee Related CN1324681C (zh) | 2003-09-19 | 2003-09-19 | 形成非挥发性存储器编码的掩模及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1324681C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691216A (en) * | 1995-05-30 | 1997-11-25 | Macronix International Co., Ltd. | Integrated circuit self-aligning process and apparatus |
| US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
| CN1381882A (zh) * | 2001-04-17 | 2002-11-27 | 华邦电子股份有限公司 | 制造高密度掩膜型只读存储器的方法 |
| CN1421918A (zh) * | 2001-11-30 | 2003-06-04 | 旺宏电子股份有限公司 | 罩幕式只读存储器的结构与制造方法 |
-
2003
- 2003-09-19 CN CNB031585655A patent/CN1324681C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691216A (en) * | 1995-05-30 | 1997-11-25 | Macronix International Co., Ltd. | Integrated circuit self-aligning process and apparatus |
| US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
| CN1381882A (zh) * | 2001-04-17 | 2002-11-27 | 华邦电子股份有限公司 | 制造高密度掩膜型只读存储器的方法 |
| CN1421918A (zh) * | 2001-11-30 | 2003-06-04 | 旺宏电子股份有限公司 | 罩幕式只读存储器的结构与制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1599055A (zh) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101739709B1 (ko) | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 | |
| CN1282239C (zh) | 紧凑磁阻随机访问存储器单元及其制造方法 | |
| US9917056B2 (en) | Coarse grid design methods and structures | |
| CN101034663B (zh) | Mram集成中改进对准的方法和结构 | |
| US8045383B2 (en) | Non-volatile memory devices including dummy word lines and related structures and methods | |
| US7972926B2 (en) | Methods of forming memory cells; and methods of forming vertical structures | |
| CN100447673C (zh) | 曝光掩模的对位方法，以及薄膜元件基板的制造方法 | |
| US20050164129A1 (en) | Photomask and manufacturing method of semiconductor device | |
| CN102024779A (zh) | 半导体器件中的图案结构及其形成方法 | |
| CN1324681C (zh) | 形成非挥发性存储器编码的掩模及方法 | |
| KR20050062567A (ko) | 마스크 패턴 보정방법 | |
| US6436772B2 (en) | Method of manufacturing semiconductor device having memory cell transistors | |
| US7842998B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JPH10284623A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
| CN1240125C (zh) | 集成电路阵列结构的制造方法 | |
| CN101097718A (zh) | 磁头 | |
| CN102623423B (zh) | 集成电路图案及多重图案化方法 | |
| CN1259722C (zh) | 掩模只读存储器的结构及其制造方法 | |
| CN1301441C (zh) | 交错式相位位移掩膜 | |
| CN1280911C (zh) | 掩模式只读存储器的结构及其制造方法 | |
| CN1280896C (zh) | 应用于掩模式只读存储器编码布植的光刻工艺 | |
| KR20070026957A (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
| CN1324692C (zh) | 编码布植工艺 | |
| CN1241256C (zh) | 罩幕式只读存储器的制造方法 | |
| CN107977478A (zh) | 三维封装的偏置印录方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20190919 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |