JP2009544156A - 誘電体空隙を有する相互接続構造体 - Google Patents
誘電体空隙を有する相互接続構造体 Download PDFInfo
- Publication number
- JP2009544156A JP2009544156A JP2009519628A JP2009519628A JP2009544156A JP 2009544156 A JP2009544156 A JP 2009544156A JP 2009519628 A JP2009519628 A JP 2009519628A JP 2009519628 A JP2009519628 A JP 2009519628A JP 2009544156 A JP2009544156 A JP 2009544156A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- phase
- photoresist
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 239000011800 void material Substances 0.000 claims abstract description 25
- 239000003989 dielectric material Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000005660 hydrophilic surface Effects 0.000 claims description 4
- 150000001408 amides Chemical class 0.000 claims description 3
- 150000001412 amines Chemical class 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 3
- 150000001282 organosilanes Chemical class 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910016570 AlCu Inorganic materials 0.000 claims description 2
- 229910000531 Co alloy Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000005661 hydrophobic surface Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 150000001299 aldehydes Chemical class 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 58
- 238000005191 phase separation Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000003848 UV Light-Curing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000002485 formyl group Chemical class [H]C(*)=O 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- -1 CoSnP Substances 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002051 biphasic effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 誘電体空隙を有する相互接続構造体を提供する。
【解決手段】 多相フォトレジスト材料を用いて誘電体層内部に空隙を形成することにより改善された性能及びキャパシタンスを有する相互接続構造体が提供される。相互接続構造部は、相互接続構造部の周りの誘電体層の部分の中に円柱状空隙構造体を有する誘電体層内に埋め込まれる。相互接続構造部はまた、生成される異なる誘電率を有する２つ又は複数の相を有する誘電体内に埋め込むこともできる。この相互接続構造体は現行の後工程プロセスに適合する。
【選択図】 図７
【解決手段】 多相フォトレジスト材料を用いて誘電体層内部に空隙を形成することにより改善された性能及びキャパシタンスを有する相互接続構造体が提供される。相互接続構造部は、相互接続構造部の周りの誘電体層の部分の中に円柱状空隙構造体を有する誘電体層内に埋め込まれる。相互接続構造部はまた、生成される異なる誘電率を有する２つ又は複数の相を有する誘電体内に埋め込むこともできる。この相互接続構造体は現行の後工程プロセスに適合する。
【選択図】 図７
Description
本発明は一般に半導体デバイスの製造に関し、より具体的には誘電体層内に空隙を組み入れる方法及び構造体に関する。
半導体デバイスが縮小し続けるにつれて、対応する相互接続ライン幅の減少がライン抵抗を増加させてきた。さらに相互接続間の間隔の減少によって大きな寄生キャパシタンスが生成する。これは回路の信号遅延並びにチップのスピード及び性能の低下をもたらす。
回路遅延のＢＥＯＬ（後工程）相互接続部分を低減するために、通常の二酸化シリコン誘電体（ｋが約４．０）が約３．０のｋ値を有する高密度低ｋ膜で置き換えられている。より一層の性能向上のためには、最新デバイス用のさらに改善された誘電体キャパシタンス（ｋが２．５未満）が必要である。
キャパシタンスの改善は、新しい多孔質低ｋ誘電体を用いて行うことができるが、大部分の多孔質材料は高密度誘電体と比べて機械的特性が比較的脆弱である。また現在のＢＥＯＬプロセスに対してこれらの材料を他のモジュール・プロセスに組み込むことはかなりの難題である。例えば、通常のＣＭＰ（化学機械研磨）プロセスでは脆弱な機械的モジュール多孔質誘電体の研磨は困難であり、また通常のＰＶＤ（プラズマ気相成長）拡散障壁成長技術は、多孔質誘電体の表面上に適当な被覆率を与えることはできない。
誘電率を低減することによってキャパシタンスを改善する別の技術は、導電ライン間の空隙の生成である。二酸化シリコンは程々の誘電率を有するが、空気の誘電率は凡そ１である。
特許文献１（Ｂａｎｇ）によれば、２つの隣接する相互接続の間に空隙が形成される。この空隙は拡散障壁層により、次いで絶縁層により覆われて上層の相互接続レベルとの統合が可能となる。
特許文献２（Ｐａｒｔｏｖｉ）によれば、２つの隣接する相互接続の間に小さな空隙が、金属の堆積を防止する層間誘電体上の「ほぞ湿式（tenon-wetting）」側壁スペーサを用いて形成される。この技術は２つの広く離間された相互接続の間に小さな空隙を形成することに限定される。
特許文献３（Ｐａｒｋ）は誘電体中に空隙を形成するための排気口の使用法を開示する。
特許文献４（Ｌａｔｃｈｆｏｒｄ）によれば、導電体間に誘電体を堆積させ、導電体及び誘電体の上に多孔質層を堆積させ、次いで、多孔質層を通して導電体間の空間から誘電体材料を剥離して導電体間に空隙を残すことによって、空隙が形成される。
特許文献５（Ｓａｅｎｇａｒ）によれば、閉じた空隙相互接続構造体が形成される。
特許文献６（Ｓｕ）によれば、複数のダミー支柱と複数の金属ラインとの間に空隙が形成される。
従って、現在のＢＥＯＬプロセスに適合する相互接続の信頼性を向上させる構造体が必要である。
本発明の目的は、高密度誘電体材料の内部に空隙を生成することにより、性能及びキャパシタンスの改善をもたらすことである。
本発明の別の目的は、これらの改善を、新規又は新型の多孔質誘電体材料を用いずに、現在のＢＥＯＬプロセスと適合する仕方でもたらすことである。
本発明の別の目的は、これらの改善を、新規又は新型の多孔質誘電体材料を用いずに、現在のＢＥＯＬプロセスと適合する仕方でもたらすことである。
本発明は、第１誘電体層中に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部と、露出相互接続領域上のキャップ層と、露出相互接続領域の周りの第１誘電体層の部分の中の円柱状空隙構造体と、円柱状空隙構造体及びキャップ層の上の第２誘電体材料とを含む相互接続構造体を提供する。
別の実施形態においては、第１誘電体層中に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部と、露出相互接続領域上のキャップ層と、露出相互接続領域の周りの第１誘電体層の部分の中の２ｋ誘電体材料構造体と、２ｋ誘電体材料構造体及びキャップ層の上の第２誘電体材料とを含む相互接続構造体を提供する。
本発明の別の実施形態においては、相互接続構造体を形成する方法であって、基板上に堆積させた第１誘電体層内に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部を形成することと、露出相互接続領域の周りの第１誘電体層の部分の上に第２層材料を形成することと、露出相互接続領域の上にキャップ層を形成することと、第２層材料及びキャップ層の上に多相フォトレジストを堆積させることと、第２層材料に隣接する多相フォトレジストの部分を分離して異相材料のパターンにすることとを含む方法を提供する。
この方法はさらに、露出相互接続領域の周りの第１誘電体層の部分の中の円柱状空隙を形成することと、多相フォトレジスト及び第２層材料をＲＩＥプロセスによって除去することとを含む。この方法はさらに、異相材料のパターン及びキャップ層の上に第２誘電体材料を堆積させることを含む。
第２層材料は親水性表面を有することが好ましい。第２層材料は凡そ２０Åから凡そ８００Åまでの厚さを有することが好ましい。第２層材料は、誘電体、絶縁体又は半導体であることが好ましい。
相互接続構造部は、Ｃｕ、Ａｌ、ＡｌＣｕ及びＷから成る群から選択された材料を含むことが好ましい。第１誘電体層は低誘電率材料であることが好ましく、凡そ５００Åから凡そ１０，０００Åまでの厚さを有することが好ましい。
キャップ層は、Ｗ、Ｐ、Ｂ、Ｓｎ、及びＰｄから成る群から選択された材料とＣｏとのＣｏ合金であることが好ましい。キャップ層は凡そ５０Åから凡そ３００Åまでの厚さを有することが好ましい。好ましい実施形態においてキャップ層材料は、ＣｏＳｎＰ、ＣｏＷＰ、Ｐｄ、及びＲｕから成る群から選択される。キャップ層は疎水性表面を有することが好ましい。
好ましい実施形態において多相フォトレジストは、第１相（Ａ）フォトレジストと第２相（Ｂ）フォトレジストを有する２相フォトレジストである。２相フォトレジストは凡そ５０Åから凡そ１０００Åまでの厚さを有することが好ましい。
第１相（Ａ）フォトレジストは、シリカ、有機シラン、並びに、アミン、アミド、アルデヒド及びヒドロキシから成る群から選択された材料を含むことが好ましく、第２相（Ｂ）フォトレジストはポリマーであることが好ましい。好ましい実施形態において第２相（Ｂ）フォトレジストは、第１相（Ａ）フォトレジストよりも高いエッチング耐性を有する。
本方法はさらに、第１相（Ａ）フォトレジストを除去するステップを含む。第２誘電体材料は低誘電率材料であることが好ましい。
新規と考えられる本発明の特徴及び本発明の特徴的な要素は添付の特許請求の範囲において詳細に記述される。図面は例証のためだけであり、一定の尺度で描かれてはいない。しかし、本発明自体は、構成及び操作方法の両方に関して、以下で添付の図面と関連して記述される詳細な説明を参照することにより最も良く理解することができる。
本発明は、誘電体材料の内部に空隙を生成することにより改善された性能及びキャパシタンスを有する相互接続構造体を提供する。
本発明は、層間誘電体材料の内部に、多相フォトレジストによって生成される空隙構造体を設けることにより、相互接続デバイスのキャパシタンスを改善する。本発明は現在のＢＥＯＬプロセス・フローと適合し、エッチング・プロファイルの生成、より優れた障壁被覆率、及び、ＣＭＰプロセス処理に関する新規のモジュール開発を必要としない。
図１乃至図４を参照すると、ダマシン構造体内に空隙を生成する従来の方法の概略が示される。図１は誘電体内に埋め込まれた相互接続部の上の選択的なキャップ堆積を示す。図２は、ハードマスク層の堆積を示す。図３はパターン付け及びエッチングのためのブロック・マスクの堆積を示す。図４は、相互接続部の周りの誘電体を除去して空隙を形成することを示す。
このプロセスは特別のマスクを必要とし、コスト及びプロセス時間を増加させ、加えて、パターン付けされた相互接続構造部に対するブロック・マスクの位置合せに関連した歩留まり損失を増加させる。
本発明によれば、空隙構造体は多相フォトレジスト材料、例えば、ＲＩＥ（反応性イオン・エッチング）プロセスの際に異なるエッチング選択性を有するＤｉｂｌｏｃｋから生成される。本発明は、特別なマスク・プロセスなしに、現在のＣｕデュアル・ダマシン・プロセスと適合して空隙を生成することの利点をもたらす。従って、本発明のプロセス・コストは現行の方法よりも低くなる。本発明はまた、如何なる特定の誘電体材料にも限定されないので、より優れた技術的拡張性を有する。
本発明において提案する空隙相互接続構造体の製造方法の詳細は、図５乃至図１２を参照して説明する。ここで図５を参照すると、導電性相互接続部２０２が、低誘電率材料などの絶縁体層２０１及び第２層材料の中に埋め込まれる。第２層材料２０３は、後の局所選択的相分離のための「親水性表面」を有することが好ましい。埋め込まれた導電性相互接続部２０２はまた、絶縁体２０１内に埋め込まれない露出表面２０４を有する。
第２層材料２０３の厚さは２０Åと８００Åの間にあることが好ましい。第２層材料２０３は誘電体、絶縁体、又は半導体とすることができる。導電性相互接続材料２０２は、Ｃｕ、Ａｌ、Ａｌ（Ｃｕ）、又はＷであることが好ましい。絶縁体層２０１は、５００Åと１０，０００Åの間の厚さを有する低ｋ材料であることが好ましい。
次に図６を参照すると、相互接続導電体２０２の露出表面２０４はキャップ層２１１によって選択的に覆われる。このキャップ層２１１は、保護層及び拡散障壁層の両方として機能するＣｏＷＰであることが好ましい。キャップ層２１１の厚さは５０Åと２００Åの間であることが好ましい。ＣｏＷＰに加えて、ＣｏＳｎＰ、Ｐｄ、及びＲｕのような他の材料もこの機能を有する優れた候補である。キャップ層材料２１１は後のランダム相形成のための「疎水性」表面を有することが好ましい。選択的なキャップ堆積はまた、局所的な表面形態（topography）を生成し、加えて異なる２つの表面、即ち疎水性金属キャップ表面２１１及び親水性誘電体ハードマスク表面２０３をもたらすことになる。
次に図７を参照すると、多相フォトレジスト材料２２１がハードマスク２０３及びキャップ層２１１の表面上に堆積される。好ましい実施形態において多相フォトレジスト材料２２１は、Ｄｉｂｌｏｃｋのような２相フォトレジストである。２相フォトレジスト層２２１は５０Åと１０００Åの間の厚さを有することが好ましい。第１相（Ａ）はシリカ、有機シラン及びアミン、アミド、アルデヒド又はヒドロキシを含むことが好ましい。第２相（Ｂ）は通常のポリマー・フォトレジストであることが好ましい。
次に図８及び図９を参照すると、２相フォトレジスト材料２２１の第１相（Ａ）２３１と第２相（Ｂ）２３２への相分離が、上面図（図８）と断面図（図９）により示されている。２相フォトレジスト材料の相分離はＵＶ硬化又は熱焼成によって実施される。ＵＶ硬化は通常のＵＶ硬化ツール内で実施することができ、次に約１００℃から約４００℃までの基板温度において構造体にＵＶ照射ステップを施す。
ＵＶ照射は、例えばＨｅ、Ａｒ、Ｘｅ、Ｎ２、又は、フォーミング・ガスＮ２／Ｏ２のようなそれらの混合物を含む、不活性ガスのような周囲ガスの存在下で実施することができる。オプションとして化学的活性ガスを不活性ガスに加えることができる。化学的活性ガスの例には、Ｈ２、ＣＨ４、トリメチルシラン、エチレン、又は化学式ＨＳｉＲＲ１Ｒ２を有するシラン誘導体が含まれ、ここでＲ、Ｒ１及びＲ２は同じでも異なっても良く、メチル、エチル、プロピル、ビニル、アリル、メトキシ及びエトキシから成る群から選択される。
２異相材料は異なるエッチング選択性を有することが好ましい。好ましい実施形態において第２相（Ｂ）２３２は第１相（Ａ）２３１よりも高いエッチング耐性を有する。図９に示すように、相分離は、親水性表面を有する第２層材料２０３の上でのみ局所的に起る。この局所的な相分離はまた、キャップ層２１１と第２材料層２０３の間の高さの違いによる表面形態（topography）構造によってもたらされる。
この局所的な相分離はまた、２相フォトレジスト２２１と第２層材料（相分離が起る場所）並びに２相フォトレジスト２２１とキャップ層２１１（相分離が起らない場所）の間における界面特性の違いによってもたらされる。後のエッチング選択性を高めるために、オプションとして、次のプロセス・ステップに進む前に表面から第１相（Ａ）２３１を除去する。除去ステップは、湿式、プラズマ、又は他の化学関連プロセスとすることができる。用いることのできる湿式化学的剥離プロセスの一例は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を化学的エッチング剤として用いるものである。
次に図１０を参照すると、キャップ層２１１の周りの相分離２相フォトレジストから下層の絶縁体２０１への、ＲＩＥプロセスによるパターン転写が示される。ＲＩＥエッチングは、２相分離フォトレジストの下層の絶縁材料２０１の内部に円柱状空隙構造体２４０の形成をもたらす。キャップ層２１１の下層の絶縁材料２０１はエッチングされない。オプションとして、上記のレジスト堆積、相分離、及びＲＩＥプロセスを異なる方向で繰り返して、最終的な誘電体キャパシタンスをさらに低減するように正味の空隙構造体を生成する。第２相材料（Ｂ）２３２は第１相材料（Ａ）２３１よりも高いエッチング耐性を有するので、第１相材料２３１（Ａ）はＲＩＥによりエッチング除去され、これにより第２相材料（Ｂ）２３２の内部に散在する円柱状空隙が残る。
次に図１１及び図１２を参照すると、次に、後続のプロセスのために第２絶縁体材料２５１を円柱状空隙構造体２４０及びキャップ層２１１の表面上に堆積させる。第２絶縁体材料２５１は低ｋ材料であることが好ましい。図１１に示す実施形態において、堆積した第２絶縁体材料２５１は円柱状ギャップを充填して２ｋ誘電体材料２４１を生成する。この場合、第２絶縁体２５１の誘電率は第１絶縁体２０１の誘電率よりも小さく、全体としてより小さなｋ値を生じる。
図１２に示す好ましい実施形態において、堆積させた第２絶縁体２５２は円柱状空隙を充填せずに、最終的な構造体２４０内の空隙を残す
当業者であれば、本開示を考慮することにより、本発明の趣旨から逸脱せずに、本明細書において具体的に説明された実施形態以外の本発明の他の変更を行うことができることは明白となる。従って、そのような変更は、添付の特許請求の範囲によってのみ限定される本発明の範囲内にあるものと見なされる。
本発明は、半導体デバイスの製造中に誘電体層内の空隙を生成するのに有用である。
２０１：絶縁体層
２０２：導電性相互接続部
２０３：第２層材料（ハードマスク）
２０４：露出表面
２１１：キャップ層
２２１：２相フォトレジスト材料（多相フォトレジスト材料）
２３１：第１相（Ａ）
２３２：第２相（Ｂ）
２４０：円柱状空隙構造体
２４１：２ｋ誘電体材料
２５１：第２絶縁体層（低ｋ材料）
２５２：堆積第２絶縁体
２０２：導電性相互接続部
２０３：第２層材料（ハードマスク）
２０４：露出表面
２１１：キャップ層
２２１：２相フォトレジスト材料（多相フォトレジスト材料）
２３１：第１相（Ａ）
２３２：第２相（Ｂ）
２４０：円柱状空隙構造体
２４１：２ｋ誘電体材料
２５１：第２絶縁体層（低ｋ材料）
２５２：堆積第２絶縁体
Claims (23)
- 相互接続構造体を形成する方法であって、
基板上に堆積させた第１誘電体層（２０１）の中に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する、相互接続構造部（２０２）を形成することと、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の部分の上に第２層材料（２０３）を形成することと、
前記露出相互接続領域（２０４）の上にキャップ層（２１１）を形成することと、
前記第２層材料（２０３）及び前記キャップ層（２１１）の上に多相フォトレジスト（２２１）を堆積させることと、
前記第２層材料（２０３）に接触する前記多相フォトレジスト（２２１）の部分を相分離して異相材料のパターンを形成することと、
を含む前記方法。 - 前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の前記部分の内部に円柱状空隙（２４０）を形成すること、並びにＲＩＥプロセスにより前記多相フォトレジスト（２２１）及び前記第２層材料（２０３）を除去することをさらに含む、請求項１に記載の方法。
- 前記異相材料のパターン及び前記キャップ層（２１１）の上に第２誘電体材料（２５１）を堆積させることをさらに含む、請求項２に記載の方法。
- 前記第２層材料（２０３）は親水性表面を有する、請求項１に記載の方法。
- 前記第２層材料（２０３）は２０Åから８００Åまでの厚さを有する、請求項１に記載の方法。
- 前記第２層材料（２０３）は誘電体である、請求項１に記載の方法。
- 前記第２層材料（２０３）は絶縁体である、請求項１に記載の方法。
- 前記第２層材料（２０３）は半導体である、請求項１に記載の方法。
- 前記相互接続構造部（２０２）は、Ｃｕ、Ａｌ、ＡｌＣｕ及びＷから成る群から選択される材料を含む、請求項１に記載の方法。
- 前記第１誘電体層（２０１）は低誘電率材料である、請求項１に記載の方法。
- 前記第１誘電体層（２０１）は、５００Åから１０，０００Åまでの厚さを有する、請求項１に記載の方法。
- 前記キャップ層（２１１）は、Ｗ、Ｐ、Ｂ、Ｓｎ、及びＰｄから成る群から選択される材料を含むＣｏ合金である、請求項１に記載の方法。
- 前記キャップ層（２１１）は、５０Åから３００Åまでの厚さを有する、請求項１２に記載の方法。
- 前記キャップ層（２１１）材料は、ＣｏＳｎＰ、Ｐｄ、及びＲｕから成る群から選択される、請求項１に記載の方法。
- 前記キャップ層（２１１）は疎水性表面を有する、請求項１に記載の方法。
- 前記多相フォトレジスト（２２１）は、第１相（Ａ）フォトレジスト（２３１）と第２相（Ｂ）フォトレジスト（２３２）を有する２相フォトレジストである、請求項１に記載の方法。
- 前記２相フォトレジスト（２２１）は５０Åから１０００Åまでの厚さを有する、請求項１６に記載の方法。
- 前記第１相（Ａ）フォトレジスト（２３１）は、シリカ、有機シラン、並びに、アミン、アミド、アルデヒド及びヒドロキシから成る群から選択される材料を含み、前記第２相（Ｂ）フォトレジスト（２３２）はポリマーである、請求項１６に記載の方法。
- 前記第２相（Ｂ）フォトレジスト（２３２）は、前記第１相（Ａ）フォトレジスト（２３１）よりも高いエッチング耐性を有する、請求項１６に記載の方法。
- 前記第１相（Ａ）フォトレジスト（２３１）を除去するステップをさらに含む、請求項１６に記載の方法。
- 前記第２誘電体材料（２５１）は低誘電率材料である、請求項３に記載の方法。
- 第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の円柱状空隙構造体（２４０）と、
前記円柱状空隙構造体（２４０）及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。 - 第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の２ｋ誘電体材料（２４１）構造体と、
前記２ｋ誘電体材料（２４１）構造体及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/456,721 US7396757B2 (en) | 2006-07-11 | 2006-07-11 | Interconnect structure with dielectric air gaps |
| US11/456,721 | 2006-07-11 | ||
| PCT/US2007/073128 WO2008008758A2 (en) | 2006-07-11 | 2007-07-10 | An interconnect structure with dielectric air gaps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009544156A true JP2009544156A (ja) | 2009-12-10 |
| JP5306196B2 JP5306196B2 (ja) | 2013-10-02 |
Family
ID=38924084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009519628A Expired - Fee Related JP5306196B2 (ja) | 2006-07-11 | 2007-07-10 | 誘電体空隙を有する相互接続構造体 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7396757B2 (ja) |
| EP (1) | EP2047505A4 (ja) |
| JP (1) | JP5306196B2 (ja) |
| KR (1) | KR101054709B1 (ja) |
| CN (1) | CN101490825B (ja) |
| TW (1) | TWI442512B (ja) |
| WO (1) | WO2008008758A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094378A (ja) * | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US7768815B2 (en) * | 2005-08-23 | 2010-08-03 | International Business Machines Corporation | Optoelectronic memory devices |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7977228B2 (en) * | 2006-06-29 | 2011-07-12 | Intel Corporation | Methods for the formation of interconnects separated by air gaps |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
| US7566656B2 (en) * | 2006-12-22 | 2009-07-28 | Chartered Semiconductor Manufacturing, Ltd. | Method and apparatus for providing void structures |
| US20080185722A1 (en) * | 2007-02-05 | 2008-08-07 | Chung-Shi Liu | Formation process of interconnect structures with air-gaps and sidewall spacers |
| US20080284039A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Interconnect structures with ternary patterned features generated from two lithographic processes |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| US8575000B2 (en) * | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
| CN114121785A (zh) * | 2011-11-04 | 2022-03-01 | 英特尔公司 | 形成自对准帽的方法和设备 |
| KR102306796B1 (ko) | 2011-11-04 | 2021-09-30 | 인텔 코포레이션 | 자기 정렬 캡의 형성 방법 및 장치 |
| US8519516B1 (en) * | 2012-03-12 | 2013-08-27 | Micron Technology, Inc. | Semiconductor constructions |
| US9298358B1 (en) * | 2012-08-21 | 2016-03-29 | Google Inc. | Scrollable notifications |
| US9305836B1 (en) * | 2014-11-10 | 2016-04-05 | International Business Machines Corporation | Air gap semiconductor structure with selective cap bilayer |
| US9865673B2 (en) * | 2015-03-24 | 2018-01-09 | International Business Machines Corporation | High resistivity soft magnetic material for miniaturized power converter |
| US9859212B1 (en) | 2016-07-12 | 2018-01-02 | International Business Machines Corporation | Multi-level air gap formation in dual-damascene structure |
| JP6861567B2 (ja) * | 2017-04-19 | 2021-04-21 | 矢崎総業株式会社 | 車両用回路体 |
| KR102594413B1 (ko) * | 2018-03-30 | 2023-10-27 | 삼성전자주식회사 | 반도체 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251428A (ja) * | 1997-12-31 | 1999-09-17 | Lg Semicon Co Ltd | 半導体デバイスの配線構造及び形成方法 |
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
| JP2006511955A (ja) * | 2002-12-20 | 2006-04-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体装置の形成方法およびその構造 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
| US5949143A (en) | 1998-01-22 | 1999-09-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process |
| US6104077A (en) | 1998-04-14 | 2000-08-15 | Advanced Micro Devices, Inc. | Semiconductor device having gate electrode with a sidewall air gap |
| US6081988A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corp. | Fabrication of a circuit module with a coaxial transmission line |
| US6140200A (en) * | 1998-09-02 | 2000-10-31 | Micron Technology, Inc. | Methods of forming void regions dielectric regions and capacitor constructions |
| US6251798B1 (en) * | 1999-07-26 | 2001-06-26 | Chartered Semiconductor Manufacturing Company | Formation of air gap structures for inter-metal dielectric application |
| US6440839B1 (en) | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
| US6329279B1 (en) | 2000-03-20 | 2001-12-11 | United Microelectronics Corp. | Method of fabricating metal interconnect structure having outer air spacer |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| TW476135B (en) | 2001-01-09 | 2002-02-11 | United Microelectronics Corp | Manufacture of semiconductor with air gap |
| US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
| US20040023253A1 (en) * | 2001-06-11 | 2004-02-05 | Sandeep Kunwar | Device structure for closely spaced electrodes |
| US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
| JP3481222B2 (ja) * | 2001-09-07 | 2003-12-22 | 松下電器産業株式会社 | 配線構造及びその設計方法 |
| US6528409B1 (en) * | 2002-04-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Interconnect structure formed in porous dielectric material with minimized degradation and electromigration |
| US6780753B2 (en) | 2002-05-31 | 2004-08-24 | Applied Materials Inc. | Airgap for semiconductor devices |
| US6753250B1 (en) * | 2002-06-12 | 2004-06-22 | Novellus Systems, Inc. | Method of fabricating low dielectric constant dielectric films |
| DE10238024B4 (de) * | 2002-08-20 | 2007-03-08 | Infineon Technologies Ag | Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen |
| US6861332B2 (en) | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
| US6924222B2 (en) * | 2002-11-21 | 2005-08-02 | Intel Corporation | Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide |
| US6930034B2 (en) * | 2002-12-27 | 2005-08-16 | International Business Machines Corporation | Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence |
| US7361991B2 (en) | 2003-09-19 | 2008-04-22 | International Business Machines Corporation | Closed air gap interconnect structure |
| US7268432B2 (en) * | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
| US7071091B2 (en) * | 2004-04-20 | 2006-07-04 | Intel Corporation | Method of forming air gaps in a dielectric material using a sacrificial film |
| US7094689B2 (en) | 2004-07-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gap interconnect structure and method thereof |
| US7294568B2 (en) * | 2004-08-20 | 2007-11-13 | Intel Corporation | Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
-
2006
- 2006-07-11 US US11/456,721 patent/US7396757B2/en not_active Expired - Fee Related
-
2007
- 2007-06-29 TW TW096123868A patent/TWI442512B/zh not_active IP Right Cessation
- 2007-07-10 CN CN2007800262888A patent/CN101490825B/zh not_active Expired - Fee Related
- 2007-07-10 WO PCT/US2007/073128 patent/WO2008008758A2/en active Application Filing
- 2007-07-10 JP JP2009519628A patent/JP5306196B2/ja not_active Expired - Fee Related
- 2007-07-10 KR KR1020097001425A patent/KR101054709B1/ko not_active IP Right Cessation
- 2007-07-10 EP EP07840384A patent/EP2047505A4/en not_active Withdrawn
-
2008
- 2008-05-23 US US12/125,971 patent/US7595554B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251428A (ja) * | 1997-12-31 | 1999-09-17 | Lg Semicon Co Ltd | 半導体デバイスの配線構造及び形成方法 |
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| JP2006511955A (ja) * | 2002-12-20 | 2006-04-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体装置の形成方法およびその構造 |
| JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094378A (ja) * | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2047505A4 (en) | 2011-10-05 |
| US20080217731A1 (en) | 2008-09-11 |
| TW200810020A (en) | 2008-02-16 |
| US20080014731A1 (en) | 2008-01-17 |
| JP5306196B2 (ja) | 2013-10-02 |
| US7396757B2 (en) | 2008-07-08 |
| TWI442512B (zh) | 2014-06-21 |
| KR101054709B1 (ko) | 2011-08-05 |
| WO2008008758A2 (en) | 2008-01-17 |
| CN101490825A (zh) | 2009-07-22 |
| CN101490825B (zh) | 2012-07-04 |
| WO2008008758A3 (en) | 2008-05-08 |
| EP2047505A2 (en) | 2009-04-15 |
| KR20090033450A (ko) | 2009-04-03 |
| US7595554B2 (en) | 2009-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5306196B2 (ja) | 誘電体空隙を有する相互接続構造体 | |
| US7560375B2 (en) | Gas dielectric structure forming methods | |
| JP5255292B2 (ja) | ２層金属キャップを有する相互接続構造体及びその製造方法 | |
| US8466056B2 (en) | Method of forming metal interconnect structures in ultra low-k dielectrics | |
| KR100800360B1 (ko) | 저 용량 배선용 조정 가능한 자기 정렬 에어 갭 유전체 | |
| US7078352B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
| US7348280B2 (en) | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions | |
| TW200415747A (en) | Air gap dual damascene process and structure | |
| US20100040982A1 (en) | Method for forming an opening | |
| JP5305651B2 (ja) | 回路の配線構造および集積回路の配線構造の製作方法 | |
| US20020145201A1 (en) | Method and apparatus for making air gap insulation for semiconductor devices | |
| US8431485B2 (en) | Manufacturing method for a buried circuit structure | |
| KR20010030170A (ko) | 이중 물결무늬 구조를 포함하는 집적회로 제조방법 | |
| US20080122104A1 (en) | Damascene interconnect structure having air gaps between metal lines and method for fabricating the same | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| US7300879B2 (en) | Methods of fabricating metal wiring in semiconductor devices | |
| JP2003115534A (ja) | 半導体装置の製造方法 | |
| US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
| US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |