KR20090033450A - 유전체 에어 갭을 갖는 상호접속 구조물 - Google Patents
유전체 에어 갭을 갖는 상호접속 구조물 Download PDFInfo
- Publication number
- KR20090033450A KR20090033450A KR1020097001425A KR20097001425A KR20090033450A KR 20090033450 A KR20090033450 A KR 20090033450A KR 1020097001425 A KR1020097001425 A KR 1020097001425A KR 20097001425 A KR20097001425 A KR 20097001425A KR 20090033450 A KR20090033450 A KR 20090033450A
- Authority
- KR
- South Korea
- Prior art keywords
- interconnect
- layer
- dielectric
- air gap
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 36
- 239000003989 dielectric material Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000005660 hydrophilic surface Effects 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910016570 AlCu Inorganic materials 0.000 claims description 2
- 229910000531 Co alloy Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 58
- 239000012212 insulator Substances 0.000 description 12
- 238000005191 phase separation Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000003848 UV Light-Curing Methods 0.000 description 3
- 230000002051 biphasic effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 150000001299 aldehydes Chemical class 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000001282 organosilanes Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- -1 CoSnP Substances 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- UIDUKLCLJMXFEO-UHFFFAOYSA-N propylsilane Chemical class CCC[SiH3] UIDUKLCLJMXFEO-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
다중상 포토레지스트 물질를 이용하여 유전체 층 내에 에어 갭을 제공함으로써 성능 및 캐패시턴스가 개선된 상호접속 구조물이 제공된다. 상호접속 특징물은 원주형 에어 갭 구조물을 갖는 유전체 층내에 매립되며, 원주형 에어 갭 구조물은 상호접속 특징물을 에워싸는 유전체 층의 일부 내에 위치한다. 상호접속 특징물은 또한 서로다른 유전상수가 생성되는 두 개 이상의 상을 갖는 유전체 층내에 매립될 수 있다. 상호접속 구조물은 현재의 BEOL(back end of line) 프로세싱과 양립가능하다.
포토레지스트, 유전체, 에어 갭, 캐패시턴스, 상호접속, 유전상수, BEOL.
Description
일반적으로 본 발명은 반도체 소자의 제조에 관한 것이며, 보다 구체적으로는 유전체 층내에 에어 갭을 구현하는 방법 및 구조물에 관한 것이다.
반도체 소자가 끊임없이 소형화됨에 따라 상호접속부 라인폭에서의 대응하는 감소는 라인 저항을 증가시킨다. 상호접속부들간의 줄어든 간격은 추가적으로 더 많은 기생 캐패시턴스를 생성한다. 이것은 회로 신호 지연 및 보다 낮은 칩 속도와 칩 성능을 야기시킨다.
BEOL(back end of line) 상호접속부의 회로 지연을 감소시키기 위해, 통상적인 이산화 실리콘 유전체(k는 대략 4.0임)가 k값이 대략 3.0인 낮은 유전상수 k를 갖는 고밀도 막으로 대체되고 있다. 추가적인 성능 개선을 위해, 최신 소자는 새로운 유전체 캐패시턴스를 필요로 한다(유전상수 k가 2.5 미만일 것).
캐패시턴스 개선은 낮은 유전상수 k를 갖는 신규한 다공성 유전체로 달성될 수 있으나, 대부분의 다공성 물질들은 고밀도 유전체와 비교하여 상대적으로 취약한 기계적 특성을 갖는다. 또한, 이러한 물질들을 다른 모듈 프로세스와 통합시키는 것이 현재의 BEOL 프로세스에 있어서 중요한 해결과제이다. 예를 들어, 통상적 인 CMP(화학 기계적 폴리싱) 프로세스는 낮은 유전상수를 갖는 기계-모듈 다공성 유전체를 폴리싱하는데에 어려움을 겪고 있으며, 통상적인 PVD (플라즈마 기상 증착) 확산 장벽 증착 기술은 다공성 유전체의 표면에 대한 적당한 커버리지를 제공할 수 없다.
유전상수를 낮춤으로써 캐패시턴스를 개선시키는 다른 기술은 도전성 라인들 간의 에어 갭의 생성이다. 공기의 유전상수는 대략 1인 반면에, 이산화 실리콘은 대략 1 이상의 유전상수를 갖는다.
미국 특허 제5,949,143호(Bang)는 두 개의 인접 상호접속부 사이에 에어 갭을 형성한다. 에어 갭은 확산 배리어층에 의해 뒤덮혀지고, 후에 절연층에 의해 뒤덮혀져서 상부 상호접속 레벨과의 통합이 가능하게 된다.
미국 특허 제6,440,839호(Partovi)는 금속의 증착을 막기 위해 층간 유전체상에 "테논-습식(tenon-wetting)" 측벽 스페이서를 이용함으로써 두 개의 인접 상호접속부 사이에 작은 에어 갭을 형성한다. 이 기술은 폭넓게 이격배치된 두 개의 상호접속부들 사이에 작은 에어 갭을 형성하는 것으로 한정된다.
미국 특허 제6,861,332호(Park)는 유전체내에 에어 갭을 형성하기 위해 통풍구를 이용하는 것을 개시한다.
미국 특허 제6,780,753호(Latchford)는 도전체들 사이에 유전체 물질을 증착하고, 도전체들과 유전체 위에 다공층을 증착한 후, 다공층을 거쳐서 도전체들 사이의 공간에서 유전체 물질을 제거하고 도전체들 사이에 에어 갭을 남겨둠으로써 에어 갭을 형성한다.
미국 특허 공개 제2005/0062165호(Saengar)는 밀폐된 에어 갭 상호접속 구조물을 형성한다.
미국 특허 공개 제2006/0019482호(Su)는 복수의 더미 스테이크(stake) 사이와 복수의 금속 라인 사이에 에어 갭을 형성한다.
그러므로, 현재의 BEOL 프로세싱과 양립가능한 상호접속부의 신뢰성을 증진시키는 구조물이 필요하다.
본 발명의 목적은 고밀도 유전체 물질 내부에 에어 갭을 생성함으로써 성능 및 캐패시턴스 개선을 제공하는 것이다.
본 발명의 다른 목적은 이러한 향상을 신규하거나 또는 색다른 다공성 유전체 물질 없이 현재의 BEOL 프로세싱과 양립가능한 방식으로 제공하는 것이다.
본 발명은 제1 유전체층내에 매립되고, 패턴화되고 노출된 상호접속 영역을 갖는 상호접속 특징물; 노출된 상호접속 영역상의 캡 층; 노출된 상호접속 영역을 에워싸는 제1 유전체층의 일부내의 원주형(columnar) 에어 갭 구조물; 및 원주형 에어 갭 구조물과 캡 층상의 제2 유전체 물질을 포함하는 상호접속 구조물을 제공한다.
다른 실시예에서는, 제1 유전체층내에 매립되고, 패턴화되고 노출된 상호접속 영역을 갖는 상호접속 특징물; 노출된 상호접속 영역상의 캡 층; 노출된 상호접속 영역을 에워싸는 제1 유전체층의 일부내에 두 종류의 유전상수 k 물질로 구성된 유전체 물질 구조물; 및 원주형 에어 갭 구조물과 캡 층상의 제2 유전체 물질을 포함하는 상호접속 구조물이 제공된다.
다른 실시예에서는, 기판상에 증착된 제1 유전체층내에 매립되고, 패턴화되고 노출된 상호접속 영역을 갖는 상호접속 특징물을 형성하는 단계; 노출된 상호접속 영역을 에워싸는 제1 유전체층의 일부상에 제2 물질층을 형성하는 단계; 노출된 상호접속 영역 상에 캡 층을 형성하는 단계; 제2 물질층과 캡 층상에 다중상(multi phase) 포토레지스트를 증착시키는 단계; 및 제2 물질층에 인접하는 다중상 포토레지스트의 일부를 서로다른 상 물질 패턴으로 분리시키는 단계를 포함하는 상호접속 구조물을 형성하는 방법이 제공된다.
본 방법은 노출된 상호접속 영역을 에워싸는 제1 유전체층의 일부내에 원주형 에어 갭을 형성하는 단계 및 RIE 프로세스를 이용하여 다중상 포토레지스트와 제2 물질층을 제거하는 단계를 더 포함한다. 본 방법은 서로다른 상 패턴 물질 및 캡 층상에 제2 유전체 물질을 증착시키는 단계를 더 포함한다.
제2 물질층은 바람직하게 친수성 표면을 갖는다. 제2 물질층은 바람직하게 약 20Å 내지 약 800Å의 두께를 갖는다. 제2 물질층은 바람직하게 유전체, 절연체 또는 반도체이다.
상호접속 특징물은 바람직하게 Cu, Al, AlCu 및 W으로 구성된 그룹으로부터 선택된 물질을 포함한다. 제1 유전체층은 바람직하게 낮은 유전상수 물질이며 바람직하게는 약 500Å 내지 약 10,000Å의 두께를 갖는다.
캡 층은 바람직하게 W, P, B, Sn, 및 Pd으로 구성된 그룹으로부터 선택된 물질과 Co를 갖는 Co 합금이다. 캡 층은 바람직하게 약 50Å 내지 약 300Å의 두께를 갖는다. 바람직한 실시예에서, 캡 층 물질은 CoSnP, CoWP, Pd, 및 Ru로 구성된 그룹으로부터 선택된다. 캡 층은 바람직하게 소수성 표면을 갖는다.
바람직한 실시예에서, 다중상 포토레지스트는 제1 상(A) 포토레지스트와 제2 상(B) 포토레지스트를 갖는 2상 포토레지스트이다. 2상 포토레지스트는 바람직하게 약 50Å 내지 약 1,000Å의 두께를 갖는다.
제1 상(A) 포토레지스트는 바람직하게 이산화규소, 유기실란(organosilane), 및 아민, 아미드, 알데히드 및 하이드로시스(hydrosys)로 구성된 그룹으로부터 선택된 물질로 이루어지며, 제2 상(B) 포토레지스트는 바람직하게 폴리머이다. 바람직한 실시예에서, 제2 상(B) 포토레지스트는 제1 상(A) 포토레지스트보다 높은 에칭 내성을 갖는다.
본 방법은 제1 상(A) 포토레지스트를 제거하는 단계를 더 포함한다. 제2 유전체 물질은 바람직하게 낮은 유전상수 물질이다.
신규한 것이라고 생각되는 본 발명의 특징들과 본 발명의 구성요소 특성은 첨부된 청구범위에서 상세하게 기재된다. 도면들은 단지 설명용으로서 제공되며 일정 비율로 도시되지 않는다. 하지만, 본 발명 그 자체, 즉 그 구성과 동작 방법 모두는 첨부된 도면과 함께 후술되는 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 첨부된 도면들의 간단한 설명은 다음과 같다.
도 1a 내지 도 1d는 에어 갭을 갖는 통상적인 물결무늬 구조물을 도해하는 개략적인 단면도이다.
도 2a 내지 도 2e는 본 발명에 따른 물결무늬 구조물내에 에어 갭을 형성하는 방법을 도해하는 개략적인 단면도이다.
도 2f의 (a) 와 (b)는 본 발명에 따른 바람직한 에어 갭 구조물을 도해하는 개략적인 단면도이다.
본 발명은 유전체 물질내부에 에어 갭을 생성함으로써 성능 및 캐패시턴스 개선을 갖는 상호접속 구조물을 제공한다.
본 발명은 다중상 포토레지스트 물질에 의해 생성된 층간 유전체 내부에 에어 갭 구조물을 제공함으로써 상호접속 소자의 캐패시턴스를 개선시킨다. 본 발명은 현재의 BEOL 프로세스 흐름과 양립가능하며, 에칭 프로파일 생성, 보다 나은 배리어 커버리지, CMP 프로세스 처리를 위한 새로운 모듈 개발을 필요로 하지 않는다.
도 1a 내지 도 1d를 참조하면, 본 도면들에는 물결무늬 구조물내에 에어 갭을 형성하기 위한 통상적인 방법의 개략적인 모습이 도해되고 있다. 도 1a는 유전체내에 매립된 상호접속부상의 선택적 캡 증착을 도해한다. 도 1b는 하드마스크층의 증착을 도해한다. 도 1c는 패터닝 및 에칭을 위한 차단 마스크의 증착을 도해한다. 도 1d는 상호접속부를 에워싸는 유전체를 제거하고 이로써 에어 갭을 형성하는 것을 도해한다.
이러한 프로세스는 차단 마스크를 패턴화된 상호접속 특징물과 정렬시키는 것과 관련하여 수율 손실의 증가 뿐만이 아니라, 비용 및 프로세스 시간의 증가를 야기시키는 특별한 마스크를 필요로 한다.
본 발명에 따르면, 에어 갭 구조물은 예컨대 Diblock과 같이, RIE(반응 이온 에칭) 프로세싱 동안에 서로 다른 에칭 선택성을 갖는 다중상 포토레지스트 물질로 생성된다. 본 발명은 특별한 마스크 프로세스 없이 현재의 Cu 이중 물결무늬 프로세싱과 양립가능하게 에어 갭을 생성하는 장점을 제공한다. 따라서, 본 발명의 프로세스 비용은 현재의 방법보다 적게 든다. 본 발명은 또한 임의의 특정 유전체 물질로 한정되는 것은 아니기 때문에 보다 나은 기술 확장성을 갖는다.
본 발명에서 제안된 에어 갭 상호접속 구조물을 제조하는 구체적인 방법이 도 2a 내지 도 2f를 참조하여 설명된다. 이제 도 2a를 참조하면, 전도성 상호접속부(202)가 (낮은 유전상수 물질과 같은) 절연체 층(201)과 제2 물질층(203) 내에 매립된다. 제2 물질층(203)은 바람직하게 차후의 국부 선택적 상 분리를 위한 "친수성 표면"을 갖는다. 매립된 전도성 상호접속부(202)는 또한 절연체 층(201) 내에 매립되지 않은 노출면(204)을 갖는다.
제2 물질층(203)의 두께는 바람직하게 20Å 내지 800Å 사이이다. 제2 물질층(203)은 유전체, 절연체, 또는 반도체일 수 있다. 전도성 상호접속부(202) 물질은 바람직하게 Cu, Al, Al(Cu), 또는 W 이다. 바람직하게, 절연체 층(201)은 500Å 내지 10,000Å 사이의 두께를 갖는 낮은 유전상수 k 물질이다.
이제 도 2b를 참조하면, 상호접속 도전체(202)의 노출면(204)이 캡 층(211)으로 선택적으로 도포된다. 이 캡 층(211)은 바람직하게 패시베이션층과 확산 장벽층 양쪽 모두로서 역할을 하는 CoWP이다. 바람직하게, 캡 층(211)의 층두께는 50Å 내지 200Å 사이이다. CoWP에 더하여, CoSnP, Pd, 및 Ru와 같은 다른 물질들이 또한 이러한 기능을 수행하는 양호한 후보들이다. 캡 층(211) 물질은 차후의 무작위 상 형성에 대하여 "소수성" 표면을 갖는 것이 바람직하다. 선택적 캡 증착은 또한 두 개의 서로다른 표면들, 즉 소수성 금속 캡 표면(211)과 친수성 유전체 하드마스크 표면(203)을 제공하는 것 뿐만이 아니라, 국부적인 지형을 생성할 것이다.
이제 도 2c를 참조하면, 다중상 포토레지스트 물질(221)이 하드마스크(203)와 캡 층(211)의 표면상에 증착된다. 바람직한 실시예에서, 다중상 포토레지스트 물질(221)은 Diblock과 같은 2상 포토레지스트이다. 2상 포토레지스트 층(221)은 바람직하게 50Å 내지 1,000Å 사이의 두께를 갖는다. 제1 상(A) 포토레지스트는 바람직하게 이산화규소, 유기실란, 및 아민, 아미드, 알데히드 및 하이드로시스(hydrosys)로 구성된다. 제2 상(B) 포토레지스트는 바람직하게 통상적인 폴리머 포토레지스트이다.
이제 도 2d를 참조하면, 평면도[도 2 d의 (a)]와 단면도[도 2 d의 (b)]에 의해 2상 포토레지스트 물질(221)이 제1 상(A) 포토레지스트 물질(231)과 제2 상(B) 포토레지스트 물질(232)로 상 분리되는 것이 도해된다. 2상 포토레지스트 물질의 상 분리는 UV 경화 또는 열처리에 의해 수행된다. UV 경화는 통상적인 UV 경화 툴내에서 수행될 수 있고, 후에 구조물은 약 100℃ 내지 약 400℃의 기판 온도에서 UV 노광 단계를 거친다.
UV 노광은 예컨대, He, Ar, Xe, N2를 포함하는 불활성 가스와 같은 주변 가 스, 또는 N2/O2 형성 가스와 같은 이들의 혼합물의 존재하에 수행될 수 있다. 택일적으로, 화학적 활성 가스가 불활성 가스에 추가될 수 있다. 화학적 활성 가스의 예로서는 H2, CH4, 삼중메틸실란, 에틸렌 또는 화학식 HSiRR1R2(여기서, R, R1, R2는 서로 동일할 수 있거나 또는 서로 다를 수 있으며, 메틸기, 에틸기, 프로필기, 비닐기, 알릴기, 메톡시기 및 에톡시기로 구성된 그룹으로부터 선택된다)을 갖는 실란 유도체가 포함된다.
두 개의 서로다른 상 물질들은 바람직하게 서로다른 에칭 선택성을 갖는다. 바람직한 실시예에서, 제2 상(B) 포토레지스트 물질(232)은 제1 상(A) 포토레지스트 물질(231)보다 높은 에칭 내성을 갖는다. 도 2d의 (b)에서 도시된 바와 같이, 상 분리는 오로지 친수성 표면을 갖는 제2 물질층(203)의 상부상에서 국부적으로만 발생된다. 이러한 국부적 상 분리는 또한 캡 층(211)과 제2 물질층(203)간의 높이차이로 인한 지형적 특징에 의해서도 유발된다.
이러한 국부적 상 분리는 또한 2상 포토레지스트 물질(221)과 제2 물질층(203) 사이(여기서는 상 분리가 발생한다) 및 2상 포토레지스트 물질(221)과 캡 층(211) 사이(여기서는 상 분리가 발생되지 않는다)의 서로다른 계면 특성에 의해서도 유발된다. 차후의 에칭 선택성을 강화시키기 위해, 택일적 사항으로서, 다음 프로세스 단계 이전에 표면에서 제1 상(A) 포토레지스트 물질(231)을 제거한다. 제거 단계는 습식, 플라즈마, 또는 기타 화학 관련 프로세스들일 수 있다. 하나의 사용가능 예로서는 습식 화학적 제거 프로세스가 있는데, 여기서는 화학적 에칭액으 로서 테트라메틸암모늄 수산화물(TMAH)이 사용된다.
이제 도 2e를 참조하면, RIE 프로세스를 통해서 캡 층(211)을 에워싸는 2상 분리 포토레지스트로부터 아래에 위치한 절연체(201)로의 패턴 전사가 도해된다. RIE 에칭은 2상 분리 포토레지스트 아래에 위치한 절연 물질(201)내에 원주형 에어 갭 구조물(240)의 형성을 야기시킨다. 캡 층(211) 아래에 위치한 절연 물질(201)은 영향을 받지 않는다. 택일적 사항으로서, 최종적인 유전체 캐패시턴스를 한층 감소시키기 위해, 네트 에어 갭 구조물을 생성하도록 상술한 레지스트 증착, 상 분리, 및 RIE 프로세스를 서로다른 배향들로 반복한다. 제2 상 포토레지스트 물질(B)(232)은 제1 상 포토레지스트 물질(A)(231) 보다 높은 에칭 내성을 갖기 때문에, 제1 상 포토레지스트 물질(A)(231)은 RIE 프로세스 동안에 에칭되어 제거될 것이고, 이로써 제2 상 포토레지스트 물질(B)(232)내에 산재된 원주형 에어 갭이 남겨질 것이다.
이제 도 2f를 참조하면, 이 후 제2 절연체 물질(251)이 추가적인 프로세싱을 위해 원주형 에어 갭 구조물(240)과 캡 층(211)의 표면상에 증착된다. 바람직하게, 제2 절연체 층(251)은 낮은 유전상수 k 물질이다. 도 2f의 (a)에서 도시된 실시예에서, 증착된 제2 절연체 물질(251)은 원주형 갭을 충전(充塡)시키고 이로써 두 종류의 유전상수 k 물질로 구성된 절연 물질(241)을 생성시킨다. 이 경우, 보다 낮은 총 유전상수 k값을 야기시키기 위해, 제2 절연체 물질(251)의 유전상수는 제1 절연체 물질(201)의 유전상수보다 작다.
도 2f의 (b)에서 도시된 바람직한 실시예에서, 증착된 제2 절연체 물질(252) 은 최종 구조물(240)내에 에어 갭을 남겨두도록 원주형 에어 갭을 충전시키지 않는다.
본 명세서에서 구체적으로 서술된 실시예들을 넘는 본 발명의 다른 변형들이 본 발명의 사상을 일탈하는 것 없이 구상될 수 있음을 본 개시와 관련된 본 발명분야의 당업자에게는 자명할 것이다. 따라서, 이러한 변형들은 오로지 첨부된 청구범위에 의해서만 한정이 되는 본 발명의 범위내의 것으로 간주된다.
본 발명은 반도체 소자의 제조 동안에 유전체 층내의 에어 갭의 생성시에 유용성을 발견한다.
Claims (10)
- 상호접속 구조물을 형성하는 방법에 있어서,기판상에 증착된 제1 유전체 층(201)내에 매립된 상호접속 특징물(202)을 형성하는 단계로서, 상기 상호접속 특징물(202)은 패턴화되고 노출된 상호접속 영역(204)을 갖는 것인, 상기 상호접속 특징물(202) 형성 단계;상기 노출된 상호접속 영역(204)을 에워싸는 상기 제1 유전체 층(201)의 일부상에 제2 물질층(203)을 형성하는 단계;상기 노출된 상호접속 영역(204)상에 캡 층(211)을 형성하는 단계;상기 제2 물질층(203)과 상기 캡 층(211)상에 다중상(multi phase) 포토레지스트(221)를 증착시키는 단계; 및상기 제2 물질층(203)에 인접한 상기 다중상 포토레지스트(221)의 일부를 서로다른 상 패턴을 갖는 물질들로 분리시키는 단계를 포함하는 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서,상기 노출된 상호접속 영역(204)을 에워싸는 상기 제1 유전체 층(201)의 일부 내에 원주형 에어 갭(240)을 형성하는 단계와, RIE 프로세스를 이용하여 상기 다중상 포토레지스트(221)와 상기 제2 물질층(203)을 제거하는 단계를 더 포함하는 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 제2 물질층(203)은 친수성 표면을 갖는 것인, 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 제2 물질층(203)은 대략 20Å 내지 대략 800Å 사이의 두께를 갖는 것인, 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 상호접속 특징물(202)은 Cu, Al, AlCu, 및 W으로 구성된 그룹으로부터 선택된 물질을 포함하는 것인, 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 제1 유전체 층(201)은 낮은 유전상수 물질인 것인, 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 제1 유전체 층(201)은 대략 500Å 내지 대략 10,000Å 사이의 두께를 갖는 것인, 상호접속 구조물을 형성하는 방법.
- 제 1 항에 있어서, 상기 캡 층(211)은 W, P, B, Sn, 및 Pd로 구성된 그룹으로부터 선택된 물질을 갖는 Co 합금인 것인, 상호접속 구조물을 형성하는 방법.
- 상호접속 구조물에 있어서,제1 유전체 층(201)내에 매립되고, 패턴화되고 노출된 상호접속 영역(204)을 갖는 상호접속 특징물(202);상기 노출된 상호접속 영역(204)상의 캡 층(211);상기 노출된 상호접속 영역(204)을 에워싸는 상기 제1 유전체 층(201)의 일부내의 원주형 에어 갭 구조물(240); 및상기 원주형 에어 갭 구조물(240)과 상기 캡 층(211)상의 제2 유전체 물질(251)을 포함하는 상호접속 구조물.
- 상호접속 구조물에 있어서,제1 유전체 층(201)내에 매립되고, 패턴화되고 노출된 상호접속 영역(204)을 갖는 상호접속 특징물(202);상기 노출된 상호접속 영역(204)상의 캡 층(211);상기 노출된 상호접속 영역(204)을 에워싸는 상기 제1 유전체 층(201)의 일부내의 두 종류의 유전상수 k 물질로 구성된 유전체 물질 구조물(241); 및상기 원주형 에어 갭 구조물(240)과 상기 캡 층(211)상의 제2 유전체 물질(251)을 포함하는 상호접속 구조물.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/456,721 US7396757B2 (en) | 2006-07-11 | 2006-07-11 | Interconnect structure with dielectric air gaps |
| US11/456,721 | 2006-07-11 | ||
| PCT/US2007/073128 WO2008008758A2 (en) | 2006-07-11 | 2007-07-10 | An interconnect structure with dielectric air gaps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090033450A true KR20090033450A (ko) | 2009-04-03 |
| KR101054709B1 KR101054709B1 (ko) | 2011-08-05 |
Family
ID=38924084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020097001425A Expired - Fee Related KR101054709B1 (ko) | 2006-07-11 | 2007-07-10 | 유전체 에어 갭을 갖는 상호접속 구조물 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7396757B2 (ko) |
| EP (1) | EP2047505A4 (ko) |
| JP (1) | JP5306196B2 (ko) |
| KR (1) | KR101054709B1 (ko) |
| CN (1) | CN101490825B (ko) |
| TW (1) | TWI442512B (ko) |
| WO (1) | WO2008008758A2 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US7768815B2 (en) * | 2005-08-23 | 2010-08-03 | International Business Machines Corporation | Optoelectronic memory devices |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7977228B2 (en) * | 2006-06-29 | 2011-07-12 | Intel Corporation | Methods for the formation of interconnects separated by air gaps |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
| US7566656B2 (en) * | 2006-12-22 | 2009-07-28 | Chartered Semiconductor Manufacturing, Ltd. | Method and apparatus for providing void structures |
| US20080185722A1 (en) * | 2007-02-05 | 2008-08-07 | Chung-Shi Liu | Formation process of interconnect structures with air-gaps and sidewall spacers |
| US20080284039A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Interconnect structures with ternary patterned features generated from two lithographic processes |
| JP2009094378A (ja) * | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| US8575000B2 (en) * | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
| CN114093809A (zh) * | 2011-11-04 | 2022-02-25 | 英特尔公司 | 形成自对准帽的方法和设备 |
| KR20180015767A (ko) | 2011-11-04 | 2018-02-13 | 인텔 코포레이션 | 자기 정렬 캡의 형성 방법 및 장치 |
| US8519516B1 (en) * | 2012-03-12 | 2013-08-27 | Micron Technology, Inc. | Semiconductor constructions |
| US9426232B1 (en) * | 2012-08-21 | 2016-08-23 | Google Inc. | Geo-location based content publishing platform |
| US9305836B1 (en) * | 2014-11-10 | 2016-04-05 | International Business Machines Corporation | Air gap semiconductor structure with selective cap bilayer |
| US9865673B2 (en) | 2015-03-24 | 2018-01-09 | International Business Machines Corporation | High resistivity soft magnetic material for miniaturized power converter |
| US9859212B1 (en) | 2016-07-12 | 2018-01-02 | International Business Machines Corporation | Multi-level air gap formation in dual-damascene structure |
| JP6861567B2 (ja) * | 2017-04-19 | 2021-04-21 | 矢崎総業株式会社 | 車両用回路体 |
| KR102594413B1 (ko) * | 2018-03-30 | 2023-10-27 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
| US6380607B2 (en) * | 1997-12-31 | 2002-04-30 | Lg Semicon Co., Ltd. | Semiconductor device and method for reducing parasitic capacitance between data lines |
| US5949143A (en) * | 1998-01-22 | 1999-09-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process |
| US6104077A (en) * | 1998-04-14 | 2000-08-15 | Advanced Micro Devices, Inc. | Semiconductor device having gate electrode with a sidewall air gap |
| US6081988A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corp. | Fabrication of a circuit module with a coaxial transmission line |
| US6140200A (en) * | 1998-09-02 | 2000-10-31 | Micron Technology, Inc. | Methods of forming void regions dielectric regions and capacitor constructions |
| US6251798B1 (en) * | 1999-07-26 | 2001-06-26 | Chartered Semiconductor Manufacturing Company | Formation of air gap structures for inter-metal dielectric application |
| US6440839B1 (en) * | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
| US6329279B1 (en) * | 2000-03-20 | 2001-12-11 | United Microelectronics Corp. | Method of fabricating metal interconnect structure having outer air spacer |
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| TW476135B (en) * | 2001-01-09 | 2002-02-11 | United Microelectronics Corp | Manufacture of semiconductor with air gap |
| US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
| US20040023253A1 (en) * | 2001-06-11 | 2004-02-05 | Sandeep Kunwar | Device structure for closely spaced electrodes |
| US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
| JP3481222B2 (ja) * | 2001-09-07 | 2003-12-22 | 松下電器産業株式会社 | 配線構造及びその設計方法 |
| US6528409B1 (en) * | 2002-04-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Interconnect structure formed in porous dielectric material with minimized degradation and electromigration |
| US6780753B2 (en) * | 2002-05-31 | 2004-08-24 | Applied Materials Inc. | Airgap for semiconductor devices |
| US6753250B1 (en) * | 2002-06-12 | 2004-06-22 | Novellus Systems, Inc. | Method of fabricating low dielectric constant dielectric films |
| DE10238024B4 (de) * | 2002-08-20 | 2007-03-08 | Infineon Technologies Ag | Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen |
| US6861332B2 (en) * | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
| US6924222B2 (en) * | 2002-11-21 | 2005-08-02 | Intel Corporation | Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide |
| US6838354B2 (en) * | 2002-12-20 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a passivation layer for air gap formation |
| US6930034B2 (en) * | 2002-12-27 | 2005-08-16 | International Business Machines Corporation | Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence |
| US7361991B2 (en) * | 2003-09-19 | 2008-04-22 | International Business Machines Corporation | Closed air gap interconnect structure |
| US7268432B2 (en) * | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
| US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| US7071091B2 (en) * | 2004-04-20 | 2006-07-04 | Intel Corporation | Method of forming air gaps in a dielectric material using a sacrificial film |
| US7094689B2 (en) * | 2004-07-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gap interconnect structure and method thereof |
| US7294568B2 (en) * | 2004-08-20 | 2007-11-13 | Intel Corporation | Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
-
2006
- 2006-07-11 US US11/456,721 patent/US7396757B2/en not_active Expired - Fee Related
-
2007
- 2007-06-29 TW TW096123868A patent/TWI442512B/zh not_active IP Right Cessation
- 2007-07-10 JP JP2009519628A patent/JP5306196B2/ja not_active Expired - Fee Related
- 2007-07-10 WO PCT/US2007/073128 patent/WO2008008758A2/en active Application Filing
- 2007-07-10 CN CN2007800262888A patent/CN101490825B/zh not_active Expired - Fee Related
- 2007-07-10 KR KR1020097001425A patent/KR101054709B1/ko not_active Expired - Fee Related
- 2007-07-10 EP EP07840384A patent/EP2047505A4/en not_active Withdrawn
-
2008
- 2008-05-23 US US12/125,971 patent/US7595554B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080014731A1 (en) | 2008-01-17 |
| JP2009544156A (ja) | 2009-12-10 |
| US7595554B2 (en) | 2009-09-29 |
| EP2047505A2 (en) | 2009-04-15 |
| EP2047505A4 (en) | 2011-10-05 |
| TWI442512B (zh) | 2014-06-21 |
| JP5306196B2 (ja) | 2013-10-02 |
| CN101490825A (zh) | 2009-07-22 |
| US20080217731A1 (en) | 2008-09-11 |
| CN101490825B (zh) | 2012-07-04 |
| US7396757B2 (en) | 2008-07-08 |
| WO2008008758A3 (en) | 2008-05-08 |
| WO2008008758A2 (en) | 2008-01-17 |
| KR101054709B1 (ko) | 2011-08-05 |
| TW200810020A (en) | 2008-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101054709B1 (ko) | 유전체 에어 갭을 갖는 상호접속 구조물 | |
| CN1152413C (zh) | 制造双镶嵌结构的方法和结构 | |
| US6509623B2 (en) | Microelectronic air-gap structures and methods of forming the same | |
| JP5255292B2 (ja) | ２層金属キャップを有する相互接続構造体及びその製造方法 | |
| US7560375B2 (en) | Gas dielectric structure forming methods | |
| US8247291B2 (en) | Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same | |
| KR100800360B1 (ko) | 저 용량 배선용 조정 가능한 자기 정렬 에어 갭 유전체 | |
| US7094689B2 (en) | Air gap interconnect structure and method thereof | |
| US20020140104A1 (en) | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure | |
| US20060234497A1 (en) | Interconnect structure and method of fabrication of same | |
| US8735278B2 (en) | Copper etch scheme for copper interconnect structure | |
| WO2005104212A2 (en) | Wiring structure for integrated circuit with reduced intralevel capacitance | |
| CN1684244B (zh) | 具有气隙镶嵌结构的半导体器件的制造方法 | |
| US20050263892A1 (en) | Method of forming copper interconnection in semiconductor device and semiconductor device using the same | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
| US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| EP1284015A4 (en) | SEMICONDUCTOR DEVICE WITH LOW DIELECTRIC FILM AND CORRESPONDING MANUFACTURING METHOD | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR100595396B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20080055320A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20090122 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20090309 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110112 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110526 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110801 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110802 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140725 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140725 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150716 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160630 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170704 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190512 |