CN117637616A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117637616A CN117637616A CN202210977105.7A CN202210977105A CN117637616A CN 117637616 A CN117637616 A CN 117637616A CN 202210977105 A CN202210977105 A CN 202210977105A CN 117637616 A CN117637616 A CN 117637616A
- Authority
- CN
- China
- Prior art keywords
- doped region
- forming
- region
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000004913 activation Effects 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 93
- 230000008569 process Effects 0.000 claims description 33
- 239000002019 doping agent Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000001994 activation Methods 0.000 description 19
- 210000000746 body region Anatomy 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002277 temperature effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区和第二区；在第一区上形成第一栅极结构，在第二区上形成第二栅极结构；在第一栅极结构两侧的衬底内形成第一轻掺杂区和第一袋状掺杂区，第一轻掺杂区和第一袋状掺杂区的导电类型相反，第一袋状掺杂区至少包围部分第一轻掺杂区；在形成第一轻掺杂区和第一袋状掺杂区之后，进行离子激活处理；在离子激活处理后，在第二栅极结构两侧的衬底内形成第二轻掺杂区和第二袋状掺杂区，第二轻掺杂区和第二袋状掺杂区的导电类型相反；分别在第一栅极结构两侧以及第二栅极结构两侧的衬底内形成源漏外延区。所述半导体结构的形成方法缓解了晶体管器件的漏电现象，提升了晶体管器件的电学性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，半导体器件的尺寸持续减小。在小尺寸的晶体管器件中，由于漏极电场密集，从而容易引起热载流子效应。目前，在相关技术中，通过在沟道末端和漏区之间设置轻掺杂漏极(Lightly Doped Drain，LDD)结构，可以起到抑制热载流子效应的作用。在此基础上，现有技术又通过在沟道一侧的轻掺杂漏极处进行袋状掺杂，从而进一步抑制了短沟道效应，使器件的稳定性更高。
对于小尺寸的半导体器件而言，器件在工作时的漏电现象是限制其电学性能的重要因素。其中，对于28纳米节点的晶体管器件，器件工作时的漏电主要来自于两个方面：一方面是源漏之间的漏电流，另一方面是晶体管体区和漏极之间的漏电流。
在现有的超高阈值电压(UHVT)晶体管器件中，袋状掺杂区的离子掺杂浓度较高，从而使轻掺杂漏极和袋状掺杂区构成的PN结区的离子掺杂浓度陡然变化，进而使晶体管体区和漏极之间的漏电流大幅增加，该漏电流主导了器件的整体漏电流，导致器件整体的漏电现象更严重，因此降低了晶体管的电学性能。
发明内容
本发明解决的技术问题是，提供一种半导体结构的形成方法，减小了晶体管器件中体区和漏极之间的漏电流，从而缓解了晶体管器件整体的漏电现象，提升了晶体管器件的电学性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括:提供衬底，衬底包括第一区和第二区；在第一区上形成第一栅极结构，在第二区上形成第二栅极结构；在第一栅极结构两侧的衬底内形成第一轻掺杂区和第一袋状掺杂区，第一轻掺杂区和第一袋状掺杂区的导电类型相反，第一袋状掺杂区至少包围部分第一轻掺杂区；对第一轻掺杂区和第一袋状掺杂区进行离子激活处理；在第二栅极结构两侧的衬底内形成第二轻掺杂区和第二袋状掺杂区，第二轻掺杂区和第二袋状掺杂区的导电类型相反；分别在第一栅极结构两侧以及第二栅极结构两侧的衬底内形成源漏外延区。
可选的，离子激活处理的工艺包括尖峰退火工艺。
可选的，源漏外延区的形成工艺包括外延生长工艺和热处理工艺。
可选的，外延生长工艺和热处理工艺同时进行。
可选的，热处理工艺的加热温度范围为500摄氏度～800摄氏度。
可选的，第二袋状掺杂区的掺杂离子浓度大于第一袋状掺杂区的掺杂离子浓度。
可选的，第一区用于形成高阈值电压晶体管器件；第二区用于形成超高阈值电压晶体管器件，超高阈值电压晶体管器件的阈值电压高于高阈值电压晶体管器件的阈值电压。
可选的，第一轻掺杂区内的掺杂离子包括P型导电离子；第一袋状掺杂区内的掺杂离子包括N型导电离子。
可选的，第二轻掺杂区内的掺杂离子包括P型导电离子；第二袋状掺杂区内的掺杂离子包括N型导电离子。
可选的，在形成第一栅极结构和第二栅极结构之后，在形成第一轻掺杂区和第二轻掺杂区之前，还包括：形成位于第一栅极结构和第二栅极结构两侧的第一侧墙。
可选的，在形成第一轻掺杂区和第二轻掺杂区之后，在形成源漏外延区之前，还包括：形成位于第一侧墙侧壁的第二侧墙。
可选的，源漏外延区的形成方法包括：在第一栅极结构两侧以及第二栅极结构两侧的衬底内形成源漏开口；在源漏开口内形成源漏外延区。
可选的，源漏外延区的材料包括硅锗。
可选的，衬底还包括第三区。
可选的，在对第一轻掺杂区进行离子激活处理之前，还包括：在第三区内形成第三栅极结构；在第三栅极结构两侧的衬底内形成第三轻掺杂区和第三袋状掺杂区，第三轻掺杂区和第三袋状掺杂区的导电类型相反，且第一袋状掺杂区内的掺杂离子浓度的浓度大于第三袋状掺杂区内的掺杂离子浓度。
可选的，对第一轻掺杂区进行离子激活处理的同时，对第三轻掺杂区进行离子激活处理。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，由于对第一轻掺杂区进行离子激活处理之后，再形成了第二轻掺杂区和第二袋状掺杂区，因此，第二轻掺杂区内和第二袋状掺杂区内的掺杂离子尚未被激活，掺杂离子尚未占据衬底内的晶格位置。此外，在后续形成源漏外延区的过程中，由于高温作用，第二轻掺杂区、第二袋状掺杂区内的掺杂离子能够在被激活前加速扩散，从而使第二轻掺杂区与第二袋状掺杂区之间的掺杂离子浓度梯度更平缓，进而减少了晶体管器件中充当体区和漏极部分的结构之间的漏电流，缓解了晶体管器件整体的漏电现象，提升了晶体管器件的电学性能。
附图说明
图1至图6是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，在现有的超高阈值电压(UHVT)晶体管器件中，袋状掺杂区的离子掺杂浓度较高，从而使轻掺杂漏极和袋状掺杂区构成的PN结区的离子掺杂浓度陡然变化，进而使晶体管体区和漏极之间的漏电流大幅增加，该漏电流主导了器件的整体漏电流，导致器件整体的漏电现象更严重，因此降低了晶体管的电学性能。
在现有技术下，轻掺杂漏极和袋状掺杂区的形成方法包括：在衬底上进行掺杂离子注入，以形成初始轻掺杂漏极和初始袋状掺杂区；对初始轻掺杂漏极和初始袋状掺杂区进行离子激活处理，以形成轻掺杂漏极和袋状掺杂区。然而，由于在掺杂离子注入后立即进行了离子激活处理，因此，掺杂离子即被激活，从而占据了衬底内的晶格位置，导致轻掺杂漏极和袋状掺杂区构成的PN结区的离子掺杂浓度陡然变化，进而使晶体管体区和漏极之间的漏电流大幅增加，降低了晶体管的电学性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，通过在第二区内形成第二轻掺杂区和第二袋状掺杂区之前，对第一轻掺杂区进行了离子激活处理，因此，第二轻掺杂区和第二袋状掺杂区内的掺杂离子尚未被激活，掺杂离子尚未占据衬底内的晶格位置。在后续形成源漏外延区的过程中，由于高温作用，第二轻掺杂区、第二袋状掺杂区内的掺杂离子能够在被激活前加速扩散，从而使第二轻掺杂区与第二袋状掺杂区之间的掺杂离子浓度梯度更平缓，从而减少了晶体管器件中体区和漏极之间的漏电流，缓解了晶体管器件整体的漏电现象，提升了晶体管器件的电学性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底100，衬底100包括第一区I和第二区II。第一区I用于形成高阈值电压晶体管器件；第二区II用于形成超高阈值电压晶体管器件，超高阈值电压晶体管器件的阈值电压高于高阈值电压晶体管器件的阈值电压。
衬底100的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的，在本实施例中，衬底100的材料为硅。
在另一实施例中，衬底还包括第三区，第三区用于形成标准阈值电压晶体管器件，标准阈值电压晶体管器件的阈值电压低于高阈值电压晶体管器件的阈值电压。
请参考图2，在第一区I上形成栅极氧化层101以及第一栅极结构102，在第二区II上形成栅极氧化层101以及第二栅极结构103。
在本实施例中，形成栅极氧化层101、第一栅极结构102以及第二栅极结构103的方法包括：在第一区I和第二区II上沉积初始栅极氧化材料层(未图示)以及初始栅极材料层(未图示)；图形化初始栅极氧化材料层以及初始栅极材料层，以形成栅极氧化层101、位于第一区I上的栅极氧化层101上的第一栅极结构102以及位于第二区II上的栅极氧化层101上的第二栅极结构103。
在本实施例中，第一栅极结构102和第二栅极结构103的材料包括多晶硅或非晶硅。
在另一实施例中，衬底还包括第三区。因此，在形成第一栅极结构和第二栅极结构的同时，还形成了位于第三区上的第三栅极结构，第三栅极结构的材料与第一栅极结构、第二栅极结构的材料相同。
请参考图3，形成位于第一栅极结构102和第二栅极结构103两侧的第一侧墙104；在第一栅极结构102两侧的衬底100内形成第一轻掺杂区111和第一袋状掺杂区112，第一轻掺杂区111和第一袋状掺杂区112的导电类型相反，第一袋状掺杂区112至少包围部分第一轻掺杂区111。
在本实施例中，第一侧墙104用于定位第一轻掺杂区111和第一袋状掺杂区112的位置，第一轻掺杂区111位于第一栅极结构102两侧的衬底100内，且第一轻掺杂区111部分位于第一侧墙104底部。
在本实施例中，第一侧墙104的材料包括氮化硅。
在本实施例中，第一轻掺杂区111位于后续形成的源漏外延区的末端，可以作为源漏外延区的拓展区域，从而抑制了第一区I上的晶体管器件的热载流子效应。
在本实施例中，第一轻掺杂区111内的掺杂离子包括P型导电离子。
在本实施例中，第一袋状掺杂区112至少包围部分第一轻掺杂区111，且第一轻掺杂区111和第一袋状掺杂区112的导电类型相反，因此，第一袋状掺杂区112进一步抑制了晶体管器件的短沟道效应，减少了第一轻掺杂区111和后续形成的源漏外延区的离子扩散，使器件的稳定性更高。
在本实施例中，第一袋状掺杂区112内的掺杂离子包括N型导电离子。
在本实施例中，袋状掺杂第一轻掺杂区111和第一袋状掺杂区112的形成方法包括：形成位于衬底100上的第一掩膜结构(未图示)，第一掩膜结构暴露出部分第一区I表面；以第一掩膜结构为掩膜，对第一区I进行离子注入，以形成位于第一栅极结构102两侧的衬底100内的第一轻掺杂区111；和至少包围部分第一轻掺杂区111的第一袋状掺杂区112。
在另一实施例中，衬底还包括第三区，第三区上具有第三栅极结构。在形成第三栅极结构之后，半导体结构的形成方法还包括：在第三栅极结构两侧的衬底内形成第三轻掺杂区和第三袋状掺杂区，第三轻掺杂区和第三袋状掺杂区的导电类型相反。
此外，由于第三区用于形成标准阈值电压晶体管器件，而标准阈值电压晶体管器件的阈值电压低于高阈值电压晶体管器件的阈值电压，因此，第一袋状掺杂区内的掺杂离子浓度的浓度大于第三袋状掺杂区内的掺杂离子浓度。
在实施例中，第三轻掺杂区与第一轻掺杂区分别形成。
请参考图4，对第一轻掺杂区111和第一袋状掺杂区112进行离子激活处理。
在本实施例中，离子激活处理的作用在于，使第一轻掺杂区111以及第一袋状掺杂区112内的掺杂离子被激活，从而较为稳定地占据衬底100内的晶格位置，因此，当掺杂离子被激活后，相应区域内的掺杂离子浓度较为稳定。
在本实施例中，离子激活处理的工艺包括尖峰退火工艺。
在另一实施例中，衬底还包括第三区，第三区上具有第三栅极结构、以及位于第三栅极结构两侧的衬底内的第三轻掺杂区和第三袋状掺杂区。
在实施例中，在对第一轻掺杂区进行离子激活处理的同时，对第三轻掺杂区进行离子激活处理。
请参考图5，在离子激活处理后，在第二栅极结构103两侧的衬底100内形成第二轻掺杂区113和第二袋状掺杂区114，第二轻掺杂区113和第二袋状掺杂区114的导电类型相反。
在本实施例中，第二区II用于形成超高阈值电压晶体管器件，超高阈值电压晶体管器件的阈值电压高于第一区I上的高阈值电压晶体管器件的阈值电压。晶体管器件的袋状掺杂区的掺杂离子浓度对阈值电压有主要影响，因此，第二袋状掺杂区114的掺杂离子浓度大于第一袋状掺杂区112的掺杂离子浓度。由于第二袋状掺杂区114内的掺杂离子浓度较大，因此，第二轻掺杂区113以及第二袋状掺杂区114构成的PN结区的掺杂离子浓度陡然变化，若不加以处理，容易使晶体管器件整体的体漏电现象更严重。
在本实施例中，由于对第一轻掺杂区111进行离子激活处理之后，再形成了第二轻掺杂区113和第二袋状掺杂区114，因此，第二轻掺杂区113内和第二袋状掺杂区114内的掺杂离子尚未被激活，掺杂离子尚未占据衬底100内的晶格位置，进而，在后续形成源漏外延区的过程中，掺杂离子可以在高温作用下进行扩散，从而使第二轻掺杂区113与第二袋状掺杂区114之间的掺杂离子浓度梯度更平缓，有利于减少晶体管器件整体的漏电现象。
在本实施例中，第二轻掺杂区113内的掺杂离子包括P型导电离子；第二袋状掺杂区114内的掺杂离子包括N型导电离子。
本实施例中的第二轻掺杂区113、第二袋状掺杂区114的形成方法与第一轻掺杂区111、第一袋状掺杂区112的形成方法相同，在此不做赘述。
请参考图6，形成位于第一侧墙104侧壁的第二侧墙105；分别在第一栅极结构102两侧以及第二栅极结构103两侧的衬底100内形成源漏外延区120。
在本实施例中，第二侧墙105用于定位源漏外延区120的位置，源漏外延区120位于第二侧墙105上远离第一栅极结构102、第二栅极结构103的一侧的衬底100内。第二侧墙105使形成的源漏外延区120与第一栅极结构102、第二栅极结构103之间存在一定的距离，并且使第一轻掺杂区111和第二轻掺杂区113能够位于源漏外延区120的延伸部分，从而起到调节电场的效果。
在本实施例中，源漏外延区120的材料包括硅锗。
在本实施例中，源漏外延区120的形成工艺包括外延生长工艺和热处理工艺。
具体的，外延生长工艺和热处理工艺同时进行，即，在高温热处理过程中，通过外延生长工艺形成源漏外延区120。
在本实施例中，由于对第一轻掺杂区111进行离子激活处理之后，再形成了第二轻掺杂区113和第二袋状掺杂区114，因此，第二轻掺杂区113内和第二袋状掺杂区114内的掺杂离子尚未被激活，掺杂离子尚未占据衬底100内的晶格位置。接着，由于源漏外延区120形成工艺包括了热处理工艺，热处理工艺能够使第二轻掺杂区113、第二袋状掺杂区114内的掺杂离子在被激活前加速扩散，从而使第二轻掺杂区113与第二袋状掺杂区114之间的掺杂离子浓度梯度更平缓，进而减少了晶体管器件中充当体区和漏极部分的结构之间的漏电流，缓解了晶体管器件整体的漏电现象，提升了晶体管器件的电学性能。
在本实施例中，热处理工艺的加热温度范围为500摄氏度～800摄氏度。
在本实施例中，源漏外延区120的形成方法包括：在第一栅极结构102两侧以及第二栅极结构103两侧的衬底100内形成源漏开口；在源漏开口内形成源漏外延区120。
在本实施例中，形成源漏外延区120后，对源漏外延区120进行源漏离子掺杂。接着，对源漏外延区120、第一轻掺杂区111、第一袋状掺杂区112、第二轻掺杂区113以及第二袋状掺杂区114进行整体离子激活处理。在整体离子激活处理过程中，第二轻掺杂区113、第二袋状掺杂区114以及源漏外延区120内的掺杂离子被激活，从而稳定地占据了相应的晶格位置，使器件性能趋于稳定。
在本实施例中，第二栅极结构、第二轻掺杂区、第二袋状掺杂区以及源漏外延区构成的晶体管结构为超高阈值电压PMOS晶体管。此外，在形成PMOS晶体管的同时，还可以在第二区上同时形成超高阈值电压NMOS晶体管，超高阈值电压NMOS晶体管包括栅极结构、轻掺杂区、袋状掺杂区以及源漏区，其中，源漏区通过在栅极结构两侧的衬底内进行源漏离子掺杂而形成。栅极结构、轻掺杂区、袋状掺杂区的形成方法与第二栅极结构103、第二轻掺杂区113、第二袋状掺杂区114的形成方法相同，且由于超高阈值电压NMOS晶体管与超高阈值电压PMOS晶体管形成于同一衬底上，因此，形成超高阈值电压PMOS晶体管的源漏外延区120采用的热处理工艺同时作用于超高阈值电压NMOS晶体管的形成过程，从而使其包括的轻掺杂区、袋状掺杂区内的掺杂离子也能在被激活前加速扩散，使轻掺杂区、袋状掺杂区之间的掺杂离子浓度梯度更平缓，进而缓解了晶体管器件整体的漏电现象，提升了晶体管器件的电学性能。
在另一实施例中，衬底还包括第三区，第三区上具有第三栅极结构。在形成第一区和第二区上的源漏外延区的同时，还在第三栅极结构两侧的衬底内形成了源漏外延区。
本发明实施例的半导体结构的形成方法可以适用于28纳米节点的逻辑平台或高压平台的晶体管器件的制备工艺。通过该方法形成的超高阈值电压晶体管器件的漏电少、功耗低、性能佳。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述第一区上形成第一栅极结构，在第二区上形成第二栅极结构；
在所述第一栅极结构两侧的衬底内形成第一轻掺杂区和第一袋状掺杂区，所述第一轻掺杂区和第一袋状掺杂区的导电类型相反，所述第一袋状掺杂区至少包围部分第一轻掺杂区；
对所述第一轻掺杂区和第一袋状掺杂区进行离子激活处理；
在所述第二栅极结构两侧的衬底内形成第二轻掺杂区和第二袋状掺杂区，所述第二轻掺杂区和第二袋状掺杂区的导电类型相反；
分别在所述第一栅极结构两侧以及第二栅极结构两侧的衬底内形成源漏外延区。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子激活处理的工艺包括尖峰退火工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏外延区的形成工艺包括外延生长工艺和热处理工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述外延生长工艺和热处理工艺同时进行。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述热处理工艺的加热温度范围为500摄氏度～800摄氏度。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二袋状掺杂区的掺杂离子浓度大于所述第一袋状掺杂区的掺杂离子浓度。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区用于形成高阈值电压晶体管器件，所述第二区用于形成超高阈值电压晶体管器件，所述超高阈值电压晶体管器件的阈值电压高于所述高阈值电压晶体管器件的阈值电压。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一轻掺杂区内的掺杂离子包括P型导电离子，所述第一袋状掺杂区内的掺杂离子包括N型导电离子。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二轻掺杂区内的掺杂离子包括P型导电离子，所述第二袋状掺杂区内的掺杂离子包括N型导电离子。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和第二栅极结构之后，在形成所述第一轻掺杂区和第二轻掺杂区之前，还包括：形成位于所述第一栅极结构和第二栅极结构两侧的第一侧墙。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述第一轻掺杂区和第二轻掺杂区之后，在形成所述源漏外延区之前，还包括：
形成位于所述第一侧墙侧壁的第二侧墙。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏外延区的形成方法包括：在所述第一栅极结构两侧以及第二栅极结构两侧的衬底内形成源漏开口；在所述源漏开口内形成源漏外延区。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏外延区的材料包括硅锗。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括第三区。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在对所述第一轻掺杂区进行离子激活处理之前，还包括：在所述第三区内形成第三栅极结构；在所述第三栅极结构两侧的衬底内形成第三轻掺杂区和第三袋状掺杂区，所述第三轻掺杂区和所述第三袋状掺杂区的导电类型相反，且所述第一袋状掺杂区内的掺杂离子浓度的浓度大于所述第三袋状掺杂区内的掺杂离子浓度。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，对所述第一轻掺杂区进行离子激活处理的同时，对所述第三轻掺杂区进行离子激活处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210977105.7A CN117637616A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210977105.7A CN117637616A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117637616A true CN117637616A (zh) | 2024-03-01 |
Family
ID=90029182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210977105.7A Pending CN117637616A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117637616A (zh) |
-
2022
- 2022-08-15 CN CN202210977105.7A patent/CN117637616A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508839B2 (en) | Short-gate tunneling field effect transistor having non-uniformly doped vertical channel and fabrication method thereof | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| CN102893380B (zh) | 不对称外延生长及其应用 | |
| US8860140B2 (en) | Tunneling field effect transistor and method for forming the same | |
| WO1997029519A1 (en) | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| CN109148578B (zh) | 半导体结构及其形成方法 | |
| WO2012116528A1 (en) | Tunneling field effect transistor and method for forming the same | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| WO2015070555A1 (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| US20160133695A1 (en) | A method of inhibiting leakage current of tunneling transistor, and the corresponding device and a preparation method thereof | |
| CN103594376A (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN109087887B (zh) | 半导体结构及其形成方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| US20230058216A1 (en) | A self-aligning preparation method for a drain end underlap region of tunnel field effect transistor | |
| CN117637616A (zh) | 半导体结构的形成方法 | |
| CN105529360B (zh) | 半导体器件及其形成方法 | |
| US6372582B1 (en) | Indium retrograde channel doping for improved gate oxide reliability | |
| CN111613672B (zh) | 半导体结构及其形成方法 | |
| CN110718463B (zh) | 隧穿场效应晶体管及其形成方法 | |
| US20240063256A1 (en) | Semiconductor device and method for fabricating same | |
| CN103367128A (zh) | 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法 | |
| CN108493240B (zh) | 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |