CN109524042A - 一种基于反型模式阻变场效应晶体管的与非型存储阵列 - Google Patents

一种基于反型模式阻变场效应晶体管的与非型存储阵列 Download PDF

Info

Publication number
CN109524042A
CN109524042A CN201811110463.8A CN201811110463A CN109524042A CN 109524042 A CN109524042 A CN 109524042A CN 201811110463 A CN201811110463 A CN 201811110463A CN 109524042 A CN109524042 A CN 109524042A
Authority
CN
China
Prior art keywords
storage unit
field effect
effect transistor
bit line
inversion mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811110463.8A
Other languages
English (en)
Other versions
CN109524042B (zh
Inventor
赵毅
魏娜
陈冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201811110463.8A priority Critical patent/CN109524042B/zh
Publication of CN109524042A publication Critical patent/CN109524042A/zh
Application granted granted Critical
Publication of CN109524042B publication Critical patent/CN109524042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种基于反型模式阻变场效应晶体管的与非型存储器阵列，该阵列包括若干矩阵式排布的存储单元，存储单元为反型模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；该阵列基于的晶体管可以调节栅氧的电阻状态，不同阻态下晶体管的栅端漏电不同，通过晶体管关闭时的栅端电流大小来判断晶体管电阻状态，因此可实现数据的擦除、写入和读取。本发明可有效简化工艺、降低制备成本、降低功耗，本发明与标准CMOS工艺兼容。

Description

一种基于反型模式阻变场效应晶体管的与非型存储阵列
技术领域
本发明属于半导体与集成电路技术邻域，具体涉及一种基于反型模式阻变场效应晶体管的电可编程、读取和擦除的与非型存储阵列。
背景技术
一方面，非易失性存储器(Non-volatile Memory,NVM)，例如阻变式存储器(Resistive Random Access Memory,RRAM)和磁性随机存储器(Magnetic Random AccessMemory,MRAM)，由于其具有操作速度快、功耗低、高可靠性以及良好的尺寸缩小能力等优势，被提出可应用于高密度存储和片上系统。但是，和传统的快闪存储器(Flash)相比，这些非易失性存储器自身不能实现逻辑控制，需要额外的晶体管辅助进行信息存储提取，这不仅会增加电路设计的复杂度而且会增加工艺成本。
另一方面，以金属氧化物半导体场效应晶体管(Metal Oxide SemiconductorField Effect Transistor,MOSFET)为基础的存储电路中，Flash等主流存储技术存在工作电压高、速度慢、耐久力差以及尺寸缩小困难等问题。
因此一种将RRAM技术和MOSFET结构结合的器件-阻变式场效应晶体管，不失为一种解决上述困难的良策。
发明内容
本发明的目的在于针对现有技术的不足，提供一种满足低工作电压、低功耗以及低工艺成本的与非型存储阵列，该存储阵列基于反型模式的阻变式场效应晶体管，能与标准CMOS工艺良好兼容。
本发明的上述目的是通过如下技术方案予以实现的：一种基于反型模式阻变场效应晶体管的与非型存储阵列，包括若干矩阵式排布的存储单元，所述存储单元为反型模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；所述反型模式阻变场效应晶体管的衬底采用绝缘层上n型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构。
进一步地，所述反型模式阻变场效应晶体管衬底的n型锗膜厚度不超过20nm。
进一步地，所述反型模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨、铂或钯中的一种，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。
进一步地，所述反型模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的关态电流不同，低阻态(LRS)对应高关态电流，高阻态(HRS)对应低关态电流，存储单元内存储信息由不同阻态区分。
进一步地，所述反型模式阻变场效应晶体管栅极加正电压时，处于关闭状态，通过读取栅极漏电读取存储单元内存储信息。
进一步地，该与非型存储阵列的擦除、写入及读取操作如下：
(a)所有字线加擦除电压源端位线和漏端位线均悬浮，阵列中所有晶体管置为高阻态，全部存储信息擦除；
(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端线和漏端位线均加从而保证信息不被写入；
(c)读取时，选中存储单元所在行字线加读取电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，未选中存储单元所在列源端位线和漏端位线均加存储信息通过判断选中字线电流大小来读取。
本发明的有益技术效果是：第一，和传统的快闪存储器相比，本发明单元结构简单，可有效简化工艺并降低制备成本；第二，本发明工作电压低可有效降低功耗；第三，本发明可突破存储器芯片尺寸缩小的瓶颈；第四，本发明与传统PN结源/漏的CMOS工艺兼容，适用于快速发展的集成电路技术。
附图说明
图1为本发明中反型模式阻变场效应晶体管高阻态和低阻态时的剖面图，(a)为高组态，(b)为低阻态；
图2为反型模式的阻变式场效应晶体管的存储数据工作原理；
图3为本发明中反型模式阻变场效应晶体管构成的与非型存储阵列示意图；
图4为本发明中存储阵列的列方向剖面图和行方向剖面图，(a)为列方向，(b)为行方向；
图5为本发明中存储阵列的擦除方案；
图6为本发明中存储阵列的编程方案；
图7为本发明中存储阵列的读取方案。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者是为对本发明技术方案的限定或限制。
本发明提供的一种基于反型模式阻变场效应晶体管的与非型存储阵列，包括若干矩阵式排布的存储单元，所述存储单元为反型模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；
所述反型模式阻变场效应晶体管，其结构包含：控制栅、源区和漏区；衬底采用绝缘层上n型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构。
进一步地，所述反型模式阻变场效应晶体管衬底的n型锗膜厚度不超过20nm。
进一步地，所述反型模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨或钯，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。
进一步地，所述反型模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的关态电流不同，低阻态(LRS)对应较高的关态电流，高阻态(HRS)对应较低的关态电流，存储单元内存储信息由不同阻态区分。
进一步地，所述反型模式阻变场效应晶体管栅极加正电压时，处于关闭状态，通过读取栅极漏电读取存储单元内存储信息，若是大电流则存储信息为“1”，反之则为“0”。
进一步地，该与非型存储阵列的擦除、写入及读取操作如下：
(a)所有字线加擦除电压源端位线和漏端位线均悬浮，阵列中所有晶体管置为高阻态，全部存储信息擦除；所述擦除电压为将栅极阻变记忆层置为高组态的复位电压；
(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端线和漏端位线均加从而保证信息不被写入；所述写入电压为将栅极阻变记忆层置为低组态的置位电压；
(c)读取时，选中存储单元所在行字线加读取电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，未选中存储单元所在列源端位线和漏端位线均加存储信息通过判断选中字线电流大小来读取；所述读取电压为正电压，该电压必须小于擦除电压
图1为本发明一个实施例的反型模式阻变场效应晶体管高阻态和低阻态时的剖面图。其结构包括：衬底层为201/102/101，具体为n-Ge/SiO2/Si；栅极阻变记忆层结构为302/301，具体为HfO2/GeOx，其中303为导电通道；源/漏区401为p型离子注入区域；顶电极层50为镍/钯。
图2为本发明中反型模式阻变式场效应晶体管的存储数据工作原理。在高低两种阻态下，场效应晶体管的关态电流不同，低阻态(LRS)对应较高的关态电流，存储信息记为“1”，高阻态(HRS)对应较低的关态电流，存储信息记为“0”。
图3为本发明中由反型模式阻变场效应晶体管构成的与非型存储阵列示意图。行方向上，每行的存储单元通过栅极相接，共同接至字线(WL)，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线(BLS)，末行存储单元漏极引出到漏端位线(BLD)。
图4为本发明中存储阵列的列方向剖面图和行方向剖面图。列方向上，每个晶体管源漏相接。行方向上，每一行的有源区都是独立的锗岛，每个晶体管通过栅极相连至字线。
图5为本发明中存储阵列的擦除方案。擦除时，所有字线加擦除电压源端和漏端位线均悬浮，阵列中所有晶体管置为高阻态，全部存储信息擦除。
图6为本发明中存储阵列的编程方案。信息写入时，需存储信息“1”的选中存储单元字线加写入电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态，未选中存储单元所在列源端位线和漏端位线均加从而保证信息不被写入。
图7为本发明中存储阵列的读取方案。读取时，选中存储单元所在行字线加读取电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，未选中存储单元所在列源端位线和漏端位线均加存储信息通过判断选中字线电流大小来读取。

Claims (6)

1.一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，包括若干矩阵式排布的存储单元，所述存储单元为反型模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；所述反型模式阻变场效应晶体管的衬底采用绝缘层上n型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构。
2.根据权利要求1所述的一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述反型模式阻变场效应晶体管衬底的n型锗膜厚度不超过20nm。
3.根据权利要求1所述的一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述反型模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨、铂或钯中的一种，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。
4.根据权利要求1所述的一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述反型模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的关态电流不同，低阻态(LRS)对应高关态电流，高阻态(HRS)对应低关态电流，存储单元内存储信息由不同阻态区分。
5.根据权利要求1所述的一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述反型模式阻变场效应晶体管栅极加正电压时，处于关闭状态，通过读取栅极漏电读取存储单元内存储信息。
6.根据权利要求1所述的一种基于反型模式阻变场效应晶体管的与非型存储阵列，其特征在于，该与非型存储阵列的擦除、写入及读取操作如下：
(a)所有字线加擦除电压源端位线和漏端位线均悬浮，阵列中所有晶体管置为高阻态，全部存储信息擦除；
(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端线和漏端位线均加从而保证信息不被写入；
(c)读取时，选中存储单元所在行字线加读取电压其他行字线加晶体管开启电压选中存储单元所在列源端位线和漏端位线均接0V，未选中存储单元所在列源端位线和漏端位线均加存储信息通过判断选中字线电流大小来读取。
CN201811110463.8A 2018-09-21 2018-09-21 一种基于反型模式阻变场效应晶体管的与非型存储阵列 Active CN109524042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811110463.8A CN109524042B (zh) 2018-09-21 2018-09-21 一种基于反型模式阻变场效应晶体管的与非型存储阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811110463.8A CN109524042B (zh) 2018-09-21 2018-09-21 一种基于反型模式阻变场效应晶体管的与非型存储阵列

Publications (2)

Publication Number Publication Date
CN109524042A true CN109524042A (zh) 2019-03-26
CN109524042B CN109524042B (zh) 2020-03-17

Family

ID=65769758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811110463.8A Active CN109524042B (zh) 2018-09-21 2018-09-21 一种基于反型模式阻变场效应晶体管的与非型存储阵列

Country Status (1)

Country Link
CN (1) CN109524042B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018231A1 (en) * 2005-07-25 2007-01-25 Yuuichiro Mitani Nonvolatile semiconductor memory device, semiconductor device and manufacturing method of nonvolatile semiconductor memory device
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
US20090010054A1 (en) * 2007-07-04 2009-01-08 Hee Bok Kang Semiconductor memory device with ferroelectric device
KR20100020804A (ko) * 2008-08-13 2010-02-23 한국과학기술원 비휘발성 반도체 메모리 소자 및 그 제조방법
CN101719500A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
US20120026799A1 (en) * 2010-07-29 2012-02-02 Samsung Electronics Co., Ltd. Non-volatile memory device having reference cells, and related method of setting reference current
CN102544012A (zh) * 2010-12-17 2012-07-04 复旦大学 Mos结构的存储单元、阵列、存储器及其操作方法
US20120268980A1 (en) * 2010-04-23 2012-10-25 Nobuyoshi Awaya Nonvolatile variable resistive element and nonvolatile semiconductor memory device
CN103348472A (zh) * 2011-12-02 2013-10-09 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
CN104332500A (zh) * 2014-09-04 2015-02-04 北京大学 一种阻变栅隧穿场效应晶体管及制备方法
CN108206186A (zh) * 2016-01-19 2018-06-26 力旺电子股份有限公司 具有擦除元件的单层多晶硅非易失性存储单元结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018231A1 (en) * 2005-07-25 2007-01-25 Yuuichiro Mitani Nonvolatile semiconductor memory device, semiconductor device and manufacturing method of nonvolatile semiconductor memory device
US20090010054A1 (en) * 2007-07-04 2009-01-08 Hee Bok Kang Semiconductor memory device with ferroelectric device
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
KR20100020804A (ko) * 2008-08-13 2010-02-23 한국과학기술원 비휘발성 반도체 메모리 소자 및 그 제조방법
CN101719500A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
US20120268980A1 (en) * 2010-04-23 2012-10-25 Nobuyoshi Awaya Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US20120026799A1 (en) * 2010-07-29 2012-02-02 Samsung Electronics Co., Ltd. Non-volatile memory device having reference cells, and related method of setting reference current
CN102544012A (zh) * 2010-12-17 2012-07-04 复旦大学 Mos结构的存储单元、阵列、存储器及其操作方法
CN103348472A (zh) * 2011-12-02 2013-10-09 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
CN104332500A (zh) * 2014-09-04 2015-02-04 北京大学 一种阻变栅隧穿场效应晶体管及制备方法
CN108206186A (zh) * 2016-01-19 2018-06-26 力旺电子股份有限公司 具有擦除元件的单层多晶硅非易失性存储单元结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WANGRAN WU等: "Carrier Mobility Enhancement by Applying Back-Gate Bias in Ge-on-Insulator MOSFETs", 《IEEE ELECTRON DEVICE LETTERS》 *

Also Published As

Publication number Publication date
CN109524042B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
Sheu et al. A 5ns fast write multi-level non-volatile 1 K bits RRAM memory with advance write scheme
US9397291B1 (en) RRAM with dual mode operation
JP5823707B2 (ja) 半導体装置
US9048658B2 (en) Resistive switching for non volatile memory device using an integrated breakdown element
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8036017B2 (en) Semiconductor memory device
US10090462B2 (en) Resistive memory devices
CN1790719B (zh) 包括一电阻器和一晶体管的非易失存储器件
JP5705247B2 (ja) スイッチ素子を有するメモリシステム
US20140367631A1 (en) Self-rectifying rram element
WO2008072477A1 (ja) 半導体記憶装置
US9627441B2 (en) Resistive switching memory
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
US10847579B1 (en) Method for fabricating an array of 4F2 resistive non-volatile memory in a NAND architecture
KR20180093103A (ko) 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
CN103119718B (zh) 存储器单元结构和方法
CN109741773A (zh) 一种基于积累模式阻变场效应晶体管的与非型存储阵列
CN101577310A (zh) 一种电阻转变型存储器及其制作方法
US20140183440A1 (en) Variable resistance memory device
JP2020047824A (ja) 抵抗変化型メモリ
US20170317141A1 (en) Nonvolatile schottky barrier memory transistor
CN109524042A (zh) 一种基于反型模式阻变场效应晶体管的与非型存储阵列
KR100624463B1 (ko) 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법
JP2014063549A (ja) 半導体記憶装置
CN102789812A (zh) 基于阻变栅介质的nor型存储单元、阵列以及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant