CN109741773A - 一种基于积累模式阻变场效应晶体管的与非型存储阵列 - Google Patents

Abstract

本发明公开了一种基于积累模式阻变场效应晶体管的与非型存储器阵列，该阵列包括若干矩阵式排布的存储单元，存储单元为积累模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；该阵列基于的晶体管可以调节栅氧的电阻状态，不同阻态下晶体管的阈值电压不同，通过阈值附近的漏端电流大小来判断晶体管电阻状态，因此可实现数据的擦除、写入和读取。本发明可有效简化工艺、降低制备成本、降低功耗，本发明与标准CMOS工艺兼容。

Description

一种基于积累模式阻变场效应晶体管的与非型存储阵列

技术领域

本发明属于半导体与集成电路技术邻域，具体涉及一种基于积累模式阻变场效应晶体管的电可编程、读取和擦除的与非型存储阵列。

背景技术

一方面，非易失性存储器(Non-volatile Memory,NVM)，例如阻变式存储器(Resistive Random Access Memory,RRAM)和磁性随机存储器(Magnetic Random AccessMemory,MRAM)，由于其具有操作速度快、功耗低、高可靠性以及良好的尺寸缩小能力等优势，被提出可应用于高密度存储和片上系统。但是，和传统的快闪存储器(Flash)相比，这些非易失性存储器自身不能实现逻辑控制，需要额外的晶体管辅助进行信息存储提取，这不仅会增加电路设计的复杂度而且会增加工艺成本。

另一方面，以金属氧化物半导体场效应晶体管(Metal Oxide SemiconductorField Effect Transistor,MOSFET)为基础的存储电路中，Flash等主流存储技术存在工作电压高、速度慢、耐久力差以及尺寸缩小困难等问题。

本发明涉及的基于积累模式阻变场效应晶体管的与非型存储阵列旨在解决上述困难。

发明内容

本发明的目的在于针对现有技术的不足，提供一种满足低工作电压、低功耗以及低工艺成本的与非型存储阵列，该存储阵列基于积累模式的阻变式场效应晶体管，能与标准CMOS工艺良好兼容。

本发明的上述目的是通过如下技术方案予以实现的：一种基于积累模式阻变场效应晶体管的与非型存储阵列，包括若干矩阵式排布的存储单元，所述存储单元为积累模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；所述积累模式阻变场效应晶体管的衬底采用绝缘层上p型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构或NiGe合金结构。

进一步地，所述积累模式阻变场效应晶体管衬底的p型锗膜厚度不超过10nm。

进一步地，所述积累模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨、铂或钯中的一种，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。

进一步地，所述积累模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的阈值电压不同，低阻态(LRS)对应大阈值电压绝对值，高阻态(HRS)对应小阈值电压绝对值，存储单元内存储信息由不同阻态区分。

进一步地，所述积累模式阻变场效应晶体管栅极加阈值电压，源端接地，漏端加读取电压，通过读取漏端电流读取存储单元内存储信息。

进一步地，该与非型存储阵列的擦除、写入及读取操作如下：

(a)所有字线加擦除电压源端位线和漏端位线均接0V，阵列中所有晶体管置为高阻态，全部存储信息擦除；

(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线接0V，选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端位线和漏端位线均加从而保证信息不被写入；

(c)读取时，选中存储单元所在行字线加读取电压其他行字线、未选中存储单元所在列源端位线和漏端位线均接0V，选中存储单元所在列源端位线接0V，所在列漏端位线加存储信息通过判断选中的漏端电流大小来读取。

本发明的有益技术效果是：第一，和传统的快闪存储器相比，本发明单元结构简单，可有效简化工艺并降低制备成本；第二，本发明工作电压低可有效降低功耗；第三，本发明可突破存储器芯片尺寸缩小的瓶颈；第四，本发明既与传统PN结源/漏的CMOS工艺兼容，又可与新型的肖特基结源/漏的CMOS工艺兼容，适用于快速发展的集成电路技术。

附图说明

图1为本发明中积累模式阻变式场效应晶体管高阻态和低阻态时的剖面图，(a)为高阻态，(b)为低阻态；

图2为积累模式的阻变式场效应晶体管的存储数据工作原理；

图3为本发明中积累模式阻变场效应晶体管构成的与非型存储阵列示意图；

图4为本发明中存储阵列的列方向剖面图和行方向剖面图，(a)为列方向，(b)为行方向；

图5为本发明中存储阵列的擦除方案；

图6为本发明中存储阵列的编程方案；

图7为本发明中存储阵列的读取方案。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者是为对本发明技术方案的限定或限制。

本发明提供的一种基于积累模式阻变场效应晶体管的与非型存储阵列，包括若干矩阵式排布的存储单元，所述存储单元为积累模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；

所述积累模式阻变场效应晶体管，其结构包含：控制栅、源区和漏区；衬底采用绝缘层上p型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构或NiGe合金结构。

进一步地，所述积累模式阻变场效应晶体管衬底的p型锗膜厚度不超过10nm。

进一步地，所述积累模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨、铂或钯中的一种，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。

进一步地，所述积累模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的阈值电压不同，低阻态(LRS)对应大阈值电压绝对值，高阻态(HRS)对应小阈值电压绝对值，存储单元内存储信息由不同阻态区分。

进一步地，所述积累模式阻变场效应晶体管栅极加阈值电压，阈值电压在0.4V～1V范围内，源端接地，漏端加读取电压，通过读取漏端电流读取存储单元内存储信息，若是大电流则存储信息为“1”，反之则为“0”。

进一步地，该与非型存储阵列的擦除、写入及读取操作如下：

(a)所有字线加擦除电压源端位线和漏端位线均接0V，阵列中所有晶体管置为高阻态，全部存储信息擦除；所述擦除电压为将栅极阻变记忆层置为高组态的复位电压；

(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线接0V，选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端位线和漏端位线均加从而保证信息不被写入；所述写入电压为将栅极阻变记忆层置为低组态的置位电压；

(c)读取时，选中存储单元所在行字线加读取电压其他行字线、未选中存储单元所在列源端位线和漏端位线均接0V，选中存储单元所在列源端位线接0V，所在列漏端位线加存储信息通过判断选中的漏端电流大小来读取；所述读取电压为正电压，该电压取晶体管的阈值电压。

图1为本发明一个实施例的积累模式阻变式场效应晶体管高阻态和低阻态时的剖面图。其结构包括：衬底层为202/102/101，具体为p-Ge/SiO₂/Si；栅极阻变记忆层结构为302/301，具体为HfO₂/GeO_x，其中303为导电通道；源/漏区402为NiGe合金；顶电极层50为镍/钯。

图2为本发明中积累模式阻变式场效应晶体管的存储数据工作原理。两种阻态下，相同栅极电压对应不同的漏端电流，低阻态(LRS)对应较大的漏端电流，存储信息记为“1”，高阻态(HRS)对应较小的漏端电流，存储信息记为“0”。

图3为本发明中由积累模式阻变场效应晶体管构成的与非型存储阵列示意图。行方向上，每行的存储单元通过栅极相接，共同接至字线(WL)，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线(BLS)，末行存储单元漏极引出到漏端位线(BLD)。

图4为本发明中存储阵列的列方向剖面图和行方向剖面图。列方向上，每个晶体管源漏相接。行方向上，每一行的有源区都是独立的锗岛，每个晶体管通过栅极相连至字线。

图5为本发明中存储阵列的擦除方案。擦除时，所有字线加擦除电压源端和漏端位线均接0V，阵列中所有晶体管置为高阻态，全部存储信息擦除。

图6为本发明中存储阵列的编程方案。信息写入时，需存储信息“1”的选中存储单元字线加写入电压其他行字线接0V，选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态，未选中存储单元所在列源端位线和漏端位线均加从而保证信息不被写入。

图7为本发明中存储阵列的读取方案。读取时，选中存储单元所在行字线加读取电压其他行字线、未选中存储单元所在列源端位线和漏端位线均接0V，选中存储单元所在列源端位线接0V，所在列漏端位线加存储信息通过判断选中的漏端电流大小来读取。

Claims (6)

1.一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，包括若干矩阵式排布的存储单元，所述存储单元为积累模式阻变场效应晶体管：行方向上，每行的存储单元通过栅极相接，共同接至字线，通过控制字线的电位大小对选择的存储单元进行信息的读写和擦除；列方向上，每列首行至末行存储单元依次漏、源相接，首行存储单元源极引出到源端位线，末行存储单元漏极引出到漏端位线；所述积累模式阻变场效应晶体管的衬底采用绝缘层上p型锗膜结构，栅极采用导电电极层、阻变记忆层堆栈结构，源区和漏区采用p型离子注入结构或NiGe合金结构。

2.根据权利要求1所述的一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述积累模式阻变场效应晶体管衬底的p型锗膜厚度不超过10nm。

3.根据权利要求1所述的一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述积累模式阻变场效应晶体管栅极采用的导电电极层材料选自氮化钛、氮化钽、钨、铂或钯中的一种，阻变记忆层材料选自氧化铪、氧化铝、氧化钽、氧化镍、氧化锌、氧化镧、氧化锗中的一种或多种。

4.根据权利要求1所述的一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述积累模式阻变场效应晶体管栅极加不同电位时，可使栅极阻变记忆层在高低两个阻态间转变；两种阻态下，场效应晶体管的阈值电压不同，低阻态(LRS)对应大阈值电压绝对值，高阻态(HRS)对应小阈值电压绝对值，存储单元内存储信息由不同阻态区分。

5.根据权利要求1所述的一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，所述积累模式阻变场效应晶体管栅极加阈值电压，源端接地，漏端加读取电压，通过读取漏端电流读取存储单元内存储信息。

6.根据权利要求1所述的一种基于积累模式阻变场效应晶体管的与非型存储阵列，其特征在于，该与非型存储阵列的擦除、写入及读取操作如下：

(a)所有字线加擦除电压源端位线和漏端位线均接0V，阵列中所有晶体管置为高阻态，全部存储信息擦除；

(b)信息写入时，选中存储单元所在行字线加写入电压其他行字线接0V，选中存储单元所在列源端位线和漏端位线均接0V，从而将选中存储单元置为低阻态；未选中存储单元所在列源端位线和漏端位线均加从而保证信息不被写入；

(c)读取时，选中存储单元所在行字线加读取电压其他行字线、未选中存储单元所在列源端位线和漏端位线均接0V，选中存储单元所在列源端位线接0V，所在列漏端位线加存储信息通过判断选中的漏端电流大小来读取。