CN106549039A - 一种低功耗高性能锗沟道量子阱场效应晶体管 - Google Patents

一种低功耗高性能锗沟道量子阱场效应晶体管 Download PDF

Info

Publication number
CN106549039A
CN106549039A CN201610954919.3A CN201610954919A CN106549039A CN 106549039 A CN106549039 A CN 106549039A CN 201610954919 A CN201610954919 A CN 201610954919A CN 106549039 A CN106549039 A CN 106549039A
Authority
CN
China
Prior art keywords
injection region
effect transistor
raceway groove
field effect
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610954919.3A
Other languages
English (en)
Inventor
赵毅
李骏康
谢爽
张睿
徐明生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201610954919.3A priority Critical patent/CN106549039A/zh
Publication of CN106549039A publication Critical patent/CN106549039A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种低功耗高性能的锗沟道量子阱场效应晶体管,包括半导体锗衬底;半导体锗衬底具有源端注入区和漏端注入区;源端注入区和漏端注入区之间的半导体锗衬底表面依次覆盖二维材料钝化层、栅极绝缘层和栅电极;源端注入区和漏端注入区均设有N+或P+有源注入区。本结构的量子阱晶体管在工作时能够获得比传统锗基金属氧化物半导体场效应晶体管更大的工作电流。栅叠层中的二维材料,由于其层数减少时能带结构会发生变化,特定层数对应的能带结构与锗的能带结构的相对位置偏差使锗沟道形成一个量子阱,这能有效地限制电子和空穴两种载流子的输运空间,减少载流子散射对迁移率的影响,提高器件工作电流,实现低功耗高性能的P型和N型晶体管。

Description

一种低功耗高性能锗沟道量子阱场效应晶体管
技术领域
本发明属于微电子器件工艺与制造领域,具体的说是一种通过在栅极绝缘层和沟道层之间加入二维材料钝化层来形成量子阱锗沟道,减少载流子散射,提高载流子迁移率,获得大输出电流的低功耗高性能量子阱场效应晶体管。
背景技术
随着信息时代的不断发展,集成电路日益小型化,常规硅基器件的制造尺寸接近物理极限。为了达到低功耗高性能的发展要求,新型沟道材料的CMOS器件可能是未来集成电路产业的一大发展趋势。锗作为一种新型的半导体材料,由于它具有远高于硅的电子和空穴迁移率,能够大幅提升电路性能。但是现阶段对锗基晶体管的研究还不够完善,制造工艺还存在诸多问题,例如栅叠层中栅极绝缘层与锗沟道界面处的钝化方法欠佳,导致锗基晶体管不能完全发挥其优势制备高性能低功耗的集成电路。目前的锗基晶体管工艺中较为常见的钝化方法有等氧离子后氧化或臭氧后氧化生成氧化锗钝化层,外延硅钝化层和外延铟铝磷钝化层等。
众所周知,当锗基场效应晶体管工作时,沟道中载流子输运时的散射与锗沟道界面处的钝化效果直接相关,减小载流子散射可以提高器件的工作电流。氧化锗由于其制备工艺简单易操作,并能大幅度降低沟道界面的缺陷密度,提高载流子迁移率,已被广泛使用。但是氧化锗与锗界面的稳定性很低,这严重影响了器件可靠性。常见的外延硅钝化层可以有效提高P型场效应晶体管的工作性能,但是对N型场效应晶体管效果不佳。铟铝磷钝化层克服了硅钝化层的缺点,适用于pMOSFET和nMOSFET,但是钝化层材料中的III-V族元素会扩散进入锗衬底中,影响晶体管性能。因此,寻找一种能够同时实现低功耗高性能的P型和N型场效应晶体管的钝化层材料仍是锗基器件工艺中的一大难题。
近年来,新型二维材料在各领域的应用已经成为研究中的热门话题。有报道称,许多新型的二维材料,例如二硫化钼、黑磷等,已经成功作为沟道材料应用于场效应晶体管的制备。另外有研究表明,这些新型的二维材料、在其层数发生变化时,其能带结构也会发生变化,从而改变得到的晶体管的器件特性,这为二维材料在锗基场效应晶体管中的应用提供了理论和实践基础。我们通过在栅极绝缘层和锗沟道之间加入特定层数的二维材料钝化层,当二维材料和锗接触时,会在半导体表面的导带和价带处形成一定势垒,它能够有效限制载流子的输运空间,使锗沟道形成一个量子阱结构,减少由于沟道界面质量差引起的载流子散射,提高载流子迁移率,改善器件性能。
发明内容
本发明的目的在于针对现有技术的不足,提供一种低功耗高性能锗沟道量子阱场效应晶体管,通过在锗基晶体管的栅极绝缘层和锗沟道之间加入特定层数的二维材料钝化层,利用锗与二维材料接触后,锗表面的导带和价带处形成的势垒高度,来限制电子和空穴两种载流子的输运空间,提高载流子迁移率,从而改善器件性能。
本发明的目的是通过以下技术方案来实现的:一种低功耗高性能锗沟道量子阱场效应晶体管,包括半导体锗衬底;所述半导体锗衬底具有源端注入区和漏端注入区;源端注入区和漏端注入区之间的半导体锗衬底表面依次覆盖二维材料钝化层、栅极绝缘层和栅电极;所述源端注入区和漏端注入区均设有N+或P+有源注入区。
进一步地,所述的半导体锗衬底为平面结构,源端注入区和漏端注入区位于半导体锗衬底上表面两侧;
进一步地,所述的半导体锗衬底为立体结构,源端注入区和漏端注入区位于半导体锗衬底两端;二维材料钝化层全包裹或部分包裹半导体锗衬底;
进一步地,所述的半导体锗衬底掺杂类型不限,掺杂浓度不限;
进一步地,所述的源端注入区和漏端注入区的掺杂类型与半导体锗衬底掺杂类型相反,掺杂浓度不限。
进一步地,所述的二维材料钝化层厚度为单层至三层,材料不限于二硫化钼、黑磷等。
进一步地,所述的栅极绝缘层厚度不限,材料不限于氧化铝、氧化铪等。
进一步地,所述的栅电极厚度不限,材料不限于镍、铝、氮化钛等。
本发明的有益技术效果是:本发明的低功耗高性能锗沟道量子阱场效应晶体管,在器件工作时,能够获得比传统锗基金属氧化物半导体场效应晶体管更大的工作电流。本发明的创新在于栅叠层中的二维材料,由于其层数减少时,能带结构会发生变化,特定层数对应的能带结构与锗的能带结构的相对位置偏差,使锗沟道形成一个量子阱,有效地限制电子和空穴两种载流子的输运空间,减少载流子散射对迁移率的影响,提高器件工作电流,从而实现低功耗高性能的P型和N型晶体管。
附图说明
图1为本发明的晶体管结构示意图;
图2为本发明的制造工艺流程示意图;
图3为本发明的二维材料和锗接触后的能带结构示意图;
图4为本发明的晶体管性能提升示意图;
图中,半导体锗衬底101、源端注入区102、漏端注入区103、二维材料钝化层104、栅极绝缘层105、栅电极106。
具体实施方式
为了更为具体的描述本发明,下面结合附图及具体实施方式对本发明的技术方案及其相关原理和制作过程进行详细说明。
如图1所示,本发明提供的一种低功耗高性能锗沟道的量子阱场效应晶体管,包括半导体锗衬底101;所述半导体锗衬底101具有源端注入区102和漏端注入区103;源端注入区102和漏端注入区103之间的半导体锗衬底101表面依次覆盖二维材料钝化层104、栅极绝缘层105和栅电极106;所述源端注入区102和漏端注入区103均设有N+或P+有源注入区。
进一步地,如图1中的(a)、(b)所示,半导体锗衬底101为平面结构,有源端注入区102和漏端注入区103位于半导体锗衬底101上表面两侧。
进一步地,如图1中的(c)-(f)所示,半导体锗衬底101为立体结构,有源端注入区102和漏端注入区103位于半导体锗衬底101两端;二维材料钝化层104全包裹或部分包裹半导体锗衬底101。
进一步地,半导体锗衬底101掺杂类型不限,掺杂浓度不限。
进一步地,源端注入区102和漏端注入区103的掺杂类型与半导体锗衬底101掺杂类型相反,掺杂浓度不限。
进一步地,二维材料钝化层104厚度为单层至三层,材料不限于二硫化钼、黑磷等。
进一步地,栅极绝缘层105厚度不限,材料不限于氧化铝、氧化铪等。
进一步地,栅电极106厚度不限,材料不限于镍、铝、氮化钛等。
如图2所示,本量子阱场效应晶体管的制作工艺过程为:在半导体锗衬底101表面,依次生长二维材料钝化层104、栅极绝缘层105和栅电极106,并通过光刻得到栅叠层,见图2中的(a);用离子注入的方式在源端注入区102和漏端注入区103生成N+或P+有源注入区,见图2中的(b)。
如图3所示,二维材料和锗接触后的能带结构示意图为:P型晶体管在工作时,由于锗表面的价带端存在很高的势垒,锗沟道反型的空穴需要很高的能量才能越过二维材料钝化层104,进入栅极绝缘层105,从而限制了空穴只能在锗沟道中输运,使锗沟道形成一个量子阱,提升了空穴载流子的迁移率,见图3中的(a);N型晶体管工作时的原理类似,锗表面的导带端会存在很高的势垒,限制电子进入二维材料钝化层104,形成锗沟道量子阱,从而改善器件性能,见图3中的(b)。
如图4所示,加入了二维材料钝化层的晶体管,其N型和P型的器件工作电流相比传统晶体管都提升了一倍。

Claims (8)

1.一种低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:包括半导体锗衬底(101);所述半导体锗衬底(101)具有源端注入区(102)和漏端注入区(103);源端注入区(102)和漏端注入区(103)之间的半导体锗衬底(101)表面依次覆盖二维材料钝化层(104)、栅极绝缘层(105)和栅电极(106);所述源端注入区(102)和漏端注入区(103)均设有N+或P+有源注入区。
2.根据权利要求1所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述半导体锗衬底(101)为平面结构,源端注入区(102)和漏端注入区(103)位于半导体锗衬底(101)上表面两侧。
3.根据权利要求1所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述半导体锗衬底(101)为立体结构,源端注入区(102)和漏端注入区(103)位于半导体锗衬底(101)两端;二维材料钝化层(104)全包裹或部分包裹半导体锗衬底(101)。
4.根据权利要求1-3任一项所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述的半导体锗衬底(101)掺杂类型不限,掺杂浓度不限。
5.根据权利要求1-3任一项所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述的源端注入区(102)和漏端注入区(103)的掺杂类型与半导体锗衬底(101)掺杂类型相反,掺杂浓度不限。
6.根据权利要求1-3任一项所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述的二维材料钝化层(104)厚度为单层至三层,材料不限于二硫化钼、黑磷等。
7.根据权利要求1-3任一项所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述的栅极绝缘层(105)厚度不限,材料不限于氧化铝、氧化铪等。
8.根据权利要求1-3任一项所述的低功耗高性能锗沟道量子阱场效应晶体管,其特征在于:所述的栅电极(106)厚度不限,材料不限于镍、铝、氮化钛等。
CN201610954919.3A 2016-11-03 2016-11-03 一种低功耗高性能锗沟道量子阱场效应晶体管 Pending CN106549039A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610954919.3A CN106549039A (zh) 2016-11-03 2016-11-03 一种低功耗高性能锗沟道量子阱场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610954919.3A CN106549039A (zh) 2016-11-03 2016-11-03 一种低功耗高性能锗沟道量子阱场效应晶体管

Publications (1)

Publication Number Publication Date
CN106549039A true CN106549039A (zh) 2017-03-29

Family

ID=58393052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610954919.3A Pending CN106549039A (zh) 2016-11-03 2016-11-03 一种低功耗高性能锗沟道量子阱场效应晶体管

Country Status (1)

Country Link
CN (1) CN106549039A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741773A (zh) * 2018-09-21 2019-05-10 浙江大学 一种基于积累模式阻变场效应晶体管的与非型存储阵列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894782A (zh) * 2003-08-29 2007-01-10 国际商业机器公司 超薄SOI/SGOI衬底上的超高速Si/SiGe调制掺杂场效应晶体管
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN103904110A (zh) * 2014-01-20 2014-07-02 西安电子科技大学 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
US20150170914A1 (en) * 2013-12-18 2015-06-18 Asm Ip Holding B.V. Sulfur-containing thin films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894782A (zh) * 2003-08-29 2007-01-10 国际商业机器公司 超薄SOI/SGOI衬底上的超高速Si/SiGe调制掺杂场效应晶体管
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
US20150170914A1 (en) * 2013-12-18 2015-06-18 Asm Ip Holding B.V. Sulfur-containing thin films
CN103904110A (zh) * 2014-01-20 2014-07-02 西安电子科技大学 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BIN LIU ET AL: ""High Performance Ge CMOS with Novel InAlP-Passivated Channels for Future Sub-10 nm Technology Node Applications"", 《2013 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741773A (zh) * 2018-09-21 2019-05-10 浙江大学 一种基于积累模式阻变场效应晶体管的与非型存储阵列

Similar Documents

Publication Publication Date Title
Chen et al. Symmetric U-shaped gate tunnel field-effect transistor
US7435987B1 (en) Forming a type I heterostructure in a group IV semiconductor
Xuan et al. High-performance inversion-type enhancement-mode InGaAs MOSFET with maximum drain current exceeding 1 A/mm
CN103296079B (zh) 常关闭型化合物半导体隧道晶体管
US9564514B2 (en) Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels
KR20140070663A (ko) 리세스 전극 구조를 갖는 반도체 장치
CN103066121A (zh) 晶体管及其制造方法
US9048267B2 (en) Semiconductor device
CN104465657A (zh) 互补tfet及其制造方法
US8742400B2 (en) Graphene switching device including tunable barrier
CN113257921B (zh) 半导体结构
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
US9048310B2 (en) Graphene switching device having tunable barrier
CN107086243A (zh) 具有宽带隙材料与硅材料复合的u‑mosfet
KR101424755B1 (ko) 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
US20100052013A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN105047719B (zh) 基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管
CN103208521B (zh) Hvmos器件及其形成方法
CN106298947A (zh) 一种双栅InGaAs PMOS场效应晶体管
CN106549039A (zh) 一种低功耗高性能锗沟道量子阱场效应晶体管
WO2016119682A1 (zh) 隧穿场效应晶体管及其制备方法
CN103383965A (zh) 混合鳍式场效应晶体管
CN110729355B (zh) 一种改善亚阈值摆幅的纵向隧穿场效应晶体管
US11972985B2 (en) Complementary switch element
CN104282754B (zh) 高集成度l形栅控肖特基势垒隧穿晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication