CN110620043A - 一种不稳定的二维材料的半导体薄膜场效应管的制备方法 - Google Patents

一种不稳定的二维材料的半导体薄膜场效应管的制备方法 Download PDF

Info

Publication number
CN110620043A
CN110620043A CN201910903472.0A CN201910903472A CN110620043A CN 110620043 A CN110620043 A CN 110620043A CN 201910903472 A CN201910903472 A CN 201910903472A CN 110620043 A CN110620043 A CN 110620043A
Authority
CN
China
Prior art keywords
thin film
unstable
etching
dimensional material
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910903472.0A
Other languages
English (en)
Other versions
CN110620043B (zh
Inventor
王一鸣
宋爱民
梁广大
辛倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201910903472.0A priority Critical patent/CN110620043B/zh
Publication of CN110620043A publication Critical patent/CN110620043A/zh
Application granted granted Critical
Publication of CN110620043B publication Critical patent/CN110620043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种不稳定的二维材料的半导体薄膜场效应管的制备方法,半导体薄膜场效应管由下至上依次包括硅片衬底、不稳定的二维材料、氧化铪薄膜、氧化铝薄膜、源极及漏极。本发明在不稳定的二维材料沉积氧化铪薄膜,在氧化铪薄膜上沉积氧化铝薄膜,氧化铝薄膜在后期的微纳加工工艺中将起到包覆半导体材料,隔绝空气与工艺溶剂的作用。并且在器件制备完毕后,器件沟道上的氧化铝薄膜作为缓冲层将进一步保护材料的性质,从而使得器件性能可以长时间稳定。氧化铝薄膜质量高,禁带宽度大,光透过谱范围较大,适合光电器件的制作。

Description

一种不稳定的二维材料的半导体薄膜场效应管的制备方法
技术领域
本发明涉及一种不稳定的二维材料的半导体薄膜场效应管的制备方法,属于半导体工艺的技术领域。
背景技术
从石墨烯的发现开始,对二维层状材料的研究掀起了一股热潮。到目前为止,大量高质量的二维层状半导体材料被开发研究,主要包括三类:过渡金属硫化物,黑磷,和Ⅲ-Ⅵ族硒化物。
在诸多的二维材料中,理论迁移率较高的黑磷和硒化铟等,有着在空气和溶剂环境中性质不稳定的缺点。由于第五主族的磷原子上存在孤对电子,黑磷在遇到水或氧气时会迅速降解,形成磷酸物质。使得二维黑磷纳米片的高迁移率受到极大的抑制,而且器件的电学性质不易保持。黑磷(black phosphorus)的结构如图1所示。
硒化铟InSe是铟原子(In)和硒原子(Se)的二元化合物,厚度为四个原子,原子排列顺序为Se-In-In-Se。2013年,科学家们首次从InSe层状晶体中剥离原子薄膜,2016年,研究出这种材料厚度从1个纳米到几个纳米的光学和电学性能。InSe具有较小的有效电子质量(m*=0.143m0),在室温下的电子迁移率可达1000cm2/vs,其电子迁移率大大高于硅,以及层状二硫化物。此外,随着材料的厚度从体层减少到双层,其带隙增加量超过了0.5eV。InSe的结构如图2所示。
二维材料半导体器件的制作,大多数方法是采取机械剥离法(参见文献【1】D.A.Bandurin,A.V.Tyurnina,G.L.Yu,A.Mishchenko,V.Zolyomi,S.V.Morozov,R.K.Kumar,R.V.Gorbachev,Z.R.Kudrynskyi,S.Pezzini,Z.D.Kovalyuk,U.Zeitler,K.S.Novoselov,A.Patane,L.Eaves,I.V.Grigorieva,V.I.Fal'ko,A.K.Geim,and Y.Cao,"High electron mobility,quantum Hall effect and anomalous optical response inatomically thin InSe,"Nat Nanotechnol,vol.12,pp.223-227,Mar 2017,doi:10.1038/nnano.2016.242.及文献【2】G.W.Mudd,S.A.Svatek,T.Ren,A.Patane,O.Makarovsky,L.Eaves,P.H.Beton,Z.D.Kovalyuk,G.V.Lashkarev,Z.R.Kudrynskyi,andA.I.Dmitriev,"Tuning the bandgap of exfoliated InSe nanosheets by quantumconfinement,"Adv Mater,vol.25,pp.5714-8,Oct 252013,doi:10.1002/adma.201302616.)或者液相剥离法。从块体材料或者物理气相沉积得到,把二维材料纳米薄片转移到衬底上,再制作电子器件。InSe的研究都是基于机械剥离法制备的样品,这种方法得到的材料缺陷少,表面平整,迁移率高。大多数高迁移率的二维材料器件都是通过机械剥离法所得到。但是,机械剥离法的缺点是:剥离得到的纳米片厚度以及其在基片上的分布位置随机性很大,无法控制位置,制作器件的产量较小。
InSe在大气环境中的稳定性相对黑磷要好的多,但是仍然会受到氧气和水的影响,导致迁移率不可逆反的降低,极大的限制了该材料的应用。在器件的制作过程中,InSe材料的表面不可避免的要暴露在大气中,如果这个过程比较长,器件的场效应迁移率一定会大幅下降。为避免这种情况,曼彻斯特大学的研究人员们在手套箱中在氩气环境下制作InSe器件(参见文献【1】)同时使用BN(参见文献【1】)或者PMMA(参见文献【3】W.Feng,W.Zheng,W.Cao,and P.Hu,"Back gated multilayer InSe transistors with enhancedcarrier mobilities via the suppression of carrier scattering from adielectric interface,"Adv Mater,vol.26,pp.6587-93,Oct 2014,doi:10.1002/adma.201402427.)覆盖InSe表层来隔绝空气接触,而这些器件工艺是较为复杂且需要特殊设备的。
在二维材料半导体器件微纳加工中需要将材料图形化,常见的方法有硬掩膜版和紫外曝光(电子束曝光)。
硬掩膜版一般使用激光刻蚀制作的不锈钢薄片,可以用作制作最小尺寸达60微米沟道长度的场效应管。硬掩膜版结构如图3所示。许多课题组采取这种方法来制备高迁移率二维材料场效应管(参见文献【4】M.J.Li,C.Y.Lin,S.H.Yang,Y.M.Chang,J.K.Chang,F.S.Yang,C.R.Zhong,W.B.Jian,C.H.Lien,C.H.Ho,H.J.Liu,R.Huang,W.W.Li,Y.F.Lin,and J.H.Chu,"High Mobilities in Layered InSe Transistors with Indium-Encapsulation-Induced Surface Charge Doping,"Advanced Materials,vol.30,Nov 22018,doi:ARTN 1803690 10.1002/adma.201803690.及文献【5】P.H.Ho,Y.R.Chang,Y.C.Chu,M.K.Li,C.A.Tsai,W.H.Wang,C.H.Ho,C.W.Chen,and P.W.Chiu,"High-MobilityInSe Transistors:The Role of Surface Oxides,"ACS Nano,vol.11,pp.7362-7370,Jul25 2017,doi:10.1021/acsnano.7b03531.)。这种方法可快速制备,在空气中暴露时间短,过程中不接触其他化学试剂。但是,这种方法对应于机械剥离法存在许多缺点:机械剥离法转移的二维材料薄膜有随机性,厚度、大小、位置都不可精确控制。硬掩膜版的图形固定,通常只能在衬底上选择一个面积较大的薄膜进行制作。大规模制作和器件可重复性都较低。同时,机械剥离法得到的二维材料厚度取决于剥离的次数,次数越多厚度越薄,但是同时得到的面积也会越小,这使得使用硬掩膜版的方法越来越困难。
光刻法根据不同的需要可采用无掩模版激光直写紫外曝光或者电子束曝光。采用这种方法可以精确定位、同时曝光,在一片衬底上可以同时制作几个到几十个器件,甚至更多(根据剥离转移的二维材料布局而定)。器件的沟道长度可达3微米(紫外曝光)甚至小于100纳米(电子束曝光)。而且可以使用套刻技术来制作多层结构的器件。这都是硬掩膜版无法做到的。但是,光刻法在制作过程中需要旋涂光刻胶(电子束胶),显影液,剥离液(刻蚀液)等等化学试剂。对于化学性质不够稳定的材料,尤其是薄到几十层甚至多层或单层的二维材料。材料和界面难免受到影响,造成不可逆转的器件性能下降。主要体现在场效应迁移率下降,电滞现象严重,甚至出现双极性的改变。这反应了材料的能级和界面的缺陷态都会受到严重影响。
对于空气不稳定的二维材料器件,会随着放置时间增长,有明显的性能下降。部分课题组采用了多种方式去覆盖InSe材料:(1)旋涂PMMA薄膜(参见文献【3】);(2)使用机械剥离的二维层状BN(参见文献【1】);(3)氧化InSe表面(参见文献【5】);(4)在InSe表面蒸发不连续的In岛状薄膜(参见文献【4】)。但是这些方法都有着不同的缺点:(1)PMMA无法兼容光刻工艺,遇到有机溶剂会溶解。由于需要正片样品旋涂,测试时电极与探针的接触也会受到影响。(2)使用BN薄片去覆盖,工艺难度大,对准难度高,成功率低,通常要在手套箱内完成,效率比较低。(3)氧化InSe的表面,使InSe的表面变成InOx,氧化过程可控性低,且无法应用到薄层InSe材料。表面的InOx对InSe的材料特性研究也会产生干扰,不适合光电器件的制作。文献报道的器件也是用硬掩膜版制作。(4)蒸发In的方法,可控性低,并且器件的有效沟道长度会有难以测定的减少,会对器件和材料本征参数的提取造成误差。也不适合光电器件的制作。
发明内容
针对现有技术的不足,本发明提供了一种不稳定的二维材料的半导体薄膜场效应管的制备方法;
本发明的技术方案为:
一种不稳定的二维材料的半导体薄膜场效应管的制备方法,所述半导体薄膜场效应管由下至上依次包括硅片衬底、不稳定的二维材料、氧化铪薄膜、氧化铝薄膜、源极及漏极,包括步骤如下:
(1)制作带有对准标记的硅片衬底,作为转移基底;
(2)将20-80nm的二维材料转移到硅片衬底上;即:由布里奇曼法制备的高质量母片材料使用胶带多次对撕,使随机分布的InSe纳米片达到20-80nm的厚度,再将胶带上的二维材料转移到硅片衬底上;
(3)在步骤(2)得到的器件的表面沉积氧化铪薄膜;氧化铪薄膜是在后期干法刻蚀中作为减速层,以起到容易控制刻蚀的目的。由于干法离子刻蚀既包括化学刻蚀过程,也包括物理刻蚀过程。因此设置氧化铪薄膜可以将针对氧化铝薄膜刻蚀的配方,在刻蚀完氧化铝后在氧化铪薄膜处减速,减少过刻对不稳定的二维材料的影响,使工艺兼容性对二维材料的厚度范围要求更低,可以适用更少的二维材料层数;同时可以得到良好的氧化铪-半导体界面。
(4)将步骤(3)得到的器件放置到原子层沉积设备(ALD)中,在步骤(3)得到的器件的表面沉积氧化铝薄膜;
氧化铝薄膜是封装层,由于ALD中的沉积过程是加温,真空环境,会使得剥离后短时间吸附的气体再次挥发。ALD的载气是高纯氮气,其化学惰性强,不会对InSe产生影响。对于挥发剩余的水分子会在ALD的反应沉积方式中被反应掉,ALD的生长过程是吹扫一次水蒸气被样品表面吸附,再吹扫一次铪源或者铝源与水分子反应生成氧化铪或氧化铝,此部分是针对性设计。
氧化铝薄膜在后期的微纳加工工艺中将起到包覆半导体材料,隔绝空气与工艺溶剂的作用。并且在器件制备完毕后,器件沟道上的氧化铝薄膜作为缓冲层将进一步保护材料的性质,从而使得器件性能可以长时间稳定。同时由于ALD制作的氧化铝薄膜质量高,禁带宽度大,光透过谱范围较大,适合光电器件的制作。
(5)在显微镜下寻找适合的InSe纳米片,记下定位数据,这个过程可能达几十分钟。根据定位数据设计版图。旋涂光刻胶,烘胶,使用紫外曝光或电子束曝光,制作源极电极图形和漏极电极图形;
(6)将步骤(5)制作的器件放置到电感耦合反应离子刻蚀机(ICP)中进行刻蚀,将氧化铝薄膜及氧化铪薄膜刻蚀掉,露出不稳定的二维材料;
(7)将刻蚀完的样品放置到电子束蒸发设备中,沉积Ti/Au金属膜;
(8)将器件放置在丙酮中做剥离(lift-off)处理;
(9)空气中热板在150-200℃条件下对步骤(8)制备的器件退火1h,即得。退火用于增强电极欧姆接触。
根据本发明优选的,所述步骤(3)中,氧化铪薄膜的厚度为3-7nm。
进一步优选的,氧化铝薄膜的厚度为5nm。5nm的氧化铪可以使针对氧化铝刻蚀的配方在刻蚀到氧化铪薄膜时减速,减少过度刻蚀的几率,工艺窗口扩大,兼容更薄的半导体层。同时提供良好的氧化铪-半导体薄膜界面。
根据本发明优选的,所述步骤(4)中,氧化铝薄膜的厚度为20-40nm。
进一步优选的,氧化铝薄膜的厚度为30nm。30nm的氧化铝可以起到较好的隔绝作用,使工艺溶剂及空气对半导体材料影响较小,同时在后部刻蚀时不会因为刻蚀选择比较小,光刻胶被刻蚀过多,而造成电极剥离困难。
根据本发明优选的,所述步骤(4)中,沉积温度为130-180℃。
进一步优选的,沉积温度为150℃。在150℃条件下氧化铝薄膜成膜质量较高。
根据本发明优选的,所述步骤(4)中,将步骤(2)得到的器件放置到原子层沉积设备(ALD)中,在步骤(3)得到的器件的表面沉积氧化铝薄膜;原子层沉积设备的载气是纯度大于99.999%的高纯氮气。高纯氮气作为载气将铝源和水两种反应驱体载带入腔室,高纯氮气本身不参与反应。
根据本发明优选的,所述步骤(3)中,氧化铪薄膜的厚度为1-10nm。
进一步优选的,氧化铪薄膜的厚度为5nm。5nm的取值可以保证沉积氧化铪薄膜成膜完质量高且有效缓冲刻蚀速率。
根据本发明优选的,步骤(6)执行之前,进行如下操作:将器件放置在氧等离子体清洗机处理30s。氧等离子体清洗机是小功率(输出功率约18W)去胶设备,可以使显影过后残留的少量光刻胶进一步氧化灰化,将ICP刻蚀面处理干净,保证ICP刻蚀面平整均匀。
根据本发明优选的,所述步骤(6)中,将步骤(5)制作的器件放置到电感耦合反应离子刻蚀机(ICP)中进行刻蚀,刻蚀气体为BCl3,刻蚀气体的流量为15sccm,电感耦合反应离子刻蚀机的功率为100W,射频功率为50W,刻蚀时间3min,刻蚀厚度30nm。
上述刻蚀气体的流量、电感耦合反应离子刻蚀机的功率、射频功率、刻蚀时间及刻蚀厚度的选取,使得物理刻蚀过程和化学刻蚀过程比例合理,刻蚀速度合适。而且能够在刻蚀时保持光刻胶形状,使之适合做接下来的金属蒸发剥离工艺。
根据本发明优选的,所述步骤(1)中,采用光刻刻蚀法制作带有对准标记的硅片衬底。
根据本发明优选的,所述步骤(2)中,采用机械剥离法,使用胶带剥离数次,制备20-80nm厚的二维InSe材料。
根据本发明优选的,所述步骤(8)中,将器件浸没至40℃丙酮1h,直至光刻胶溶解及Ti/Au金属膜完全剥落,形成源极及漏极。
本发明的有益效果为:
1、本发明用较为简便的方法获得空气及溶剂中不稳定的二维材料,可以用微纳加工技术获得小尺寸的电子器件。本发明制备的半导体薄膜场效应管,场效应迁移率可达到硬掩膜版法工艺的水平,且产量更高。例如,对于InSe,最高场效应迁移率超过550cm2/Vs。器件沟道同时得到封装缓冲层的保护,在长达60天的空气环境中性能不下降。氧化铝封装缓冲层稳定且透明,可运用于进一步的光电微纳器件的制作。电滞后现象小(<1V)。
2、相对于PMMA封装的工艺,本发明兼容光刻工艺,制作的器件性能达到甚至超过硬掩膜版方法。运用光刻工艺,器件最小线宽可达3μm(光刻机极限)。
3、本发明沟道表面覆盖的氧化铝(氧化铪)具有较高的带隙,透光率高,高透明的氧化铝薄膜使得光源照射沟道时能量衰减非常小,适合光电器件的进一步研发。
4、现有的硬掩膜版法一片基片上只能制作一个器件,无法套刻。本发明产量大,一个衬底基片转移一次可以制作多个器件。同一片基片上可同时制作30-50个器件,可以做套刻。
5、相对于BN薄膜封装的工艺,本发明制作工艺难度低,材料在环境中暴露时间短,不需要手套箱等复杂设备的支持,可兼容常规微纳加工方法。
6、氧化铪薄膜是在后期干法刻蚀中作为减速层,以起到容易控制刻蚀的目的。在刻蚀完氧化铝后在氧化铪薄膜处减速,减少过刻对不稳定的二维材料的影响,使工艺兼容性对二维材料的厚度范围要求更低,可以适用更少的二维材料层数;同时可以得到良好的氧化铪-半导体界面。
7、可兼容微纳加工工艺,制作器件类型可扩展性强,且产量更高。
附图说明
图1为黑磷(black phosphorus)的结构示意图;
图2为InSe的结构示意图;
图3为硬掩膜版示意图;
图4为本发明不稳定的二维材料的半导体薄膜场效应管的制备方法流程示意图;
图5(a)为本发明制备的不稳定的二维材料的半导体薄膜场效应管的输出曲线示意图;
图5(b)为本发明制备的不稳定的二维材料的半导体薄膜场效应管的线性区转移曲线示意图图6(a)为本发明制备的不稳定的二维材料的半导体薄膜场效应管在60天之后的输出曲线示意图;
图6(b)为本发明制备的不稳定的二维材料的半导体薄膜场效应管在60天之后的线性区转移曲线示意图;
图7为本发明刚制备的不稳定的二维材料的半导体薄膜场效应管与其在60天之后的器件迁移率的变化示意图。
具体实施方式
下面结合说明书附图和实施例对本发明作进一步限定,但不限于此。
实施例1
一种不稳定的二维材料的半导体薄膜场效应管的制备方法,半导体薄膜场效应管由下至上依次包括硅片衬底、不稳定的二维材料、氧化铪薄膜、氧化铝薄膜、源极及漏极,如图4所示,包括步骤如下:
(1)采用光刻刻蚀法制作带有对准标记的硅片衬底,作为转移基底;
(2)采用机械剥离法,使用胶带剥离数次,制备20-80nm厚的二维InSe材料。将20-80nm的二维材料转移到硅片衬底上;即:由布里奇曼法制备的高质量母片材料使用胶带多次对撕,使随机分布的InSe纳米片达到20-80nm的厚度,再将胶带上的二维材料转移到硅片衬底上;
(3)在步骤(2)得到的器件的表面沉积氧化铪薄膜;氧化铪薄膜是在后期干法刻蚀中作为减速层,以起到容易控制刻蚀的目的。由于干法离子刻蚀既包括化学刻蚀过程,也包括物理刻蚀过程。因此设置氧化铪薄膜可以将针对氧化铝薄膜刻蚀的配方,在刻蚀完氧化铝后在氧化铪薄膜处减速,减少过刻对不稳定的二维材料的影响。
(4)将步骤(3)得到的器件放置到原子层沉积设备(ALD)中,在步骤(3)得到的器件的表面沉积氧化铝薄膜;
氧化铝薄膜是封装层,由于ALD中的沉积过程是加温,真空环境,会使得剥离后短时间吸附的气体再次挥发。ALD的载气是高纯氮气,其化学惰性强,不会对InSe产生影响。对于挥发剩余的水分子会在ALD的反应沉积方式中被反应掉,ALD的生长过程是吹扫一次水蒸气被样品表面吸附,再吹扫一次铪源或者铝源与水分子反应生成氧化铪或氧化铝,此部分是针对性设计。
氧化铝薄膜在后期的微纳加工工艺中将起到包覆半导体材料,隔绝空气与工艺溶剂的作用。并且在器件制备完毕后,器件沟道上的氧化铝薄膜作为缓冲层将进一步保护材料的性质,从而使得器件性能可以长时间稳定。同时由于ALD制作的氧化铝薄膜质量高,禁带宽度大,光透过谱范围较大,适合光电器件的制作。
(5)在显微镜下寻找适合的InSe纳米片,记下定位数据,这个过程可能达几十分钟。根据定位数据设计版图。旋涂光刻胶,烘胶,使用紫外曝光或电子束曝光,制作源极电极图形和漏极电极图形;
(6)将步骤(5)制作的器件放置到电感耦合反应离子刻蚀机(ICP)中进行刻蚀,将氧化铪薄膜及氧化铝薄膜刻蚀掉,露出不稳定的二维材料;
(7)将刻蚀完的样品放置到电子束蒸发设备中,沉积Ti/Au金属膜;
(8)将器件放置在丙酮中做剥离(lift-off)处理;
(9)空气中热板在150-200℃条件下对步骤(8)制备的器件退火1h,即得。退火用于增强电极欧姆接触。
实施例2
根据实施例1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其区别在于:
步骤(4)中,氧化铝薄膜的厚度为20-40nm。沉积温度为130-180℃。
步骤(3)中,氧化铪薄膜的厚度为3-7nm。
实施例3
根据实施例1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其区别在于:
步骤(4)中,氧化铝薄膜的厚度为30nm。30nm的氧化铝可以起到较好的隔绝作用,使工艺溶剂及空气对半导体材料影响较小,同时在后部刻蚀时不会因为刻蚀选择比较小,光刻胶被刻蚀过多,而造成电极剥离困难。沉积温度为150℃。在150℃条件下氧化铝薄膜成膜质量较高。
步骤(4)中,将步骤(2)得到的器件放置到原子层沉积设备(ALD)中,在步骤(3)得到的器件的表面沉积氧化铝薄膜;原子层沉积设备的载气是纯度大于99.999%的高纯氮气。高纯氮气作为载气将铝源和水两种反应驱体载带入腔室,高纯氮气本身不参与反应。
步骤(3)中,氧化铪薄膜的厚度为5nm。5nm的取值可以保证沉积氧化铪薄膜成膜完质量高且有效缓冲刻蚀速率。
步骤(6)执行之前,进行如下操作:将器件放置在氧等离子体清洗机处理30s。氧等离子体清洗机是小功率(输出功率约18W)去胶设备,可以使显影过后残留的少量光刻胶进一步氧化灰化,将ICP刻蚀面处理干净,保证ICP刻蚀面平整均匀。
步骤(6)中,将步骤(5)制作的器件放置到电感耦合反应离子刻蚀机(ICP)中进行刻蚀,刻蚀气体为BCl3,刻蚀气体的流量为15sccm,电感耦合反应离子刻蚀机的功率为100W,射频功率为50W,刻蚀时间3min,刻蚀厚度30nm。上述刻蚀气体的流量、电感耦合反应离子刻蚀机的功率、射频功率、刻蚀时间及刻蚀厚度的选取,使得物理刻蚀过程和化学刻蚀过程比例合理,刻蚀速度合适。而且能够在刻蚀时保持光刻胶形状,使之适合做接下来的金属蒸发剥离工艺。
步骤(8)中,将器件浸没至40℃丙酮1h,直至光刻胶溶解及Ti/Au金属膜完全剥落,形成源极及漏极。
图5(a)为本实施例制备的不稳定的二维材料的半导体薄膜场效应管的输出曲线示意图;VD为漏电压,纵轴ID为漏电流。图中,最上面一条线为VG=100V,第二条线为80V,之后间隔20V,直至最后一条线为-100V。VG=-100V~100V,step=20V。通过对器件在VG=-100V~100V时的输出曲线可得,漏电流ID随着栅压有调制作用,最大电流约7mA。
图5(b)为本实施例制备的不稳定的二维材料的半导体薄膜场效应管的线性区转移曲线示意图;VG为栅电压,ID为漏电流。通过对器件在VD=0.1V时的线性区测试可得,线性迁移率可达560cm2/Vs,阈值电压为-10V,电滞后<1V。
图6(a)为本实施例制备的不稳定的二维材料的半导体薄膜场效应管在60天之后的输出曲线示意图;VD为漏电压,ID为漏电流。图中最上面一条线为VG=100V,第二条线为80V,之后间隔20V,直至最后一条线为-100V。VG=-100V~100V,step=20V。通过对器件在VG=-100V~100V时的输出曲线可得,漏电流ID随着栅压有调制作用,最大电流约7mA。器件60天在空气氛围中没有性能退化现象。
图6(b)为本实施例制备的不稳定的二维材料的半导体薄膜场效应管在60天之后的线性区转移曲线示意图;VG为栅电压,ID为漏电流。器件在空气氛围中放置60天后,在VD=0.1V时的线性区转移曲线测试,线性迁移率为680cm2/Vs,阈值电压为4V,电滞后从为2.3V。由于采用本发明的结构与工艺,不稳定二维材料的器件性能退化现象得到了有效的抑制。
图7为本实施例刚制备的不稳定的二维材料的半导体薄膜场效应管与其在60天之后的器件迁移率的变化示意图。VG为栅电压,ID为漏电流。通过对器件在VD=0.1V时的线性区测试,对比器件初完成与空气氛围中放置60天的转移曲线对比,线性迁移率从560cm2/Vs变为680cm2/Vs,阈值电压从-10V变为4V,电滞后从<1V到2.3V。由于采用本发明的结构与工艺,不稳定二维材料的器件性能退化现象得到了有效的抑制。

Claims (10)

1.一种不稳定的二维材料的半导体薄膜场效应管的制备方法,所述半导体薄膜场效应管由下至上依次包括硅片衬底、不稳定的二维材料、氧化铪薄膜、氧化铝薄膜、源极及漏极,其特征在于,包括步骤如下:
(1)制作带有对准标记的硅片衬底,作为转移基底;
(2)将20-80nm的二维材料转移到硅片衬底上;
(3)在步骤(2)得到的器件的表面沉积氧化铪薄膜;
(4)在步骤(3)得到的器件的表面沉积氧化铝薄膜;
(5)旋涂光刻胶,烘胶,使用紫外曝光或电子束曝光,制作源极电极图形和漏极电极图形;
(6)将步骤(5)制作的器件进行刻蚀,将氧化铪薄膜及氧化铝薄膜刻蚀掉,露出不稳定的二维材料;
(7)沉积Ti/Au金属膜;
(8)将器件放置在丙酮中做剥离处理;
(9)在150-200℃条件下对步骤(8)制备的器件退火1h,即得。
2.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(4)中,氧化铝薄膜的厚度为20-40nm;
进一步优选的,氧化铝薄膜的厚度为30nm。
3.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(3)中,氧化铪薄膜的厚度为3-7nm;
进一步优选的,氧化铪薄膜的厚度为5nm。
4.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(4)中,沉积温度为130-180℃;
进一步优选的,沉积温度为150℃。
5.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(4)中,将步骤(2)得到的器件放置到原子层沉积设备中,在步骤(3)得到的器件的表面沉积氧化铝薄膜;原子层沉积设备的载气是纯度大于99.999%的高纯氮气。
6.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,步骤(6)执行之前,进行如下操作:将器件放置在氧等离子体清洗机处理30s。
7.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(6)中,将步骤(5)制作的器件放置到电感耦合反应离子刻蚀机中进行刻蚀,刻蚀气体为BCl3,刻蚀气体的流量为15sccm,电感耦合反应离子刻蚀机的功率为100W,射频功率为50W,刻蚀时间3min,刻蚀厚度30nm。
8.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(1)中,采用光刻刻蚀法制作带有对准标记的硅片衬底。
9.根据权利要求1所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(2)中,采用机械剥离法,使用胶带剥离数次,制备20-80nm厚的二维InSe材料。
10.根据权利要求1-9任一所述的一种不稳定的二维材料的半导体薄膜场效应管的制备方法,其特征在于,所述步骤(8)中,将器件浸没至40℃丙酮1h,直至光刻胶溶解及Ti/Au金属膜完全剥落,形成源极及漏极。
CN201910903472.0A 2019-09-24 2019-09-24 一种不稳定的二维材料的半导体薄膜场效应管的制备方法 Active CN110620043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910903472.0A CN110620043B (zh) 2019-09-24 2019-09-24 一种不稳定的二维材料的半导体薄膜场效应管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910903472.0A CN110620043B (zh) 2019-09-24 2019-09-24 一种不稳定的二维材料的半导体薄膜场效应管的制备方法

Publications (2)

Publication Number Publication Date
CN110620043A true CN110620043A (zh) 2019-12-27
CN110620043B CN110620043B (zh) 2021-01-15

Family

ID=68923987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910903472.0A Active CN110620043B (zh) 2019-09-24 2019-09-24 一种不稳定的二维材料的半导体薄膜场效应管的制备方法

Country Status (1)

Country Link
CN (1) CN110620043B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104192835A (zh) * 2014-09-12 2014-12-10 中国科学院上海微系统与信息技术研究所 一种石墨烯闪存存储器的制备方法
CN105742291A (zh) * 2016-03-09 2016-07-06 复旦大学 一种浮栅存储器及其制备和控制方法
CN108172627A (zh) * 2016-12-07 2018-06-15 清华大学 一种薄膜晶体管及其制备方法
CN108690953A (zh) * 2017-04-07 2018-10-23 财团法人交大思源基金会 二维材料的制作方法
CN108831928A (zh) * 2018-06-20 2018-11-16 北京大学 一种二维半导体材料负电容场效应晶体管及制备方法
CN208489202U (zh) * 2018-06-29 2019-02-12 山东大学苏州研究院 一种高频半导体薄膜场效应管
US10381506B1 (en) * 2018-05-23 2019-08-13 United States Of America As Represented By The Secretary Of The Navy Voltage-tunable wavelength-agile 2D material-based light-emitting transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104192835A (zh) * 2014-09-12 2014-12-10 中国科学院上海微系统与信息技术研究所 一种石墨烯闪存存储器的制备方法
CN105742291A (zh) * 2016-03-09 2016-07-06 复旦大学 一种浮栅存储器及其制备和控制方法
CN108172627A (zh) * 2016-12-07 2018-06-15 清华大学 一种薄膜晶体管及其制备方法
CN108690953A (zh) * 2017-04-07 2018-10-23 财团法人交大思源基金会 二维材料的制作方法
US10381506B1 (en) * 2018-05-23 2019-08-13 United States Of America As Represented By The Secretary Of The Navy Voltage-tunable wavelength-agile 2D material-based light-emitting transistors
CN108831928A (zh) * 2018-06-20 2018-11-16 北京大学 一种二维半导体材料负电容场效应晶体管及制备方法
CN208489202U (zh) * 2018-06-29 2019-02-12 山东大学苏州研究院 一种高频半导体薄膜场效应管

Also Published As

Publication number Publication date
CN110620043B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN105489486B (zh) 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法
TWI593118B (zh) 增加金屬氧化物半導體層之導電性的方法
WO2023115654A1 (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN109148594B (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
US9123815B1 (en) VTFTs including offset electrodes
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US20150257283A1 (en) Forming vertically spaced electrodes
CN108183165B (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
US9214560B2 (en) VTFT including overlapping electrodes
US9202898B2 (en) Fabricating VTFT with polymer core
CN110620043B (zh) 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
US9093470B1 (en) VTFT formation using capillary action
US20150255580A1 (en) Forming a vtft using printing
CN108198753A (zh) 选择性图案化制备二硫化铪氮化硼异质结材料的方法
CN113066905A (zh) 一种通过光刻技术制备硒化铟光电探测器的方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN214012946U (zh) 一种二维半导体晶体管结构
WO2015134082A1 (en) Vtft with polymer core
KR20170028429A (ko) 공면형 산화물 반도체 tft 기판의 제작방법
CN114784130B (zh) 一种静电自掺杂二极管及其制备方法
CN110660864B (zh) 一种高频半导体薄膜场效应管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant