CN112038406B - 具有铁电介质的二维材料双栅存算一体器件及制备方法 - Google Patents
具有铁电介质的二维材料双栅存算一体器件及制备方法 Download PDFInfo
- Publication number
- CN112038406B CN112038406B CN202010891911.3A CN202010891911A CN112038406B CN 112038406 B CN112038406 B CN 112038406B CN 202010891911 A CN202010891911 A CN 202010891911A CN 112038406 B CN112038406 B CN 112038406B
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- dimensional material
- electrode
- back gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000009977 dual effect Effects 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 14
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 14
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 239000002041 carbon nanotube Substances 0.000 claims description 8
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000002033 PVDF binder Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 4
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 abstract description 8
- 238000003860 storage Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 59
- 238000004519 manufacturing process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Abstract
一种具有铁电背栅的二维材料双栅场效应器件，包括：绝缘衬底(100)，背部栅电极(200)，形成于绝缘衬底(100)上，铁电介质层(300)，形成于背部栅电极(200)上，以及，绝缘衬底(100)未被背部栅电极(200)覆盖的表面上，二维材料沟道(400)，形成于铁电介质层(300)上，漏电极(501)和源电极(502)，形成于铁电介质层(300)上，并且位于二维材料沟道(400)的两侧，顶部常规栅介质层(600)，形成于二维材料沟道(400)以及漏电极(501)、源电极(502)的表面上，顶部栅电极(700)，形成于顶部常规栅介质层(600)上。该器件结构可以实现将存储和计算集成在一个晶体管，具有功耗低、占用面积小，可推广性强的优点。
Description
技术领域
本公开涉及半导体器件制备技术领域，尤其涉及一种具有铁电介质的二维材料双栅存算一体器件及制备方法。
背景技术
随着便携式电子产品的迅速普及，人们对集成电路的集成度、便携性以及功耗提出了更高的要求。目前的硅基集成电路处理器主要基于冯诺依曼架构，信号存储在记忆单元中，当需要进行计算和处理的时候，信号由记忆单元读出到逻辑单元进行处理，然后进行输出或者再传输回记忆单元中。在芯片集成度不断增大的情况下，数据传输所带来的损耗在总损耗中的占比逐步升高。而传统的DRAM存储器虽然能够实现与逻辑器件的集成，但是其具有成本高，占用面积大，存储时间短的问题。
发明内容
本发明提供了一种具有铁电背栅的二维材料双栅场效应器件，包括：绝缘衬底；背部栅电极，形成于所述绝缘衬底上；铁电介质层，形成于所述背部栅电极上，以及，所述绝缘衬底未被所述背部栅电极覆盖的表面上；二维材料沟道，形成于所述铁电介质层上；漏电极，形成于铁电介质层上，并且位于所述二维材料沟道的一侧；源电极，形成于铁电介质层上，并且位于所述二维材料沟道的另一侧；顶部常规栅介质层，形成于所述二维材料沟道以及漏电极、源电极的表面上；顶部栅电极，形成于所述顶部常规栅介质层上。
可选地，所述漏电极、源电极均与所述二维材料沟道形成欧姆接触。
可选地，所述顶部常规栅介质层与所述漏电极、源电极的顶部对应的位置分别设有一接触孔。
可选地，所述背部栅电极的材料包括氮化钛、钨、金。
可选地，所述铁电介质层的材料包括氧化铪、掺杂氧化铪、SrBi2Ta2O9(SBT)、Pb(Zr，Ti)O3(PZT)、PVDF、P(VDF-TrFE)。
可选地，所述二维材料沟道的材料包括二硫化钼、二硫化钨、二硒化钨、碳纳米管阵列、碳纳米管网络、黑磷。
可选地，所述常规栅介质层的材料包括氧化铪、氧化铝、氧化钇、氧化锆、氧化钛、氧化硅或组合中的任意一种。
可选地，所述绝缘衬底的材料包括石英、蓝宝石、高阻硅、氧化硅外延片。
本公开另一方面还提供了一种制备方法，应用于制备如第一方面所述的具有铁电背栅的二维材料双栅场效应器件，包括：在绝缘衬底上生成背部栅电极；在所述背部栅电极上，以及，所述绝缘衬底未被所述背部栅电极覆盖的表面上，生长所述铁电介质层；在所述铁电介质层上方形成二维材料沟道；在所述二维材料沟道的两端分别生成源电极、漏电极；在所述二维材料沟道上生长所述顶部常规栅介质层；在顶部常规栅介质层上淀积顶部栅金属，形成顶部栅电极。
可选地，所述在所述背部栅电极上，以及，所述绝缘衬底未被所述背部栅电极覆盖的表面上，生长所述铁电介质层，还包括：通过退火激活所述铁电介质层的铁电性能。
本发明提供了一种具于铁电介质的二维材料双栅器件，利用二维材料易于外延、栅控灵敏度高和等比缩减潜力高等优点，实现双栅逻辑器件结构，同时，使用具有非易失特性的铁电介质来作为背栅介质层，使得该双栅器件可以通过背栅电极来实现记忆功能。该器件结构可以实现将存储和计算集成在一个晶体管，除了能实现存储计算功能之外，还可以用于类脑计算电路之中，具有功耗低、占用面积小、可推广性强等优点。
附图说明
为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：
图1为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的结构示意图；
图2为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的背部栅电极的制备示意图；
图3为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的铁电介质层的制备示意图；
图4为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的二维材料沟道的制备示意图；
图5为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的漏电极、源电极的制备示意图；
图6为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的顶部常规栅介质层的制备示意图；
图7为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的顶部栅电极的制备示意图；
图8为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的漏电极、源电极上的接触孔的制备示意图；
图9为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体器件的转移特性曲线示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
图1为根据本公开一实施例的具有铁电介质的二维材料双栅存算一体器件的结构示意图。
如图1所示，本公开提供的一种具有铁电背栅的二维材料双栅场效应器件，包括：绝缘衬底100，背部栅电极200，铁电介质层300，二维材料沟道400，漏电极501，源电极502，顶部常规栅介质层600，顶部栅电极700。上述各结构的具体组成方式描述如下。
背部栅电极200，形成于绝缘衬底100上。
铁电介质层300，形成于背部栅电极200上，以及，绝缘衬底100未被背部栅电极200覆盖的表面上。
二维材料沟道400，形成于铁电介质层300上。
漏电极501，形成于铁电介质层300上，并且位于二维材料沟道400的一侧。
源电极502，形成于铁电介质层300上，并且位于二维材料沟道400的另一侧。
顶部常规栅介质层600，形成于二维材料沟道400以及漏电极501、源电极502的表面上。
顶部栅电极700，形成于顶部常规栅介质层600上。
其中，漏电极501、源电极502均与二维材料沟道400形成欧姆接触。
顶部常规栅介质层600与漏电极501、源电极502的顶部对应的位置分别设有一接触孔。
可选地，绝缘衬底100的材料包括但不局限于以下任意一种材料：石英、蓝宝石、高阻硅、氧化硅外延片。
可选地，背部栅电极200的材料包括氮化钛、钨、金。
可选地，铁电介质层300的材料包括氧化铪、掺杂氧化铪、SrBi2Ta2O9(SBT)、Pb(Zr，Ti)O3(PZT)、PVDF、P(VDF-TrFE)。
铁电介质膜具有非易失的自发极化特性，且极化方向能够受背部栅电极所加电压调整。
可选地，二维材料沟道400的材料包括二硫化钼、二硫化钨、二硒化钨、碳纳米管阵列、碳纳米管网络、黑磷。
可选地，常规栅介质层的材料包括氧化铪、氧化铝、氧化钇、氧化锆、氧化钛、氧化硅或组合中的任意一种。
可选地，绝缘衬底的材料包括石英、蓝宝石、高阻硅、氧化硅外延片。
需要说明的是，铁电介质层300与顶部常规栅介质层600可以交换位置，形成背部维常规栅介质层、顶部为铁电介质层300的结构。
进一步的，顶部常规栅介质层600的材料可以由铁电介质代替，形成顶部和背部都具有铁电介质的二维材料双栅器件结构。
图9为本公开一实施例的具有铁电介质的二维材料双栅存算一体器件的转移特性曲线。
如图9所示，当在本公开提供的具有铁电介质的二维材料双栅存算一体器件的背部栅电极200上施加变化的电压(VBG)、将顶部栅电极700接地时，可得到该器件的背栅转移特性曲线。图中的两组曲线分别表示了该具有铁电介质的二维材料双栅存算一体器件在0.1V了漏断电压和1V漏断电压下器件的特性曲线，该器件具有典型n性半导体场效应晶体管的转移特性，且正向和负向扫描得到的曲线基本重合。当在本公开提供的具有铁电介质的二维材料双栅存算一体器件的顶部栅电极700上施加变化的电压(VTG)、将背部栅电极200接地时，可得到该器件的顶栅转移特性曲线。器件的转移特性曲线出现了1V左右的窗口，且回滞方向为逆时针。图9的曲线图说明了该器件的电流受到电压调控，且具有存储特性。
本公开提供的一种具有铁电介质的二维材料双栅器件结构，利用二维材料易于外延、栅控灵敏度高和等比缩减潜力高等优点，实现双栅逻辑器件结构，同时，使用具有非易失特性的铁电介质来作为背栅介质层，使得该双栅器件可以通过背栅电极来实现记忆功能。该器件结构可以实现将存储和计算集成在一个晶体管内，使晶体管除了能实现存储计算功能之外，还可以用于类脑计算电路之中，具有功耗低、占用面积小、可推广性强的优点。
本公开另一方面提供了具有铁电介质的二维材料双栅存算一体器件的制备方法，如图2～8所示，图2-图8为根据本公开一实施例的具有铁电介质的二维材料双栅存算一体器件的制备工艺流程图。具体的，该制备方法包括步骤S1～S6。
S1，在绝缘衬底100上生成背部栅电极200。
如图2所示，背部栅电极200生长在绝缘衬底100上，背部栅电极200位于绝缘衬底100表面的中间部位。
可选的，可通过在绝缘衬底100上进行光刻-金属淀积-剥离等技术手段生成背部栅电极200，或者，可通过在绝缘衬底100上进行金属淀积-光刻-刻蚀等技术手段生成背部栅电极200。
可选地，绝缘衬底100的材料包括石英、蓝宝石、高阻硅、氧化硅外延片。
可选地，背部栅电极200的材料包括氮化钛、钨、金。
S2，在背部栅电极200上，以及，绝缘衬底100未被背部栅电极200覆盖的表面上，生长铁电介质层300。
如图3所示，铁电介质层300生长在在背部栅电极200上，以及，绝缘衬底100未被背部栅电极200覆盖的表面上。
可选地，铁电介质层300的材料包括氧化铪、掺杂氧化铪、SrBi2Ta2O9(SBT)、Pb(Zr，Ti)O3(PZT)、PVDF、P(VDF-TrFE)。
可选地，可通过原子层沉积的方式，在背部栅电极200上，以及，绝缘衬底100未被背部栅电极200覆盖的表面上生长铁电介质层300，例如，在背部栅电极200上和绝缘衬底100的表面上生长掺杂锆的氧化铪铁电介质，厚度为10-15nm。
在铁电介质层300生长完毕后，通过退火激活铁电介质层300的铁电性能。铁电介质膜具有非易失的自发极化特性，且极化方向能够受背部栅电极200所加电压调整。
S3，在铁电介质层300上方形成二维材料沟道400。
如图4所示，二维材料沟道400生长在铁电介质层300上方，且二维材料沟道400位于铁电介质层300表面的中间位置。
可选地，二维材料沟道400的材料包括二硫化钼、二硫化钨、二硒化钨、碳纳米管阵列、碳纳米管网络或黑磷等。
以二维材料沟道400的材料为二硫化钼为例，在本公开实施例中，可在S2形成的铁电介质层300上通过转移的方式外延单层二硫化钼，并通过刻蚀形成二硫化钼台面。
S4，在二维材料沟道400的两端分别生成源电极502、漏电极501。
如图5所示，源电极502、漏电极501的高度高于二维材料沟道400，且均与二维材料沟道400形成欧姆接触。源电极502、漏电极501可通过光刻和金属淀积在二硫化钼台面的两端形成，为钛、金材质。
S5，在二维材料沟道400以及漏电极501、源电极502的表面上生长顶部常规栅介质层600。
如图6所示，顶部常规栅介质层600通过原子层沉积技术均匀覆盖在二维材料沟道400以及漏电极501、源电极502的表面上，形成倒“弓”字形。
可选地顶部常规栅介质层600的材料包括氧化铪、氧化铝、氧化钇、氧化锆、氧化钛、氧化硅或组合中的任意一种。
S6，在顶部常规栅介质层600上淀积顶部栅金属，形成顶部栅电极700。
如图7所示，顶部栅电极700生长在顶部常规栅介质层600上与二维材料沟道400对应的位置上。
此外，参考图8，在经过S6生成的具有铁电背栅的二维材料双栅场效应器件半成品的基础上，在顶部常规栅介质层600与漏电极501、源电极502的顶部对应的位置分别刻蚀出一接触孔，得到具有铁电背栅的二维材料双栅场效应器件成品。
实施例一
本公开实施例提供了一种具有铁电介质的二维材料双栅器件结构，参阅图1，主要包括：绝缘衬底100，背部栅电极200，铁电介质层300，二维材料沟道400，漏电极501，源电极502，顶部常规栅介质层600，顶部栅电极700。其中，绝缘衬底100为硅基氧化硅外延片，背部栅电极200材质为金属钨，铁电介质层300的材质为掺杂锆的氧化铪铁电介质，掺杂比例1∶1，二维材料沟道400材质为二硫化钼，漏电极501、源电极502均为钛、金材质，顶部常规栅介质层600的材质为氧化铝，顶部栅电极700为钛、金材质。
具体的，背部栅电极200位于绝缘衬底100之上；铁电介质层300覆盖于背部栅电极200与未被背部栅电极200覆盖的绝缘衬底100之上；二维材料沟道400形成于铁电介质层300之上；漏电极501和源电极502形成于二硫化钼沟道400两端，其中，漏电极501和源电极502均与二维材料沟道400形成欧姆接触；顶部常规栅介质层600覆盖于二维材料沟道400之上；顶部栅电极700位于顶部常规栅介质层600之上。
本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种具有铁电背栅的二维材料双栅场效应器件，其特征在于，包括：
绝缘衬底(100)；
背部栅电极(200)，形成于所述绝缘衬底(100)上；
铁电介质层(300)，形成于所述背部栅电极(200)上，以及，所述绝缘衬底(100)未被所述背部栅电极(200)覆盖的表面上；
二维材料沟道(400)，形成于所述铁电介质层(300)上；
漏电极(501)，形成于铁电介质层(300)上，并且位于所述二维材料沟道(400)的一侧；
源电极(502)，形成于铁电介质层(300)上，并且位于所述二维材料沟道(400)的另一侧；
顶部常规栅介质层(600)，形成于所述二维材料沟道(400)以及漏电极(501)、源电极(502)的表面上；
顶部栅电极(700)，形成于所述顶部常规栅介质层(600)上。
2.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述漏电极(501)、源电极(502)均与所述二维材料沟道(400)形成欧姆接触。
3.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述顶部常规栅介质层(600)与所述漏电极(501)、源电极(502)的顶部对应的位置分别设有一接触孔。
4.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述背部栅电极(200)的材料包括氮化钛、钨或金。
5.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述铁电介质层(300)的材料包括氧化铪、掺杂氧化铪、SrBi2Ta2O9(SBT)、Pb(Zr，Ti)O3(PZT)、PVDF或P(VDF-TrFE)。
6.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述二维材料沟道(400)的材料包括二硫化钼、二硫化钨、二硒化钨、碳纳米管阵列、碳纳米管网络或黑磷。
7.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述顶部常规栅介质层(600)的材料包括氧化铪、氧化铝、氧化钇、氧化锆、氧化钛、氧化硅或组合中的任意一种。
8.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，所述绝缘衬底(100)的材料包括石英、蓝宝石、高阻硅或氧化硅外延片。
9.一种制备方法，应用于制备如权利要求1至7任一项所述的具有铁电背栅的二维材料双栅场效应器件，其特征在于，包括：
在绝缘衬底(100)上生成背部栅电极(200)；
在所述背部栅电极(200)上，以及，所述绝缘衬底(100)未被所述背部栅电极(200)覆盖的表面上，生长所述铁电介质层(300)；
在所述铁电介质层(300)上方形成二维材料沟道(400)；
在所述二维材料沟道(400)的两端分别生成源电极(502)、漏电极(501)；
在所述二维材料沟道(400)以及漏电极(501)、源电极(502)(502)的表面上生长所述顶部常规栅介质层(600)；
在顶部常规栅介质层(600)上淀积顶部栅金属，形成顶部栅电极(700)。
10.如权利要求9所述的方法，其特征在于，所述在所述背部栅电极(200)上，以及，所述绝缘衬底(100)未被所述背部栅电极(200)覆盖的表面上，生长所述铁电介质层(300)，还包括：
通过退火激活所述铁电介质层(300)的铁电性能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010891911.3A CN112038406B (zh) | 2020-08-28 | 2020-08-28 | 具有铁电介质的二维材料双栅存算一体器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010891911.3A CN112038406B (zh) | 2020-08-28 | 2020-08-28 | 具有铁电介质的二维材料双栅存算一体器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038406A CN112038406A (zh) | 2020-12-04 |
| CN112038406B true CN112038406B (zh) | 2023-12-12 |
Family
ID=73587508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010891911.3A Active CN112038406B (zh) | 2020-08-28 | 2020-08-28 | 具有铁电介质的二维材料双栅存算一体器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038406B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112578012B (zh) * | 2020-12-08 | 2023-06-27 | 湘潭大学 | 碳基场效应晶体管传感器 |
| CN112697843B (zh) * | 2020-12-08 | 2023-10-03 | 湘潭大学 | 基于负电容效应的碳基场效应晶体管传感器 |
| CN112968055B (zh) * | 2021-02-23 | 2022-06-10 | 电子科技大学 | 二维铁电半导体沟道铁电介电层场效应管及其制备方法 |
| CN113823636B (zh) * | 2021-08-23 | 2024-04-23 | 湘潭大学 | 一种铁电畴工程调制的二维同质结的存储单元及调控方法 |
| CN116685147A (zh) * | 2022-02-21 | 2023-09-01 | 华为技术有限公司 | 存储器及存储器的制备方法 |
| CN117438376B (zh) * | 2023-12-20 | 2024-03-05 | 华中科技大学 | 一种基于二维材料的互补性场效应晶体管及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342345A (zh) * | 2017-06-27 | 2017-11-10 | 重庆大学 | 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管 |
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| WO2019066948A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | DOUBLE GRID FERROELECTRIC FIELD EFFECT TRANSISTOR |
| CN111403485A (zh) * | 2020-03-29 | 2020-07-10 | 华中科技大学 | 一种新型铁电晶体管及其制备方法 |
-
2020
- 2020-08-28 CN CN202010891911.3A patent/CN112038406B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342345A (zh) * | 2017-06-27 | 2017-11-10 | 重庆大学 | 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管 |
| WO2019066948A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | DOUBLE GRID FERROELECTRIC FIELD EFFECT TRANSISTOR |
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN111403485A (zh) * | 2020-03-29 | 2020-07-10 | 华中科技大学 | 一种新型铁电晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038406A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112038406B (zh) | 具有铁电介质的二维材料双栅存算一体器件及制备方法 | |
| US7170110B2 (en) | Semiconductor device and method for fabricating the same | |
| US20140264632A1 (en) | Semiconductor structure including a transistor having a layer of a stress-creating material and method for the formation thereof | |
| US10903332B2 (en) | Fully depleted SOI transistor with a buried ferroelectric layer in back-gate | |
| US20070145483A1 (en) | Semiconductor device | |
| US11398568B2 (en) | Ferroelectric based transistors | |
| CN113497044B (zh) | 铁电隧道结存储器器件及其制造方法 | |
| KR20210081180A (ko) | 전자 소자 및 그 제조방법 | |
| US11862728B2 (en) | Dual gate control for trench shaped thin film transistors | |
| JP2010267705A (ja) | 半導体メモリセルおよびその製造方法 | |
| TWI798658B (zh) | 鐵電場效電晶體、鐵電記憶體裝置、半導體結構形成方法 | |
| TWI628796B (zh) | 藉由層轉移之在反向極性基板上的高電子遷移率電晶體製程 | |
| TW201737487A (zh) | 使用背側半導體或金屬之半導體二極體 | |
| CN110707152A (zh) | 一种铁电材料可重构场效应晶体管 | |
| KR101448899B1 (ko) | 커패시터리스 메모리 | |
| WO2010131311A1 (ja) | 半導体メモリセルおよびその製造方法 | |
| US20200083359A1 (en) | Non-planar transition metal dichalcogenide devices | |
| US11594542B2 (en) | Remanent polarizable capacitive structure, memory cell, and methods thereof | |
| TWI528558B (zh) | 包含提供可變應力之應力產生材料層的電路元件及其形成方法 | |
| KR20200024067A (ko) | 로직 스위칭 소자 및 그 제조방법 | |
| WO2019132876A1 (en) | Finfet based capacitors and resistors and related apparatuses, systems, and methods | |
| TW201743448A (zh) | 帶有閘控氧化物半導體源極/汲極間隔件之場效電晶體 | |
| KR20210047592A (ko) | 전자 소자 및 그 제조방법 | |
| TWI818408B (zh) | 鐵電裝置、電子裝置、以及其製造方法 | |
| US11973123B2 (en) | Ferroelectric devices including a single crystalline ferroelectric layer and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |