CN113497044B - 铁电隧道结存储器器件及其制造方法 - Google Patents
铁电隧道结存储器器件及其制造方法 Download PDFInfo
- Publication number
- CN113497044B CN113497044B CN202110690774.1A CN202110690774A CN113497044B CN 113497044 B CN113497044 B CN 113497044B CN 202110690774 A CN202110690774 A CN 202110690774A CN 113497044 B CN113497044 B CN 113497044B
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- tunnel junction
- layer
- material layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000463 material Substances 0.000 claims abstract description 186
- 230000005641 tunneling Effects 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims description 142
- 239000002184 metal Substances 0.000 claims description 142
- 239000003989 dielectric material Substances 0.000 claims description 57
- 239000007772 electrode material Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 26
- 239000000395 magnesium oxide Substances 0.000 claims description 25
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 25
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910002115 bismuth titanate Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052984 zinc sulfide Inorganic materials 0.000 claims description 6
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 3
- 239000002033 PVDF binder Substances 0.000 claims description 3
- NLYQCXZIMZFFMR-UHFFFAOYSA-N [Ba].[Eu] Chemical compound [Ba].[Eu] NLYQCXZIMZFFMR-UHFFFAOYSA-N 0.000 claims description 3
- LFVGISIMTYGQHF-UHFFFAOYSA-N ammonium dihydrogen phosphate Chemical compound [NH4+].OP(O)([O-])=O LFVGISIMTYGQHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910000387 ammonium dihydrogen phosphate Inorganic materials 0.000 claims description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910002113 barium titanate Inorganic materials 0.000 claims description 3
- FSAJRXGMUISOIW-UHFFFAOYSA-N bismuth sodium Chemical compound [Na].[Bi] FSAJRXGMUISOIW-UHFFFAOYSA-N 0.000 claims description 3
- 229910021540 colemanite Inorganic materials 0.000 claims description 3
- WZISDKTXHMETKG-UHFFFAOYSA-H dimagnesium;dipotassium;trisulfate Chemical compound [Mg+2].[Mg+2].[K+].[K+].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O WZISDKTXHMETKG-UHFFFAOYSA-H 0.000 claims description 3
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 claims description 3
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 235000019837 monoammonium phosphate Nutrition 0.000 claims description 3
- 229910000402 monopotassium phosphate Inorganic materials 0.000 claims description 3
- 235000019796 monopotassium phosphate Nutrition 0.000 claims description 3
- PJNZPQUBCPKICU-UHFFFAOYSA-N phosphoric acid;potassium Chemical compound [K].OP(O)(O)=O PJNZPQUBCPKICU-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 3
- LJCNRYVRMXRIQR-OLXYHTOASA-L potassium sodium L-tartrate Chemical compound [Na+].[K+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O LJCNRYVRMXRIQR-OLXYHTOASA-L 0.000 claims description 3
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 claims description 3
- WYOHGPUPVHHUGO-UHFFFAOYSA-K potassium;oxygen(2-);titanium(4+);phosphate Chemical compound [O-2].[K+].[Ti+4].[O-]P([O-])([O-])=O WYOHGPUPVHHUGO-UHFFFAOYSA-K 0.000 claims description 3
- 229910052706 scandium Inorganic materials 0.000 claims description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 3
- 239000001476 sodium potassium tartrate Substances 0.000 claims description 3
- 235000011006 sodium potassium tartrate Nutrition 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 379
- 239000004065 semiconductor Substances 0.000 description 20
- 230000010287 polarization Effects 0.000 description 16
- 239000007769 metal material Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001995 intermetallic alloy Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
铁电隧道结(FTJ)存储器器件包括：位于衬底上方的底部电极；位于底部电极上面的顶部电极；以及位于底部电极和顶部电极之间的铁电隧道结存储器元件。该铁电隧道结存储器元件包括至少一个铁电材料层和至少一个隧穿介电层。本发明的实施例还涉及铁电隧道结存储器器件的制造方法。
Description
技术领域
本发明的实施例涉及铁电隧道结存储器器件及其制造方法。
背景技术
铁电材料是当外部电场为零时可以具有自发的非零电极化(即，非零总电偶极矩)的材料。自发电极化可以通过在相反方向上施加的强外部电场来逆转。电极化不仅取决于测量时的外部电场，而且取决于外部电场的历史，因此具有磁滞回线。电极化的最大值称为饱和极化。在不再施加引起饱和极化的外部电场(即，关闭)之后保留的电极化称为残余极化。为了实现零极化而需要在残余极化的相反方向上施加的电场的幅度称为矫顽电场。为了形成存储器器件，通常期望具有高的残余极化和高的矫顽电场。高残余极化可以增大电信号的幅度。高矫顽电场使存储器器件更稳定地抵抗由噪声级电场和干扰引起的扰动。
发明内容
本发明的实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：底部电极，位于衬底上方；顶部电极，位于所述底部电极上面；以及铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层。
本发明的另一实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：晶体管的阵列，位于衬底上或上方；以及铁电隧道结(FTJ)存储器单元的阵列，位于所述晶体管的阵列上面或下面、或位于与所述晶体管的阵列相同的层级处，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元包括：底部电极；顶部电极，位于所述底部电极上面；和铁电隧道结(FTJ)存储器单元，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元电连接至所述晶体管的阵列内的相应晶体管。
本发明的又一实施例提供了一种制造铁电隧道结(FTJ)存储器器件的方法，包括：在衬底上方形成包括底部电极材料层、铁电隧道结材料层和顶部电极材料层的层堆叠件，其中，所述铁电隧道结材料层包括至少一个铁电材料层和至少一个隧穿介电层；用蚀刻掩模掩蔽所述层堆叠件的区域；以及通过蚀刻未由所述蚀刻掩模掩蔽的所述层堆叠件的未掩蔽部分，形成铁电隧道结(FTJ)存储器单元。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的实施例的在互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和薄膜晶体管(TFT)的形成之后的示例性结构的垂直截面图。
图2是根据本发明的实施例的在形成连接通孔结构的阵列之后的示例性结构的垂直截面图。
图3是根据本发明的实施例的在形成底部电极材料层、连续隧穿介电层、连续铁电材料层、顶部电极材料层和金属硬掩模材料层之后的示例性结构的垂直截面图。
图4是根据本发明的实施例的在形成铁电隧道结存储器单元之后的示例性结构的垂直截面图。
图5是根据本发明的实施例的在形成存储器层级介电层和存储器层级金属互连结构之后的示例性结构的垂直截面图。
图6是根据本发明的实施例的在形成上部层级金属互连结构之后的示例性结构的垂直截面图。
图7是根据本发明的实施例的示例性结构的第一可选实施例的垂直截面图。
图8是根据本发明的实施例的示例性结构的第二可选实施例的垂直截面图。
图9是根据本发明的实施例的示例性结构的第三可选实施例的垂直截面图。
图10示出了根据本发明的实施例的铁电隧道结存储器单元的可选实施例的垂直截面图。
图11是示出本发明的方法的一般处理步骤的流程图。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
通常地，本发明的结构和方法可以用于形成铁电隧道结存储器单元和/或铁电隧道结存储器单元的阵列。与其他新兴的非易失性技术(诸如磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM))相比，由于铁电隧道结存储器单元的超低的功耗，铁电隧道结存储器单元是用于后段制程(BEOL)存储器的有前景的候选。通过添加邻近金属铁电金属电容器的隧穿绝缘层(TIL)，可以形成金属-FE-绝缘体-金属(MFIM)隧穿器件。本发明的结构和方法可以用于形成包括氧化镁作为隧穿介电材料的铁电隧道结存储器单元。氧化镁可以允许更连贯的电子隧穿，因此允许较大的隧穿电阻(TER)。现在参考附图详细描述本发明的各个方面。
图1是根据本发明的实施例的在互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和薄膜晶体管(TFT)的形成之后的示例性结构的垂直截面图。参考图1，示出了根据本发明的实施例的示例性结构。该示例性结构包括衬底9，衬底9可以是半导体衬底，诸如可商购的硅衬底。可以在衬底9的上部中形成包括介电材料(诸如氧化硅)的浅沟槽隔离结构720。可以在由浅沟槽隔离结构720的部分横向包围的每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在衬底9的顶面上方形成场效应晶体管。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、包括在源极区域732和漏极区域738之间延伸的衬底9的表面部分的半导体沟道735以及栅极结构750。半导体沟道735可以包括单晶半导体材料。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极帽电介质758和介电栅极间隔件756。源极侧金属-半导体合金区域742可以形成在每个源极区域732上，并且漏极侧金属-半导体合金区域748可以形成在每个漏极区域738上。
示例性结构可以包括其中可以随后形成存储器元件的阵列的存储阵列区域100，以及其中可以形成支持存储器元件的阵列的操作的逻辑器件的外周区域200。在一个实施例中，存储器阵列区域100中的器件(诸如场效应晶体管)可以包括底部电极存取晶体管，底部电极存取晶体管提供对随后形成的存储器单元的底部电极的存取。可以在该处理步骤中在外周区域200中形成顶部电极存取晶体管，顶部电极存取晶体管提供对随后形成的存储器单元的顶部电极的存取。通常地，可以在衬底9上方形成存取晶体管，使得每个存取晶体管的源极区域732或漏极区域738通过金属互连结构的相应集合电连接至相应的存储器单元的底部电极或顶部电极。
外周区域200中的器件(诸如场效应晶体管)可以提供操作随后形成的存储器单元的阵列所需的功能。具体地，外周区域中的器件可以配置为控制存储器单元的阵列的编程操作、擦除操作和感测(读取)操作。例如，外周区域中的器件可以包括感测电路和/或顶部电极偏置电路。形成在衬底9的顶面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管和可选地附加半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路700。通常可以在前段制程(FEOL)中形成这些器件。
随后可以在衬底9及其上的半导体器件(诸如场效应晶体管)上方形成在介电材料层内形成的各种金属互连结构。介电材料层可以包括例如接触层级介电材料层601、第一金属线层级介电材料层610、第二线和通孔层级介电材料层620以及第三线和通孔层级介电材料层630。金属互连结构可以包括形成在接触层级介电材料层601中并且与CMOS电路700的相应组件接触的器件接触通孔结构612、形成在第一金属线层级介电材料层610中的第一金属线结构618、形成在第二线和通孔层级介电材料层620的下部中的第一金属通孔结构622、形成在第二线和通孔层级介电材料层620的上部中的第二金属线结构628、形成在第三线和通孔层级介电材料层630的下部中的第二金属通孔结构632以及形成在第三线和通孔层级介电材料层630的上部中的第三金属线结构638。在一个实施例中，第二金属线结构628可以包括源极线，该源极线连接至用于存储器元件的阵列的源极侧电源。源极线提供的电压可以通过在存储器阵列区域100中提供的存取晶体管施加至底部电极。
每个介电材料层(601、610、620、630)可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、它们的多孔变体或它们的组合。其他介电材料在本发明的预期范围内。每个金属互连结构(612、618、622、628、632、638)可以包括至少一种导电材料，该至少一种导电材料可以是金属衬里层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬里层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本发明的预期范围内的其他合适的金属材料。在一个实施例中，可以通过双镶嵌工艺将第一金属通孔结构622和第二金属线结构628形成为集成线和通孔结构，和/或可以将第二金属通孔结构632和第三金属线结构638形成为集成线和通孔结构。虽然使用在第三线和通孔层级介电材料层630上方形成存储器单元的阵列的实施例描述了本发明，但是本文中明确预期可以在不同的金属互连层级处形成存储器单元的阵列的实施例。
在一个实施例中，可以在金属互连层级中的一个中形成如薄膜晶体管(TFT)800的晶体管。例如，TFT 800可以形成在第二线和通孔层级介电材料层620内或第三线和通孔层级介电材料层630内。在说明性示例中，TFT 800可以形成在第三线和通孔层级介电材料层630内。在该实施例中，第三线和通孔层级介电材料层630可以包括下部介电材料层630A和上部介电材料层630B，可以在形成TFT之前在第二线和通孔层级介电材料层上方形成下部介电材料层630A，并且可以在TFT上方形成上部介电材料层630B。每个TFT可以包括相应的TFT栅电极854、相应的TFT栅极电介质(可以是位于TFT栅电极854上面的连续TFT栅极介电层852的部分)、相应的TFT沟道835(位于相应的TFT栅电极854上面)、相应的TFT源极区域832(与相应的TFT沟道835的第一端的顶面接触)和相应的TFT漏极区域838(与相应的TFT沟道835的第二端的顶面接触)。第二金属通孔结构632的子集可以与TFT栅电极854、TFT源极区域832和TFT漏极区域838中的相应一个接触。TFT晶体管800可以用作存取晶体管，存取晶体管控制对随后形成在存取晶体管之上的存储器单元的底部电极或顶部电极的存取。虽然采用针对TFT栅电极854、TFT源极区域832和TFT漏极区域838的特定配置描述了本发明，但是也可以采用针对TFT栅电极854、TFT源极区域832和TFT漏极区域838的可选配置。例如，TFT栅电极854、TFT源极区域832和TFT漏极区域838中的每个可以相对于邻近元件凸起、凹进或横向偏移。
可以在金属互连结构和介电材料层上方顺序地形成介电帽层108和连接通孔层级介电层110。例如，介电帽层108可以形成在第三金属线结构638的顶面上以及第三线和通孔层级介电材料层630的顶面上。介电帽层108包括介电帽材料，介电帽材料可以保护诸如第三金属线结构638的下面的金属互连结构。在一个实施例中，介电帽层108可以包括可以提供高抗蚀刻性的材料(即介电材料)并且还可以在蚀刻连接通孔层级介电层110的随后的各向异性蚀刻工艺期间用作蚀刻停止材料。例如，介电帽层108可以包括碳化硅或氮化硅，并且可以具有在从5nm至30nm的范围内的厚度，但是也可以使用更小和更大的厚度。
连接通孔层级介电层110可以包括可以用于介电材料层(601、610、620、630)的任何材料。例如，连接通孔层级介电层110可以包括通过正硅酸乙酯(TEOS)的分解沉积的未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。连接通孔层级介电层110的厚度可以在从50nm至200nm的范围内，但是也可以使用更小和更大的厚度。介电帽层108和连接通孔层级介电层110可以形成为平坦毯式(未图案化的)层，平坦毯式层具有在存储器阵列区域100和外周区域200延伸的相应的平坦顶面和相应的平坦底面。
图2是根据本发明的实施例的在形成连接通孔结构的阵列之后的示例性结构的垂直截面图。参考图2，可以形成穿过连接通孔层级介电层110和介电帽层108的通孔腔。例如，可以在连接通孔层级介电层110上方施加光刻胶层(未示出)，并且可以图案化光刻胶层以在位于第三金属互连结构638中的相应一个上面的存储器阵列区域100的区域内形成开口。可以执行各向异性蚀刻以穿过连接通孔层级介电层110和介电帽层108转印光刻胶层中的图案。通过各向异性蚀刻工艺形成的通孔腔在本文中称为下部电极接触通孔腔，因为随后在下部电极接触通孔腔中形成底部电极连接通孔结构。下部电极接触通孔腔可以具有锥形侧壁，该锥形侧壁的锥角(相对于垂直方向)在从1度至10度的范围内。第三金属互连结构638的顶面可以在每个下部电极接触通孔腔的底部处物理地暴露。随后可以例如通过灰化去除光刻胶层。
金属阻挡层可以形成为材料层。金属阻挡层可以覆盖第三金属互连结构638的物理暴露的顶面、下部电极接触通孔腔的锥形侧壁以及连接通孔层级介电层110的顶面，而没有任何孔穿过。金属阻挡层可以包括导电金属氮化物，诸如TiN、TaN和/或WN。也可以使用在本发明的预期范围内的其他合适的材料。金属阻挡层的厚度可以在从3nm至20nm的范围内，但是也可以使用更小和更大的厚度。
可以在下部电极接触通孔腔的剩余体积中沉积诸如钨或铜的金属填充材料。可以通过诸如化学机械平坦化的平坦化工艺来去除位于包括连接通孔层级介电层110的最顶部表面的水平面上面的金属填充材料和金属阻挡层的部分。位于相应的通孔腔中的金属填充材料的每个剩余部分包括金属通孔填充材料部分124。位于相应的通孔腔中的金属阻挡层的每个剩余部分包括金属阻挡层122。填充通孔腔的金属阻挡层122和金属通孔填充材料部分124的每个组合构成连接通孔结构(122、124)。连接通孔结构(122、124)的阵列可以形成在下面的金属互连结构上的连接通孔层级介电层110中。
图3是根据本发明的实施例的在形成底部电极材料层、隧穿介电层、铁电材料层、顶部电极材料层和金属硬掩模材料层之后的示例性结构的垂直截面图。在一些实施例中，可以形成以氧化镁作为介电材料的隧穿介电层。在一些附加实施例中，隧穿介电层可以是连续的隧穿介电层。在一些附加实施例中，铁电材料层可以形成为连续的铁电材料层。参考图3中所示的实施例，可以在连接通孔层级介电层110上方形成包括底部电极材料层130L、连续隧穿介电层140L、连续铁电材料层150L、顶部电极材料层160L和金属硬掩模材料层162L的层堆叠件。可以通过相应的化学气相沉积工艺或相应的物理气相沉积工艺来沉积层堆叠件内的层。层堆叠件内的每个层都可以沉积为在整个层上具有相应的均匀厚度的平坦的毯式材料层。连续隧穿介电层140L和连续铁电材料层150L统称为铁电隧道结材料层。换句话说，铁电隧道结材料层可以形成在底部电极材料层130L和顶部电极材料层160L之间。
虽然使用铁电隧道结材料层包括连续隧穿介电层140L和连续铁电材料层150L的实施例描述了本发明，但是本发明的方法和结构可以施加至以下结构中的任何结构：铁电隧道结材料层包括至少一个连续的隧穿介电层140L和至少一个连续铁电材料层150L。此外，连续隧穿介电层140L可以位于连续铁电材料层150L上面或下面。本文中明确预期本发明的修改，其中铁电隧道结材料层包括相变存储器材料、铁电存储器材料或空位调制的导电氧化物材料。
底部电极材料层130L可以包括过渡金属、导电金属氮化物和导电金属碳化物中的至少一种和/或可以基本上由过渡金属、导电金属氮化物和导电金属碳化物中的至少一种组成。在一个实施例中，底部电极材料层130L包括至少一种金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用在本发明的预期范围内的其他合适的金属材料。例如，底部电极材料层130L可以包括元素金属和/或基本上由元素金属组成，诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt。底部电极材料层130L的厚度可以在从10nm至100nm的范围内，但是也可以使用更小和更大的厚度。
连续隧穿介电层140L包括氧化镁、氧化铝或另一种介电金属氧化物和/或基本上由氧化镁、氧化铝或另一种介电金属氧化物组成。根据本发明的实施例，连续隧穿介电层140L的部分可以随后用作铁电隧道结中的隧穿电介质。在一个实施例中，连续隧穿介电层140L包括氧化镁或含氧化镁的材料。连续隧穿介电层140L中的氧化镁材料具有沿着<001>方向生长的趋势，即以沿着垂直方向形成具有<001>方向的晶粒的方式。连续隧穿介电层140L的氧化镁材料的晶粒的生长取向的优先对准导致随后沉积在其上的连续铁电材料层150L中的大晶粒生长。连续隧穿介电层140L的晶粒的主要部分(即，大于40％)可以沿着<001>方向对准。
连续隧穿介电层140L的晶粒沿着垂直方向的主要对准可以改善随后沉积在其上的连续铁电材料层150L中的氧化镁材料的域均匀性。可以通过物理气相沉积、真空蒸发或原子层沉积形成连续隧穿介电层140L。连续隧穿介电层140L的厚度可以在从0.7nm至4nm的范围内，诸如从1nm至3nm，但是也可以使用更小和更大的厚度。
连续铁电材料层150L包括具有用于电极化的两个稳定方向的铁电材料。两个稳定方向可以是向上方向和向下方向。连续铁电材料层150L的铁电材料可以包括选自以下的至少一种材料：纤锌矿基铁电氮化物材料、氧化铪、氧化铪锆、钛酸钡、硬硼钙石、钛酸铋、钛酸铕钡、铁电聚合物、碲化锗、无水钾镁矾、钽酸铅钪、钛酸铅、锆钛酸铅、铌酸锂、聚偏二氟乙烯、铌酸钾、酒石酸钾钠、磷酸钛氧钾、钛酸钠铋、钽酸锂、钛酸铅镧、锆钛酸铅镧、磷酸二氢铵和磷酸二氢钾。其他合适的铁电材料在本发明的预期范围内。可以例如通过物理气相沉积来沉积连续铁电材料层150L。连续铁电材料层150L的厚度可以在从2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用更小和更大的厚度。
根据本发明的方面，例如，连续铁电材料层150L的铁电材料包括作为合适地掺杂有诸如ScN或YN的材料的基底材料的纤锌矿基铁电氮化物材料，诸如AlN或GaN。在一些实施例中，可以根据其他应用或电路要求(诸如铁电层的厚度)来选择基底材料的掺杂剂的性质和量。纤锌矿基铁电氮化物材料包括钪掺杂的氮化铝、钇掺杂的氮化铝、钪掺杂的氮化镓、钇掺杂的氮化镓、钪掺杂的氮化铟、钇掺杂的氮化铟。例如，x在从0.1至0.4的范围内的Al1- xScxN可以为具有非常正方形的极化电压(PV)回路并且大的残余极化和大的矫顽性的电极化提供磁滞曲线。根据本发明的方面，纤锌矿基铁电氮化物材料可以用于连续铁电材料层150L，以提供矫顽场的紧密分布，并且提供铁电器件的更可靠的切换。
在一个实施例中，连续隧穿介电层140L中的氧化镁材料可以改善连续铁电材料层150L的域均匀性。连续铁电材料层150L的铁电材料中的域尺寸和域均匀性的增加提供了更多的相干电子隧穿以及较大的铁电隧穿电阻，即，铁电隧道结的高电阻状态的电阻和铁电隧道结的低电阻状态的电阻之间的比率较大。
顶部电极材料层160L包括顶部电极材料，顶部电极材料可以包括可以用于底部电极材料层130L的任何金属材料。顶部电极材料层160L可以包括过渡金属、导电金属氮化物和导电金属碳化物中的至少一种和/或可以基本上由过渡金属、导电金属氮化物和导电金属碳化物中的至少一种组成。可以用于顶部电极材料层160L的示例性金属材料包括但不限于TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用在本发明的预期范围内的其他合适的材料。例如，顶部电极材料层160L可以包括元素金属和/或可以基本上由元素金属组成，诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt。顶部电极材料层160L的厚度可以在从10nm至100nm的范围内，但是也可以使用更小和更大的厚度。
金属硬掩模材料层162L是可选的。在存在金属硬掩模材料层162L的实施例中，金属硬掩模材料层162L可以包括金属蚀刻停止材料，该金属蚀刻停止材料为随后用于蚀刻介电材料(可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃或有机硅酸盐玻璃)的各向异性蚀刻工艺提供高抵抗性。在一个实施例中，金属硬掩模材料层162L可以包括导电金属氮化物材料(诸如TiN、TaN或WN)或导电金属碳化物材料(诸如TiC、TaC或WC)。其他合适的金属硬掩模材料在本发明的预期范围内。在一个实施例中，金属硬掩模材料层162L包括TiN和/或基本上由TiN组成。可以通过化学气相沉积或物理气相沉积来沉积金属硬掩模材料层162L。金属硬掩模材料层162L的厚度可以在从2nm至20nm的范围内，诸如从3nm至10nm，但是也可以使用更小和更大的厚度。
通常地，在衬底9上方形成包括底部电极材料层130L、铁电隧道结材料层(140L、150L)和顶部电极材料层160L的层堆叠件。铁电隧道结材料层包括至少一个连续铁电材料层150L和至少一个连续隧穿介电层140L。
图4是根据本发明的实施例的在形成铁电隧道结存储器单元之后的示例性结构的垂直截面图。参考图4，可以在金属硬掩模材料层162L和/或顶部电极材料层160L上方形成包括蚀刻掩模部分的二维阵列的蚀刻掩模177。例如，蚀刻掩模177可以包括通过施加并且光刻图案化光刻胶材料层而形成的图案化的光刻胶材料部分的二维阵列。在一个实施例中，蚀刻掩模177可以包括图案化的光刻胶材料部分的二维周期阵列(诸如二维矩形阵列)。每个图案化的光刻胶材料部分可以具有圆形、矩形、圆角矩形、椭圆形或任何其他闭合曲线状状的水平横截面形状。在蚀刻掩模177包括蚀刻掩模材料部分(诸如光刻胶材料部分)的二维阵列的实施例中，蚀刻掩模177的沿着周期的每个水平方向的节距可以在从从20nm到400nm的范围内，诸如从40nm至200nm，但是也可以使用更小和更大的节距。
可以执行各向异性蚀刻工艺以穿过包括金属硬掩模材料层162L、顶部电极材料层160L、铁电隧道结材料层(150L、140L)和底部电极材料层130L的层堆叠件(162L、160L、150L、140L、130L)转印蚀刻掩模177中的图案。各向异性蚀刻工艺蚀刻层堆叠件(162L、160L、150L、140L、130L)的未掩蔽部分，并且形成铁电隧道结存储器单元101的二维阵列。
每个铁电隧道结存储器单元101包括垂直堆叠件，该垂直堆叠件包括底部电极130、隧穿介电层140、铁电材料层150、顶部电极160和金属硬掩模部分162。蚀刻掩模177可以在各向异性蚀刻工艺期间被消耗，并且金属硬掩模部分162可以在底部电极材料层130L的图案化期间用作附加蚀刻掩模。每个金属硬掩模部分162是金属硬掩模材料层162L的图案化的部分。每个顶部电极160是顶部电极材料层160L的图案化的部分。每个铁电材料层150是连续铁电材料层150L的图案化的部分。每个隧穿介电层140是连续隧穿介电层140L的图案化的部分。每个底部电极130是连续底部电极材料层130L的图案化的部分。
每个铁电隧道结存储器单元101内的层的侧壁可以垂直地重合，即，可以位于包括至少一个上面的层和/或至少一个下面的层的侧壁的垂直平面内。每个铁电隧道结存储器单元101内的层的侧壁可以是垂直的，或者可以具有在从0.1度至30度的范围内的锥角。随后可以例如通过灰化去除蚀刻掩模177。可选地，可以在铁电隧道结存储器单元101的阵列周围形成介电间隔件(未示出)。
可以形成铁电隧道结(FTJ)存储器单元101的阵列。每个FTJ存储器单元101可以包括位于衬底9上方的底部电极130、位于底部电极130上面的顶部电极160以及位于底部电极130和顶部电极160之间并且包括铁电材料层150和隧穿介电层140的铁电隧道结(FTJ)存储器元件(140、150)。
在一个实施例中，FTJ存储器元件(140、150)中的隧穿介电层140的侧壁可以与FTJ存储器元件(140、150)中的铁电材料层150的侧壁垂直地重合。连接通孔结构(122、124)的阵列可以形成在连接通孔层级介电层110内，并且可以与FTJ存储器单元101的底部电极130的底面接触。每个隧穿介电层140可以包括多晶氧化镁晶粒。多晶氧化镁晶粒可以具有主要的晶体取向，该取向是<001>方向，并且垂直于铁电材料层150和隧穿介电层140的每个接触对之间的水平界面。
图5是根据本发明的实施例的在形成存储器层级介电层和存储器层级金属互连结构之后的示例性结构的垂直截面图。参考图5，可以在FTJ存储器单元101的阵列和连接通孔层级介电层110周围和上方形成存储器层级介电层170。存储器层级介电层170包括可平坦化的介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。可以通过共形沉积工艺(诸如化学气相沉积工艺)或自平坦化沉积工艺(诸如旋涂)来沉积存储器层级介电层170的介电材料。
至少一个光刻图案化步骤和至少一个各向异性蚀刻工艺可以用于在存储器层级介电层170中形成互连腔。例如，可以将第一光刻胶层(未示出)施加在存储器层级介电层170上方，并且可以光刻图案化第一光刻胶层以在外周区域200中的第一光刻胶层中形成离散开口的阵列。可以执行第一各向异性蚀刻工艺以在存储器层级介电层170中形成通孔腔。在去除第一光刻胶层之后，可以将第二光刻胶层(未示出)施加在存储器层级介电层170上方，并且可以光刻图案化第二光刻胶层以在外周区域200内的第二光刻胶层中形成线状开口。可以执行第二各向异性蚀刻工艺以在存储器层级介电层170中形成线腔。随后可以去除第二光刻胶层。在一个实施例中，互连腔可以形成为集成线和通孔腔。在该实施例中，每个集成线和通孔腔可以包括线腔和至少一个通孔腔。金属硬掩模部分162的顶面(或顶部电极160的顶面)可以在形成在存储器阵列区域100中的每个通孔腔的底部处物理地暴露，并且金属互连结构(诸如第三金属线结构638)的顶面可以在形成在外周区域200中的每个通孔腔的底部处物理地暴露。
至少一种金属材料可以沉积在互连腔中。该至少一种金属材料在本文中称为至少一种存储器层级金属材料。在一个实施例中，金属阻挡材料层(诸如TiN层、TaN层和/或WN层)和金属填充材料(诸如W、Cu、Co、Ru、Mo或金属间合金)可以沉积在互连腔中和存储器层级介电层170上方。
可以执行诸如化学机械平坦化工艺的平坦化工艺以从存储器层级介电层170之上去除至少一种存储器层级金属材料。化学机械平坦化工艺可以从包括存储器层级介电层170的顶面的水平面之上去除材料部分。填充互连腔的至少一种存储器层级金属材料的剩余部分包括存储器层级金属互连结构(180、190、280、290)。在一个实施例中，存储器层级金属互连结构(180、190、280、290)可以包括形成在存储器阵列区域100中的第一存储器层级线和通孔结构(180、190)以及第二存储器层级线和通孔结构(280、290)。每个第一存储器层级线和通孔结构(180、190)可以形成在外周区域200中。
每个第一存储器层级线和通孔结构(180、190)可以包括与金属硬掩模部分162的顶面(或顶部电极160的顶面)接触的相应的金属通孔部分180以及位于相应的金属通孔部分180上面并且邻接相应的金属通孔部分180的相应的金属线部分190。每个第二存储器层级线和通孔结构(280、290)可以包括与金属线结构(诸如第三金属线结构638)的顶面接触的相应的金属通孔部分280以及位于相应的金属通孔部分280上面并且邻接相应的金属通孔部分280的相应的金属线部分290。存储器层级金属互连结构(180、190、280、290)的顶面可以位于包括存储器层级介电层170的顶面的水平面内。
通常地，可以在FTJ存储器单元101的阵列上方和周围形成介电材料层(诸如存储器层级介电层170)。介电材料层已形成在FTJ存储器单元101的阵列内并且横向围绕FTJ存储器单元101的阵列。金属互连结构(诸如第一存储器层级金属互连结构(180、190))、金属通孔部分可以形成为穿过介电材料层。金属互连结构与顶部电极160接触或电连接至顶部电极160，顶部电极160为顶部电极材料层160L的图案化的部分。可以提供包括相应的金属通孔部分的金属互连结构的阵列。金属通孔部分可以电连接至选自FTJ存储器单元101的阵列的相应的顶部电极160。
虽然使用存储器层级金属互连结构(180、190、280、290)形成为集成线和通孔结构的实施例描述了本发明，但是本文中明确预期使用第一单镶嵌工艺形成金属通孔部分(180、280)并且使用第二单镶嵌工艺形成金属线部分(190、290)的实施例。在该实施例中，存储器层级介电层170可以包括其中形成有金属通孔部分(180、280)的下部介电材料层和其中形成有金属线部分(190、290)的上部介电材料层的垂直堆叠件。存储器层级介电层170用作位于第三线和通孔层级介电材料层630上面的第四线和通孔层级介电材料层。
图6是根据本发明的实施例的在形成上部层级金属互连结构之后的示例性结构的垂直截面图。参考图6，随后可以在存储器层级介电层170上方形成第五线和通孔层级介电材料层650。第五线和通孔层级介电材料层650可以包括层间介电(ILD)材料，ILD材料可以用于任何下面的介电材料层(601、610、620、630、110、170)。至少一个光刻图案化步骤和至少一个各向异性蚀刻工艺可以用于形成第五层级互连腔。可以在第五层级互连腔中沉积至少一种金属材料。在一个实施例中，金属阻挡材料层(诸如TiN层、TaN层和/或WN层)和金属填充材料(诸如W、Cu、Co、Ru、Mo或金属间合金)可以沉积在第五层级互连腔中。可以执行诸如化学机械平坦化工艺的平坦化工艺，以从包括第五线和通孔层级介电材料层650的顶面的水平面之上去除至少一种上部层级金属材料。填充第五层级互连腔的至少一种金属材料的剩余部分包括可以形成为集成线和通孔结构的第四金属通孔结构652和第五金属线结构658。可选地，可以使用两个单镶嵌工艺来形成第四金属通孔结构652和第五金属线结构658。第四金属通孔结构652和第五金属线结构658在本文中称为上部层级金属互连结构。可以根据需要形成附加上部层级金属互连结构(未示出)。
在一个实施例中，存取晶体管(如在CMOS电路700中提供的或包括薄膜晶体管800)可以位于衬底9和FTJ存储器单元101的阵列的底部电极130之间。在BEOL位置中形成存储器单元时，也可以在BEOL中形成存取晶体管。在一些应用中，可以在BEOL位置种制造晶体管。通过在BEOL位置中制造晶体管，可以在BEOL处添加功能，同时可以在FEOL中获得宝贵的芯片面积。这样的晶体管可以利用除了硅基材料以外的材料来形成半导体沟道或掺杂的漏极区域和源极区域。例如，可以使用金属氧化物半导体，金属氧化物半导体可以通过调整材料的相对浓度来控制半导体性质。此外，对于BEOL集成而言，使用金属氧化物半导体的晶体管可能是有吸引力的选择，因为这种晶体管可以在低温(诸如低于400摄氏度的温度)处进行处理，因此不会损坏先前制造的器件。这样的晶体管的源极区域和漏极区域不需要包含激活的(置换的)掺杂剂的掺杂的半导体材料区域，而是可以采用金属材料。这样的金属氧化物半导体可以包括半导体氧化物，诸如InGaZnO(IGZO)、氧化铟锡(ITO)、InWO、InZnO、InSnO、GaOx、InOx等。其他合适的金属氧化物半导体材料在本发明的预期范围内。
每个存取晶体管的源极区域(732或832)或漏极区域(738或838)可以通过至少一个金属互连结构的集合电连接至相应的FTJ存储器单元101的底部电极130或顶部电极160。虽然使用在FTJ存储器单元101的阵列下方形成TFT 800的实施例描述了本发明，但是本文中明确预期在FTJ存储器单元101的阵列之上形成TFT的实施例。通常地，可以提供铁电隧道结(FTJ)存储器阵列。FTJ存储器阵列可以包括位于衬底9上或上方的存取晶体管(700、800)的阵列，以及位于存取晶体管的阵列上面、或下面或位于与存取晶体管的阵列相同层级处的铁电隧道结(FTJ)存储器单元101的阵列。FTJ存储器单元101的顶部电极160和/或底部电极130可以连接至存取晶体管(700、800)的源极区域(732、832)或漏极区域(738、838)。
图7是根据本发明的实施例的示例性结构的第一可选实施例的垂直截面图。参考图7，通过改变在图3的处理步骤处的连续隧穿介电层140L和连续铁电材料层150L的顺序，可以从图6的示例性结构得到根据本发明的实施例的示例性结构的第一可选实施例。因此，铁电材料层150与每个FTJ存储器单元101内的底部电极130的顶面接触，并且隧穿介电层140与每个FTJ存储器单元101内的铁电材料层150的顶面和顶部电极160的底面接触。隧穿介电层140包括多晶氧化镁晶粒，并且该隧穿介电层140的晶粒的主要部分(即，大于40％)可以沿着<001>方向对准。
图8是根据本发明的实施例的示例性结构的第二可选实施例的垂直截面图。参考图8，通过使用多个隧穿介电层140代替每个FTJ存储器单元101内的单个隧穿介电层140，可以从图6的示例性结构得到示例性结构的第二可选实施例。使用多个隧穿介电层140可以提供增强每个铁电材料层150内的晶粒均匀性的益处。在该实施例中，代替连续隧穿介电层140L和连续铁电材料层150L的堆叠件，可以在图3的处理步骤处沉积连续隧穿介电层140L、连续铁电材料层150L和另一连续隧穿介电层140L的堆叠件。因此，铁电隧道结存储器单元101内的每个铁电隧道结存储器元件(140、150)包括垂直堆叠件，该垂直堆叠件从底部到顶部包括第一隧穿介电层140、铁电材料层150和第二隧穿介电层140。因此，第一隧穿介电层可以与每个FTJ存储器单元101内的底部电极130的顶面接触，并且第二隧穿介电层140可以与每个FTJ存储器单元101内的顶部电极160的底面接触。铁电材料层150可以与第一隧穿介电层140和第二隧穿介电层140接触。每个隧穿介电层140可以具有在从0.7nm至3nm的范围内的厚度，诸如从1nm至2nm，但是也可以使用更小和更大的厚度。隧穿介电层140包括多晶氧化镁晶粒，并且隧穿介电层140的晶粒的主要部分(即，大于40％)可以沿着<001>方向对准。每个FTJ存储器元件(140、150)中的铁电材料层150的厚度可以在从2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用更小和更大的厚度。
图9是根据本发明的实施例的示例性结构的第三可选实施例的垂直截面图。参考图9，通过在每个FTJ存储器单元101内使用包括隧穿介电层140和铁电材料层150的层堆叠件的至少两个重复来代替包括单个隧穿介电层140和单个铁电材料层150的层堆叠件，可以从图6的示例性结构得到示例性结构的第三可选实施例。在该实施例中，代替连续隧穿介电层140L和连续铁电材料层150L的堆叠件，可以在图3的处理步骤处沉积包括连续隧穿介电层140L和连续铁电材料层150L的层堆叠件的至少两个重复。因此，铁电隧道结存储器单元101内的每个铁电隧道结存储器元件(140、150)包括层堆叠件的至少两个重复，该层堆叠件包括隧穿介电层140和铁电材料层150。换句话说，铁电隧道结存储器单元101内的每个FTJ存储器元件(140、150)包括至少两个隧穿介电层140和至少两个铁电材料层150。每个FTJ存储器元件(140、150)中的隧穿介电层140的总数可以与FTJ存储器元件(140、150)内的铁电材料层150的总数相同或可以比FTJ存储器元件(140、150)内的铁电材料层150的总数大1。每个隧穿介电层140可以具有在从0.7nm至3nm的范围内的厚度，诸如从1nm至2nm，但是也可以使用更小和更大的厚度。隧穿介电层140包括多晶氧化镁晶粒，并且隧穿介电层140的晶粒的主要部分(即，大于40％)可以沿着<001>方向对准。每个铁电材料层150的厚度可以在从2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用更小和更大的厚度。
参考图10，示出了本发明的示例性结构内的铁电隧道结存储器单元101的可选配置。通常地，每个铁电隧道结存储器单元101从底部到顶部可以包括底部电极130、包括至少一个铁电材料层150和至少一个隧穿介电层140的铁电隧道结存储器元件(140、150)以及顶部电极160。铁电材料层150可以位于隧穿介电层140上面和/或下面。隧穿介电层140可以位于铁电材料层150上面和/或下面。通常地，可以采用单个铁电材料层150或多个铁电材料层150。在采用多个铁电材料层150的情况下，每个垂直相邻的一对铁电材料层150可以通过相应的隧穿介电层140彼此垂直地间隔开。可以采用一个隧穿介电层140或多个隧穿介电层140。在采用多个隧穿介电层140的情况下，每个垂直相邻的一对隧穿介电层140可以通过相应的铁电材料层150彼此垂直地间隔开。在采用多个隧穿介电层140的情况下，可以减小一个或多个隧穿介电层140的厚度，以增大通过铁电隧道结存储器单元101的电流。
参考图11，流程图示出了本发明的方法的一般处理步骤，该方法可以用于制造铁电隧道结(FTJ)存储器器件。参考步骤1110和图1至图3和图7至图10，可以在衬底9上方沉积包括底部电极材料层130L、铁电隧道结材料层(140L、150L)和顶部电极材料层160L的层堆叠件(130L、140L、150L、160L、162L)。铁电隧道结材料层(140L、150L)包括至少一个连续铁电材料层150L和至少一个连续隧穿介电层140L。参考步骤1120和图4和图7至图9，可以用蚀刻掩模177掩蔽层堆叠件(130L、140L、150L、160L、162L)的区域。参考步骤1130和图4至图9，可以通过蚀刻未由蚀刻掩模177掩蔽的层堆叠件(130L、140L、150L、160L、162L)的未掩蔽部分来形成铁电隧道结(FTJ)存储器单元101。
参考所有附图并且根据本发明的各个实施例，提供了铁电隧道结(FTJ)存储器器件，包括：底部电极130，位于衬底9上方；顶部电极160，位于底部电极130上面；以及铁电隧道结存储器元件(140、150)，位于底部电极130和顶部电极160之间，并且包括至少一个铁电材料层150和至少一个隧穿介电层140。
根据本发明的另一个实施例，提供了铁电隧道结(FTJ)存储器阵列，包括：存取晶体管(700，800)的阵列，位于衬底9上或上方；以及铁电隧道结(FTJ)存储器单元101的阵列，位于存取晶体管(700、800)的阵列上面、下面或位于与存取晶体管(700、800)的阵列相同的层级处，其中FTJ存储器单元101的阵列内的每个FTJ存储器单元101包括：底部电极130；顶部电极160，位于底部电极130上面；以及铁电隧道结(FTJ)存储器单元(140、150)，位于底部电极130和顶部电极160之间并且包括至少一个铁电材料层150和至少一个隧穿介电层140，其中FTJ存储器单元101的阵列内的每个FTJ存储器单元101电连接至存取晶体管(700、800)的阵列内的相应存取晶体管(700、800)。
本发明的各个实施例可以用于提供包括至少一个铁电材料层150的非易失性存储器器件。每个铁电隧道结存储器单元101可以缩放以消耗约几fJ的切换功率。相对于非晶介电氧化物材料，本发明的存储器器件中的每个铁电隧道结存储器单元101内的一个或多个隧穿介电层140的晶体氧化镁材料提供了优异的隧穿特性和较高的隧穿电阻比。例如，氧化铝以非晶形式沉积，并且在后段制程(BEOL)结构上的热约束阻止了高于400摄氏度的热退火，这对于将非晶氧化铝材料转变为晶体氧化铝材料是必不可少的。由于大且均匀的域均匀性，本发明的隧穿介电层140中的氧化镁材料的晶体性质提供了相干电子隧穿和大的隧穿电阻(TER)。因此，隧穿介电层140的使用可以增强本发明的FTJ存储器单元101的性能。
本发明的实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：底部电极，位于衬底上方；顶部电极，位于所述底部电极上面；以及铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层。
在上述铁电隧道结存储器器件中，其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒。
在上述铁电隧道结存储器器件中，其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒，其中，所述多晶氧化镁晶粒的主要晶体取向是<001>方向，并且垂直于所述至少一个铁电材料层中的一个与所述至少一隧穿介电层中的一个之间的水平界面。
在上述铁电隧道结存储器器件中，其中，所述至少一个隧穿介电层的每个的侧壁与所述至少一个铁电材料层中的一个的侧壁垂直地重合。
在上述铁电隧道结存储器器件中，还包括：介电材料层，所述介电材料层具有形成在所述介电材料层中的所述底部电极、所述顶部电极和铁电隧道结存储器单元并且横向围绕所述底部电极、所述顶部电极和所述铁电隧道结存储器单元。
在上述铁电隧道结存储器器件中，还包括：介电材料层，所述介电材料层具有形成在所述介电材料层中的所述底部电极、所述顶部电极和铁电隧道结存储器单元并且横向围绕所述底部电极、所述顶部电极和所述铁电隧道结存储器单元；连接通孔结构，形成在连接通孔层级介电层内并且与所述底部电极的底面接触；以及金属互连结构，包括电连接至所述顶部电极的金属通孔部分。
在上述铁电隧道结存储器器件中，还包括位于所述衬底和所述底部电极之间的第一晶体管，其中，所述第一晶体管的源极区域或漏极区域通过至少一个金属互连结构的集合电连接至所述底部电极或所述顶部电极。
在上述铁电隧道结存储器器件中，其中：所述至少一个铁电材料层和所述至少一个隧穿介电层包括彼此接触的铁电材料层和隧穿介电层；所述铁电材料层和所述隧穿介电层中的一个与所述顶部电极接触；并且所述铁电材料层和所述隧穿介电层中的另一个与所述底部电极接触。
在上述铁电隧道结存储器器件中，其中，所述铁电隧道结存储器元件包括多个隧穿介电层。
在上述铁电隧道结存储器器件中，其中，所述铁电隧道结存储器元件包括层堆叠件的至少两个重复，所述层堆叠件包括隧穿介电层和铁电材料层。
在上述铁电隧道结存储器器件中，其中，所述至少一个铁电材料层中的每个包括选自以下的材料：纤锌矿基铁电氮化物材料、氧化铪、氧化铪锆、钛酸钡、硬硼钙石、钛酸铋、钛酸铕钡、铁电聚合物、碲化锗、无水钾镁矾、钽酸铅钪、钛酸铅、锆钛酸铅、铌酸锂、聚偏二氟乙烯、铌酸钾、酒石酸钾钠、磷酸钛氧钾、钛酸钠铋、钽酸锂、钛酸铅镧、锆钛酸铅镧、磷酸二氢铵和磷酸二氢钾。
在上述铁电隧道结存储器器件中，其中，所述铁电隧道结存储器元件包括多个铁电材料层或多个隧穿介电层。
本发明的另一实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：晶体管的阵列，位于衬底上或上方；以及铁电隧道结(FTJ)存储器单元的阵列，位于所述晶体管的阵列上面或下面、或位于与所述晶体管的阵列相同的层级处，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元包括：底部电极；顶部电极，位于所述底部电极上面；和铁电隧道结(FTJ)存储器单元，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元电连接至所述晶体管的阵列内的相应晶体管。
在上述铁电隧道结存储器器件中，还包括：连接通孔结构的阵列，与选自所述铁电隧道结存储器单元的阵列的相应底部电极接触；以及金属互连结构的阵列，包括相应的金属通孔部分，所述相应的金属通孔部分电连接至选自所述铁电隧道结存储器单元的阵列的相应顶部电极。
本发明的又一实施例提供了一种制造铁电隧道结(FTJ)存储器器件的方法，包括：在衬底上方形成包括底部电极材料层、铁电隧道结材料层和顶部电极材料层的层堆叠件，其中，所述铁电隧道结材料层包括至少一个铁电材料层和至少一个隧穿介电层；用蚀刻掩模掩蔽所述层堆叠件的区域；以及通过蚀刻未由所述蚀刻掩模掩蔽的所述层堆叠件的未掩蔽部分，形成铁电隧道结(FTJ)存储器单元。
在上述方法中，其中，所述至少一个隧穿介电层的每个包括多晶氧化镁晶粒。
在上述方法中，其中：所述蚀刻掩模包括图案化的光刻胶材料部分；并且通过执行各向异性蚀刻工艺来蚀刻所述层堆叠件的所述未掩蔽部分。
在上述方法中，还包括：在所述衬底上方的连接通孔层级介电层内形成连接通孔结构，其中，所述层堆叠件形成在所述连接通孔结构上方；在所述铁电隧道结存储器单元上方和周围形成介电材料层；以及形成金属互连结构，所述金属互连结构包括穿过所述介电材料层的金属通孔部分，其中，所述金属互连结构与顶部电极接触或电连接至所述顶部电极，所述顶部电极为所述顶部电极材料层的图案化的部分。
在上述方法中，还包括：在所述衬底上方形成第一晶体管；以及在至少一个介电材料层内形成至少一个金属互连结构的集合，其中，通过图案化所述底部电极材料层而形成的底部电极通过所述至少一个金属互连结构的集合连接至所述第一晶体管。
在上述方法中，其中，所述至少一个隧穿介电层包括多个隧穿介电层。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
Claims (20)
1.一种铁电隧道结(FTJ)存储器器件，包括：
底部电极，位于衬底上方；
顶部电极，位于所述底部电极上面；以及
铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，
其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒，并且所述至少一个隧穿介电层中的每个的晶粒中的大于40％的部分沿着<001>方向对准。
2.根据权利要求1所述的铁电隧道结存储器器件，其中，所述至少一个铁电材料层包括多个铁电材料层。
3.根据权利要求1所述的铁电隧道结存储器器件，其中，所述多晶氧化镁晶粒的晶体取向是<001>方向，并且垂直于所述至少一个铁电材料层中的一个与所述至少一隧穿介电层中的一个之间的水平界面。
4.根据权利要求1所述的铁电隧道结存储器器件，其中，所述至少一个隧穿介电层的每个的侧壁与所述至少一个铁电材料层中的一个的侧壁垂直地重合。
5.根据权利要求1所述的铁电隧道结存储器器件，还包括：介电材料层，所述介电材料层具有形成在所述介电材料层中的所述底部电极、所述顶部电极和铁电隧道结存储器单元并且横向围绕所述底部电极、所述顶部电极和所述铁电隧道结存储器单元。
6.根据权利要求5所述的铁电隧道结存储器器件，还包括：
连接通孔结构，形成在连接通孔层级介电层内并且与所述底部电极的底面接触；以及
金属互连结构，包括电连接至所述顶部电极的金属通孔部分。
7.根据权利要求1所述的铁电隧道结存储器器件，还包括位于所述衬底和所述底部电极之间的第一晶体管，其中，所述第一晶体管的源极区域或漏极区域通过至少一个金属互连结构的集合电连接至所述底部电极或所述顶部电极。
8.根据权利要求1所述的铁电隧道结存储器器件，其中：所述至少一个铁电材料层和所述至少一个隧穿介电层包括彼此接触的铁电材料层和隧穿介电层；
所述铁电材料层和所述隧穿介电层中的一个与所述顶部电极接触；并且
所述铁电材料层和所述隧穿介电层中的另一个与所述底部电极接触。
9.根据权利要求1所述的铁电隧道结存储器器件，其中，所述铁电隧道结存储器元件包括多个隧穿介电层。
10.根据权利要求1所述的铁电隧道结存储器器件，其中，所述铁电隧道结存储器元件包括层堆叠件的至少两个重复，所述层堆叠件包括隧穿介电层和铁电材料层。
11.根据权利要求1所述的铁电隧道结存储器器件，其中，所述至少一个铁电材料层中的每个包括选自以下的材料：纤锌矿基铁电氮化物材料、氧化铪、氧化铪锆、钛酸钡、硬硼钙石、钛酸铋、钛酸铕钡、铁电聚合物、碲化锗、无水钾镁矾、钽酸铅钪、钛酸铅、锆钛酸铅、铌酸锂、聚偏二氟乙烯、铌酸钾、酒石酸钾钠、磷酸钛氧钾、钛酸钠铋、钽酸锂、钛酸铅镧、锆钛酸铅镧、磷酸二氢铵和磷酸二氢钾。
12.根据权利要求1所述的铁电隧道结存储器器件，其中，所述铁电隧道结存储器元件包括多个铁电材料层或多个隧穿介电层。
13.一种铁电隧道结(FTJ)存储器器件，包括：
晶体管的阵列，位于衬底上或上方；以及
铁电隧道结(FTJ)存储器单元的阵列，位于所述晶体管的阵列上面或下面、或位于与所述晶体管的阵列相同的层级处，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元包括：
底部电极；
顶部电极，位于所述底部电极上面；和
铁电隧道结(FTJ)存储器单元，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，
其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元电连接至所述晶体管的阵列内的相应晶体管，
其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒，并且所述至少一个隧穿介电层中的每个的晶粒中的大于40％的部分沿着<001>方向对准。
14.根据权利要求13所述的铁电隧道结存储器器件，还包括：
连接通孔结构的阵列，与选自所述铁电隧道结存储器单元的阵列的相应底部电极接触；以及
金属互连结构的阵列，包括相应的金属通孔部分，所述相应的金属通孔部分电连接至选自所述铁电隧道结存储器单元的阵列的相应顶部电极。
15.一种制造铁电隧道结(FTJ)存储器器件的方法，包括：
在衬底上方形成包括底部电极材料层、铁电隧道结材料层和顶部电极材料层的层堆叠件，其中，所述铁电隧道结材料层包括至少一个铁电材料层和至少一个隧穿介电层；
用蚀刻掩模掩蔽所述层堆叠件的区域；以及
通过蚀刻未由所述蚀刻掩模掩蔽的所述层堆叠件的未掩蔽部分，形成铁电隧道结(FTJ)存储器单元，
其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒，并且所述至少一个隧穿介电层中的每个的晶粒中的大于40％的部分沿着<001>方向对准。
16.根据权利要求15所述的方法，其中，所述至少一个铁电材料层包括多个铁电材料层。
17.根据权利要求15所述的方法，其中：
所述蚀刻掩模包括图案化的光刻胶材料部分；并且
通过执行各向异性蚀刻工艺来蚀刻所述层堆叠件的所述未掩蔽部分。
18.根据权利要求15所述的方法，还包括：
在所述衬底上方的连接通孔层级介电层内形成连接通孔结构，其中，所述层堆叠件形成在所述连接通孔结构上方；
在所述铁电隧道结存储器单元上方和周围形成介电材料层；以及形成金属互连结构，所述金属互连结构包括穿过所述介电材料层的金属通孔部分，其中，所述金属互连结构与顶部电极接触或电连接至所述顶部电极，所述顶部电极为所述顶部电极材料层的图案化的部分。
19.根据权利要求15所述的方法，还包括：
在所述衬底上方形成第一晶体管；以及
在至少一个介电材料层内形成至少一个金属互连结构的集合，其中，通过图案化所述底部电极材料层而形成的底部电极通过所述至少一个金属互连结构的集合连接至所述第一晶体管。
20.根据权利要求15所述的方法，其中，所述至少一个隧穿介电层包括多个隧穿介电层。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063042595P | 2020-06-23 | 2020-06-23 | |
| US63/042,595 | 2020-06-23 | ||
| US17/229,926 | 2021-04-14 | ||
| US17/229,926 US11805657B2 (en) | 2020-06-23 | 2021-04-14 | Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113497044A CN113497044A (zh) | 2021-10-12 |
| CN113497044B true CN113497044B (zh) | 2024-04-09 |
Family
ID=77997341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110690774.1A Active CN113497044B (zh) | 2020-06-23 | 2021-06-22 | 铁电隧道结存储器器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11805657B2 (zh) |
| KR (1) | KR102624988B1 (zh) |
| CN (1) | CN113497044B (zh) |
| DE (1) | DE102021111163A1 (zh) |
| TW (1) | TWI763540B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11502103B2 (en) | 2018-08-28 | 2022-11-15 | Intel Corporation | Memory cell with a ferroelectric capacitor integrated with a transtor gate |
| US20210391470A1 (en) * | 2020-06-15 | 2021-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layered structure, semiconductor device including the same, and manufacturing method thereof |
| US11980037B2 (en) | 2020-06-19 | 2024-05-07 | Intel Corporation | Memory cells with ferroelectric capacitors separate from transistor gate stacks |
| US11832451B1 (en) | 2021-08-06 | 2023-11-28 | Kepler Computing Inc. | High density ferroelectric random access memory (FeRAM) devices and methods of fabrication |
| US11942133B2 (en) | 2021-09-02 | 2024-03-26 | Kepler Computing Inc. | Pedestal-based pocket integration process for embedded memory |
| US11961877B1 (en) | 2021-12-14 | 2024-04-16 | Kepler Computing Inc. | Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures |
| US11869928B2 (en) | 2021-12-14 | 2024-01-09 | Kepler Computing Inc. | Dual hydrogen barrier layer for memory devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018039645A1 (en) * | 2016-08-26 | 2018-03-01 | Intel Corporation | Integrated circuit device structures and double-sided fabrication techniques |
| CN111211135A (zh) * | 2020-01-16 | 2020-05-29 | 华中科技大学 | 一种非对称铁电隧穿结多值存储单元的调制方法 |
| CN111223873A (zh) * | 2020-01-16 | 2020-06-02 | 华中科技大学 | 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487927B1 (ko) * | 2003-07-21 | 2005-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| JP2015082564A (ja) | 2013-10-22 | 2015-04-27 | ソニー株式会社 | メモリセル構造、メモリ製造方法、メモリ装置 |
| KR20150075602A (ko) * | 2013-12-26 | 2015-07-06 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| KR20150110999A (ko) * | 2014-03-24 | 2015-10-05 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102259870B1 (ko) * | 2014-07-30 | 2021-06-04 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
| KR20170012792A (ko) * | 2015-07-24 | 2017-02-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102433703B1 (ko) * | 2015-11-30 | 2022-08-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| WO2017171837A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Layer transferred ferroelectric memory devices |
| CN109643742A (zh) | 2016-08-26 | 2019-04-16 | 英特尔公司 | 集成电路器件结构和双侧制造技术 |
| KR20180049331A (ko) * | 2016-10-31 | 2018-05-11 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20180073745A (ko) * | 2016-12-22 | 2018-07-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 형성 방법 |
| KR102631425B1 (ko) * | 2017-02-03 | 2024-01-31 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 형성 방법 |
| JP2019054052A (ja) * | 2017-09-13 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2019057621A (ja) | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | 記憶装置 |
| JP7066585B2 (ja) | 2018-09-19 | 2022-05-13 | キオクシア株式会社 | 記憶装置 |
| US10991876B2 (en) | 2018-10-31 | 2021-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods to improve magnetic tunnel junction memory cells by treating native oxide |
| US11476261B2 (en) * | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| US11784251B2 (en) * | 2019-06-28 | 2023-10-10 | Intel Corporation | Transistors with ferroelectric spacer and methods of fabrication |
| US20210111179A1 (en) * | 2019-10-11 | 2021-04-15 | Intel Corporation | 3d-ferroelectric random access memory (3d-fram) |
| KR20200002754A (ko) | 2019-12-27 | 2020-01-08 | 에스케이하이닉스 주식회사 | 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치 |
| US20210272983A1 (en) * | 2020-02-27 | 2021-09-02 | Seagate Technology Llc | Three-dimensional ferroelectric memory |
| US11450370B2 (en) * | 2020-06-19 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric field-effect transistor (FeFET) memory |
| US11908504B2 (en) * | 2021-04-13 | 2024-02-20 | Seagate Technology Llc | Front end buffer having ferroelectric field effect transistor (FeFET) based memory |
| US11527277B1 (en) * | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
-
2021
- 2021-04-14 US US17/229,926 patent/US11805657B2/en active Active
- 2021-04-30 DE DE102021111163.3A patent/DE102021111163A1/de active Pending
- 2021-06-07 KR KR1020210073712A patent/KR102624988B1/ko active IP Right Grant
- 2021-06-15 TW TW110121586A patent/TWI763540B/zh active
- 2021-06-22 CN CN202110690774.1A patent/CN113497044B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018039645A1 (en) * | 2016-08-26 | 2018-03-01 | Intel Corporation | Integrated circuit device structures and double-sided fabrication techniques |
| CN111211135A (zh) * | 2020-01-16 | 2020-05-29 | 华中科技大学 | 一种非对称铁电隧穿结多值存储单元的调制方法 |
| CN111223873A (zh) * | 2020-01-16 | 2020-06-02 | 华中科技大学 | 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102021111163A1 (de) | 2021-12-23 |
| US20210398991A1 (en) | 2021-12-23 |
| TW202201698A (zh) | 2022-01-01 |
| TWI763540B (zh) | 2022-05-01 |
| CN113497044A (zh) | 2021-10-12 |
| KR102624988B1 (ko) | 2024-01-12 |
| KR20210158319A (ko) | 2021-12-30 |
| US11805657B2 (en) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113497044B (zh) | 铁电隧道结存储器器件及其制造方法 | |
| US20230369440A1 (en) | Access transistor including a metal oxide barrier layer and methods for forming the same | |
| US20210375888A1 (en) | Ferroelectric memory device and method of forming the same | |
| US11515332B2 (en) | Ferroelectric memory device and method of forming the same | |
| US11696448B2 (en) | Memory device and method of forming the same | |
| TWI817310B (zh) | 半導體裝置與其形成方法 | |
| US11968840B2 (en) | Tri-gate transistor and methods for forming the same | |
| US11527552B2 (en) | Ferroelectric memory device and method of forming the same | |
| US11342334B2 (en) | Memory cell and method | |
| US20230369439A1 (en) | Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same | |
| US20230361162A1 (en) | Ferroelectric Tunnel Junction Devices with a Sparse Seed Layer and Methods for Forming the Same | |
| US20230106816A1 (en) | Ferroelectric memory device and method of forming the same | |
| US11355551B2 (en) | Multi-level magnetic tunnel junction NOR device with wrap-around gate electrodes and methods for forming the same | |
| US20240023341A1 (en) | Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same | |
| US20240081077A1 (en) | Transistor, memory device and manufacturing method of memory device | |
| US20210408116A1 (en) | Memory device including a semiconducting metal oxide fin transistor and methods of forming the same | |
| US20220254931A1 (en) | Thin film transistor including a dielectric diffusion barrier and methods for forming the same | |
| US11985906B2 (en) | Low-resistance contact to top electrodes for memory cells and methods for forming the same | |
| US20210376231A1 (en) | Low-resistance contact to top electrodes for memory cells and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |