JP2019054052A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2019054052A
JP2019054052A JP2017175890A JP2017175890A JP2019054052A JP 2019054052 A JP2019054052 A JP 2019054052A JP 2017175890 A JP2017175890 A JP 2017175890A JP 2017175890 A JP2017175890 A JP 2017175890A JP 2019054052 A JP2019054052 A JP 2019054052A
Authority
JP
Japan
Prior art keywords
layer
ferroelectric layer
ferroelectric
ferromagnetic
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017175890A
Other languages
English (en)
Inventor
英二 北川
Eiji Kitagawa
英二 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017175890A priority Critical patent/JP2019054052A/ja
Priority to US15/907,907 priority patent/US20190081235A1/en
Publication of JP2019054052A publication Critical patent/JP2019054052A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】抵抗変化素子の抵抗変化率を向上させる。【解決手段】一実施形態の半導体記憶装置は、第１強磁性層と、第２強磁性層と、上記第１強磁性層及び上記第２強磁性層の間に設けられた非磁性層と、を含む抵抗変化素子を備える。上記非磁性層は、常誘電体層と、強誘電体層と、を含む。上記常誘電体層は、上記第１強磁性層の上面上に設けられる。上記強誘電体層は、上記常誘電体層の上面上と、上記第２強磁性層の下面上とに設けられる。【選択図】図３

Description

実施形態は、半導体記憶装置に関する。
抵抗変化素子を有する半導体記憶装置が知られている。
特開平１１−０８６２３６号公報 特開２０１５−１７０６１０号公報
抵抗変化素子の抵抗変化率を向上させる。
実施形態の半導体記憶装置は、第１強磁性層と、第２強磁性層と、上記第１強磁性層及び上記第２強磁性層の間に設けられた非磁性層と、を含む抵抗変化素子を備える。上記非磁性層は、常誘電体層と、強誘電体層と、を含む。上記常誘電体層は、上記第１強磁性層の上面上に設けられる。上記強誘電体層は、上記常誘電体層の上面上と、上記第２強磁性層の下面上とに設けられる。
第１実施形態に係る半導体記憶装置の構成を説明するためのブロック図。 第１実施形態に係る半導体記憶装置のメモリセルの構成を説明するための断面図。 第１実施形態に係る半導体記憶装置の抵抗変化素子の構成を説明するための断面図。 第１実施形態に係る半導体記憶装置の強誘電体層を構成する元素の組み合わせによる結晶構造の差異を説明するためのテーブル。 第１実施形態に係る半導体記憶装置の強誘電体層を構成する元素の組み合わせによる寄生抵抗の差異を説明するためのテーブル。 第１実施形態に係る半導体記憶装置の書込み動作の概要を説明するためのタイミングチャート。 第１実施形態に係る半導体記憶装置におけるデータ“０”書込み動作の際の抵抗変化素子の抵抗変化の一例を示す模式図。 第１実施形態に係る半導体記憶装置におけるデータ“１”書込み動作の際の抵抗変化素子の抵抗変化の一例を示す模式図。 第１実施形態に係る半導体記憶装置の抵抗変化素子の製造方法を説明するためのフローチャートである。 第１実施形態に係る半導体記憶装置の抵抗変化素子の製造方法を説明するためのフローチャートである。 第１実施形態に係る半導体記憶装置の抵抗変化素子の製造方法を説明するためのフローチャートである。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。
１．第１実施形態
第１実施形態に係る半導体記憶装置について説明する。第１実施形態に係る半導体記憶装置は、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によるトンネル磁気抵抗効果（ＴＭＲ効果：Tunnel Magneto-Resistance effect）と、強誘電トンネル接合（ＦＴＪ：Ferroelectric Tunnel Junction）によるトンネル電気抵抗効果（ＴＥＲ効果：Tunnel Electro-Resistance effect）と、を利用する抵抗変化素子を記憶素子として用いた、記憶装置である。また、第１実施形態に係る半導体記憶装置は、垂直磁化方式による磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）を含む。
１．１ 構成について
まず、第１実施形態に係る半導体記憶装置の構成について説明する。
１．１．１ 半導体記憶装置の構成について
図１は、第１実施形態に係る半導体記憶装置の構成を示すブロック図である。図１に示すように、半導体記憶装置１は、メモリセルアレイ１１、カレントシンク１２、センスアンプ及び書込みドライバ（ＳＡ／ＷＤ）１３、ロウデコーダ１４、ページバッファ１５、入出力回路１６、及び制御部１７を備えている。
メモリセルアレイ１１は、行（row）及び列（column）に対応付けられた複数のメモリセルＭＣを備えている。そして、例えば、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣの両端は、同一のビット線ＢＬ及び同一のソース線／ＢＬに接続される。
カレントシンク１２は、ビット線ＢＬ及びソース線／ＢＬに接続される。カレントシンク１２は、データの書込み及び読出し等の動作において、ビット線ＢＬ又はソース線／ＢＬを接地電位とする。
ＳＡ／ＷＤ１３は、ビット線ＢＬ及びソース線／ＢＬに接続される。ＳＡ／ＷＤ１３は、ビット線ＢＬ及びソース線／ＢＬを介して動作対象のメモリセルＭＣに電流を供給し、メモリセルＭＣへのデータの書込みを行う。また、ＳＡ／ＷＤ１３は、ビット線ＢＬ及びソース線／ＢＬを介して動作対象のメモリセルＭＣに電流を供給し、メモリセルＭＣへのデータの読出しを行う。より具体的には、ＳＡ／ＷＤ１３の書込みドライバが、メモリセルＭＣへのデータの書込みを行い、ＳＡ／ＷＤ１３のセンスアンプが、メモリセルＭＣからのデータの読出しを行う。
ロウデコーダ１４は、ワード線ＷＬを介してメモリセルアレイ１１と接続される。ロウデコーダ１４は、メモリセルアレイ１１のロウ方向を指定するロウアドレスをデコードする。そして、デコード結果に応じてワード線ＷＬを選択し、選択されたワード線ＷＬにデータの書込み及び読出し等の動作に必要な電圧を印加する。
ページバッファ１５は、メモリセルアレイ１１内に書込まれるデータ、及びメモリセルアレイ１１から読出されたデータを、ページと呼ばれるデータ単位で一時的に保持する。
入出力回路１６は、半導体記憶装置１の外部から受信した各種信号を制御部１７及びページバッファ１５へと送信し、制御部１７及びページバッファ１５からの各種情報を半導体記憶装置１の外部へと送信する。
制御部１７は、カレントシンク１２、ＳＡ／ＷＤ１３、ロウデコーダ１４、ページバッファ１５、及び入出力回路１６と接続される。制御部１７は、入出力回路１６が半導体記憶装置１の外部から受信した各種信号に従い、カレントシンク１２、ＳＡ／ＷＤ１３、ロウデコーダ１４、及びページバッファ１５を制御する。
１．１．２ メモリセルの構成について
次に、第１実施形態に係る半導体記憶装置のメモリセルの構成について図２を用いて説明する。以下の説明では、半導体基板２０に平行な面をｘｙ平面として定義し、当該ｘｙ平面に垂直な軸をｚ軸として定義する。ｘ軸及びｙ軸は、ｘｙ平面内で互いに直交する軸として定義される。図２は、第１実施形態に係る半導体記憶装置１のメモリセルＭＣをｘｚ平面で切った場合の断面図の一例を示している。
図２に示すように、メモリセルＭＣは、半導体基板２０上に設けられ、選択トランジスタ２１及び抵抗変化素子２２を含む。選択トランジスタ２１は、抵抗変化素子２２へのデータ書込み及び読出し時において、電流の供給及び停止を制御するスイッチとして設けられる。抵抗変化素子２２は、積層された複数の膜を含み、電流を膜面に垂直な方向に流すことによって抵抗値を低抵抗状態と高抵抗状態とに切替わることが出来る。抵抗変化素子２２は、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。
選択トランジスタ２１は、ワード線ＷＬとして機能する配線層２３に接続されたゲートと、当該ゲートのｘ方向に沿う両端において半導体基板２０の表面に設けられた１対のソース領域又はドレイン領域２４と、を含む。選択トランジスタ２１のうち、半導体基板２０内に含まれる領域は、活性領域ともいう。活性領域は、例えば、他のメモリセルＭＣの活性領域と電気的に接続されないように、図示しない素子分離領域（ＳＴＩ：Shallow trench isolation）によって互いに絶縁される。
配線層２３は、半導体基板２０上の絶縁層２５を介してｙ方向に沿って設けられ、例えば、ｙ方向に沿って並ぶ他のメモリセルＭＣの選択トランジスタ２１（図示せず）のゲートに共通接続される。配線層２３は、例えばｘ方向に並ぶ。
選択トランジスタ２１の一端は、ソース領域又はドレイン領域２４上に設けられるコンタクトプラグ２６を介して抵抗変化素子２２の下面上に接続される。抵抗変化素子２２の上面上にはコンタクトプラグ２７が設けられる。抵抗変化素子２２は、コンタクトプラグ２７を介してビット線ＢＬとして機能する配線層２８に接続される。配線層２８は、ｘ方向に延び、例えばｘ方向に並ぶ他のメモリセルＭＣの抵抗変化素子２２（図示せず）の他端に共通接続される。
選択トランジスタ２１の他端は、ソース領域又はドレイン領域２４上に設けられるコンタクトプラグ２９を介してソース線／ＢＬとして機能する配線層３０に接続される。配線層３０は、ｘ方向に延び、例えばｘ方向に並ぶ他のメモリセルＭＣの選択トランジスタ２１（図示せず）の他端に共通接続される。
配線層２８及び３０は、例えばｙ方向に並ぶ。配線層２８は、例えば配線層３０の上方に位置する。なお、図２では省略されているが、配線層２８及び３０は、互いに物理的及び電気的な干渉を避けて配置される。選択トランジスタ２１、抵抗変化素子２２、配線層２３、２８、及び３０、並びにコンタクトプラグ２６、２７、及び２９は、層間絶縁膜３１によって被覆される。
なお、抵抗変化素子２２に対してｘ方向又はｙ方向に沿って並ぶ他の抵抗変化素子２２（図示せず）は、例えば同一の階層上に設けられる。すなわち、メモリセルアレイ１１内において、複数の抵抗変化素子２２は、例えば半導体基板２０の広がる方向に沿って並ぶ。
１．１．３ 抵抗変化素子の構成について
次に、第１実施形態に係る半導体記憶装置の抵抗変化素子の構成について図３を用いて説明する。図３は、第１実施形態に係る半導体記憶装置の抵抗変化素子について、ｘｙ平面に垂直な平面で切った断面を示す断面図の一例である。
図３に示すように、抵抗変化素子２２は、参照層（Reference layer）として機能する強磁性層１１０と、トンネルバリア層（Tunnel barrier layer）として機能する非磁性層１２０と、記憶層（Storage layer）として機能する強磁性層１３０と、を含む。図３以降の図では、強磁性層１１０、非磁性層１２０、及び強磁性層１３０はそれぞれ、「ＲＬ」、「ＴＢ」、及び「ＳＬ」とも示される。
なお、強磁性層１３０の上面上には、図示しないキャップ層が更に積層され得、キャップ層と強磁性層１３０との間には、強磁性層１１０の磁化の方向とは逆の方向を向いた、図示しない強磁性層が更に挿入されていてもよい。また、強磁性層１１０の下面上には、図示しない下地層が更に積層され得、下地層と強磁性層１１０との間には、強磁性層１１０の磁化の方向とは逆の方向を向いた、図示しない強磁性層が更に挿入されていてもよい。これらの図示しない強磁性層は、強磁性層１１０から強磁性層１３０に印加されるシフト磁場をキャンセルさせるためのシフトキャンセル層として機能する。
抵抗変化素子２２は、例えば、半導体基板２０側から強磁性層１１０、非磁性層１２０、及び強磁性層１３０の順に、ｚ軸方向に複数の膜が積層される。抵抗変化素子２２は、強磁性層１１０及び１３０の磁化方向（magnetization orientation）がそれぞれ膜面に対して垂直方向を向く、垂直磁化型ＭＴＪ素子としての機能を有する。また、抵抗変化素子２２は、膜面に垂直な方向の電界の大きさに応じて抵抗状態が変化するＦＴＪ素子としての機能をも有する。
強磁性層１１０は、膜面に垂直な方向に磁化容易軸方向を有する強磁性層であり、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。また、強磁性層１１０は、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、又はコバルトパラジウム（ＣｏＰｄ）を含んでもよい。強磁性層１１０の磁化方向は、固定されており、半導体基板２０側又は強磁性層１３０側のいずれかを向く（図３の例では、強磁性層１３０側を向いている）。なお、「磁化方向が固定されている」とは、強磁性層１３０の磁化方向を反転させ得る大きさの電流によって、磁化方向が変化しないことを意味する。
非磁性層１２０は、強磁性層１１０及び強磁性層１３０を磁気トンネル接合によって結合させることにより、印加される磁界の大きさに応じて抵抗値を変化させるトンネル磁気抵抗効果を発生させるためのトンネルバリア層として機能する。
なお、非磁性層１２０は、誘電性を有する非磁性の複数の膜により構成される。具体的には、例えば、非磁性層１２０は、常誘電体層（Para-electric layer）１２１及び強誘電体層（Ferro-electric layer）１２２を含む。図３以降の図では、常誘電体層１２１、及び強誘電体層１２２はそれぞれ、「ＰＥＬ」、及び「ＦＥＬ」とも示される。
常誘電体層１２１は、常誘電体の層であり、例えば、立方晶（Cubic crystal system）の結晶構造を有する酸化マグネシウム（ＭｇＯ）を含む。常誘電体層１２１は、隣接する強誘電体層１２２の結晶化プロセスにおいて、強誘電体層１２２の結晶膜を成長させるための核となるシード層として機能する。すなわち、常誘電体層１２１は、隣接する層との界面において類似する結晶構造の結晶化の促進に寄与し得る。
強誘電体層１２２は、強誘電体の層であり、印加される電界の大きさに応じて抵抗値を変化させるトンネル電気抵抗効果を発生させるための層として機能する。また、強誘電体層１２２は、非磁性層１２０がトンネル磁気抵抗効果としての機能を損なうことなく、トンネル電気抵抗効果を発生し得る構造を有する。具体的には、強誘電体層１２２は、ペロブスカイト（Perovskite）構造である場合、トンネル磁気抵抗効果と、トンネル電気抵抗効果とを両立させることが出来得る。トンネル磁気抵抗効果と、トンネル電気抵抗効果とを両立させ得るペロブスカイト構造の強誘電体層については、例えば、”Leina Jiang, et. al, “Enhanced tunneling electroresistance in multiferroic tunnel junctions due to the reversible modulation of orbitals overlap”, Applied Physics Letters 109, 192902, 2016”という学術文献に記載されている。当該学術文献は、その全体が本願明細書において参照により援用されている。
強誘電体層１２２は、例えば、ＡＢＯ３で表されるペロブスカイト構造（ＡＢＯ３構造とも言う）である場合、元素記号Ａとしてのカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及びランタン（Ｌａ）の少なくともいずれか１つと、元素記号Ｂとしてのチタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及びアルミニウム（Ａｌ）の少なくともいずれか１つと、を含み得る。ここで、元素記号Ａ及びＢは、金属元素であり、元素記号Ｏは、酸素である。強誘電体層１２２の具体的な構成の例については、後述する。
なお、強誘電体層１２２は、例えば、アニーリング等による高温環境下に置かれることによって、非晶質からペロブスカイト構造の結晶質に変換される。上述の通り、強誘電体層１２２は、常誘電体層１２１の結晶構造を核とすることにより、結晶化を促進させることが出来る。
強磁性層１３０は、膜面に垂直な方向に磁化容易軸方向を有する強磁性層であり、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。強磁性層１３０は、強磁性層１１０側、配線層２８側のいずれかの方向に向かう磁化方向を有する。強磁性層１３０の磁化方向は、強磁性層１１０と比較して容易に反転するように設定される。なお、強磁性層１３０は、強誘電体層１２２に接していることが望ましい。
第１実施形態では、このような抵抗変化素子２２に直接書込み電流を流し、この書込み電流によって強磁性層１３０の磁化方向を制御するスピン注入書込み方式が適用され得る。抵抗変化素子２２は、強磁性層１１０及び１３０の磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
また、第１実施形態では、上述の書込み電流によって、強磁性層１１０及び１３０の磁化方向を制御すると同時に、強誘電体層１２２の抵抗値も制御する。抵抗変化素子２２は、強誘電体層１２２の抵抗状態の変化によって、抵抗変化素子２２の低抵抗状態及び高抵抗状態の差異をより際立たせることが出来る。
抵抗変化素子２２に、図３における矢印ａ１の方向、即ち強磁性層１３０から強磁性層１１０に向かう書込み電流を流すと、強磁性層１１０及び１３０の磁化方向の相対関係は、平行になる。また、当該書込み電流によって、強誘電体層１２２は、低抵抗状態となる。この状態において、抵抗変化素子２２の抵抗値は最も低くなる。この状態は、例えば、「Ｐ（Parallel）状態」とも呼ばれ、例えばデータ“０”の状態と規定される。
抵抗変化素子２２に図３における矢印ａ２の方向、即ち強磁性層１１０から強磁性層１３０に向かう書込み電流を流すと、強磁性層１１０及び１３０の磁化方向の相対関係は、反平行になる。また、当該書込み電流によって、強誘電体層１２２は、高抵抗状態となる。この状態において、抵抗変化素子２２の抵抗値は最も高くなる。この状態は、例えば、「ＡＰ（Anti-Parallel）状態」とも呼ばれ、例えばデータ“１”の状態と規定される。
１．１．４ 強誘電体層の構成について
次に、第１実施形態に係る半導体記憶装置の抵抗変化素子内における強誘電体層の構成について、説明する。
１．１．４．１ 結晶構造について
まず、強誘電体層１２２に用いられる結晶構造について説明する。
図４は、第１実施形態に係る半導体記憶装置の強誘電体層を構成する元素の組み合わせによる結晶構造の差異を説明するためのテーブルである。
図４に示すように、強誘電体層１２２がＡＢＯ３で表されるペロブスカイト構造である場合、強誘電体層１２２は、種々の結晶構造を取り得る。
強誘電体層１２２は、金属元素Ａ及びＢの組合せが、カルシウム（Ｃａ）及びチタン（Ｔｉ）、カルシウム（Ｃａ）及び鉄（Ｆｅ）、ストロンチウム（Ｓｒ）及びチタン（Ｔｉ）、ストロンチウム（Ｓｒ）及びバナジウム（Ｖ）、ストロンチウム（Ｓｒ）及びクロム（Ｃｒ）、ストロンチウム（Ｓｒ）及びマンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及び鉄（Ｆｅ）、ストロンチウム（Ｓｒ）及びコバルト（Ｃｏ）、ランタン（Ｌａ）及びチタン（Ｔｉ）、並びにランタン（Ｌａ）及びクロム（Ｃｒ）の場合、結晶構造が立方晶となり得る。強誘電体層１２２は、金属元素Ａ及びＢの組合せが、バリウム（Ｂａ）及びチタン（Ｔｉ）の場合、結晶構造が正方晶となり得る。なお、チタン（Ｔｉ）と同系列の遷移金属元素であるジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）についても、バリウム（Ｂａ）との組合せは、結晶構造が正方晶となり得る。図４では、金属元素Ａ及びＢの組み合わせのうち、特に、結晶構造が立方晶又は正方晶となり得る金属元素Ａ及びＢの組み合わせがハッチングされて示される。
また、強誘電体層１２２は、金属元素Ａ及びＢの組合せが、カルシウム（Ｃａ）及びバナジウム（Ｖ）、カルシウム（Ｃａ）及びクロム（Ｃｒ）、カルシウム（Ｃａ）及びマンガン（Ｍｎ）、ランタン（Ｌａ）及びバナジウム（Ｖ）、ランタン（Ｌａ）及びマンガン（Ｍｎ）、並びにランタン（Ｌａ）及び鉄（Ｆｅ）の場合、結晶構造が斜方晶（Orthorhombic crystal system）となり得る。強誘電体層１２２は、金属元素Ａ及びＢの組合せが、ランタン（Ｌａ）及びコバルト（Ｃｏ）、並びにランタン（Ｌａ）及びニッケル（Ｎｉ）の場合、結晶構造が菱面体（Rhombohedral crystal system）となり得る。強誘電体層１２２は、金属元素Ａ及びＢの組合せが、ストロンチウム（Ｓｒ）及びニッケル（Ｎｉ）、バリウム（Ｂａ）及びバナジウム（Ｖ）、バリウム（Ｂａ）及びマンガン（Ｍｎ）、バリウム（Ｂａ）及び鉄（Ｆｅ）、バリウム（Ｂａ）及びコバルト（Ｃｏ）、並びにバリウム（Ｂａ）及びニッケル（Ｎｉ）の場合、結晶構造が六方晶（Hexagonal crystal system）となり得る。
一般に、互いに隣接する２層のうちの一方が、他方の結晶構造を核として結晶構造を成長させる場合、当該２層の結晶構造が類似しているほど、高配向な結晶が成長しやすい。高配向な結晶を成長させることで、高いトンネル磁気抵抗効果、及び高いトンネル電気抵抗効果を得ることが可能となり、ひいては、抵抗変化素子２２の抵抗変化率を向上させることが出来る。このため、強誘電体層１２２は、高配向な結晶構造を得るために、常誘電体層１２１と類似する結晶構造を有していることが望ましい。具体的には、強誘電体層１２２は、立方晶の結晶構造を有する常誘電体層１２１に対して、立方晶又は正方晶（Tetragonal crystal system）の結晶構造を有し得ることが望ましい。このため、強誘電体層１２２がＡＢＯ３で表されるペロブスカイト構造である場合、上述の各組み合わせのうち、立方晶又は正方晶となる金属元素Ａ及びＢの組み合わせ（図４においてハッチングで示された組み合わせ）が選択されることが望ましい。
１．１．４．２ 格子定数について
次に、強誘電体層１２２の格子定数について説明する。
一般に、互いに隣接する２層のうちの一方が、他方の結晶構造を核として結晶構造を成長させる場合、当該２層の結晶構造の格子定数の大きさが近いほど、高配向な結晶が成長しやすい。このため、強誘電体層１２２は、常誘電体層１２１と同程度の格子定数を有する結晶構造となり得ることが望ましい。
例えば、常誘電体層１２１が酸化マグネシウム（ＭｇＯ）である場合、常誘電体層１２１の格子定数は、４．２Å（１Å＝１．０×１０−１０ｍ）程度となる。この場合、強誘電体層１２２の格子定数は、４．２Åから数％（例えば５％程度）の範囲内の大きさであることが望ましい。
例えば、図４に示される金属元素Ａ及びＢの組み合わせでは、バリウム（Ｂａ）及びチタン（Ｔｉ）の組み合わせの場合、格子定数は４．０Åとなる。したがって、強誘電体層１２２は、ペロブスカイト構造のバリウムチタン酸化物（ＢａＴｉＯ３）を含む場合、高配向な結晶構造を得ることが出来る。
また、チタン（Ｔｉ）と同系列の遷移金属元素であるジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）は、チタン（Ｔｉ）よりもイオン半径が大きい。このため、バリウム（Ｂａ）及びジルコニウム（Ｚｒ）、並びにバリウム（Ｂａ）及びハフニウム（Ｈｆ）の組合せは、格子定数が４．２Å程度となる。したがって、強誘電体層１２２は、ペロブスカイト構造のバリウムジルコニウム酸化物（ＢａＺｒＯ３）又はバリウムハフニウム酸化物（ＢａＨｆＯ３）を含む場合、より高配向な結晶構造となり得る。
なお、強誘電体層１２２は、自らを挟んで隣接する２層の格子定数が互いに異なっている場合、当該格子定数の非対称性によって両界面における結合距離が変位し、大きなトンネル電気抵抗効果を得ることが出来得る。ここで、強磁性層１３０がコバルト鉄ボロン（ＦｅＣｏＢ）であれば、強誘電体層１２２と格子整合する強磁性層１３０の格子間隔は、強磁性層１３０に対して強誘電体層１２２が４５度方向のなす角を有して配向することで４．０Å前後となり、上述の条件を満たす。この場合、強誘電体層１２２は、常誘電体層１２１との格子定数の一致性によって高配向な結晶構造となることが出来ると共に、常誘電体層１２１及び強磁性層１３０款の格子定数の非対称性によるトンネル電気抵抗効果の向上も期待できる。このように、強誘電体層１２２は、バリウムチタン酸化物（ＢａＴｉＯ３）のみならず、チタン（Ｔｉ）をジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）に置換して得られるペロブスカイト構造にすることによって、格子定数を４．０〜４．２Åに設定することが望ましい。
１．１．４．３ 酸素との結合力について
次に、強誘電体層１２２の酸素との結合力について説明する。
ペロブスカイト構造の強誘電体層１２２は、酸素元素（Ｏ）を有する。強誘電体層１２２内の金属元素Ａ及びＢと、酸素元素（Ｏ）との結合力が弱い場合、結晶化プロセスにおいて、強誘電体層１２２内の酸素元素（Ｏ）が隣接する電極に拡散することにより、電極を酸化させる可能性がある。電極の酸化は、抵抗変化素子２２の性能を悪化させる。このため、強誘電体層１２２に用いられる金属元素Ａ及びＢの組み合わせは、酸素元素（Ｏ）との結合力が強い特性を有することが望ましい。
ここにおいて、図４に示される金属元素Ａ及びＢの組み合わせでは、バリウム（Ｂａ）及びチタン（Ｔｉ）の組み合わせの場合、酸素元素（Ｏ）との結合力が強くなる。したがって、強誘電体層１２２は、ペロブスカイト構造のバリウムチタン酸化物（ＢａＴｉＯ３）を含む場合、結晶化プロセスにおいて、抵抗変化素子２２の他の層への酸素元素（Ｏ）の拡散を抑制することが出来る。
また、バリウム（Ｂａ）及びジルコニウム（Ｚｒ）、並びにバリウム（Ｂａ）及びハフニウム（Ｈｆ）の組合せも、酸素元素（Ｏ）との結合力が強くなる。したがって、強誘電体層１２２は、ペロブスカイト構造のバリウムジルコニウム酸化物（ＢａＺｒＯ３）又はバリウムハフニウム酸化物（ＢａＨｆＯ３）を含む場合でも、結晶化プロセスにおいて、抵抗変化素子２２の他の層への酸素元素（Ｏ）の拡散を抑制することが出来る。
１．１．４．４ 寄生抵抗について
次に、強誘電体層１２２の寄生抵抗について説明する。
図５は、第１実施形態に係る半導体記憶装置の強誘電体層を構成する元素の組み合わせによる寄生抵抗の差異を説明するためのテーブルである。
図５に示すように、強誘電体層１２２がＡＢＯ３で表されるペロブスカイト構造である場合、強誘電体層１２２の寄生抵抗の大きさは、構成する元素の組み合わせによって変化し得る。具体的には、強誘電体層１２２は、金属元素Ａ及びＢの組合せが、カルシウム（Ｃａ）及びバナジウム（Ｖ）、カルシウム（Ｃａ）及びクロム（Ｃｒ）、カルシウム（Ｃａ）及び鉄（Ｆｅ）、ストロンチウム（Ｓｒ）及びチタン（Ｔｉ）、ストロンチウム（Ｓｒ）及びバナジウム（Ｖ）、ストロンチウム（Ｓｒ）及びクロム（Ｃｒ）、ストロンチウム（Ｓｒ）及び鉄（Ｆｅ）、ストロンチウム（Ｓｒ）及びコバルト（Ｃｏ）、バリウム（Ｂａ）及びチタン（Ｔｉ）、ランタン（Ｌａ）及びチタン（Ｔｉ）、ランタン（Ｌａ）及びコバルト（Ｃｏ）、並びにランタン（Ｌａ）及びニッケル（Ｎｉ）の場合、金属的に振る舞う。なお、チタン（Ｔｉ）と同系列の遷移金属元素であるジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）についても、バリウム（Ｂａ）との組合せは、金属的に振る舞う。図５では、金属元素Ａ及びＢの組み合わせのうち、特に、金属的に振る舞う金属元素Ａ及びＢの組み合わせがハッチングされて示される。
また、強誘電体層１２２は、金属元素Ａ及びＢの組合せが、カルシウム（Ｃａ）及びチタン（Ｔｉ）、カルシウム（Ｃａ）及びマンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及びニッケル（Ｎｉ）、バリウム（Ｂａ）及びバナジウム（Ｖ）、バリウム（Ｂａ）及び鉄（Ｆｅ）、バリウム（Ｂａ）及びコバルト（Ｃｏ）、バリウム（Ｂａ）及びニッケル（Ｎｉ）、ランタン（Ｌａ）及びバナジウム（Ｖ）、ランタン（Ｌａ）及びクロム（Ｃｒ）、ランタン（Ｌａ）及びマンガン（Ｍｎ）、ランタン（Ｌａ）及び鉄（Ｆｅ）、並びにランタン（Ｌａ）及びコバルト（Ｃｏ）の場合、半導体的に振る舞う。半導体的に振る舞う強誘電体層１２２は、金属的に振る舞う強誘電体層１２２よりも寄生抵抗が大きくなり得る。
また、強誘電体層１２２は、金属元素Ａ及びＢの組合せが、ストロンチウム（Ｓｒ）及びマンガン（Ｍｎ）、並びにバリウム（Ｂａ）及びマンガン（Ｍｎ）の場合、絶縁体的に振る舞う。絶縁体的に振る舞う強誘電体層１２２は、金属的又は半導体的に振る舞う強誘電体層１２２よりも寄生抵抗が大きくなり得る。
低抵抗状態及び高抵抗状態の各々の状態において抵抗変化素子２２に流れる読出し電流の比を増加させるためには、抵抗変化素子２２内の寄生抵抗は、小さくなることが望ましい。このため、強誘電体層１２２がＡＢＯ３で表されるペロブスカイト構造である場合、上述の各組み合わせのうち、金属的に振る舞う金属元素Ａ及びＢの組み合わせ（図５においてハッチングで示された組み合わせ）が選択されることが望ましい。
１．１．４．５ 強誘電体層の構成の候補について
上述した条件を満たす構成の候補として、強誘電体層１２２がＡＢＯ３で表されるペロブスカイト構造である場合、強誘電体層１２２は、バリウムチタン酸化物（ＢａＴｉＯ３）、バリウムジルコニウム酸化物（ＢａＺｒＯ３）、及びバリウムハフニウム酸化物（ＢａＨｆＯ３）のいずれか１つを含むことが望ましい。また、強誘電体層１２２は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）の組成比を調整した材料であるＢａ（Ｔｉ、Ｚｒ、Ｈｆ）Ｏ３、Ｂａ（Ｔｉ、Ｚｒ）Ｏ３、Ｂａ（Ｔｉ、Ｈｆ）Ｏ３、Ｂａ（Ｚｒ、Ｈｆ）Ｏ３を用いても良い。
この場合、強誘電体層１２２は、高配向な結晶構造を比較的に容易に成長させることが出来、かつ隣接する層の酸化を抑制できるため、製造の容易性の観点からも有利である。また、強誘電体層１２２の寄生抵抗を小さくできるので、書込み電流の低減の観点からも有利である。
１．２ 書込み動作について
次に、第１実施形態に係る半導体記憶装置の書込み動作について説明する。以下の説明では、抵抗変化素子２２内の各要素のうち、参照層ＲＬ、常誘電体層ＰＥＬ、強誘電体層ＦＥＬ、及び記憶層ＳＬの状態の変化について説明する。
１．２．１ 書込み動作の概要について
まず、第１実施形態に係る半導体記憶装置における書込み動作の概要について図６を用いて説明する。図６は、第１実施形態に係る半導体記憶装置の書込み動作の概要を説明するためのタイミングチャートである。図６では、時刻Ｔ１０から時刻Ｔ１２までの期間において、書込み対象のメモリセルＭＣへデータ“０”を書込むための電圧が供給される様子が示される。また、図６では、時刻Ｔ１４から時刻Ｔ１６までの期間において、データ“１”を書込むための電圧が供給される様子が示される。
以下の説明では、書込み対象のメモリセルＭＣを「選択メモリセルＭＣ」と言い、選択メモリセルＭＣに対応するビット線ＢＬ及びワード線ＷＬを「選択ビット線ＢＬ及び選択ワード線ＷＬ」と言う。また、選択メモリセルＭＣに対応しないビット線ＢＬ及びワード線ＷＬを「非選択ビット線ＢＬ及び非選択ワード線ＷＬ」と言う。
まず、データ“０”が書込まれる場合の動作について説明する。
図６に示すように、時刻Ｔ１０に至るまで、ビット線ＢＬには、例えば、電圧ＶＳＳが供給される。ワード線ＷＬには、例えば、選択トランジスタ２１をオフ状態にする“Ｌ”レベルの電圧が供給される。
時刻Ｔ１０において、選択ビット線ＢＬ及び選択ソース線／ＢＬにはそれぞれ、電圧Ｖｗ０及び電圧ＶＳＳが供給される。また、選択ワード線ＷＬには、選択トランジスタ２１をオン状態にする“Ｈ”レベルの電圧が供給される。これにより、選択メモリセルＭＣ内の抵抗変化素子２２には、選択ビット線ＢＬから選択ソース線／ＢＬに向けて電流が流れる。
一方、非選択ビット線ＢＬ及び非選択ソース線／ＢＬには、電圧ＶＳＳが供給され、非選択ワード線ＷＬには、“Ｌ”レベルの電圧が供給される。これにより、非選択メモリセルＭＣ内の抵抗変化素子２２には、電流が流れない。
時刻Ｔ１２において、選択ビット線ＢＬには電圧ＶＳＳが供給される。また、選択ワード線ＷＬには、“Ｌ”レベルの電圧が供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。
以上で、選択メモリセルＭＣへのデータ“０”の書込みが終了する。
次に、データ“１”が書込まれる場合の動作について引き続き図６を用いて説明する。
時刻Ｔ１４に至るまで、ビット線ＢＬ及びソース線／ＢＬには、例えば、電圧ＶＳＳが供給される。ワード線ＷＬには、例えば、“Ｌ”レベルの電圧が供給される。
時刻Ｔ１４において、選択ビット線ＢＬ及び選択ソース線／ＢＬにはそれぞれ、電圧ＶＳＳ及び電圧Ｖｗ１が供給される。電圧Ｖｗ１は、例えば、電圧Ｖｗ０より大きい。また、選択ワード線ＷＬには、“Ｈ”レベルの電圧が供給される。これにより、選択メモリセルＭＣ内の抵抗変化素子２２には、選択ソース線／ＢＬから選択ビット線ＢＬに向けて電流が流れる。
一方、非選択ビット線ＢＬ及び非選択ソース線／ＢＬには、電圧ＶＳＳが供給され、非選択ワード線ＷＬには、“Ｌ”レベルの電圧が供給される。これにより、非選択メモリセルＭＣ内の抵抗変化素子２２には、電流が流れない。
時刻Ｔ１６において、選択ソース線／ＢＬには電圧ＶＳＳが供給される。また、選択ワード線ＷＬには、“Ｌ”レベルの電圧が供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。
以上で、選択メモリセルＭＣへのデータ“１”の書込みが終了する。
１．２．２ 書込み動作の際の抵抗変化について
次に、第１実施形態に係る半導体記憶装置における書込み動作の際の抵抗変化について図７及び図８を用いて説明する。図７は、第１実施形態に係る半導体記憶装置におけるデータ“０”書込み動作の際の抵抗変化素子の抵抗変化の一例を示す模式図である。図７は、データ“１”が書込まれた状態からデータ“０”を書込む場合を示している。図８は、第１実施形態に係る半導体記憶装置におけるデータ“１”書込み動作の際の抵抗変化素子の抵抗変化の一例を示す模式図である。図８は、データ“０”が書込まれた状態からデータ“１”を書込む場合を示している。なお、図７における時刻Ｔ１０〜Ｔ１２、及び図８における時刻Ｔ１４〜Ｔ１６は、図６における時刻Ｔ１０〜Ｔ１６に対応する。
図７に示すように、時刻Ｔ１０に至るまで、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と反平行な方向である。また、強誘電体層ＦＥＬは、高抵抗状態である。データ“０”書込みにおいて、制御部１７は、メモリセルＭＣを選択しないため、抵抗変化素子２２には電流は流れない。
時刻Ｔ１０から時刻Ｔ１２の間、制御部１７は、選択メモリセルＭＣ内の抵抗変化素子２２に電圧Ｖｗ０を印加し、記憶層ＳＬから参照層ＲＬに向けて電流を流す。より具体的には、時刻Ｔ１０において、抵抗変化素子２２には、電流Ｉｗ０が流れる。
時刻Ｔ１０から時刻Ｔ１１の間、強誘電体層ＦＥＬの両端に電圧Ｖｗ０に応じた電圧が印加される。これにより、強誘電体層ＦＥＬは、高抵抗状態から低抵抗状態へと遷移する。これに伴い、電流Ｉｗ０は、電流Ｉｗ０より大きい電流Ｉｗ０’となる。
続いて、時刻Ｔ１１から時刻Ｔ１２の間、電流Ｉｗ０’によって、記憶層ＳＬには、参照層ＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向に反転する。これに伴い、電流Ｉｗ０’は、電流Ｉｗ０’より大きい電流Ｉｗ０”となる。
時刻Ｔ１２において、制御部１７は、選択メモリセルＭＣ内の抵抗変化素子２２への電圧Ｖｗ０の印加を停止する。電圧Ｖｗ０の印加が停止された後も、抵抗変化素子２２は、強誘電体層ＦＥＬが低抵抗状態のままであり、かつ記憶層ＳＬの磁化方向と、参照層ＲＬの磁化方向とが互いに平行のままである。これにより、データ“０”が書込まれる。
次に、データ“０”が書込まれた状態からデータ“０”を書込む際の磁化方向の変化について説明する。
図８に示すように、時刻Ｔ１４に至るまで、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向である。また、強誘電体層ＦＥＬは、低抵抗状態である。データ“１”書込みにおいて、制御部１７は、メモリセルＭＣを選択しないため、抵抗変化素子２２には電流は流れない。
時刻Ｔ１４から時刻Ｔ１６の間、制御部１７は、選択メモリセルＭＣ内の抵抗変化素子２２に電圧Ｖｗ１を印加し、参照層ＲＬから記憶層ＳＬに向けて電流を流す。より具体的には、時刻Ｔ１４において、抵抗変化素子２２には、電流Ｉｗ１が流れる。
時刻Ｔ１４から時刻Ｔ１５の間、電流Ｉｗ１によって、記憶層ＳＬには、参照層ＲＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と反平行な方向に反転する。これに伴い、電流Ｉｗ１は、電流Ｉｗ１より小さい電流Ｉｗ１’となる。
続いて、時刻Ｔ１５から時刻Ｔ１６の間、記憶層ＳＬの磁化の方向が反平行に反転したことにより、抵抗変化素子２２に印加される電圧が上昇し、強誘電体層ＦＥＬは、低抵抗状態から高抵抗状態へと遷移する。これに伴い、電流Ｉｗ１’は、電流Ｉｗ１’より小さい電流Ｉｗ１”となる。
時刻Ｔ１６において、制御部１７は、選択メモリセルＭＣ内の抵抗変化素子２２への電圧Ｖｗ１の印加を停止する。電圧Ｖｗ１の印加が停止された後も、抵抗変化素子２２は、強誘電体層ＦＥＬが高抵抗状態のままであり、かつ記憶層ＳＬの磁化方向と、参照層ＲＬの磁化方向とが互いに反平行のままである。これにより、データ“１”が書込まれる。
以上で、選択メモリセルＭＣへのデータの書込みが終了する。
１．３ 抵抗変化素子の製造方法について
次に、第１実施形態に係る半導体記憶装置の抵抗変化素子の製造方法について説明する。抵抗変化素子２２の形成プロセスとしては、大別して３通りの形成プロセスＰ１、Ｐ２、及びＰ３が想定される。形成プロセスＰ１〜Ｐ３は、抵抗変化素子２２の抵抗変化率の大きさと、素子間に生じるばらつきの大きさと、の間でトレードオフの関係にある。
図９、図１０、及び図１１は、第１実施形態に係る半導体記憶装置の抵抗変化素子の製造方法を説明するためのフローチャートである。図９〜図１１はそれぞれ、形成プロセスＰ１〜Ｐ３に対応する。以下の説明では、図３に示した各層１１０〜１３０について、図９〜図１１を参照しながら形成プロセスＰ１〜Ｐ３の各々について説明する。
なお、以下の説明では、強磁性層１１０及び１３０には鉄コバルトボロン（ＦｅＣｏＢ）が適用され、常誘電体層１２１には酸化マグネシウム（ＭｇＯ）が適用されるものとして説明する。
１．３．１ 形成プロセスＰ１について
まず、形成プロセスＰ１について説明する。
図９に示すように、ステップＳＴ１１０において、強磁性層１１０上に常誘電体層１２１が、室温環境下で成膜される。ここにおいて、常誘電体層１２１は、非晶質の状態である。常誘電体層１２１は、例えば、０．４ｎｍ程度の厚さで成膜されることが望ましい。
ステップＳＴ１２０において、強磁性層１１０及び常誘電体層１２１は、真空中で２００〜４００℃まで加熱される。当該高温環境下において、常誘電体層１２１は、正方晶の結晶構造に結晶化する。なお、強磁性層１１０は、当該ステップＳＴ１２０において同時に非晶質の状態から結晶化してもよい。
ステップＳＴ１３０において、強誘電体層１２２が、ステップＳＴ１２０と同一環境下（つまり、真空中で加熱された状態）で常誘電体層１２１上に成膜される。これにより、強誘電体層１２２は、成膜と並行して結晶化する。なお、結晶化に際して、強誘電体層１２２は、常誘電体層１２１との界面から、常誘電体層１２１の結晶構造を核として結晶化する。
ステップＳＴ１４０において、強磁性層１１０、常誘電体層１２１、及び強誘電体層１２２は、室温に冷却される。そして、室温への冷却が完了した後、強磁性層１３０が真空中で強誘電体層１２２上に成膜される。ここにおいて、強磁性層１３０は、非晶質の状態である。
ステップＳＴ１５０において、キャップ層が強磁性層１３０上に成膜された後、全体が４００〜５００℃で加熱される。これにより、強磁性層１３０は、非晶質の状態から結晶化する。
以上で、抵抗変化素子２２の形成プロセスＰ１が終了する。
形成プロセスＰ１は、強誘電体層１２２の成膜に際して常誘電体層１２１を一旦室温に冷却することなく、常誘電体層１２１を結晶化させた環境と同一の高温環境下で強誘電体層１２２を成膜、結晶化させる。これにより、形成プロセスＰ１は、結晶化が進みやすく、より理想的な結晶構造が得られやすい。このため、形成プロセスＰ１は、形成プロセスＰ１〜Ｐ３の中で抵抗変化素子２２の抵抗変化率を最も大きくすることが出来る。
１．３．２ 形成プロセスＰ２について
次に、形成プロセスＰ２について説明する。形成プロセスＰ２は、強誘電体層１２２の成膜条件が形成プロセスＰ１と異なる。以下では、形成プロセスＰ１と異なる点について主に説明する。
ステップＳＴ２１０及びＳＴ２２０において、常誘電体層１２１が強磁性層１１０上に成膜された後、結晶化される。ステップＳＴ２１０及びＳＴ２２０は、図９において説明したステップＳＴ１１０及びＳＴ１２０と同様であるため、説明を省略する。
ステップＳＴ２３０において、強磁性層１１０及び常誘電体層１２１は、室温に冷却される。そして、室温への冷却が完了した後、強誘電体層１２２が常誘電体層１２１上に成膜される。ここにおいて、強誘電体層１２２は、非晶質の状態であり、抵抗値に応じて０．４〜２．０ｎｍ程度の厚さに調整される。
ステップＳＴ２４０において、強磁性層１１０、常誘電体層１２１、及び強誘電体層１２２は、真空中で３００〜５００℃まで加熱される。当該高温環境下において、強誘電体層１２２は、結晶化する。
ステップＳＴ２５０及びＳＴ２６０において、強磁性層１３０及びキャップ層が成膜された後、強磁性層１３０が結晶化される。ステップＳＴ２５０及びＳＴ２６０は、図９において説明したステップＳＴ１４０及びＳＴ１５０と同様であるため、説明を省略する。
以上で、抵抗変化素子２２の形成プロセスＰ２が終了する。
形成プロセスＰ２は、強誘電体層１２２の成膜を室温環境下で行うため、形成プロセスＰ１よりも膜面の平坦性を高く保つことが出来る。このため、形成プロセスＰ２は、形成プロセスＰ１よりも抵抗変化素子２２の素子毎の特性のばらつきを小さくすることが出来る。
１．３．３ 形成プロセスＰ３について
次に、形成プロセスＰ３について説明する。形成プロセスＰ３は、強誘電体層１２２の結晶化を強磁性層１３０の成膜後に行う点において、形成プロセスＰ２と異なる。以下では、形成プロセスＰ２と異なる点について主に説明する。
ステップＳＴ３１０及びＳＴ３２０において、常誘電体層１２１が強磁性層１１０上に成膜された後、結晶化される。また、ステップＳＴ３３０において、強誘電体層１２２が常誘電体層１２１上に成膜される。ステップＳＴ３１０〜ＳＴ３３０は、図１０において説明したステップＳＴ２１０〜ＳＴ２３０と同様であるため、説明を省略する。
ステップＳＴ３４０において、真空中で、強磁性層１３０が室温環境下で強誘電体層１２２上に成膜される。ここにおいて、強磁性層１３０は、非晶質の状態である。
ステップＳＴ３５０において、キャップ層が、真空中で強磁性層１３０上に成膜された後、全体が４００〜５００℃で加熱される。これにより、強誘電体層１２２及び強磁性層１３０は、非晶質の状態から結晶化する。
以上で、抵抗変化素子２２の形成プロセスＰ３が終了する。
形成プロセスＰ３は、強誘電体層１２２を加熱して結晶化させる前に強磁性層１３０の成膜を行うため、形成プロセスＰ２よりも膜面の平坦性を更に高く保つことが出来る。このため、形成プロセスＰ３は、形成プロセスＰ１〜Ｐ３の中で抵抗変化素子２２の素子毎の特性のばらつきを最も小さくすることが出来る。
１．４ 本実施形態に係る効果について
第１実施形態によれば、抵抗変化素子の抵抗変化率を向上させることが出来る。本効果について、以下に説明する。
第１実施形態では、強誘電体層１２２は、ペロブスカイト構造を有し、強磁性層１３０と接する。これにより、強誘電体層１２２は、強磁性層１１０及び強磁性層１３０の間に設けられるトンネルバリア層としても機能する。このため、強誘電体層１２２を含む抵抗変化素子２２は、トンネル磁気抵抗効果を発生させる磁気トンネル接合素子として機能することが出来る。また、強誘電体層１２２は、トンネル電気抵抗効果を発生させる強誘電トンネル接合素子としても機能することが出来る。したがって、抵抗変化素子２２は、トンネル電気抵抗効果と、トンネル磁気抵抗効果を同時に発生させることにより、高い抵抗変化率を得ることが出来、ひいては、トンネル磁気抵抗効果のみを発生させる磁気抵抗効果素子よりも抵抗変化率を向上させることが出来る。
また、強誘電体層１２２は、酸化マグネシウム（ＭｇＯ）を含む常誘電体層１２１に接する。これにより、強誘電体層１２２は、結晶化プロセスにおいて、常誘電体層１２１の結晶構造を核として、結晶を成長させることが出来る。
なお、強誘電体層１２２は、バリウムチタン酸化物（ＢａＴｉＯ３）、バリウムジルコニウム酸化物（ＢａＺｒＯ３）、及びバリウムハフニウム酸化物（ＢａＨｆＯ３）のいずれか１つを含む。又は、強誘電体層１２２は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）の組成比を調整した材料であるＢａ（Ｔｉ、Ｚｒ、Ｈｆ）Ｏ３、Ｂａ（Ｔｉ、Ｚｒ）Ｏ３、Ｂａ（Ｔｉ、Ｈｆ）Ｏ３、Ｂａ（Ｚｒ、Ｈｆ）Ｏ３を用いても良い。これにより、強誘電体層１２２の結晶構造は、常誘電体層１２１の結晶構造に類似した結晶構造となる。加えて、強誘電体層１２２の格子定数は、常誘電体層１２１の格子定数と数％の範囲内で一致する大きさとなる。このため、強誘電体層１２２の結晶化を促進させることができ、強誘電体層１２２を高配向な結晶構造とすることが出来る。したがって、抵抗変化率を向上させた抵抗変化素子をより容易に製造することが出来る。
また、バリウムチタン酸化物（ＢａＴｉＯ３）、バリウムジルコニウム酸化物（ＢａＺｒＯ３）、及びバリウムハフニウム酸化物（ＢａＨｆＯ３）は、他のペロブスカイト構造に対して、酸素との結合力が比較的強い化合物である。このため、結晶化プロセスにおいて内部の酸素元素（Ｏ）が他の層に拡散することを抑制することが出来、ひいては、抵抗変化素子内の不純物濃度の増加を抑制することが出来る。したがって、抵抗変化率の低下を抑制することが出来る。
また、バリウムチタン酸化物（ＢａＴｉＯ３）、バリウムジルコニウム酸化物（ＢａＺｒＯ３）、及びバリウムハフニウム酸化物（ＢａＨｆＯ３）は、金属的に振る舞う。このため、半導体的又は絶縁体的に振る舞う他のペロブスカイト構造よりも、トンネルバリア層の寄生抵抗を低減することが出来る。したがって、書込み電流の増加を抑制することが出来る。
また、上述の通り、強誘電体層１２２は、強磁性層１３０と接する。これにより、強誘電体層１２２は、トンネル磁気抵抗効果を相乗的に向上させることが出来る。
補足すると、トンネル電気抵抗効果のメカニズムは、主として、３つのモデル（歪効果（Strain effect）、静電効果（Electrostatic effect）、及びインタフェース効果（Interface effect））によって説明され得る。
１つ目の歪効果は、電界の印加によって強誘電体層に物理的な歪みが生じ、当該歪みによって強誘電体層の抵抗値が変化する効果である。２つ目の静電効果は、電界の印加によって強誘電体層の両界面に電荷が蓄積され、当該電荷の蓄積によって強誘電体層の抵抗値が変化する効果である。３つ目のインタフェース効果は、電界の印加によって強誘電体層内に含まれる酸素元素（Ｏ）の配位が変化し、当該配位の変化によって強誘電体層の抵抗値が変化する効果である。
強誘電体層１２２は、書込み電流が流れる際に、強磁性層１３０との界面に電荷を蓄積させる。これにより、強誘電体層１２２は、強磁性層１３０との界面における電荷の分布状態を変化させることが出来る。一方、強磁性層１３０は、トンネルバリア層１２０との界面における電荷の分布状態によって界面磁気異方性が変化する。このため、強磁性層１３０は、強誘電体層１２２と接しない（例えば、常誘電体層１２１と接する）構成の磁気抵抗効果素子と比較して、書込み電流が流れた際に、界面磁気異方性がより大きく変化させることが出来る。したがって、抵抗変化率をより大きくすることが出来る。
また、強磁性層１３０は、記憶層ＳＬとして機能する。このため、上述の強誘電体層１２２の静電効果による界面磁気異方性の変化に伴い、強磁性層１３０の磁化方向の反転のし易さも変化させることが出来る。したがって、より小さな書込み電流で強磁性層１３０の磁化方向を反転させることが出来る可能性がある。
２． 変形例
第１実施形態に係る半導体装置は、強誘電体層１２２にバリウム（Ｂａ）系のペロブスカイト構造が望ましいものとして説明したが、上述の例に限らず、種々の変形が適用可能である。
２．１ 第１変形例
例えば、強誘電体層１２２は、ランタン（Ｌａ）系のペロブスカイト構造であってもよい。
ランタン（Ｌａ）系のペロブスカイト構造は、バリウム（Ｂａ）系のペロブスカイト構造よりもイオン半径が小さい。これにより、格子定数がランタン（Ｌａ）系のペロブスカイト構造は、格子定数が３．８Å程度となり得る。このため、常誘電体層１２１が酸化マグネシウム（ＭｇＯ）である場合、格子定数の差が１０％程度となってしまい、バリウム（Ｂａ）系のペロブスカイト構造と同程度に高配向な結晶膜が得られない可能性がある。
しかしながら、ランタン（Ｌａ）系のペロブスカイト構造は、バリウム（Ｂａ）系のペロブスカイト構造よりも寄生抵抗を小さな値にすることが出来る。このため、上述の結晶膜の配向性が許容できる場合、ランタン（Ｌａ）系のペロブスカイト構造は、本発明の実施形態として有力であり得る。
したがって、強誘電体層１２２は、例えば、ペロブスカイト構造のランタンニッケル酸化物（ＬａＮｉＯ３）、及びランタンアルミニウム酸化物（ＢａＡｌＯ３）のいずれか１つを含み得る。
また、強誘電体層１２２は、バリウムチタン酸化物（ＢａＴｉＯ３）、バリウムジルコニウム酸化物（ＢａＺｒＯ３）、バリウムハフニウム酸化物（ＢａＨｆＯ３）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）の組成比を調整した材料であるＢａ（Ｔｉ、Ｚｒ、Ｈｆ）Ｏ３、Ｂａ（Ｔｉ、Ｚｒ）Ｏ３、Ｂａ（Ｔｉ、Ｈｆ）Ｏ３、Ｂａ（Ｚｒ、Ｈｆ）Ｏ３の各々について、バリウム（Ｂａ）の一部をランタン（Ｌａ）で置換した材料を用いることも可能である。
２．２ 第２変形例
また、強誘電体層１２２は、上述したバリウム（Ｂａ）系のペロブスカイト構造、又はランタン（Ｌａ）系のペロブスカイト構造からなるＡＢＯ３において、元素記号Ａサイトの元素の一部をビスマス（Ｂｉ）で置換し、元素記号Ｂサイトの元素の一部をマンガン（Ｍｎ）、鉄（Ｆｅ）、又はコバルト（Ｃｏ）で置換させることにより、磁性を持たせることで抵抗変化率を上げることが可能である。
この場合、記憶層ＳＬの磁化方向と参照層ＲＬの磁化方向とが平行状態から反平行状態に変化することで、記憶層ＳＬ、参照層ＲＬ、及び強誘電体層１２２の磁化方向のなす角が変化する。これにより、強誘電体層１２２が交換分裂（exchange splitting）してバリア高さ（barrier height）が偏重、抵抗変化率を向上させることが可能となる。
３． その他
上述の第１実施形態及び変形例で述べた抵抗変化素子２２は、記憶層ＳＬが参照層ＲＬよりも上方に設けられるトップフリー型である場合について説明したが、これに限られず、記憶層ＳＬが参照層ＲＬよりも下方に設けられるボトムフリー型であってもよい。
また、上述の第１実施形態で述べた書込み動作では、書込み電圧を制御して抵抗変化素子２２への書込みを行う動作について説明したが、これに限られない。例えば、書込み動作は、書込み電流を制御して書込みを行ってもよいし、書込み電圧の制御と書込み電流の制御と組み合わせてもよい。書込み電圧の制御と書込み電流の制御とを組み合わせる場合、記憶層の磁化方向の反転による抵抗状態の変化と、強誘電体層の抵抗状態の変化とで、書込み電圧及び書込み電流を独立に使い分けて制御してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体記憶装置、１１…メモリセルアレイ、１２…カレントシンク、１３…センスアンプ及び書込みドライバ、１４…ロウデコーダ、１５…ページバッファ、１６…入出力回路、１７…制御部、２０…半導体基板、２１…選択トランジスタ、２２…抵抗変化素子、２３，２８，３０…配線層、２４…ソース領域又はドレイン領域、２５…絶縁層、２６，２７，２９…コンタクトプラグ、３１…層間絶縁膜、１１０，１３０…強磁性層、１２０…非磁性層、１２１…常誘電体層、１２２…強誘電体層。

Claims (8)

  1. 第１強磁性層と、第２強磁性層と、前記第１強磁性層及び前記第２強磁性層の間に設けられた非磁性層と、を含む抵抗変化素子を備え、
    前記非磁性層は、
    前記第１強磁性層の上面上に設けられた常誘電体層と、
    前記常誘電体層の上面上と、前記第２強磁性層の下面上とに設けられた強誘電体層と、
    を含む、半導体記憶装置。
  2. 前記強誘電体層は、ペロブスカイト構造を有する、請求項１記載の半導体記憶装置。
  3. 前記強誘電体層は、ＡＢＯ３構造からなり、
    Ａに対応する元素は、バリウム（Ｂａ）及びランタン（Ｌａ）のいずれか１つ以上を含み、
    Ｂに対応する元素は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）のいずれか１つ以上を含む、
    請求項２記載の半導体記憶装置。
  4. 前記強誘電体層は、ＡＢＯ３構造からなり、
    Ａに対応する元素は、ランタン（Ｌａ）を含み、
    Ｂに対応する元素は、アルミニウム（Ａｌ）及びニッケル（Ｎｉ）のいずれか１つ以上を含む、
    請求項２記載の半導体記憶装置。
  5. 前記強誘電体層は、磁性を有するＡＢＯ３構造からなり、
    Ａに対応する元素は、バリウム（Ｂａ）、ビスマス（Ｂｉ）、ランタン（Ｌａ）のいずれか１つ以上を含み、
    Ｂに対応する元素は、マンガン（Ｍｎ）、鉄（Ｆｅ）、及びコバルト（Ｃｏ）のいずれか１つ以上を含む、
    請求項２記載の半導体記憶装置。
  6. 前記常誘電体層は、酸化マグネシウム（ＭｇＯ）を含む、請求項１記載の半導体記憶装置。
  7. 前記第１強磁性層及び前記第２強磁性層は、
    鉄（Ｆｅ）及びコバルト（Ｃｏ）のいずれか１つを含む、
    請求項１記載の半導体記憶装置。
  8. 前記第１強磁性層は、参照層を含み、
    前記非磁性層は、トンネルバリア層を含み、
    前記第２強磁性層は、記憶層を含む、
    請求項１記載の半導体記憶装置。
JP2017175890A 2017-09-13 2017-09-13 半導体記憶装置 Pending JP2019054052A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017175890A JP2019054052A (ja) 2017-09-13 2017-09-13 半導体記憶装置
US15/907,907 US20190081235A1 (en) 2017-09-13 2018-02-28 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017175890A JP2019054052A (ja) 2017-09-13 2017-09-13 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2019054052A true JP2019054052A (ja) 2019-04-04

Family

ID=65631681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017175890A Pending JP2019054052A (ja) 2017-09-13 2017-09-13 半導体記憶装置

Country Status (2)

Country Link
US (1) US20190081235A1 (ja)
JP (1) JP2019054052A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same

Also Published As

Publication number Publication date
US20190081235A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP5096702B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US8305801B2 (en) Magnetoresistive element and magnetic memory
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
TWI737931B (zh) 磁性裝置及磁性裝置之製造方法
US20200035263A1 (en) Storage element
US20090067212A1 (en) Magnetic random access memory and data read method of the same
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
US9178137B2 (en) Magnetoresistive element and magnetic memory
JP2007294737A (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US10840434B2 (en) Storage device
TWI676168B (zh) 磁性裝置及其製造方法
JP7204549B2 (ja) 磁気装置
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
CN102800804A (zh) 存储元件和存储装置
JP2020035976A (ja) 磁気記憶装置
CN110890459B (zh) 磁装置
KR20110098899A (ko) 자기 메모리 소자 및 불휘발성 기억장치
JP2019054052A (ja) 半導体記憶装置
WO2011065323A1 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
TWI698865B (zh) 磁性記憶裝置
JP2020043133A (ja) 磁気記憶装置
JP2013016820A (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US12014762B2 (en) Semiconductor memory device with spin-orbit coupling channel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831