CN103579113B - 具有双功函数金属栅的互补场效应晶体管及其制造方法 - Google Patents

具有双功函数金属栅的互补场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103579113B
CN103579113B CN201210276327.2A CN201210276327A CN103579113B CN 103579113 B CN103579113 B CN 103579113B CN 201210276327 A CN201210276327 A CN 201210276327A CN 103579113 B CN103579113 B CN 103579113B
Authority
CN
China
Prior art keywords
conductive material
material layer
layer
transistor
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210276327.2A
Other languages
English (en)
Other versions
CN103579113A (zh
Inventor
韩锴
王晓磊
王文武
杨红
马雪丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210276327.2A priority Critical patent/CN103579113B/zh
Publication of CN103579113A publication Critical patent/CN103579113A/zh
Application granted granted Critical
Publication of CN103579113B publication Critical patent/CN103579113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种具有双功函数金属栅的互补场效应晶体管的制造方法,互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离第一晶体管和第二晶体管的隔离结构,其特征在于,包括:在衬底上沉积栅介质层;在栅介质层上沉积第一导电材料层;以及在第一导电材料层上对应于第一晶体管的位置处形成第二导电材料层,并在对应于第二晶体管的位置处形成第三导电材料层,其中,第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。此外,本发明还涉及一种具有双功函数金属栅的互补场效应晶体管。通过本发明的技术方案,可以通过简单的工艺来实现双功函数金属栅,从而实现了CMOS的大的饱和电流并降低了阈值电压。

Description

具有双功函数金属栅的互补场效应晶体管及其制造方法
技术领域
本发明涉及半导体技术领域,更具体地涉及具有双功函数金属栅的互补场效应晶体管及其制造方法。
背景技术
所谓功函数是指半导体内所具有的所有导电材料对于施加的能量由某种响应度,其通常用电子伏(eV)来表示。材料的功函数通常指把一个电子从固体内部刚刚移到表面所需的最少的能量。不同的材料具有不同的费米能量和电子结构,因此需要施加不同大小的能量来移除一个电子。
通常,常规半导体材料已经被选择性地掺杂,从而产生N型或P型材料。N型半导体材料具有与硅的价带相比更靠近硅的导带的费米能级。P型半导体材料具有相反的特性。
然而,当与非常薄的栅绝缘层一起使用时,由于栅极耗尽响应,掺杂多晶硅栅极表现出不期望的电压降和对驱动电路的较高要求。此外,这种掺杂多晶硅栅极还表现出与高k电介质有关的高栅极电阻以及稳定性问题。
此后,金属栅被用作多晶硅栅极的替代品。诸如钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、钌(Ru)、镍(Ni)、铌(Nb),各种金属化合物、金属氮化物、和金属氧化物的材料被用于形成金属栅。
虽然金属栅通常具有低栅极电阻且不受栅极耗尽效应的困扰,但金属栅制造起来更加困难且更复杂。
同时,互补场效应晶体管(CMOS)器件的尺寸始终遵循摩尔定律,按照一定的比例不断的减小。目前,通常采用的按比例缩小器件尺寸的方法是同时结合了恒定电场和恒定电压的规则。更小的器件尺寸可以使得器件性能大幅提高、使器件速度更快、功耗更小、集成度更高。但从器件角度来说,由于沟道变得越来越短,源极和漏极的空间电荷区变得越来越靠近。为了防止源漏的穿通,则需要更高的沟道掺杂来使空间电荷区变得更薄,而更高的沟道掺杂会使阈值电压升高。阈值电压的降低可以通过在CMOS工艺中的双带边功函数金属栅来实现。但这种双带边功函数金属栅的制造方法是一个难题。
发明内容
在下文中给出关于本发明的简要概述,以便提供关于本发明的某些方面的基本理解。应当理解,这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分,也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本发明的一个主要目的在于,提供了一种具有双功函数金属栅的互补场效应晶体管(CMOS)的制造方法,互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离第一晶体管和第二晶体管的隔离结构,包括:
在衬底上沉积栅介质层;
在栅介质层上沉积第一导电材料层;以及
在第一导电材料层上对应于第一晶体管的位置处形成第二导电材料层,并在对应于第二晶体管的位置处形成第三导电材料层,
其中,第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。
根据本发明的另一个方面,提供了一种具有双功函数金属栅的互补场效应晶体管,互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离第一晶体管和第二晶体管的隔离结构,包括:
在衬底上沉积的栅介质层;
在栅介质层上沉积的第一导电材料层;
在第一导电材料层上对应于第一晶体管的位置处形成的第二导电材料层;以及
在第一导电材料层上对应于第二晶体管的位置处形成的第三导电材料层,
其中,第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。
通过以上技术方案,可以通过简单的工艺来实现双功函数金属栅,从而实现了CMOS的大的饱和电流并降低了阈值电压。
附图说明
参照下面结合附图对本发明实施例的说明,会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中,相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1是根据本发明的具有双功函数金属栅的互补场效应晶体管的制造方法的流程图。
图2-图8是使用图1所示的方法制造的根据本发明的半导体器件在各个阶段形成的中间结构的剖面图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
下面根据本发明的实施例描述了一种具有双功函数金属栅的互补场效应晶体管(CMOS)及其制造方法。在半导体器件的形成中使用的晶体管根据迁移经过它们的沟道区的主要载流子的类型被分为NMOS或PMOS。在NMOS晶体管中电子是主要载流子,而在PMOS晶体管中空穴是主要载流子。
参照图1,示出了根据本发明实施例的具有双功函数金属栅的互补场效应晶体管的制造方法的流程图。提供了一种具有双功函数金属栅的互补场效应晶体管(CMOS)的制造方法,其中互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离第一晶体管和第二晶体管的隔离结构。该方法包括以下步骤:
S101,在衬底上沉积栅介质层;
S103,在栅介质层上沉积第一导电材料层;以及
S105,在第一导电材料层上对应于第一晶体管的位置处形成第二导电材料层,并在对应于第二晶体管的位置处形成第三导电材料层,
其中,第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。
参照图2至图8,进一步示出了使用图1所示的方法制造的根据本发明的半导体器件在各个阶段形成的中间结构的剖面图。
参照图2,在半导体衬底201中首先形成隔离结构202,以隔离NMOS器件和PMOS器件。该隔离结构202可以通过浅槽隔离工艺(STI)来实现。在半导体衬底上形成PMOS器件和NMOS器件的伪栅结构203。之后,在半导体衬底上形成金属前介质层204,其顶面与伪栅结构203大致处于相同高度。此后,去除伪栅结构203。以上步骤均为后栅(gate-late)工艺的标准工艺步骤,为本领域技术人员公知。此处为简洁,省去相关具体描述。
参照图3,在去除伪栅结构203之后,在具有金属前介质层204的衬底上形成栅介质层205。具体地,在具有金属前介质层204的衬底上依次形成界面层和主高k层。界面层可以由SiO2制成,也可以由硅酸盐或者其他与Si有良好接触的物质制成。界面层的厚度在之间。主高k层可由HfO2制成。主高k层的厚度可以在2-4nm之间。
参照图4,在栅介质层205上沉积带中功函数材料层206。该带中功函数材料层206的材料可以由TiN,TaN等具有带中功函数的材料制成。
参照图5,在带中功函数材料层206上形成高功函数材料层207。该高功函数材料层的材料可以是以下材料中的一种或其叠层Ni、Pt、Ir、提高了含氮量的TiN、TaN、MoN、和含有O的TiN、TaN、MoN。可以通过物理气相沉积(PVD)或化学气相沉积的方式直接在带中功函数材料层206上生长具有高功函数的金属Ni、Pt、或Ir。也通过PVD或单原子沉积(ALD)的方式在带中功函数材料层206上生长TiN、TaN或MoN,然后在氧气或氮气的环境下进行退火,从而形成提高了含氮量的TiN、TaN、MoN或含有O的TiN、TaN、MoN,即,高功函数材料层207。也可以在带中功函数材料层206上生长TiN、TaN或MoN后,对生长的TiN、TaN或MoN进行氮或氧离子注入,或者氮或氧等离子体轰击,从而形成高功函数材料层207。此外,还可以通过金属有机化学气相淀积(MOCVD)的方式直接形成高功函数材料层207。
参照图6,将光刻胶涂覆到对应于PMOS位置处的高功函数材料层207上。刻蚀掉对应于NMOS位置处的高功函数材料层207,以露出带中功函数材料层206。然后,去除光刻胶。
参照图7,在具有高功函数材料层207的带中功函数材料层206上形成低功函数材料层208。该低功函数材料层208可以由诸如AL、Ti或TiAl的具有低功函数的材料制成。此外,低功函数材料层208还可以由TiNx制成,其中,0<x<1。
在本发明的另一实施例中,在沉积带中功函数材料层206之后,首先在带中功函数材料层206上形成低功函数材料层208。将光刻胶涂覆到对应于NMOS位置处的低功函数材料层208上,并蚀刻掉PMOS位置处的低功函数材料层208,然后去除光刻胶。接下来,在具有低功函数材料层208的带中功函数材料层206上形成高功函数材料层207。本发明的其他步骤和特征与前一实施例相同,在此不再赘述。
参照图8,在低功函数材料层208或高功函数材料层209上沉积填充金属层209。填充金属层209的材料可以为以下材料中的一种或其叠层:W、TiN、AlTi和TaN。对沉积的填充金属层209进行热处理。热处理的温度在300-600度之间,时间在10秒到1小时之间。
在本发明的另一实施例中,基于以上工艺形成根据本发明的一种有双功函数金属栅的互补场效应晶体管(CMOS)。参照图8,该互补场效应晶体管包括第一晶体管,第二晶体管,和用于隔离第一晶体管和第二晶体管的隔离结构202,包括:在具有衬底上沉积的栅介质层205;在栅介质层205上沉积的第一导电材料层206;在所述第一导电材料层206上对应于所述第一晶体管的位置处形成的第二导电材料层208;以及在所述第一导电材料层206上对应于所述第二晶体管的位置处形成的第三导电材料层207,其中,所述第二导电材料层208具有低于所述第三导电材料层207的第三功函数的第二功函数。
具体地,第一导电材料层由具有带中功函数的材料形成。此外,第一晶体管为NMOS器件以及第二晶体管为PMOS器件。
第二导电材料层由Ti、Al、TiAl或TiNx制成,其中,0<x<1。第三导电材料层包括以下材料中的一种或其叠层:Ni、Pt、Ir、TiNx、TaNx、MoNx、含有O的TiN、含有O的TaN、和含有O的MoN,其中x>1。
应该强调,术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在,但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (4)

1.一种具有双功函数金属栅的互补场效应晶体管的制造方法,所述互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离所述第一晶体管和所述第二晶体管的隔离结构,其特征在于,包括:
在衬底上沉积栅介质层,所述栅介质层包括依次形成的界面层和主高k层,所述界面层的厚度在之间,所述主高k层的厚度在2-4nm之间;
在所述栅介质层上沉积第一导电材料层;以及
在所述第一导电材料层上对应于所述第一晶体管的位置处形成第二导电材料层,并在对应于所述第二晶体管的位置处形成第三导电材料层,包括:
在所述第一导电材料层上沉积所述第三导电材料层;
刻蚀对应于所述第一晶体管的位置处的所述第三导电材料层;以及
在具有所述第三导电材料层的第一导电材料层上沉积所述第二导电材料层;
或,在所述第一导电材料层上沉积所述第二导电材料层;
刻蚀对应于所述第二晶体管的位置处的所述第二导电材料层;以及
在具有所述第二导电材料层的第一导电材料层上沉积所述第三导电材料层;
其中,所述第二导电材料层具有低于所述第三导电材料层的第三功函数的第二功函数;
所述第一导电材料层由具有带中功函数的材料形成;
所述第一晶体管为NMOS器件以及第二晶体管为PMOS器件;
所述第二导电材料层由Ti、Al、TiAl或TiNx制成,其中,0<x<1;
所述第三导电材料层包括以下材料中的一种或其叠层:Ni、Pt、Ir、TiNx、TaNx、MoNx、含有O的TiN、含有O的TaN、和含有O的MoN,其中x>1;
在对应于所述第二晶体管的位置处形成第三导电材料层进一步包括:以物理气相沉积、化学气相沉积或单原子沉积的方式沉积所述第三导电材料;以及
在氮气或氧气的环境下退火;
或,以物理气相沉积、化学气相沉积或单原子沉积的方式沉积所述第三导电材料;以及
对所述第三导电材料进行氮离子注入或氧离子注入,或者对所述第三导电材料进行氮氧等离子体轰击;
或,以金属有机化学气相淀积的方式形成所述第三导电材料层。
2.根据权利要求1所述的方法,进一步包括:
沉积填充材料并进行热处理。
3.根据权利要求2所述的方法,其中,所述填充材料为以下材料中的一种或其叠层:W、TiN、AlTi和TaN。
4.一种具有双功函数金属栅的互补场效应晶体管,所述互补场效应晶体管包括第一晶体管,第二晶体管,用于隔离所述第一晶体管和所述第二晶体管的隔离结构,其特征在于,包括:
在衬底上沉积的栅介质层,所述栅介质层包括依次形成的界面层和主高k层,所述界面层的厚度在之间,所述主高k层的厚度在2-4nm之间;
在所述栅介质层上沉积的第一导电材料层;
在所述第一导电材料层上对应于所述第一晶体管的位置处形成的第二导电材料层;以及
在所述第一导电材料层上对应于所述第二晶体管的位置处形成的第三导电材料层,
其中,所述第二导电材料层具有低于所述第三导电材料层的第三功函数的第二功函数;
所述第一导电材料层由具有带中功函数的材料形成;
所述第一晶体管为NMOS器件以及所述第二晶体管为PMOS器件;
所述第二导电材料层由Ti、Al、TiAl或TiNx制成,其中,0<x<1;
所述第三导电材料层包括以下材料中的一种或其叠层:Ni、Pt、Ir、TiNx、TaNx、MoNx、含有O的TiN、含有O的TaN、和含有O的MoN,其中x>1;
在所述第一导电材料层上对应于所述第一晶体管的位置处形成第二导电材料层,并在对应于所述第二晶体管的位置处形成第三导电材料层,包括:在所述第一导电材料层上沉积所述第三导电材料层;
刻蚀对应于所述第一晶体管的位置处的所述第三导电材料层;以及
在具有所述第三导电材料层的第一导电材料层上沉积所述第二导电材料层;
或,在所述第一导电材料层上沉积所述第二导电材料层;
刻蚀对应于所述第二晶体管的位置处的所述第二导电材料层;以及
在具有所述第二导电材料层的第一导电材料层上沉积所述第三导电材料层;
所述第三导电材料层是通过物理气相沉积、化学气相沉积或单原子沉积的方式沉积,并在氮气或氧气的环境下退火形成的,或所述第三导电材料层是通过物理气相沉积、化学气相沉积或单原子沉积的方式沉积所述第三导电材料,并对所述第三导电材料进行氮离子注入或氧离子注入,或者对所述第三导电材料进行氮氧等离子体轰击形成的,或所述第三导电材料层是通过金属有机化学气相淀积的方式形成的。
CN201210276327.2A 2012-08-03 2012-08-03 具有双功函数金属栅的互补场效应晶体管及其制造方法 Active CN103579113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210276327.2A CN103579113B (zh) 2012-08-03 2012-08-03 具有双功函数金属栅的互补场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210276327.2A CN103579113B (zh) 2012-08-03 2012-08-03 具有双功函数金属栅的互补场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103579113A CN103579113A (zh) 2014-02-12
CN103579113B true CN103579113B (zh) 2017-02-08

Family

ID=50050592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276327.2A Active CN103579113B (zh) 2012-08-03 2012-08-03 具有双功函数金属栅的互补场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103579113B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601684B (zh) * 2015-10-15 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107481971B (zh) * 2017-08-22 2020-09-11 中国科学院微电子研究所 一种cmos器件及其制作方法
CN115863408A (zh) * 2021-08-20 2023-03-28 长鑫存储技术有限公司 晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200425413A (en) * 2003-02-27 2004-11-16 Sharp Kk System and method for integrating multiple metal gates for CMOS applications
TWI315079B (en) * 2004-05-04 2009-09-21 Intel Corporatio A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629014B2 (en) * 2010-09-20 2014-01-14 International Business Machines Corporation Replacement metal gate structures for effective work function control
CN102468152B (zh) * 2010-11-01 2013-12-04 中芯国际集成电路制造(上海)有限公司 栅介质层和晶体管的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200425413A (en) * 2003-02-27 2004-11-16 Sharp Kk System and method for integrating multiple metal gates for CMOS applications
TWI315079B (en) * 2004-05-04 2009-09-21 Intel Corporatio A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode

Also Published As

Publication number Publication date
CN103579113A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US11424244B2 (en) Integrated circuit having a vertical power MOS transistor
US10164085B2 (en) Apparatus and method for power MOS transistor
US8319287B2 (en) Tunable gate electrode work function material for transistor applications
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US8541280B2 (en) Semiconductor structure and method for manufacturing the same
US9577057B2 (en) Semiconductor device contacts
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
JP2007513498A (ja) FETゲート電極用のCVDタンタル化合物(TaおよびNを含む化合物の化学的気相堆積方法および半導体電界効果デバイス)
JP2011171706A (ja) トランジスタ及びその製造方法
US20140103457A1 (en) Field effect transistor device having a hybrid metal gate stack
CN103794483B (zh) 具有金属栅极的半导体器件的制作方法
US9646823B2 (en) Semiconductor dielectric interface and gate stack
CN103579113B (zh) 具有双功函数金属栅的互补场效应晶体管及其制造方法
CN112599590A (zh) 半导体结构
KR101096980B1 (ko) 반도체 소자의 제조 방법
CN103367364B (zh) Cmos及其制造方法
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
CN220041869U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant