CN115863408A - 晶体管及其制备方法 - Google Patents

晶体管及其制备方法 Download PDF

Info

Publication number
CN115863408A
CN115863408A CN202110959684.8A CN202110959684A CN115863408A CN 115863408 A CN115863408 A CN 115863408A CN 202110959684 A CN202110959684 A CN 202110959684A CN 115863408 A CN115863408 A CN 115863408A
Authority
CN
China
Prior art keywords
gate
layer
gate layer
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110959684.8A
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110959684.8A priority Critical patent/CN115863408A/zh
Priority to PCT/CN2021/128083 priority patent/WO2023019739A1/zh
Priority to US17/808,292 priority patent/US20230059828A1/en
Publication of CN115863408A publication Critical patent/CN115863408A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例公开了一种晶体管及其制备方法。其中，所述晶体管包括：衬底；栅极沟槽，位于所述衬底内；第一栅极层，位于所述栅极沟槽内；所述第一栅极层的材料包括TiN；第二栅极层，位于所述栅极沟槽内，且覆盖所述第一栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。

Description

晶体管及其制备方法
技术领域
本申请涉及集成电路制造领域，尤其涉及一种晶体管及其制备方法。
背景技术
金属氧化物半导体(Metal oxide semiconductor，MOS)晶体管是集成电路制造中的重要元件。MOS晶体管可用于形成存储器，例如用作动态随机存取存储器(Dynamicrandom access memory，DRAM)的存取晶体管，其中栅极连接至字线，存取晶体管的一端连接至位线，另一端连接至存储电容器，所述存储电容器通常用于存储代表存储信息的电荷。
目前DRAM的存取晶体管通常采用埋入式字线(Buried wordline，BW)的方式，但制作BW容易产生栅致漏极泄露(Gate-induced drain leakage，GIDL)电流。
发明内容
有鉴于此，本申请实施例提供一种晶体管及其制备方法。
根据本申请实施例的第一方面，提供了一种晶体管，包括：
衬底；
栅极沟槽，位于所述衬底内；
第一栅极层，位于所述栅极沟槽内；所述第一栅极层的材料包括TiN；
第二栅极层，位于所述栅极沟槽内，且覆盖所述第一栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
在一些实施例中，所述x＝0，所述第二栅极层的材料包括Ti。
在一些实施例中，所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
在一些实施例中，还包括：
绝缘介质层，覆盖所述第二栅极层且填满所述栅极沟槽。
根据本申请实施例的第二方面，提供了一种晶体管，包括：
衬底；
栅极沟槽，位于所述衬底内；
第一栅极层，位于所述栅极沟槽内；所述第一栅极层的材料包括钨；
第二栅极层，位于所述栅极沟槽内，且覆盖所述第一栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
在一些实施例中，所述x＝0，所述第二栅极层的材料包括Ti。
在一些实施例中，所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
在一些实施例中，还包括：
阻挡层，位于所述栅极沟槽内，且包裹所述第一栅极层的侧壁和底面；所述阻挡层的材料包括TiN。
在一些实施例中，还包括：
绝缘介质层，覆盖所述第二栅极层且填满所述栅极沟槽。
根据本申请实施例的第三方面，提供了一种晶体管的制备方法，包括：
提供衬底；
刻蚀所述衬底形成栅极沟槽；
在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括TiN；
在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
在一些实施例中，所述x＝0，所述第二栅极层的材料包括Ti。
在一些实施例中，所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
在一些实施例中，还包括：
在形成所述第二栅极层后，形成覆盖所述第二栅极层且填满所述栅极沟槽的绝缘介质层。
根据本申请实施例的第四方面，提供了一种晶体管的制备方法，包括：
提供衬底；
刻蚀所述衬底形成栅极沟槽；
在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括钨；
在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
在一些实施例中，所述x＝0，所述第二栅极层的材料包括Ti。
在一些实施例中，所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
在一些实施例中，还包括：
在形成所述第一栅极层之前，在所述栅极沟槽内形成阻挡层；所述阻挡层包裹所述第一栅极层的侧壁和底面；
所述阻挡层的材料包括TiN。
在一些实施例中，还包括：
在形成所述第二栅极层后，形成覆盖所述第二栅极层且填满所述栅极沟槽的绝缘介质层。
本申请实施例中，通过在栅极沟槽的底端使用功函数较高的TiN，在顶端使用功函数较低的TiNx，有效降低了栅极沟槽内的电场，减少了GIDL电流。并且，相比于现有技术中使用多晶硅作为第二栅极层的材料，TiNx比多晶硅的电阻率更小，导电性更好，更有利于形成更长的字线，增加晶体管的存储阵列面积，缩小芯片尺寸。
附图说明
图1a为现有技术中的晶体管的结构示意图；
图1b和图1c为现有技术中的多晶硅的高度与字线的电阻的关系曲线图；
图2为本申请实施例提供的晶体管的结构示意图；
图3为反应溅射沉积期间，TiNx的功函数与N2气体流量以及衬底温度的函数关系图；
图4为等效氧化物层厚度与平带电压的函数关系图；
图5为本申请另一实施例提供的晶体管的结构示意图；
图6为本申请实施例提供的晶体管的制备方法的流程示意图；
图7a至7i为本申请实施例提供的晶体管在制备过程中的器件结构示意图；
图8为本申请另一实施例提供的晶体管的制备方法的流程示意图；
图9a至9i为本申请实施例提供的晶体管在制备过程中的器件结构示意图。
附图标记说明：
10-衬底；101-有源区；102-隔离层；11-栅极沟槽；
20-栅极介质层；
310-第一栅极材料层；31、31’-第一栅极层；320-第二栅极材料层；32、32’-第二栅极层；330-阻挡材料层；33-阻挡层；
40-绝缘介质层；
51-第一接触插塞；52-第二接触插塞。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
在相关技术中，GIDL电流是DRAM漏电的一个主要途径。GIDL漏电的大小直接取决于字线与沟道重叠(Drain Overlap)区域的电场，具体地，如图1a所示。在更先进的制程中，采用功函数较低的多晶硅(Polysilicon)替代一部分功函数较高的金属字线，即图1a中的第二栅极层32’的材料为多晶硅，第一栅极层31’的材料为TiN或W，如此，可以有效降低此区域电场，并减少GIDL漏电。这就是被各公司采用的双功函数栅(Dual Work function Gate)结构。
多晶硅取代的金属字线越多，GIDL漏电越少。然而由于多晶硅的电阻率比TiN或W要大了约两个数量级，因此如图1b所示，多晶硅的高度H越高，字线的电阻越大，具体地的计算结果如图1c所示。字线电阻的大小直接关系着存取晶体管(Access Transistor)打开的速度，这将会导致一系列的问题，比如，为了保证速度，则必须缩短字线长度，字线长度缩短，又会限制存储阵列的大小，影响芯片的面积。
并且，在外围电路的高温工艺中，例如，生长栅极氧化层或掺杂退火等，多晶硅与W会在高温下会发生反应，界面处会形成WSi，影响界面质量，进一步增加电阻，并降低多晶硅的质量及双栅(Dual Gate)的实际效果。
此外，现有技术中的多晶硅需要掺杂，工艺复杂，而且掺杂的多晶硅在底部金属字线的电压变化时会形成金半接触，产生耗尽层，不利于字线的RC特性及双栅的功效。
基于此，本申请实施例提供了一种晶体管。图2为本申请实施例提供的晶体管的结构示意图。
参见图2，所述晶体管，包括：衬底10；栅极沟槽11，位于所述衬底10内；第一栅极层31，位于所述栅极沟槽11内；所述第一栅极层31的材料包括TiN；第二栅极层32，位于所述栅极沟槽11内，且覆盖所述第一栅极层31；所述第二栅极层32的材料包括TiNx，其中，0≤x<1；所述第二栅极层32的功函数小于所述第一栅极层31的功函数。
本申请实施例中，通过在栅极沟槽的底端使用功函数较高的TiN，在顶端使用功函数较低的TiNx，有效降低了栅极沟槽内的电场，减少了GIDL电流。并且，相比于现有技术中使用多晶硅作为第二栅极层的材料，TiNx比多晶硅的电阻率更小，导电性更好，更有利于形成更长的字线，增加晶体管的存储阵列面积，缩小芯片尺寸。
此外，由于TiNx与TiN为同质材料，因此，相比于现有技术中使用多晶硅作为第二栅极层的材料，本申请实施例提供的结构具有更好的工艺兼容度，并且还消除了金属字线与多晶硅之间的异质界面，降低了金半接触的产生。
在一实施例中，所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
所述衬底10中还包括隔离层102，具体地，可参见图7a，由隔离层102限定了有源区101。
本申请实施例中，TiNx中N的含量可通过在生成第二栅极层时，控制N2的流量来实现。相较于采用多晶硅作为第二栅极层的材料，简化了形成字线的工艺。图3为反应溅射沉积期间，TiNx的功函数与N2气体流量以及衬底温度的函数关系图，如图3所示，通过改变TiNx中N的含量可以使TiNx的功函数变化约0.30eV。
在一实施例中，所述x＝0，所述第二栅极层32的材料包括Ti。即在形成第二栅极层32时，并未通入N2，因此，第二栅极层32的材料为Ti。
图4为等效氧化物层厚度与平带电压的函数关系图，图中所示的EOT为等效氧化物层厚度，VFB为平带电压。如图所示，当N的比例(RN)从0％提高到17％，TiNx的功函数有效地控制在4.14～4.82eV之间；当RN进一步提高到83％时，TiNx的功函数略有下降，为4.71eV。当RN等于0时，即为Ti，从图中可以看出，Ti的功函数比TiNx的功函数低约0.5-0.6eV。因此，使用Ti作为第二栅极层的材料，可得到功函数更低的第二栅极层，并且，Ti相比于现有技术中的多晶硅，具有更好的导电性。
在一实施例中，所述第二栅极层32包括TiNx和Ti的混合材料，其中，0<x<1。
在一实施例中，所述晶体管还包括：栅极介质层20，覆盖所述栅极沟槽11的侧壁和底面。所述栅极介质层20还覆盖部分所述衬底10的表面。
所述栅极介质层20包裹所述第一栅极层31的侧壁和底面以及所述第二栅极层32的侧壁。
所述栅极介质层20可包括二氧化硅或高K介电材料。
在一实施例中，所述晶体管还包括：绝缘介质层40，覆盖所述第二栅极层32且填满所述栅极沟槽11。
所述绝缘介质层40可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合。
在一实施例中，所述晶体管还包括：接触插塞，位于所述衬底10上。
所述接触插塞包括第一接触插塞51和第二接触插塞52；所述第一接触插塞51也可称为源极/漏极接触插塞，可电耦合至源极/漏极；所述第二接触插塞52也可称为栅极接触插塞，可电耦合至金属栅极。
所述接触插塞可以包括多晶硅、金属硅化物、金属氮化物或金属。
本申请实施例还提供了一种晶体管。图5为本申请另一实施例提供的晶体管的结构示意图。
参见图5，所述晶体管，包括：衬底10；栅极沟槽11，位于所述衬底10内；第一栅极层31，位于所述栅极沟槽11内；所述第一栅极层31的材料包括钨；第二栅极层32，位于所述栅极沟槽11内，且覆盖所述第一栅极层31；所述第二栅极层32的材料包括TiNx，其中，0≤x<1；所述第二栅极层32的功函数小于所述第一栅极层31的功函数。
本申请实施例中，通过在栅极沟槽的底端使用功函数较高的钨，在顶端使用功函数较低的TiNx，有效降低了栅极沟槽内的电场，减少了GIDL电流。并且，相比于现有技术中使用多晶硅作为第二栅极层的材料，TiNx比多晶硅的电阻率更小，导电性更好，更有利于形成更长的字线，增加晶体管的存储阵列面积，缩小芯片尺寸。
在一实施例中，所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
所述衬底10中还包括隔离层102，具体地，可参见图9a，由隔离层102限定了有源区101。
本申请实施例中，TiNx中N的含量可通过在生成第二栅极层时，控制N2的流量来实现。相较于采用多晶硅作为第二栅极层的材料，简化了形成字线的工艺。图3为反应溅射沉积期间，TiNx的功函数与N2气体流量以及衬底温度的函数关系图，如图3所示，通过改变TiNx中N的含量可以使TiNx的功函数变化约0.30eV。
在一实施例中，所述x＝0，所述第二栅极层32的材料包括Ti。即在形成第二栅极层时，并未通入N2，因此，第二栅极层32的材料为Ti。
图4为等效氧化物层厚度与平带电压的函数关系图，图中所示的EOT为等效氧化物层厚度，VFB为平带电压。如图所示，当N的比例(RN)从0％提高到17％，TiNx的功函数有效地控制在4.14～4.82eV之间；当RN进一步提高到83％时，TiNx的功函数略有下降，为4.71eV。当RN等于0时，即为Ti，从图中可以看出，Ti的功函数比TiNx的功函数低约0.5-0.6eV。因此，使用Ti作为第二栅极层的材料，可得到功函数更低的第二栅极层，并且，Ti相比于现有技术中的多晶硅，具有更好的导电性。
在一实施例中，所述第二栅极层32包括TiNx和Ti的混合材料，其中，0<x<1。
在一实施例中，所述晶体管还包括：阻挡层33，位于所述栅极沟槽11内，且包裹所述第一栅极层31的侧壁和底面；所述阻挡层33的材料包括TiN。
由于TiNx与TiN为同质材料，所以该结构可具有更好的工艺兼容度，也使第一栅极层和阻挡层的界面与第二栅极层的界面结合的更好，更有利于提升晶体管的性能。
所述第二栅极层32还覆盖所述阻挡层33的表面。
在一实施例中，所述晶体管还包括：栅极介质层20，覆盖所述栅极沟槽11的侧壁和底面。所述栅极介质层20还覆盖部分所述衬底10的表面。
所述栅极介质层20包裹所述阻挡层33的侧壁和底面以及所述第二栅极层32的侧壁。
所述栅极介质层20可包括二氧化硅或高K介电材料。
在一实施例中，所述晶体管还包括：绝缘介质层40，覆盖所述第二栅极层32且填满所述栅极沟槽11。
所述绝缘介质层40可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合。
在一实施例中，所述晶体管还包括：接触插塞，位于所述衬底10上。
所述接触插塞包括第一接触插塞51和第二接触插塞52；所述第一接触插塞51也可称为源极/漏极接触插塞，可电耦合至源极/漏极；所述第二接触插塞52也可称为栅极接触插塞，可电耦合至金属栅极。
所述接触插塞可以包括多晶硅、金属硅化物、金属氮化物或金属。
本申请实施例还提供了一种晶体管的制备方法，具体请参见附图6，如图所示，所述方法包括以下步骤：
步骤601：提供衬底；
步骤602：刻蚀所述衬底形成栅极沟槽；
步骤603：在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括TiN；
步骤604：在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
下面结合具体实施例对本申请实施例提供的晶体管的制备方法再作进一步详细的说明。
图7a至7i为本申请实施例提供的晶体管在制备过程中的器件结构示意图。
首先，参见图7a，执行步骤601，提供衬底10。
在一实施例中，所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。在本申请实施例中，所述衬底可以为硅衬底。
在执行步骤602之前，对所述衬底10进行N型掺杂，并在所述衬底10中形成隔离层102，所述隔离层102限定了有源区101。所述隔离层102可以通过浅沟槽隔离(shallowtrench isolation，STI)工艺来形成。具体地，可以通过刻蚀衬底10来形成隔离沟槽，接着用电介质材料来填充隔离沟槽，形成隔离层102。
所述隔离层102的材料包括二氧化硅等。
接着，参见图7b，执行步骤602，刻蚀所述衬底10形成栅极沟槽11。
具体地，可以先在衬底10的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的栅极沟槽图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的栅极沟槽图形刻蚀出具有一定深度的栅极沟槽。
在刻蚀形成栅极沟槽11的过程中，由于隔离层102的材料为二氧化硅，衬底的材料为硅，二氧化硅与硅的刻蚀选择比不一样，因此，使得通过刻蚀隔离层102后形成的栅极沟槽11的深度比通过刻蚀衬底10后形成的栅极沟槽11的深度更深。
接着，参见图7c，在所述栅极沟槽11内形成栅极介质层20。所述栅极介质层20覆盖所述栅极沟槽11的侧壁和底面。所述栅极介质层20还覆盖部分所述衬底10的表面。
所述栅极介质层20可包括二氧化硅或高K介电材料。
接着，参见图7d至7e，在所述栅极沟槽11内形成第一栅极层31；所述第一栅极层31的材料包括TiN。
具体地，先参见图7d，在所述栅极沟槽11内形成第一栅极材料层310，所述第一栅极材料层310填满所述栅极沟槽11。
然后，参见图7e，回刻蚀第一栅极材料层310，以形成第一栅极层31。
接着，参见图7f至7g，在所述栅极沟槽11内形成覆盖所述第一栅极层31的第二栅极层32；所述第二栅极层32的材料包括TiNx，其中，0≤x<1；所述第二栅极层32的功函数小于所述第一栅极层31的功函数。
具体地，先参见图7f，在所述栅极沟槽11内形成覆盖所述第一栅极层31的第二栅极材料层320，并填满所述栅极沟槽11。
然后，参见图7g，回刻蚀第二栅极材料层320，以形成第二栅极层32。
在一实施例中，所述x＝0，所述第二栅极层32的材料包括Ti。即在形成第二栅极层32时，并未通入N2，因此，第二栅极层32的材料为Ti。
在一实施例中，所述第二栅极层32包括TiNx和Ti的混合材料，其中，0<x<1。
接着，参见图7h，在形成所述第二栅极层32后，形成覆盖所述第二栅极层32且填满所述栅极沟槽11的绝缘介质层40。
所述绝缘介质层40可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合。
接着，参见图7i，形成接触插塞。所述接触插塞包括第一接触插塞51和第二接触插塞52。
具体地，所述第一接触插塞51的形成过程包括：先形成穿过所述绝缘介质层40、所述栅极介质层20和所述衬底10的第一接触插塞开口，接着，在第一接触插塞开口内形成第一接触插塞51。
所述第二接触插塞52的形成过程包括：先形成穿过所述绝缘介质层40的第二接触插塞开口，接着，在第二接触插塞开口内形成第二接触插塞52。
所述第一接触插塞51也可称为源极/漏极接触插塞，可电耦合至源极/漏极；所述第二接触插塞52也可称为栅极接触插塞，可电耦合至金属栅极。
本申请实施例还提供了一种晶体管的制备方法，具体请参见附图8，如图所示，所述方法包括以下步骤：
步骤801：提供衬底；
步骤802：刻蚀所述衬底形成栅极沟槽；
步骤803：在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括钨；
步骤804：在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
下面结合具体实施例对本申请实施例提供的晶体管的制备方法再作进一步详细的说明。
图9a至9i为本申请实施例提供的晶体管在制备过程中的器件结构示意图。
首先，参见图9a，执行步骤801，提供衬底10。
在一实施例中，所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。在本申请实施例中，所述衬底可以为硅衬底。
在执行步骤602之前，对所述衬底10进行N型掺杂，并在所述衬底10中形成隔离层102，所述隔离层102限定了有源区101。所述隔离层102可以通过浅沟槽隔离(shallowtrench isolation，STI)工艺来形成。具体地，可以通过刻蚀衬底10来形成隔离沟槽，接着用电介质材料来填充隔离沟槽，形成隔离层102。
所述隔离层102的材料包括二氧化硅等。
接着，参见图9b，执行步骤802，刻蚀所述衬底10形成栅极沟槽11。
具体地，可以先在衬底10的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的栅极沟槽图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的栅极沟槽图形刻蚀出具有一定深度的栅极沟槽。
在刻蚀形成栅极沟槽11的过程中，由于隔离层102的材料为二氧化硅，衬底的材料为硅，二氧化硅与硅的刻蚀选择比不一样，因此，使得通过刻蚀隔离层102后形成的栅极沟槽11的深度比通过刻蚀衬底10后形成的栅极沟槽11的深度更深。
接着，参见图9c，在所述栅极沟槽11内形成栅极介质层20。所述栅极介质层20覆盖所述栅极沟槽11的侧壁和底面。所述栅极介质层20还覆盖部分所述衬底10的表面。
所述栅极介质层20可包括二氧化硅或高K介电材料。
接着，参见图9d至9e，在所述栅极沟槽11内形成第一栅极层31；所述第一栅极层31的材料包括钨。
需要说明的是，在形成所述第一栅极层31之前，在所述栅极沟槽11内形成阻挡层33；所述阻挡层33包裹所述第一栅极层31的侧壁和底面；所述阻挡层的材料包括TiN。
具体地，先参见图9d，在所述栅极沟槽11内形成阻挡材料层330和第一栅极材料层310，所述阻挡材料层330覆盖所述栅极沟槽11的侧壁和底面，所述第一栅极材料层310覆盖所述阻挡材料层330并填满所述栅极沟槽11。
然后，参见图9e，回刻蚀阻挡材料层330和第一栅极材料层310，以分别形成阻挡层33和第一栅极层31。通过选择合适的回刻蚀工艺，栅极沟槽11内的阻挡层33和第一栅极层31的上表面可基本齐平。
接着，参见图9f至9g，在所述栅极沟槽11内形成覆盖所述第一栅极层31的第二栅极层32；所述第二栅极层32的材料包括TiNx，其中，0≤x<1；所述第二栅极层32的功函数小于所述第一栅极层31的功函数。
具体地，先参见图9f，在所述栅极沟槽11内形成覆盖所述第一栅极层31的第二栅极材料层320，并填满所述栅极沟槽11。
然后，参见图9g，回刻蚀第二栅极材料层320，以形成第二栅极层32。
在一实施例中，所述x＝0，所述第二栅极层32的材料包括Ti。即在形成第二栅极层32时，并未通入N2，因此，第二栅极层32的材料为Ti。
在一实施例中，所述第二栅极层32包括TiNx和Ti的混合材料，其中，0<x<1。
接着，参见图9h，在形成所述第二栅极层32后，形成覆盖所述第二栅极层32且填满所述栅极沟槽11的绝缘介质层40。
所述绝缘介质层40可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合。
接着，参见图9i，形成接触插塞。所述接触插塞包括第一接触插塞51和第二接触插塞52。
具体地，所述第一接触插塞51的形成过程包括：先形成穿过所述绝缘介质层40、所述栅极介质层20和所述衬底10的第一接触插塞开口，接着，在第一接触插塞开口内形成第一接触插塞51。
所述第二接触插塞52的形成过程包括：先形成穿过所述绝缘介质层40的第二接触插塞开口，接着，在第二接触插塞开口内形成第二接触插塞52。
所述第一接触插塞51也可称为源极/漏极接触插塞，可电耦合至源极/漏极；所述第二接触插塞52也可称为栅极接触插塞，可电耦合至金属栅极。
所述接触插塞可以包括多晶硅、金属硅化物、金属氮化物或金属。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种晶体管，其特征在于，包括：
衬底；
栅极沟槽，位于所述衬底内；
第一栅极层，位于所述栅极沟槽内；所述第一栅极层的材料包括TiN；
第二栅极层，位于所述栅极沟槽内，且覆盖所述第一栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
2.根据权利要求1所述的晶体管，其特征在于，
所述x＝0，所述第二栅极层的材料包括Ti。
3.根据权利要求1所述的晶体管，其特征在于，
所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
4.根据权利要求1所述的晶体管，其特征在于，还包括：
绝缘介质层，覆盖所述第二栅极层且填满所述栅极沟槽。
5.一种晶体管，其特征在于，包括：
衬底；
栅极沟槽，位于所述衬底内；
第一栅极层，位于所述栅极沟槽内；所述第一栅极层的材料包括钨；
第二栅极层，位于所述栅极沟槽内，且覆盖所述第一栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
6.根据权利要求5所述的晶体管，其特征在于，
所述x＝0，所述第二栅极层的材料包括Ti。
7.根据权利要求5所述的晶体管，其特征在于，
所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
8.根据权利要求5所述的晶体管，其特征在于，还包括：
阻挡层，位于所述栅极沟槽内，且包裹所述第一栅极层的侧壁和底面；所述阻挡层的材料包括TiN。
9.根据权利要求5所述的晶体管，其特征在于，还包括：
绝缘介质层，覆盖所述第二栅极层且填满所述栅极沟槽。
10.一种晶体管的制备方法，其特征在于，包括：
提供衬底；
刻蚀所述衬底形成栅极沟槽；
在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括TiN；
在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
11.根据权利要求10所述的方法，其特征在于，
所述x＝0，所述第二栅极层的材料包括Ti。
12.根据权利要求10所述的方法，其特征在于，
所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
13.根据权利要求10所述的方法，其特征在于，还包括：
在形成所述第二栅极层后，形成覆盖所述第二栅极层且填满所述栅极沟槽的绝缘介质层。
14.一种晶体管的制备方法，其特征在于，包括：
提供衬底；
刻蚀所述衬底形成栅极沟槽；
在所述栅极沟槽内形成第一栅极层；所述第一栅极层的材料包括钨；
在所述栅极沟槽内形成覆盖所述第一栅极层的第二栅极层；所述第二栅极层的材料包括TiNx，其中，0≤x<1；所述第二栅极层的功函数小于所述第一栅极层的功函数。
15.根据权利要求14所述的方法，其特征在于，
所述x＝0，所述第二栅极层的材料包括Ti。
16.根据权利要求14所述的方法，其特征在于，
所述第二栅极层包括TiNx和Ti的混合材料，其中，0<x<1。
17.根据权利要求14所述的方法，其特征在于，还包括：
在形成所述第一栅极层之前，在所述栅极沟槽内形成阻挡层；所述阻挡层包裹所述第一栅极层的侧壁和底面；
所述阻挡层的材料包括TiN。
18.根据权利要求14所述的方法，其特征在于，还包括：
在形成所述第二栅极层后，形成覆盖所述第二栅极层且填满所述栅极沟槽的绝缘介质层。
CN202110959684.8A 2021-08-20 2021-08-20 晶体管及其制备方法 Pending CN115863408A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110959684.8A CN115863408A (zh) 2021-08-20 2021-08-20 晶体管及其制备方法
PCT/CN2021/128083 WO2023019739A1 (zh) 2021-08-20 2021-11-02 晶体管及其制备方法
US17/808,292 US20230059828A1 (en) 2021-08-20 2022-06-22 Transistor and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110959684.8A CN115863408A (zh) 2021-08-20 2021-08-20 晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN115863408A true CN115863408A (zh) 2023-03-28

Family

ID=85239964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110959684.8A Pending CN115863408A (zh) 2021-08-20 2021-08-20 晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN115863408A (zh)
WO (1) WO2023019739A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
JP2009033032A (ja) * 2007-07-30 2009-02-12 Sony Corp 半導体装置及び半導体装置の製造方法
US8546885B2 (en) * 2011-07-25 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a field effect transistor
CN102956455B (zh) * 2011-08-19 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103579113B (zh) * 2012-08-03 2017-02-08 中国科学院微电子研究所 具有双功函数金属栅的互补场效应晶体管及其制造方法
KR101987995B1 (ko) * 2012-08-31 2019-06-11 에스케이하이닉스 주식회사 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법

Also Published As

Publication number Publication date
WO2023019739A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
US9608077B1 (en) Semiconductor structure and method for manufacturing the same
US9601590B2 (en) Dual work function buried gate-type transistor, method for forming the same, and electronic device including the same
US10861856B2 (en) Semiconductor device and method for fabricating the same
US7358142B2 (en) Method for forming a FinFET by a damascene process
US6153476A (en) Semiconductor device and method for manufacturing the same
US7768051B2 (en) DRAM including a vertical surround gate transistor
US8518779B2 (en) Semiconductor device and method for fabricating the same
JP3396186B2 (ja) 活性ｆｅｔボディ・デバイス及びその製造方法
KR100625795B1 (ko) 반도체 소자의 게이트 및 그 형성방법
CN108573927B (zh) 半导体结构及其形成方法
US9613965B2 (en) Embedded transistor
US11139306B2 (en) Memory device and method for fabricating the same
US20090267125A1 (en) Semiconductor device and method of manufacturing the same
US9018708B2 (en) Semiconductor device and method for fabricating the same
TWI708369B (zh) 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
KR19990023421A (ko) 반도체 장치의 제조 방법
CN110896075A (zh) 集成电路存储器及其制备方法
US6380589B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell
US8169074B2 (en) Semiconductor devices including first and second silicon interconnection regions
JP2005183954A (ja) 窪んだゲート電極の形成方法
JP2004095745A (ja) 半導体装置およびその製造方法
CN115863408A (zh) 晶体管及其制备方法
US20230059828A1 (en) Transistor and method for manufacturing same
US8697563B2 (en) Method for forming semiconductor device having multiple active layer structure
US20230290681A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination