CN115172439B - 二维材料传输门混频器及其制备方法 - Google Patents
二维材料传输门混频器及其制备方法 Download PDFInfo
- Publication number
- CN115172439B CN115172439B CN202210766232.2A CN202210766232A CN115172439B CN 115172439 B CN115172439 B CN 115172439B CN 202210766232 A CN202210766232 A CN 202210766232A CN 115172439 B CN115172439 B CN 115172439B
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- control gate
- channels
- channel layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 66
- 230000005540 biological transmission Effects 0.000 title claims abstract description 15
- 238000002360 preparation method Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000012546 transfer Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910003090 WSe2 Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 1
- 238000002156 mixing Methods 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种二维材料传输门混频器，包括：沟道层，为开关比大于103的二维半导体材料，包括两条第一沟道、两条第二沟道，两条第一沟道的两端分别与两条第二沟道的两端电连接；控制栅电极层，包括第一控制栅电极和第二控制栅电极，第一控制栅电极与两条第一沟道具有空间重合区域，第二控制栅电极与两条第二沟道具有空间重合区域，使得第一控制栅电极和第二控制栅电极分别控制两条第一沟道和两条第二沟道的开关特性；绝缘层，设置在沟道层和控制栅电极层之间；电极层，包括两个输入电极和两个输出电极；其中，两个输入电极接收待混频的差分信号，第一控制栅电极和第二控制栅电极接收本征差分信号，两个输出电极输出混频后的差分信号。
Description
技术领域
本发明的至少一种实施例涉及一种混频器，尤其涉及一种二维材料传输门混频器及其制备方法。
背景技术
随着尺寸不断压缩，集成电路技术进入到后摩尔时代，硅基器件尺寸性能均已逼近极限。而仅有多个单原子厚度的二维材料，由于其独特的电学物理特性受到广泛关注，在器件尺寸压缩、提高集成度、降低能耗等方面都有着巨大潜力。随着信息化时代的发展，信息高速传输成为智能设备的首要需求，作为通信系统重要部分的混频器的设计与制作也十分关键。然而目前基于二维材料的混频器的实现方式较少，需求无法得到满足。
发明内容
有鉴于此，本发明提供一种二维材料传输门混频器及其制备方法，以降低混频器的尺寸、功耗，并且提高混频器的工作频率、动态范围等性能。
本发明提供一种二维材料传输门混频器，包括：
沟道层，包括两条在第一方向上延伸的第一沟道、以及两条在与第一方向垂直的第二方向上延伸的第二沟道，两条第一沟道的两端分别与两条第二沟道的两端电连接，沟道层为开关比大于103的二维半导体材料；
控制栅电极层，包括第一控制栅电极和第二控制栅电极，第一控制栅电极与两条第一沟道具有空间重合区域，第二控制栅电极与两条第二沟道具有空间重合区域，使得第一控制栅电极和第二控制栅电极分别控制两条第一沟道和两条第二沟道的开关特性；
绝缘层，设置在沟道层和控制栅电极层之间；以及
电极层，包括两个输入电极和两个输出电极，输入电极和输出电极分别形成在两条第一沟道和两条第二沟道的连接处，以与第一沟道和第二沟道电连接；
其中，两个输入电极适用于接收待混频的差分信号，第一控制栅电极和第二控制栅电极适用于接收本征差分信号，两个输出电极适用于输出混频后的差分信号。
本发明还提供一种上述的二维材料传输门混频器的制备方法，包括：形成沟道层，包括4条两两相连的沟道；采用离子束曝光及电子束蒸发法形成控制栅电极层，控制栅电极层包括第一控制栅电极和第二控制栅电极；采用机械剥离或快速热氧化法在沟道层和控制栅电极层之间形成绝缘层；采用离子束曝光及电子束蒸发法在沟道层的相邻两条沟道的交接处形成电极层。
根据本发明上述的实施例提供的二维材料传输门混频器，由于二维半导体材料的厚度较薄，采用二维半导体材料形成沟道层，有利于压缩混频器器件的尺寸。
根据本发明上述的实施例提供的二维材料传输门混频器，采用二维半导体材料形成的沟道层较薄，沟道层内的载流子对控制栅电极电压敏感，，载流子的感应时间更短，能够更加快速地反应开关特性，降低器件的功耗，并且提高器件的工作频率，进而扩大器件工作频率的动态范围。
附图说明
图1为根据本发明的实施例的二维材料传输门混频器的俯视示意图；
图2为沿图1中A-A线的剖视图；
图3为沿图1中B-B线的剖视图；
图4为根据本发明的另一种实施例的二维材料传输门混频器的俯视示意图；
图5为根据本发明的再一种实施例的二维材料传输门混频器沿横向中心线的剖视图；
图6为根据本发明的又一种实施例的二维材料传输门混频器沿横向中心线的剖视图；
图7为根据本发明的实施例的二维材料传输门混频器加入调控电阻进行测试情况下的俯视示意图；
图8为根据本发明实施例的二维材料传输门混频器的等效电路示意图；
图9为根据本发明的实施例的二维材料传输门混频器的制备方法的流程图；以及
图10(a)～10(f)为根据本发明的实施例的二维材料传输门混频器的制备过程示意图。
【附图标记说明】
1-沟道层；
11-第一沟道；
12-第二沟道；
2-电极层；
21-输入电极；
22-输出电极；
3-控制栅电极层；
31-第一控制栅电极；
32-第二控制栅电极；
4-绝缘层；
41-第一绝缘层；
42-第二绝缘层；
5-衬底；
6-调控电阻；
61-接地电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使发明彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同元件。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
MoS2、WSe2、黑磷(BP)等二维材料，具有良好的电学性能，由于其具有较高的开关比，可制成类似场效应管的可控开关器件，沟道等效阻值与栅极电压呈相关特性。并且由于其厚度仅为多个单原子厚度，可应用于高性能低功耗小尺寸器件。随着信息技术的蓬勃发展，作为通信系统重要组成部分的混频器，也可以利用二维材料实现，以适应器件的低功耗通信需求。
图1为根据本发明的实施例的二维材料传输门混频器的俯视示意图；图2为沿图1中A-A线的剖视图；图3为沿图1中B-B线的剖视图。
根据本发明的一种示例性实施例，本发明提供一种二维材料传输门混频器，参考图1～3所示，包括：沟道层1，包括两条在第一方向上延伸的第一沟道11、以及两条在与第一方向垂直的第二方向上延伸的第二沟道12，两条第一沟道11的两端分别与两条第二沟道12的两端电连接，沟道层1为开关比大于103的二维半导体材料；控制栅电极层3，包括第一控制栅电极31和第二控制栅电极32，第一控制栅电极31与两条第一沟道11具有空间重合区域，第二控制栅电极32与两条第二沟道12具有空间重合区域，使得第一控制栅电极31和第二控制栅电极32分别控制两条第一沟道11和两条第二沟道12的开关特性；绝缘层4，设置在沟道层1和控制栅电极层3之间；以及电极层2，包括两个输入电极21和两个输出电极22，输入电极21和输出电极22分别形成在两条第一沟道11和两条第二沟道12的连接处，以与第一沟道11和第二沟道12电连接；其中，两个输入电极21适用于接收待混频的差分信号，第一控制栅电极31和第二控制栅电极32适用于接收本征差分信号，两个输出电极22适用于输出混频后的差分信号。
根据本发明的实施例，绝缘层4包括第一绝缘层41和第二绝缘层42；第一控制栅电极31和第二控制栅电极32设置在沟道层1的两侧，且第一绝缘层41与第二绝缘层42的材料、厚度都相同。在第一控制栅电极31和第二控制栅电极32设置在沟道层1的两侧的情况下，使第一绝缘层41与第二绝缘层42的材料、厚度保持相同，可以制备得到结构对称的器件，保证混频效果。
根据本发明的实施例，输入电极21和输出电极22分别设置在两条第一沟道11和两条第二沟道12的交接处，输入电极21和输出电极22均与第一沟道11和第二沟道12电连接，对角设置的两个电极为一组输入电极21，相对的另外两个电极为输出电极22。
需要说明的是，具有对称结构的器件具有互易特性，输入电极21和输出电极22的位置可以互换。
图4为根据本发明的另一种实施例的二维材料传输门混频器的俯视示意图。
根据本发明的实施例，参考图4所示，第一控制栅电极31和第二控制栅电极32可以设置在沟道层1的同一侧，且第一控制栅电极31与第二控制栅电极32电绝缘。
图5为根据本发明的再一种实施例的二维材料传输门混频器沿横向中心线的剖视图。
根据本发明的实施例，参考图5所示，第一控制栅电极31和第二控制栅电极32设置在沟道层1的同一侧。具体而言，在衬底上形成有第一控制栅电极31和第二控制栅电极32，且第一控制栅电极31与第二控制栅电极32电绝缘；在第一控制栅电极31和第二控制栅电极32上形成有绝缘层41；在绝缘层41上形成有沟道层1；在沟道层1上形成有输入电极21和输出电极22。
图6为根据本发明的又一种实施例的二维材料传输门混频器沿横向中心线的剖视图。
根据本发明的实施例，参考图6所示，第一控制栅电极31和第二控制栅电极32设置在沟道层1的同一侧。具体而言，在衬底上覆盖有第一绝缘层41；在第一绝缘层41上形成有沟道层1；在沟道层1上形成有第二绝缘层42；在沟道层1上形成输入电极21和输出电极22；在第二绝缘层42上形成第一控制栅电极31和第二控制栅电极32，且第一控制栅电极31与第二控制栅电极32电绝缘。
根据本发明的实施例，沟道层1的材料包括以下至少之一：MoS2、WSe2、WS2、黑磷(BP)；沟道层1的厚度大约为1～20nm。
根据本发明的实施例，绝缘层4可以为具有较好电学隔离特性的材料，包括以下至少之一：Al2O3、AlN、SiO2；绝缘层4也可以为具有较好电学隔离特性的二维材料，例如可以为HfO2。
根据本发明的实施例，第一绝缘层41适用于隔离沟道层1和第一控制栅电极31，第二绝缘层42适用于隔离沟道层1和第二控制栅电极32，绝缘层4的厚度为300nm～1μm。绝缘层4的厚度过厚会导致控制栅电极的控制能力较弱，即混频效果较差或功耗较高；过薄会减弱绝缘层4的隔离功能，导致控制栅电极和沟道层1漏电串通。
根据本发明的实施例，输入电极21、输出电极22、第一控制栅电极31和第二控制栅电极32为具有良好电导率的材料，包括以下至少之一：石墨烯、金属，金属包括但不限于Au、Pt、Ti。在第一控制栅电极31和第二控制栅电极32为石墨烯的情况下，控制栅电极需外接金属引线以连接外加电压。
图7为根据本发明的实施例的二维材料传输门混频器加入调控电阻进行测试情况下的俯视示意图。
根据本发明的实施例，在进行混频的过程中，在上述的二维材料传输门混频器的第一沟道11和第二沟道12连接的部位通过两个输出电极22分别连接两个调控电阻6。参考图7所示，调控电阻6一端与输出电极22相连，另一端连接接地电极61，直接与地相连，用于电路分压测试；需要说明的是，若电路中存在其他输出电阻可不外加调控电阻6；在电路外加调控电阻6的情况下，调控电阻6利用沟道层-绝缘层-电极结构组成，调控电阻6的电压幅值与控制栅电极的电压幅值相当，以保证调控电阻6的电阻值与控制栅电极控制的沟道层导通电阻值相当，进而保证分压混频效果。
需要说明的是，根据本发明的实施例提供的二维材料传输门混频器仅支持进行差分信号混频，若为单端信号需先转换为差分信号后再进行混频。
图8为根据本发明实施例的二维材料传输门混频器的等效电路示意图。
根据本发明的实施例，参考图8所示，控制栅电极可调控不同沟道的开关特性，沟道层的等效电阻与控制栅电极的电压具有较高的相关性，因此输出电极的输出信号与控制栅电极电压相关。另外，由于输出电阻值与沟道导通电阻值相当，而远小于沟道截止电阻值，使得输出电极的输出信号为输入信号分压得到，因此输出信号还与输入信号相关；输出信号与控制栅电极电压和输入信号都有关，因此可以实现混频。
图9为根据本发明的实施例的二维材料传输门混频器的制备方法的流程图；图10(a)～10(f)为根据本发明的实施例的二维材料传输门混频器的制备过程示意图。
根据本发明的一种示例性实施例，本发明提供一种二维材料传输门混频器的制备方法，参考图9所示，包括：操作S01～S04。
在操作S01，形成沟道层1，包括4条两两相连的沟道。
根据本发明的实施例，采用CVD或机械剥离的方法形成整块沟道层，然后利用电子束曝光及反应离子刻蚀法将整块沟道层刻蚀为包括4条沟道的沟道层1。
根据本发明的实施例，采用二维材料转移的方式将4条沟道直接转移并拼接为沟道层1。
在操作S02，采用离子束曝光及电子束蒸发法形成控制栅电极层3，控制栅电极层3包括第一控制栅电极31和第二控制栅电极32。
在操作S03，采用机械剥离或快速热氧化法在沟道层1和控制栅电极层3之间形成绝缘层4。
在操作S04，采用离子束曝光及电子束蒸发法在沟道层1的相邻两条沟道的交接处形成电极层2。
需要说明的是，操作S01～S04的操作顺序在此不作限定，可根据实际结构及工艺需求进行调整。
根据本发明的实施例，在沟道层1的两侧分别形成第一控制栅电极31和第二控制栅电极32。
根据本发明的实施例，参考图10(a)所示，采用离子束曝光及电子束蒸发法在衬底5上形成第一控制栅电极31；参考图10(b)所示，采用机械剥离或快速热氧化法在第一控制栅电极31上覆盖第一绝缘层41；参考图10(c)所示，在第一绝缘层41上形成沟道层1，沟道层1包括两条在第一方向上延伸的第一沟道11、以及两条在与第一方向垂直的第二方向上延伸的第二沟道12，两条第一沟道11的两端分别与两条第二沟道12的两端电连接；参考图10(d)所示，采用机械剥离的方法在沟道层1上覆盖第二绝缘层42；参考图10(e)所示，采用离子束曝光及电子束蒸发法在相邻两条沟道的连接处形成电极层2，电极层2包括输入电极21和输出电极22；参考图10(f)所示，采用离子束曝光及电子束蒸发法在第二绝缘层42上形成第二控制栅电极32。
根据本发明的实施例，在第一绝缘层41上形成沟道层1后，可以先形成输入电极21和输出电极22，再覆盖第二绝缘层42。
根据本发明的实施例，在沟道层1的同一侧形成第一控制栅电极31和第二控制栅电极32。也就是说，在衬底5上形成第一控制栅电极31和第二控制栅电极32；或者，在衬底5上不形成第一控制栅电极31，在第二绝缘层42上形成第一控制栅电极31和第二控制栅电极32。
根据本发明上述的实施例提供的二维材料传输门混频器，由于二维半导体材料的厚度较薄，采用二维半导体材料形成沟道层，有利于压缩混频器器件的尺寸。
根据本发明上述的实施例提供的二维材料传输门混频器，采用二维半导体材料形成的沟道层较薄，沟道层内的载流子对控制栅电极电压敏感，载流子的感应时间更短，能够更加快速地反应开关特性，降低器件的功耗，并且提高器件的工作频率，进而扩大器件工作频率的动态范围。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种二维材料传输门混频器，其特征在于，包括：
沟道层(1)，包括两条在第一方向上延伸的第一沟道(11)、以及两条在与所述第一方向垂直的第二方向上延伸的第二沟道(12)，两条所述第一沟道(11)的两端分别与两条所述第二沟道(12)的两端电连接，所述沟道层(1)为开关比大于103的二维半导体材料；
控制栅电极层(3)，包括第一控制栅电极(31)和第二控制栅电极(32)，所述第一控制栅电极(31)与两条所述第一沟道(11)具有空间重合区域，所述第二控制栅电极(32)与两条所述第二沟道(12)具有空间重合区域，使得所述第一控制栅电极(31)和所述第二控制栅电极(32)分别控制两条所述第一沟道(11)和两条所述第二沟道(12)的开关特性；
绝缘层(4)，设置在所述沟道层(1)和所述控制栅电极层(3)之间；以及
电极层(2)，包括两个输入电极(21)和两个输出电极(22)，所述输入电极(21)和所述输出电极(22)分别形成在两条所述第一沟道(11)和两条所述第二沟道(12)的连接处，以与所述第一沟道(11)和所述第二沟道(12)电连接；
其中，两个所述输入电极(21)适用于接收待混频的差分信号，所述第一控制栅电极(31)和所述第二控制栅电极(32)适用于接收本征差分信号，两个所述输出电极(22)适用于输出混频后的差分信号。
2.根据权利要求1所述的二维材料传输门混频器，其特征在于，所述绝缘层(4)包括第一绝缘层(41)和第二绝缘层(42)；
所述第一控制栅电极(31)和所述第二控制栅电极(32)设置在所述沟道层(1)的两侧，且所述第一绝缘层(41)与所述第二绝缘层(42)的材料、厚度都相同。
3.根据权利要求1所述的二维材料传输门混频器，其特征在于，所述第一控制栅电极(31)和所述第二控制栅电极(32)设置在所述沟道层(1)的同一侧，且所述第一控制栅电极(31)与所述第二控制栅电极(32)电绝缘。
4.根据权利要求1所述的二维材料传输门混频器，其特征在于，所述沟道层(1)的材料包括以下至少之一：MoS2、WSe2、WS2、黑磷(BP)；
优选地，所述沟道层(1)的厚度大约为1～20nm。
5.根据权利要求1所述的二维材料传输门混频器，其特征在于，所述绝缘层(4)的材料包括以下至少之一：Al2O3、AlN、HfO2、SiO2；
优选地，所述绝缘层(4)的厚度为300nm～1μm。
6.根据权利要求1所述的二维材料传输门混频器，其特征在于，所述输入电极(21)和所述输出电极(22)的材料包括以下至少之一：石墨烯、Au、Pt、Ti；
所述第一控制栅电极(31)和第二控制栅电极(32)的材料包括以下至少之一：石墨烯、Au、Pt、Ti。
7.一种如权利要求1～6中任一项所述的二维材料传输门混频器的制备方法，其特征在于，包括：
形成沟道层(1)，包括4条两两相连的沟道；
采用离子束曝光及电子束蒸发法形成控制栅电极层(3)，所述控制栅电极层(3)包括第一控制栅电极(31)和第二控制栅电极(32)；
采用机械剥离或快速热氧化法在所述沟道层(1)和所述控制栅电极层(3)之间形成绝缘层(4)；
采用离子束曝光及电子束蒸发法在所述沟道层(1)的相邻两条沟道的交接处形成电极层(2)。
8.根据权利要求7所述的制备方法，其特征在于，形成沟道层(1)包括：
采用CVD或机械剥离的方法形成整块沟道层；
利用电子束曝光及反应离子刻蚀法将所述整块沟道层刻蚀为包括4条沟道的所述沟道层(1)。
9.根据权利要求7所述的制备方法，其特征在于，形成沟道层(1)包括：
采用二维材料转移的方式将4条沟道直接转移并拼接为所述沟道层(1)。
10.根据权利要求7所述的制备方法，其特征在于，在所述沟道层(1)的两侧分别形成所述第一控制栅电极(31)和所述第二控制栅电极(32)；
或者，在所述沟道层(1)的同一侧形成所述第一控制栅电极(31)和所述第二控制栅电极(32)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210766232.2A CN115172439B (zh) | 2022-06-30 | 2022-06-30 | 二维材料传输门混频器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210766232.2A CN115172439B (zh) | 2022-06-30 | 2022-06-30 | 二维材料传输门混频器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172439A CN115172439A (zh) | 2022-10-11 |
| CN115172439B true CN115172439B (zh) | 2024-05-14 |
Family
ID=83489295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210766232.2A Active CN115172439B (zh) | 2022-06-30 | 2022-06-30 | 二维材料传输门混频器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172439B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110323277A (zh) * | 2018-03-28 | 2019-10-11 | 华为技术有限公司 | 场效应晶体管及其制备方法 |
| CN112415653A (zh) * | 2020-10-22 | 2021-02-26 | 中国电子科技集团公司第五十五研究所 | 一种硅基光波导和石墨烯光电混频器集成芯片与制备方法 |
| CN114171529A (zh) * | 2021-11-10 | 2022-03-11 | 中国科学技术大学 | 二维材料异质结浮栅存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6652701B2 (ja) * | 2015-10-30 | 2020-02-26 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2022046289A2 (en) * | 2020-07-03 | 2022-03-03 | Wisconsin Alumni Research Foundation | Superconducting bilayers of two-dimensional materials with integrated josephson junctions |
-
2022
- 2022-06-30 CN CN202210766232.2A patent/CN115172439B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110323277A (zh) * | 2018-03-28 | 2019-10-11 | 华为技术有限公司 | 场效应晶体管及其制备方法 |
| CN112415653A (zh) * | 2020-10-22 | 2021-02-26 | 中国电子科技集团公司第五十五研究所 | 一种硅基光波导和石墨烯光电混频器集成芯片与制备方法 |
| CN114171529A (zh) * | 2021-11-10 | 2022-03-11 | 中国科学技术大学 | 二维材料异质结浮栅存储器及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于石墨烯场效应晶体管的光电混频器研究;顾晓文;吴云;曹正义;王琛全;;光电子技术;20200929(03);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172439A (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653885B2 (en) | On-chip integrated mixer with balun circuit and method of making the same | |
| US6403405B1 (en) | Method of manufacturing SOI element having body contact | |
| JP2826149B2 (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| EP1191479A1 (en) | Programmable neuron mosfet | |
| EP1213729A1 (en) | Inductor element | |
| US5125111A (en) | Resistive planar ring double-balanced mixer | |
| KR19980042884A (ko) | 반도체 장치, 그 설계 방법 및 반도체 집적회로 장치 | |
| US6734509B2 (en) | Semiconductor integrated circuit | |
| US11616127B2 (en) | Symmetric arrangement of field plates in semiconductor devices | |
| JP3318086B2 (ja) | インダクタンス可変素子 | |
| US6100565A (en) | Semiconductor integrated circuit device with operation in partial depletion type mode and perfect depletion type mode | |
| CN115172439B (zh) | 二维材料传输门混频器及其制备方法 | |
| JPH09270515A (ja) | 半導体装置 | |
| US5646418A (en) | Quantum effect switching device | |
| JP3563113B2 (ja) | インダクタンス可変素子 | |
| CN108717943B (zh) | Hemt与单刀双掷开关电路 | |
| US7586195B2 (en) | Semiconductor device | |
| US20090173999A1 (en) | Field effect transistor with gate having varying sheet resistance | |
| US8587028B2 (en) | Gateless switch with capacitively-coupled contacts | |
| KR100985649B1 (ko) | 멀티게이트 전계 효과 트랜지스터 스위치 | |
| US7750442B2 (en) | High-frequency switch | |
| EP4312484A1 (en) | Phase change material switch device and related methods | |
| JPH06314790A (ja) | 半導体デバイス及び半導体デバイス製造方法 | |
| US11574997B1 (en) | Semiconductor structure and operation circuit | |
| JP3279207B2 (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |