JP6652701B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6652701B2
JP6652701B2 JP2015215007A JP2015215007A JP6652701B2 JP 6652701 B2 JP6652701 B2 JP 6652701B2 JP 2015215007 A JP2015215007 A JP 2015215007A JP 2015215007 A JP2015215007 A JP 2015215007A JP 6652701 B2 JP6652701 B2 JP 6652701B2
Authority
JP
Japan
Prior art keywords
layer
atoms
concentration
region
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015215007A
Other languages
English (en)
Other versions
JP2017085054A (ja
Inventor
哲郎 石黒
哲郎 石黒
中村　哲一
哲一 中村
山田　敦史
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015215007A priority Critical patent/JP6652701B2/ja
Priority to US15/275,429 priority patent/US10270404B2/en
Publication of JP2017085054A publication Critical patent/JP2017085054A/ja
Application granted granted Critical
Publication of JP6652701B2 publication Critical patent/JP6652701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化ガリウム（ＧａＮ）系の材料を用いた高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）では、チャネル層の下方にＦｅがドーピングされたＦｅドープ層を設けることで特性を向上させることができる。ＦｅがＧａＮの価電子帯近傍に深いアクセプター準位を形成し、そこに電子が捕獲されるため、厚さ方向のリーク電流が抑制されたり、ピンチオフ特性が改善されたりする。
しかし、Ｆｅドープ層からＦｅがチャネル層中の二次元電子ガス（２ＤＥＧ）が存在する領域まで拡散することがあり、この場合、電子の移動度が低下してしまう。このような電子の移動度の低下を抑制することを目的としてＡｌＮ又はＡｌ組成が４０％超のＡｌＧａＮからなる層をＦｅドープ層とＧａＮチャネル層との間に設けた構造が提案されている。しかしながら、この構造によっても十分な特性を得ることはできない。
特開２０１０−１８２８７２号公報 特開２０１０−２３２２９７号公報 特開２００８−２８８４７４号公報 特開２００８−２５１９６６号公報
本発明の目的は、Ｆｅドープ層からのＦｅの拡散に起因する特性の低下を抑制することができる化合物半導体装置及びその製造方法を提供することにある。
化合物半導体装置の一態様には、ＧａＮ系のＦｅドープ層と、前記Ｆｅドープ層の上方の、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満とされたＧａＮ系のチャネル層と、前記チャネル層中に二次元電子ガスを生じさせる前記チャネル層の上方のＧａＮ系のバリア層と、が含まれる。前記チャネル層には、前記二次元電子ガスが存在する二次元電子ガス領域と、前記二次元電子ガス領域と前記Ｆｅドープ層との間の、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域と、が含まれる。
化合物半導体装置の一態様には、ＧａＮ系のＦｅドープ層と、前記Ｆｅドープ層の上方のＧａＮ系のチャネル層と、前記チャネル層中に二次元電子ガスを生じさせる前記チャネル層の上方のＧａＮ系のバリア層と、が含まれる。前記チャネル層には、前記二次元電子ガスが存在する二次元電子ガス領域と、前記二次元電子ガス領域と前記Ｆｅドープ層との間の、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満のＡｌ含有領域と、が含まれる。前記Ａｌ含有領域のＡｌ濃度は、前記Ｆｅドープ層のＦｅ濃度よりも高い。
化合物半導体装置の製造方法の一態様では、ＧａＮ系のＦｅドープ層の上方に、Ａｌ濃度を５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満とするＧａＮ系のチャネル層を形成し、前記チャネル層の上方に前記チャネル層中に二次元電子ガスを生じさせるＧａＮ系のバリア層を形成する。前記チャネル層を形成する際には、前記二次元電子ガスが存在する二次元電子ガス領域と前記Ｆｅドープ層との間に、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域を形成する。
化合物半導体装置の製造方法の一態様では、ＧａＮ系のＦｅドープ層の上方にＧａＮ系のチャネル層を形成し、前記チャネル層の上方に前記チャネル層中に二次元電子ガスを生じさせるＧａＮ系のバリア層を形成する。前記チャネル層を形成する際には、前記二次元電子ガスが存在する二次元電子ガス領域と前記Ｆｅドープ層との間に、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満のＡｌ含有領域を形成する。前記Ａｌ含有領域のＡｌ濃度は、前記Ｆｅドープ層のＦｅ濃度よりも高い。
上記の化合物半導体装置等によれば、チャネル層に適切なＡｌ含有領域が含まれるため、Ｆｅドープ層からのＦｅの拡散に起因する特性の低下を抑制することができる。
第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 Ａｌを含むＧａＮ層の顕微鏡観察像を示す図である。 第１の実施形態に係る化合物半導体装置の製造方法の一例を工程順に示す断面図である。 図３Ａに引き続き、化合物半導体装置の製造方法の一例を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の構造を示す断面図である。 第３の実施形態に係る化合物半導体装置の構造を示す断面図である。 Ｆｅドープ層のＦｅのピーク濃度とチャネル層のＦｅの濃度勾配との関係を示す図である。 参考例の構造を示す断面図である。 Ａｌ含有領域の有無と二次元電子ガス領域のＦｅ濃度との関係を示す図である。 第４の実施形態に係るディスクリートパッケージを示す図である。 第５の実施形態に係るＰＦＣ回路を示す結線図である。 第６の実施形態に係る電源装置を示す結線図である。 第７の実施形態に係る増幅器を示す結線図である。
本願発明者らは、従来の技術によっても十分な特性が得られない原因を究明すべく鋭意検討を重ねた。この結果、ＡｌＮ又はＡｌ組成が４０％超のＡｌＧａＮからなる層とＧａＮチャネル層との間の格子定数の大きな差に起因する転位がＧａＮチャネル層に高密度で存在し、転位を介してリーク電流が流れたり、転位に電子がトラップされたりしていることが判明した。本願発明者らは、このような知見に基づき更に鋭意検討を重ねた結果、下記の諸態様に想到した。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
第１の実施形態に係る化合物半導体装置１００には、図１に示すように、基板１０１、基板１０１上のバッファ層１０２、及びバッファ層１０２上のＦｅドープ層１０３が含まれる。化合物半導体装置１００には、Ｆｅドープ層１０３上のチャネル層（キャリア走行層）１０４、チャネル層１０４上のバリア層（キャリア供給層）１０５、及びバリア層１０５上のキャップ層１０６も含まれる。
基板１０１は、例えばサファイア基板、Ｓｉ基板又はＳｉＣ基板である。厚さ方向のリーク電流を抑制するために、基板１０１は好ましくは高抵抗基板である。バッファ層１０２は、例えばＧａＮ層、ＡｌＮ層、ＡｌＧａＮ層又はＩｎＡｌＧａＮ層であり、バッファ層１０２の厚さは、例えば５ｎｍ〜５００ｎｍ程度である。バッファ層１０２は、組成が段階的に変化する複数のＡｌＧａＮ層を含んでいてもよく、ＧａＮ薄膜及びＡｌＮ薄膜の周期構造（超格子構造）を備えていてもよく、ＡｌＮからＧａＮまで連続的にＡｌの割合が変化する組成を備えていてもよい。Ｆｅドープ層１０３は、ＦｅがドーピングされたＧａＮ、ＡｌＧａＮ等のＧａＮ系材料を含む。Ｆｅドープ層１０３のＦｅ濃度は１×１０16ａｔｏｍｓ／ｃｍ3〜１×１０18ａｔｏｍｓ／ｃｍ3であり、Ｆｅドープ層１０３の厚さは１００ｎｍ〜４００ｎｍ程度である。Ｆｅドープ層１０３は、例えばＦｅ濃度が３×１０17ａｔｏｍｓ／ｃｍ3で、厚さが３００ｎｍ程度のＧａＮ層である。
チャネル層１０４は、例えば、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満で、Ａｌ以外の不純物の意図的なドーピングが行われていないＧａＮ層である。チャネル層１０４の厚さは、例えば１０００ｎｍ程度である。バリア層１０５は、チャネル層１０４の上面近傍に二次元電子ガスを発生させる材料からなり、バリア層１０５は、例えば厚さが２０ｎｍ程度のＡｌＧａＮ層である。キャップ層１０６は、例えば厚さが５ｎｍ程度のＧａＮ層である。
キャップ層１０６、バリア層１０５及びチャネル層１０４の積層体に、素子領域を画定する素子分離領域１１０が形成されている。素子領域内において、キャップ層１０６上にソース電極１１１及びドレイン電極１１２が形成されている。
ソース電極１１１及びドレイン電極１１２を覆う絶縁膜１２１がキャップ層１０６上に形成されている。絶縁膜１２１には、ソース電極１１１とドレイン電極１１２との間に位置する開口部１２２が形成されており、開口部１２２を介してキャップ層１０６と接するゲート電極１１３が形成されている。ゲート電極１１３を覆う絶縁膜１２３が絶縁膜１２１上に形成されている。絶縁膜１２１及び絶縁膜１２３の材料は特に限定されず、例えばシリコン窒化膜が用いられる。
チャネル層１０４には、二次元電子ガスが存在する二次元電子ガス（２ＤＥＧ）領域１３１、及び２ＤＥＧ領域１３１とＦｅドープ層１０３との間のＡｌ含有領域１３２が含まれる。Ａｌ含有領域１３２におけるＡｌ濃度は５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満である。２ＤＥＧ領域１３１が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満の濃度でＡｌを含有していてもよい。２ＤＥＧ領域１３１とＦｅドープ層１０３との間のＡｌ濃度の最大値は１×１０19ａｔｏｍｓ／ｃｍ3未満である。
第１の実施形態では、Ｆｅドープ層１０３が含まれているため、厚さ方向のリーク電流を抑制することができ、良好なピンチオフ特性を得ることができる。Ａｌ含有領域１３２が２ＤＥＧ領域１３１とＦｅドープ層１０３との間にあるため、Ｆｅドープ層１０３から２ＤＥＧ領域１３１へのＦｅの拡散を抑制することができる。例えば、２ＤＥＧ領域１３１のＦｅ濃度は５×１０15ａｔｏｍｓ／ｃｍ3以下である。Ｆｅの拡散は、Ａｌ含有領域１３２のＡｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満でも、十分に抑制することができる。Ａｌ含有領域１３２のＡｌ組成は、Ａｌ濃度が１×１０19ａｔｏｍｓ／ｃｍ3の場合でも、１％未満である。Ａｌ含有領域１３２のＡｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満であるため、２ＤＥＧ領域１３１の転位密度が低い。従って、転位を介したリーク電流が流れにくく、転位による電子のトラップが生じにくい。
Ａｌ含有領域１３２のＡｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3未満では、Ｆｅドープ層１０３からのＦｅの拡散を十分に抑制することができない。従って、Ａｌ含有領域１３２のＡｌ濃度は５×１０17ａｔｏｍｓ／ｃｍ3以上とする。例えば、チャネル層１０４の形成時にＡｌ原料を供給しない場合であっても、チャネル層１０４はバッファ層１０２、バリア層１０５等の層から拡散してきたＡｌを少なからず含有するが、それだけではＦｅの拡散を十分に抑制することはできない。Ａｌ含有領域１３２のＡｌ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上では、２ＤＥＧ領域１３１の転位密度が高くなってしまう。図２（ａ）に、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3のＧａＮ層の顕微鏡観察像を示し、図２（ｂ）に、Ａｌ濃度が１×１０19ａｔｏｍｓ／ｃｍ3のＧａＮ層の顕微鏡観察像を示す。図２に示すように、Ａｌ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上であると、表面モフォロジが低い。従って、Ａｌ含有領域１３２のＡｌ濃度は１×１０19ａｔｏｍｓ／ｃｍ3未満とする。Ａｌ含有領域１３２のＡｌ濃度は、５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満の範囲内で、Ｆｅドープ層１０３のＦｅ濃度と同等か、これよりも１桁程度高いことが望ましい。例えば、Ｆｅドープ層１０３のＦｅ濃度はＡｌ含有領域１３２のＡｌ濃度よりも低い。
次に、第１の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｂは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、基板１０１をＨ2雰囲気中で数分間熱処理し、その後、図３Ａ（ａ）に示すように、基板１０１上に、バッファ層１０２、Ｆｅドープ層１０３、チャネル層１０４、バリア層１０５及びキャップ層１０６を形成する。このとき、例えばＦｅドープ層１０３の膜厚は３００ｎｍ程度、Ｆｅのドーピング濃度は３×１０17ａｔｏｍｓ／ｃｍ3程度とする。また、チャネル層１０４の膜厚は１０００ｎｍ程度、Ａｌのドーピング濃度は１×１０18ａｔｏｍｓ／ｃｍ3程度とする。バッファ層１０２、Ｆｅドープ層１０３、チャネル層１０４、バリア層１０５及びキャップ層１０６は、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法等の結晶成長法により形成することができる。
これら化合物半導体層の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いることができる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。Ｆｅの原料としては、例えばＣｐ2Ｆｅ（シクロペンタジエニル鉄、フェロセン）を用いることができる。キャリアガスとしては、例えばＨ2ガスを用いることができる。
次いで、図３Ａ（ｂ）に示すように、キャップ層１０６、バリア層１０５及びチャネル層１０４に素子領域を画定する素子分離領域１１０を形成する。素子分離領域１１０の形成では、例えば、素子分離領域１１０を形成する予定の領域を露出するフォトレジストのパターンをキャップ層１０６上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
その後、図３Ａ（ｃ）に示すように、素子領域内において、キャップ層１０６上にソース電極１１１及びドレイン電極１１２を形成する。ソース電極１１１及びドレイン電極１１２は、例えばリフトオフ法により形成することができる。
続いて、図３Ｂ（ｄ）に示すように、ソース電極１１１及びドレイン電極１１２を覆う絶縁膜１２１をキャップ層１０６上に形成する。絶縁膜１２１は、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することができる。
次いで、図３Ｂ（ｅ）に示すように、絶縁膜１２１のゲート電極１１３を形成する予定の領域に開口部１２２を形成する。開口部１２２は、例えばドライエッチングにより形成することができる。開口部１２２をウェットエッチング又はイオンミリングにより形成してもよい。その後、開口部１２２内にゲート電極１１３を形成する。ゲート電極１１３は、例えばリフトオフ法により形成することができる。
その後、図３Ｂ（ｆ）に示すように、ゲート電極１１３を覆う絶縁膜１２３を絶縁膜１２１上に形成する。絶縁膜１２３は、絶縁膜１２１と同様に、例えばＣＶＤ法、ＡＬＤ法又はスパッタ法により形成することができる。
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
Ｆｅドープ層１０３に含まれるＦｅの濃度は特に限定されず、チャネル層１０４の厚さ、チャネル層１０４に含まれるＡｌの濃度等の因子を考慮して決定することが好ましい。
チャネル層１０４の厚さは厚いほどＦｅドープ層１０３等の下方の層から伝搬する転位の影響が２ＤＥＧ領域１３１まで及びにくくなるが、オフ動作時に空乏層が基板側まで届きにくくなることによりオフリーク特性が悪化するため、７００ｎｍから１２００ｎｍ程度、好適には１０００ｎｍとする。
バリア層１０５のＡｌ組成は、格子不整合による結晶性の低下を抑制する観点から好ましくは３０％以下とする。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図４は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
第２の実施形態に係る化合物半導体装置２００には、図４に示すように、第１の実施形態に係る化合物半導体装置１００のチャネル層１０４に代えてチャネル層２０４が含まれている。チャネル層２０４には、Ａｌドープ領域２１４及びその上のアンドープ領域２２４が含まれる。Ａｌドープ領域２１４は、例えば、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満で、Ａｌ以外の不純物の意図的なドーピングが行われていないＧａＮ層である。Ａｌドープ領域２１４はＡｌ含有領域の一例である。アンドープ領域２２４は、例えば、厚さが３０ｎｍ〜３００ｎｍ程度で、不純物の意図的なドーピングが行われていないＧａＮ層である。アンドープ領域２２４に二次元電子ガスが存在し、アンドープ領域２２４に２ＤＥＧ領域が含まれる。２ＤＥＧ領域とＦｅドープ層１０３との間のＡｌ濃度の最大値は１×１０19ａｔｏｍｓ／ｃｍ3未満である。チャネル層２０４にバッファ層１０２、バリア層１０５等の層から拡散してきたＡｌが存在するが、チャネル層２０４の上面におけるＡｌ濃度は５×１０17ａｔｏｍｓ／ｃｍ3未満である。他の構成は第１の実施形態と同様である。
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。更に、２ＤＥＧ領域が、不純物の意図的なドーピングが行われていないアンドープ領域２２４に含まれるため、より優れた電子移動度を得ることができる。
第２の実施形態に係る化合物半導体装置を製造するに際しては、例えば、Ａｌドープ領域２１４の形成の際にＦｅの原料の供給を停止してＡｌの原料を供給することによりＡｌドープ領域２１４を形成する。Ａｌドープ領域２１４を形成した後、Ａｌの原料の供給を停止してアンドープ領域２２４を形成する。他の工程は第１の実施形態と同様に行う。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図５は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
第３の実施形態に係る化合物半導体装置３００には、図５に示すように、第１の実施形態に係る化合物半導体装置１００のチャネル層１０４に代えてチャネル層３０４が含まれている。チャネル層３０４には、アンドープ領域３３４、その上のＡｌドープ領域３１４及びその上のアンドープ領域３２４が含まれる。Ａｌドープ領域３１４は、例えば、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満で、Ａｌ以外の不純物の意図的なドーピングが行われていないＧａＮ層である。Ａｌドープ領域３１４はＡｌ含有領域の一例である。アンドープ領域３３４及び３２４は、不純物の意図的なドーピングが行われていないＧａＮ層である。アンドープ領域３２４の厚さは、例えば３０ｎｍ〜３００ｎｍ程度であり、アンドープ領域３２４に二次元電子ガスが存在し、アンドープ領域３２４に２ＤＥＧ領域が含まれる。２ＤＥＧ領域とＦｅドープ層１０３との間のＡｌ濃度の最大値は１×１０19ａｔｏｍｓ／ｃｍ3未満である。チャネル層３０４にバッファ層１０２、バリア層１０５等の層から拡散してきたＡｌが存在するが、チャネル層３０４の上面におけるＡｌ濃度は５×１０17ａｔｏｍｓ／ｃｍ3未満である。他の構成は第１の実施形態と同様である。
第３の実施形態によっても第２の実施形態と同様の効果を得ることができる。さらに、Ａｌドープ領域３１４とアンドープ領域３３４に形成される界面により下層から伝搬する転位が曲がることで転位が消滅するため、アンドープ領域３２４における転位密度を低減する効果が期待される。したがって、第２の実施形態と同等以上の高い２ＤＥＧ移動度が得られる。
第３の実施形態に係る化合物半導体装置を製造するに際しては、例えば、Ｆｅの原料の供給を停止してアンドープ領域３３４を形成する。アンドープ領域３３４を形成した後、Ａｌの原料を供給することによりＡｌドープ領域３１４を形成する。Ａｌドープ領域３１４を形成した後、Ａｌの原料の供給を停止して及びアンドープ領域３２４形成する。他の工程は第１の実施形態と同様に行う。
次に、本願発明者らが行った試験及びその結果について説明する。本願発明者らがＦｅドープ層のＦｅ濃度がチャネル層におけるＦｅの濃度勾配に影響を及ぼすか調査したところ、図６に示すように、Ｆｅ濃度の濃度勾配への顕著な影響は確認されなかった。つまり、ピーク濃度が１×１０17ａｔｏｍｓ／ｃｍ3、３×１０17ａｔｏｍｓ／ｃｍ3のいずれであっても、Ｆｅの濃度勾配に顕著な相違は現れなかった。このことは、アンドープのＧａＮを用いてチャネル層を形成した場合、２ＤＥＧ領域におけるＦｅの残留濃度を十分低減させるには、Ｆｅドープ層におけるＦｅ濃度を低く設定する、或いはチャネル層を厚膜化するかのいずれかの余地しかないことを示す。しかしながら、Ｆｅ濃度を低くすることも、チャネル層を厚膜化することもデバイス特性において十分なピンチオフ性能を得ることが難しくなる。
本願発明者らは、第１の実施形態に沿って化合物半導体装置を製造し、Ｆｅ及びＡｌの濃度プロファイルを測定した。Ｆｅドープ層１０３としては、Ｆｅの濃度が３×１０17ａｔｏｍｓ／ｃｍ3となるようにＣｐ2Ｆｅを供給しながら、厚さが３００ｎｍのＧａＮ層を形成した。チャネル層１０４としては、Ａｌの濃度が５×１０18ａｔｏｍｓ／ｃｍ3となるようにＴＭＡを供給しながら、厚さが１０００ｎｍのＧａＮ層を形成した。そして、二次イオン質量分析法（secondary ion mass spectrometry：ＳＩＭＳ）によりＦｅ及びＡｌの濃度プロファイルを測定した。更に、比較のために、図７に示すように、チャネル層１０４に代えて、Ａｌの意図的なドーピングを行わずにＧａＮのチャネル層４０４を形成した参考例についても同様の測定を行った。これらの結果を図８に示す。
図８に示すように、二次元電子ガスが存在する領域におけるＦｅの濃度が、参考例では１×１０16ａｔｏｍｓ／ｃｍ3程度であったのに対し、第１の実施形態では５×１０15ａｔｏｍｓ／ｃｍ3程度であった。つまり、第１の実施形態では、二次元電子ガスが存在する領域におけるＦｅの濃度が参考例のそれの半分程度であった。この試験より、第１の実施形態に係る化合物半導体装置では、チャネル層の膜厚やＦｅのドーピング濃度を変更せずにＦｅの拡散を抑制することができる。したがって、良好なピンチオフ特性を得つつも、Ｆｅの拡散による移動度の低下や電流コラプスといったデバイス特性の劣化を抑制することができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図９は、第４の実施形態に係るディスクリートパッケージを示す図である。
第４の実施形態では、図９に示すように、第１、第２又は第３の実施形態のＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１２が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１１に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１３に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１０は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１、第２又は第３の実施形態のＨＥＭＴが用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１１は、第６の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１、第２又は第３の実施形態のＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１２は、第７の実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１、第２又は第３の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
ＧａＮ系のＦｅドープ層と、
前記Ｆｅドープ層の上方のＧａＮ系のチャネル層と、
前記チャネル層中に二次元電子ガスを生じさせる前記チャネル層の上方のＧａＮ系のバリア層と、
を有し、
前記チャネル層は、
前記二次元電子ガスが存在する二次元電子ガス領域と、
前記二次元電子ガス領域と前記Ｆｅドープ層との間の、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域と、
を有することを特徴とする化合物半導体装置。
（付記２）
前記チャネル層のＡｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記チャネル層の上面におけるＡｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3未満であることを特徴とする付記１に記載の化合物半導体装置。
（付記４）
前記二次元電子ガス領域と前記Ｆｅドープ層との間のＡｌ濃度の最大値が１×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記Ｆｅドープ層のＦｅ濃度が前記Ａｌ含有領域のＡｌ濃度よりも低いことを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記二次元電子ガス領域のＦｅ濃度が５×１０15ａｔｏｍｓ／ｃｍ3以下であることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
（付記９）
ＧａＮ系のＦｅドープ層の上方にＧａＮ系のチャネル層を形成する工程と、
前記チャネル層の上方に前記チャネル層中に二次元電子ガスを生じさせるＧａＮ系のバリア層を形成する工程と、
を有し、
前記チャネル層を形成する工程は、前記二次元電子ガスが存在する二次元電子ガス領域と前記Ｆｅドープ層との間に、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域を形成する工程を有することを特徴とする化合物半導体装置の製造方法。
（付記１０）
前記チャネル層のＡｌ濃度を５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満とすることを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）
前記チャネル層の上面におけるＡｌ濃度を５×１０17ａｔｏｍｓ／ｃｍ3未満とすることを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１２）
前記二次元電子ガス領域と前記Ｆｅドープ層との間のＡｌ濃度の最大値を１×１０19ａｔｏｍｓ／ｃｍ3未満とすることを特徴とする付記９乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）
前記Ｆｅドープ層のＦｅ濃度を前記Ａｌ含有領域のＡｌ濃度よりも低くすることを特徴とする付記９乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）
前記二次元電子ガス領域のＦｅ濃度を５×１０15ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする付記９乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。
１００、２００、３００：化合物半導体装置
１０３：Ｆｅドープ層
１０４、２０４、３０４：チャネル層
１０５：バリア層
１３１：二次元電子ガス領域
１３２：Ａｌ含有領域
２１４、３１４：Ａｌドープ領域
２２４、３２４、３３４：アンドープ領域

Claims (8)

  1. ＧａＮ系のＦｅドープ層と、
    前記Ｆｅドープ層の上方の、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満とされたＧａＮ系のチャネル層と、
    前記チャネル層中に二次元電子ガスを生じさせる前記チャネル層の上方のＧａＮ系のバリア層と、
    を有し、
    前記チャネル層は、
    前記二次元電子ガスが存在する二次元電子ガス領域と、
    前記二次元電子ガス領域と前記Ｆｅドープ層との間の、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域と、
    を有することを特徴とする化合物半導体装置。
  2. ＧａＮ系のＦｅドープ層と、
    前記Ｆｅドープ層の上方のＧａＮ系のチャネル層と、
    前記チャネル層中に二次元電子ガスを生じさせる前記チャネル層の上方のＧａＮ系のバリア層と、
    を有し、
    前記チャネル層は、
    前記二次元電子ガスが存在する二次元電子ガス領域と、
    前記二次元電子ガス領域と前記Ｆｅドープ層との間の、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満のＡｌ含有領域と、
    を有し、
    前記Ａｌ含有領域のＡｌ濃度は、前記Ｆｅドープ層のＦｅ濃度よりも高いことを特徴とする化合物半導体装置。
  3. 前記二次元電子ガス領域と前記Ｆｅドープ層との間のＡｌ濃度の最大値が１×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
  5. 請求項１乃至３のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
  6. ＧａＮ系のＦｅドープ層の上方に、Ａｌ濃度を５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満とするＧａＮ系のチャネル層を形成する工程と、
    前記チャネル層の上方に前記チャネル層中に二次元電子ガスを生じさせるＧａＮ系のバリア層を形成する工程と、
    を有し、
    前記チャネル層を形成する工程は、前記二次元電子ガスが存在する二次元電子ガス領域と前記Ｆｅドープ層との間に、Ａｌ濃度が５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3未満のＡｌ含有領域を形成する工程を有することを特徴とする化合物半導体装置の製造方法。
  7. ＧａＮ系のＦｅドープ層の上方にＧａＮ系のチャネル層を形成する工程と、
    前記チャネル層の上方に前記チャネル層中に二次元電子ガスを生じさせるＧａＮ系のバリア層を形成する工程と、
    を有し、
    前記チャネル層を形成する工程は、前記二次元電子ガスが存在する二次元電子ガス領域と前記Ｆｅドープ層との間に、Ａｌ濃度が５×１０ 17 ａｔｏｍｓ／ｃｍ 3 以上１×１０ 19 ａｔｏｍｓ／ｃｍ 3 未満のＡｌ含有領域を形成する工程を有し、
    前記Ａｌ含有領域のＡｌ濃度は、前記Ｆｅドープ層のＦｅ濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
  8. 前記二次元電子ガス領域と前記Ｆｅドープ層との間のＡｌ濃度の最大値を１×１０19ａｔｏｍｓ／ｃｍ3未満とすることを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
JP2015215007A 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法 Active JP6652701B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015215007A JP6652701B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法
US15/275,429 US10270404B2 (en) 2015-10-30 2016-09-25 Compound semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015215007A JP6652701B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017085054A JP2017085054A (ja) 2017-05-18
JP6652701B2 true JP6652701B2 (ja) 2020-02-26

Family

ID=58635780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215007A Active JP6652701B2 (ja) 2015-10-30 2015-10-30 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10270404B2 (ja)
JP (1) JP6652701B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861849B2 (ja) * 2017-12-28 2021-04-21 三菱電機株式会社 窒化物半導体装置およびその製造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN115172439B (zh) * 2022-06-30 2024-05-14 中国科学技术大学 二维材料传输门混频器及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095253B2 (ja) 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008288474A (ja) 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP5013218B2 (ja) 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232297A (ja) 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자

Also Published As

Publication number Publication date
JP2017085054A (ja) 2017-05-18
US10270404B2 (en) 2019-04-23
US20170125563A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
TWI470795B (zh) 半導體裝置及半導體裝置之製造方法
TWI523221B (zh) 化合物半導體裝置及其製造方法
KR101418187B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101418205B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072430A (ja) 半導体装置
JP2013207102A (ja) 化合物半導体装置及びその製造方法
US10992269B2 (en) Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6652701B2 (ja) 化合物半導体装置及びその製造方法
JP2014072427A (ja) 半導体装置及び半導体装置の製造方法
JP2016207818A (ja) 化合物半導体装置及びその製造方法
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2016009762A (ja) 化合物半導体装置及びその製造方法
JP6106951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017092083A (ja) 化合物半導体装置及びその製造方法
JP2016143824A (ja) 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP7371384B2 (ja) 化合物半導体装置及びその製造方法
JP6566069B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R150 Certificate of patent or registration of utility model

Ref document number: 6652701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150