JP3279207B2 - 高周波回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＵＨＦ、マイク
ロ波、ミリ波などの高周波帯の信号を伝える信号線路と
他の信号あるいは直流電圧あるいは電流を伝える線路を
備え、両者が交差する部分を持つ高周波回路に関する。

【０００２】

【従来の技術】図１５は、例えば電子情報通信学会1995
年総合大会講演論文集エレクトロニクス１分冊66ページ
の講演番号C-66に示された高周波スイッチの交差部を示
す図である。図において、１は高周波信号を伝える第１
のストリップ導体、２は第２のストリップ導体であり、
ここでは半導体スイッチの制御信号電圧を伝える、４は
地導体である。

【０００３】図１６は図１５の交差部の断面図であり、
３ｂは半導体基板、５は誘電体で構成されている第１の
層間絶縁膜、６は第２の層間絶縁膜である。

【０００４】次に動作について説明する。図１５におい
て、高周波信号は第１のストリップ導体１を伝わってい
る。半導体基板３ｂ上の第１のストリップ導体１と同一
面には地導体４が配置されており、上記地導体４と第１
のストリップ導体１により特性インピーダンス５０Ωの
コプレーナ線路（第１の線路）が構成されている。制御
信号電圧は、第２のストリップ導体と上記地導体４とか
らなる第２の線路を伝わっている。上記第１のストリッ
プ導体１と第２のストリップ導体２の間には第１の層間
絶縁膜５が挟まれており、これにより両者は直流的に分
離されている。しかし、交差部の並行平板の容量によ
り、両者に結合が生じる。結合は周波数の高い成分ほど
大きくなるため、高周波信号の第２のストリップ導体２
への漏れだしが問題となる。この容量を軽減するために
は、交差部のストリップ導体の幅を、特性インピーダン
スが５０Ωとなる幅に比べて狭くする方法がとられてい
る。図１５の場合、高周波線路に比べて、導体幅を狭く
しても損失などの影響が少ない制御電圧信号が伝わる第
２のストリップ導体２の幅のみ狭くしている。なお、第
１のストリップ導体１と半導体基板３ｂとの界面で接合
ができないように、両者を絶縁する第２の層間絶縁膜６
が用いられている。

【０００５】なお、ここでは、高周波スイッチについて
説明を行ったが、スイッチを含む移相器などの他の制御
回路であっても、また、周波数変換器などの他の高周波
回路であってもよい。また、第２の線路を伝わるものと
しては、ここでは、直流電圧、電流あるいは、周波数変
換器の入力あるいは出力の中間周波数信号であってもよ
い。また、ここでは、第１の線路としてコプレーナ線路
について説明したが、マイクロストリップ線路であって
もよく、この場合は、地導体４は半導体基板３ｂの裏面
に形成される。この時の説明図を図１７、図１８に示
す。この図においては、高周波信号を伝える第１のスト
リップ導体１が、第２のストリップ導体２よりも上層に
配置されているものが示されている。

【０００６】

【発明が解決しようとする課題】以上のように構成され
た従来の高周波回路は、入出力端子等の回路端子を基板
の所定の位置に配置するために生じる線路の交差部のス
トリップ導体幅を狭くしても、両者に挟まれている層間
絶縁膜厚が十分に厚くないため、導体間の容量が大き
く、第１のストリップ導体１からなる線路を伝わる高周
波信号が第２のストリップ導体２からなる線路に漏れ出
すという問題点があった。

【０００７】本発明は上記のような問題点を解消するた
めになされたもので、第１のストリップ導体からなる線
路を伝わる高周波信号が第２のストリップ導体からなる
線路に漏れ出す量を低減できる高周波回路を得ることを
目的とする。

【０００８】

【課題を解決するための手段】請求項１に係る高周波回
路は、高周波信号を伝える第１のストリップ導体と、上
記第１のストリップ導体と交差し、他の信号あるいは信
号の含まれていない直流電圧または直流電流を伝える第
２のストリップ導体と、上記第１のストリップ導体と上
記第２のストリップ導体を絶縁する第１の層間絶縁膜
と、上記第２のストリップ導体の少なくとも上記第１の
ストリップ導体と交差し、上記第１のストリップ導体の
高周波信号の電磁界の影響を受ける交差部分に上記第２
のストリップ導体に直列接続可能に挿入された抵抗体
と、上記第２のストリップ導体と上記抵抗体を絶縁する
第２の層間絶縁膜とが、誘電体基板上に抵抗体、第２の
層間絶縁膜、第２のストリップ導体、第１の層間絶縁
膜、第１のストリップ導体の順に配置され、上記第２の
層間絶縁膜により上記第２のストリップ導体と絶縁され
ている上記抵抗体を、その両端部でそれぞれに上記第２
のストリップ導体に接続して上記第２のストリップ導体
に直列接続するコンタクト部が設けられた構成の線路の
交差部を備え、ＭＩＣとして上記誘電体基板に形成され
たものである。

【０００９】また、請求項２に係る高周波回路は、高周
波信号を伝える第１のストリップ導体と、上記第１のス
トリップ導体と交差し、他の信号あるいは信号の含まれ
ていない直流電圧または直流電流を伝える第２のストリ
ップ導体と、上記第１のストリップ導体と上記第２のス
トリップ導体を絶縁する第１の層間絶縁膜と、上記第２
のストリップ導体の少なくとも上記第１のストリップ導
体と交差し、上記第１のストリップ導体の高周波信号の
電磁界の影響を受ける交差部分に上記第２のストリップ
導体に直列接続可能に挿入された抵抗体と、上記第２の
ストリップ導体と上記抵抗体を絶縁する第２の層間絶縁
膜と第３の層間絶縁膜とが、半導体基板上に抵抗体、第
３の層間絶縁膜、第２の層間絶縁膜、第２のストリップ
導体、第１の層間絶縁膜、第１のストリップ導体の順に
配置され、上記第２の層間絶縁膜と第３の層間絶縁膜に
より上記第２のストリップ導体と絶縁されている上記抵
抗体を、その両端部でそれぞれに上記第２のストリップ
導体に接続して上記第２のストリップ導体に直列接続す
るコンタクト部が設けられた構成の線路の交差部を備
え、ＭＭＩＣとして上記半導体基板に形成されたもので
ある。

【００１０】また、請求項３に係る高周波回路は、請求
項２記載の高周波回路において、抵抗体を半導体基板内
に形成した注入抵抗としたものである。

【００１１】また、請求項４に係る高周波回路は、請求
項２記載の高周波回路において、抵抗体を半導体基板上
に形成したエピ抵抗としたものである。

【００１２】また、請求項５に係る高周波回路は、請求
項２記載の高周波回路において、抵抗体を半導体基板上
に形成した半導体素子の電極材料としたものである。

【００１３】また、請求項６に係る高周波回路は、請求
項５記載の高周波回路において、半導体基板をシリコン
基板とし、半導体素子の電極材料をポリシリコンとし、
半導体プロセスをシリコンＣＭＯＳ、シリコンバイポー
ラ、またはシリコンＢｉＣＭＯＳプロセスとして構成し
たものである。

【００１４】また、請求項７に係る高周波回路は、請求
項１〜６のいずれか１項に記載の高周波回路において、
第２のストリップ導体を伝わるものを電圧駆動信号とし
たものである。

【００１５】また、請求項８に係る高周波回路は、請求
項１〜６のいずれか１項に記載の高周波回路において、
第２のストリップ導体を伝わるものをＦＥＴのゲートあ
るいはバイポーラトランジスタのベースに印加する電源
電圧としたものである。

【００１６】また、請求項９に係る高周波回路は、請求
項１〜６のいずれか１項に記載の高周波回路において、
高周波回路の周波数変換回路部分の第２のストリップ導
体を伝わるものを中間周波信号または局発信号としたも
のである。

【００１７】また、請求項１０に係る高周波回路は、請
求項１〜６のいずれか１項に記載の高周波回路におい
て、抵抗体を制御回路のアイソレーション抵抗に兼用し
たものである。

【００１８】また、請求項１１に係る高周波回路は、請
求項１〜６のいずれか１項に記載の高周波回路におい
て、抵抗体をバイアス回路のバイアス抵抗に兼用したも
のである。

【００１９】また、請求項１２に係る高周波回路は、請
求項１〜１１のいずれか１項に記載の高周波回路におい
て、高周波信号を伝える第１のストリップ導体に代えて
高周波信号を伝えるスロット線路あるいはフィンライン
などの２条線路における２つの導体の空隙を備えたもの
である。

【００２０】

【発明の実施の形態】実施の形態１． 図１は、この発明の高周波回路の実施の形態１を示す構
成説明図である。図において、１は高周波信号を伝える
第１のストリップ導体、２は上記高周波信号以外のもの
を伝える第２のストリップ導体、１０は抵抗体、１１は
第２のストリップ導体２と抵抗体１０とを接続するコン
タクト部である。

【００２１】図２は図１の交差部の断面図であり、３ａ
は誘電体基板、４は誘電体基板３ａの裏面に形成されて
いる導体、５は誘電体で形成されている第１の層間絶縁
膜、６は第２の層間絶縁膜である。抵抗体１０は誘電体
基板３ａ上に形成した抵抗体で、例えば薄膜抵抗などで
実現される。また、第２のストリップ導体２は第１の層
間絶縁膜５と第２の層間絶縁膜６との間に形成され、コ
ンタクト部１１により抵抗体１０と接続される。この実
施の形態１では、第２のストリップ導体２はスイッチの
制御信号電圧を伝えるものとして説明する。なお、図２
で示す断面構成は、ＭＩＣの構成に対応する例である。

【００２２】次に、動作について説明する。図１におい
て、高周波信号は第１のストリップ導体１を伝わってい
る。誘電体基板３ａの裏面には地導体４が配置されてお
り、上記地導体４と第１のストリップ導体１により特性
インピーダンス５０Ωのマイクロストリップ線路（第１
の線路）が構成されている。制御信号電圧は、第２のス
トリップ導体２と上記地導体４とからなる第２の線路を
伝わっている。第２の線路の、少なくとも第１の線路と
の交差部分のストリップを、抵抗体１０で構成してあ
る。この抵抗体１０は、誘電体基板３ａ上に形成されて
おり、第２のストリップ導体２は第１の層間絶縁膜５と
第２の層間絶縁膜６との間に形成されているので、第１
のストリップ導体１との間に挟まれる絶縁膜の膜厚は、
第２のストリップ導体２との間よりも抵抗体１０との間
の方が厚くなる。このため、第２の線路の第１の線路と
の交差部を第２のストリップ導体２で構成するよりも、
抵抗体１０で構成する方が、交差部の並行平板の容量を
低減することができ、高周波信号の第２の線路への漏れ
だしを低減することができる。さらに、第２の線路にお
いて少なくとも第１の線路との交差部のストリップを抵
抗体１０とすることにより、交差部において第２の線路
へ漏れだした高周波信号を抵抗体１０により減衰するこ
とができる。

【００２３】なお、ここでは、第２の線路を伝搬するも
のを制御信号電圧として説明を行ったが、第１の線路を
伝搬する高周波信号とは異なる信号あるいは、信号の含
まれていない直流電圧、電流であっても同様の効果を奏
する。特に、電圧のみの信号（電流が流れない）の場合
には、抵抗体１０による電圧低下が生じないため、抵抗
体１０による信号損失がない。また、図１のように、抵
抗体１０の幅を前後に接続される第２のストリップ導体
２の幅よりも狭くすることで、より結合が減り、信号の
漏洩を低減できる。また、ここでは、線路としてマイク
ロストリップ線路について説明したが、従来例に示した
ように、コプレーナ線路であってもよく、同様の効果を
奏する。図３は第１の線路をコプレーナ線路とした場合
の一例を示したものである。コプレーナ線路の地導体４
を第１のストリップ導体１と同一面上に配置してもよい
が、他の面、例えば第２のストリップ導体と同一面上に
配置してもよい。

【００２４】実施の形態２． 図４は、この発明の高周波回路の実施の形態２を示す構
成説明図である。図において、１２はスロット線路を構
成する第１の導体、１３はスロット線路を構成する第２
の導体である。

【００２５】構成および動作は、基本的に実施の形態１
と同様であるが、第１の線路の構造のみが異なる。第１
の導体１２および第２の導体１３との間に高周波信号は
伝搬し、第１の線路を構成する。このため、第１の線路
と第２の線路の交差部は、第１の導体１２と第２の導体
１３の空隙と第２の線路の第２のストリップ導体２との
交差部ということになる。第２のストリップ導体２のう
ち、少なくとも上記空隙との交差部分を抵抗体とするこ
とにより、実施の形態１と同様に、高周波信号の第２の
線路への漏洩を抑圧できる。さらに、第１の線路をスロ
ット線路とすることにより、電界がスロットの両端に集
中し、かつ、地導体による遮蔽効果を得られるため、抵
抗体１０の長さを短くでき、交差部以外の部分での両線
路の結合を抑える効果がある。

【００２６】なお、ここでは第１の線路として、スロッ
ト線路について説明をしたが、２つの導体の空隙を高周
波信号が伝搬する線路、例えばフィンライン線路などで
あればよく、同様な効果を奏する。

【００２７】実施の形態３． 図５は、この発明の高周波回路の実施の形態３を示す構
成説明図である。本図は、図１の線路交差部の断面を示
したもので、この図５で示す断面構成は、ＭＭＩＣの構
成に対応する例であり、誘電体で形成された第１の層間
絶縁膜５と第２の層間絶縁膜６と第３の層間絶縁膜９を
設け、半導体基板３ｂとした構成である。図において、
７は半導体基板３ｂの内部に形成された注入抵抗であ
る。なお、第２のストリップ導体２は第１の層間絶縁膜
５と第２の層間絶縁膜６との間に形成され、コンタクト
部１１により注入抵抗７と接続される。

【００２８】動作は、基本的に実施の形態１と同様であ
るが、抵抗体の構造が異なる。半導体基板３ｂに不純物
を注入することにより作成する注入抵抗７は、半導体基
板３ｂの内部に形成できる。実施の形態１に示した抵抗
体１０を形成する薄膜抵抗の場合に比べて、第１のスト
リップ導体１との間隔を大きくでき、第１のストリップ
導体１との間の容量を実施の形態１の場合に比べて低減
でき、よって第１の線路を伝搬する高周波信号の第２の
線路への漏洩をより低減することができる。

【００２９】実施の形態４． 図６は、この発明の高周波回路の実施の形態４を示す構
成説明図である。本図は、図１の線路交差部の断面を示
したもので、この図６で示す断面構成は、ＭＭＩＣの構
成に対応する例であり、誘電体で形成された第１の層間
絶縁膜５と第２の層間絶縁膜６と第３の層間絶縁膜９を
設け、半導体基板３ｂとした構成である。図において、
８は半導体基板３ｂの上面に形成されたエピ抵抗であ
る。なお、第２のストリップ導体２は第１の層間絶縁膜
５と第２の層間絶縁膜６との間に形成され、コンタクト
部１１によりエピ抵抗８と接続される。

【００３０】動作および効果は、実施の形態３と同様で
あるが、抵抗体の構造が異なる。半導体基板３ｂの上面
にエピタキシャル成長により作成するエピ抵抗は、半導
体基板３ｂの上面に形成される点が異なる。

【００３１】実施の形態５． 図７は、この発明の高周波回路の実施の形態５を示す構
成説明図である。本図は、図１の線路交差部の断面を示
したもので、この図７で示す断面構成は、ＭＭＩＣの構
成に対応する例であり、誘電体で形成された第１の層間
絶縁膜５と第２の層間絶縁膜６と第３の層間絶縁膜９を
設け、半導体基板３ｂとした構成である。図において、
１４は半導体基板３の上面に形成された抵抗体であり、
例えばチタンや白金などの半導体素子の電極材料であ
る。なお、第２のストリップ導体２は第１の層間絶縁膜
５と第２の層間絶縁膜６との間に形成され、コンタクト
部１１により電極材料１４と接続される。

【００３２】動作は、基本的に実施の形態３あるいは４
と同様であるが、抵抗体の構造が異なる。電極材料１４
と第１のストリップ導体１との間の絶縁膜の厚みは、第
３の層間絶縁膜９を設けているため、実施の形態１の場
合よりも厚く、実施の形態３あるいは４の場合とほぼ同
程度である。一般的には、電極材料はチタンや白金など
の金属であるため、抵抗率としては、実施の形態３ある
いは４に比べて小さく、特に第２の線路の損失が問題と
なる場合に有効である。

【００３３】実施の形態６． 図８は、この発明の高周波回路の実施の形態５を示す構
成説明図である。本図は、図１の線路交差部の断面を示
したもので、この図８で示す断面構成は、ＭＭＩＣの構
成に対応する例であり、誘電体で形成された第１の層間
絶縁膜５と第２の層間絶縁膜６と第３の層間絶縁膜９を
設け、半導体基板３ｂとした構成である。この実施の形
態６では、半導体基板３ｂはシリコンであり、プロセス
はＭＯＳ（ＣＭＯＳ）あるいはバイポーラトランジスタ
を作成するものである。これらのプロセスにおいては、
トランジスタの電極はドープされたポリシリコンで形成
される。ドープされたポリシリコンを電極に用い、これ
をアニールすることによりトランジスタの活性層を作成
するものである。ポリシリコンは、通常のトランジスタ
の電極を形成する金属に比べて、抵抗率が高いという特
徴がある。図において、１５は半導体基板３ｂの上面に
半導体素子の電極材料であるドープされたポリシリコン
で形成した抵抗である。なお、第２のストリップ導体２
は第１の層間絶縁膜５と第２の層間絶縁膜６との間に形
成され、コンタクト部１１により抵抗１５と接続され
る。

【００３４】動作は、基本的に実施の形態４あるいは５
と同様であるが、抵抗体の構造が異なる。第１のストリ
ップ導体１との間の絶縁膜の厚みは、実施の形態１の場
合よりも厚く、実施の形態３ないし５の場合とほぼ同程
度である。抵抗率としては、実施の形態３あるいは４に
比べて小さく、かつ、実施の形態５に示した通常の電極
材料よりも高いという特徴がある。

【００３５】トランジスタの高性能化のため、電極に用
いるポリシリコンをシリサイド化し低抵抗化することが
あるが、この場合、交差部のポリシリコンだけはシリサ
イド化しなければ、従来の抵抗率を保つことができる。

【００３６】実施の形態７． 図９は、この発明の高周波回路の実施の形態７を示す高
周波スイッチ回路の回路図である。図において、２１は
入力端子、２２ａは第１の出力端子、２２ｂは第２の出
力端子、２３は制御信号入力端子、２５ａ〜２５ｄはＦ
ＥＴ、２６ａ〜２６ｄはアイソレーション抵抗、２７ｂ
〜２７ｄは交差部、３０はインバータである。交差部２
７ｂ〜２７ｄにこの発明の実施の形態１〜６に示した構
造のいずれかが用いられる。

【００３７】次に、動作について説明する。図９の回路
は１入力２出力の高周波スイッチ回路であり、高周波信
号は入力端子２１に入力し、制御信号入力端子２３に入
力した制御信号によりＦＥＴ２５ａ〜２５ｄがスイッチ
ングされ、第１の出力端子２２ａ、あるいは第２の出力
端子２２ｂに出力される。制御信号がＯＮ電圧の場合、
ＦＥＴ２５ａ、２５ｂのゲートには、ＯＮ電圧が印加さ
れる。一方、ＦＥＴ２５ｃ、２５ｄのゲートには、イン
バータ３０の働きによりＯＦＦ電圧が印加される。入力
端子２１と第１の出力端子２２ａとの間に直列に装荷さ
れているＦＥＴ２５ａはＯＮ状態、並列に装荷されてい
るＦＥＴ２５ｃはＯＦＦ状態となり、入力した高周波信
号は第１の出力端子２２ａに出力される。一方、入力端
子２１と第２の出力端子２２ｂとの間に直列に装荷され
ているＦＥＴ２５ｂはＯＦＦ状態、並列に装荷されてい
るＦＥＴ２５ｄはＯＮ状態となり、入力端子２１と第２
の出力端子２２ｂとの間は遮断される。制御信号線路に
高周波信号の漏れがあるとスイッチの遮断特性が劣化す
る問題が生ずる。この場合、高周波信号線路と制御信号
線路の交差部２７ｂ〜２７ｄをすべて、この発明の実施
の形態１〜６のいずれかの構成とすることにより、交差
部分で生じる制御信号線路への高周波信号の漏れを減少
させることができる。さらに、本実施例のように、制御
信号などの電流がほとんど流れず、電圧のみが印加され
る線路においては、アイソレーション抵抗２６ａ〜２６
ｄによる信号損失がほとんど生じないのと同様に、高周
波線路との交差部２７ｂ〜２７ｄすべてに十分に大きな
抵抗（例えば数ＫΩ）を挿入しても、問題が生じない特
長がある。

【００３８】なお、ここでは、１入力２出力のスイッチ
について説明したが、入力端子および出力端子の多いほ
ど、通常交差部の数が増大するため、効果が大きい。ま
た、スイッチに用いる素子は、ＦＥＴだけでなく、バイ
ポーラトランジスタ、あるいはダイオードであってもよ
い。また、移相器などの、スイッチ回路を含む高周波回
路であっても同様の効果を奏する。

【００３９】実施の形態８． 図１０は、この発明の高周波回路の実施の形態８を示す
バイアス回路を有する増幅回路の回路図である。図にお
いて、２１は入力端子、２２ａは出力端子、２７ａは交
差部、３１はベースバイアス印加端子、３２はコレクタ
バイアス印加端子、３５ａ〜３５ｂはバイポーラトラン
ジスタ、３６ａ〜３６ｂはベースバイアス抵抗、３７ａ
〜３７ｂはコレクタバイアス抵抗である。交差部２７ａ
にこの発明の実施の形態１〜６に示した構成のいずれか
が用いられる。

【００４０】次に、動作について説明する。図１０の回
路はエミッタ接地のバイポーラトランジスタを用いた２
段増幅器である。図において、高周波信号は入力端子２
１に入力し、２段のエミッタ接地のバイポーラトランジ
スタ３５ａ、３５ｂにより増幅され、出力端子２２ａに
出力される。抵抗３６ａ〜３６ｂは、ベースバイアス抵
抗として、抵抗３７ａ〜３７ｂはコレクタバイアス抵抗
として用いられている。バイポーラトランジスタ３５ｂ
のベースバイアス線路は、バイポーラトランジスタ３５
ａのエミッタ端子と接地とを接続する高周波信号線路と
交差する。高周波信号のバイアス回路への漏れを低減す
るために、この交差部２７ａが用いられる。交差部２７
ａの抵抗による直流バイアス電力の損失は、ベースには
ほとんど電流が流れないため、ほとんどない。ここで
は、トランジスタとして、バイポーラトランジスタにつ
いて説明したが、ＦＥＴであっても、同様の効果を奏す
る。また、ここでは、２段増幅器について説明したが、
発振器、逓倍器などのトランジスタを含む他の高周波回
路であってもよい。

【００４１】実施の形態９． 図１１は、この発明の高周波回路の実施の形態９を示す
回路図である。図において、４１は局発入力端子、４２
ａ〜４２ｂはベースバンド信号出力端子、４３ａ〜４３
ｂは電力分配器、４４は９０゜移相器、４５ａ〜４５ｂ
はミクサである。回路全体としては、直交復調器を構成
している。入力端子２１から入力した高周波信号は、ミ
クサ４５ａおよびミクサ４５ｂで復調され、直交ベース
バンド信号Ｉ，Ｑが出力端子４２ａ、４２ｂにそれぞれ
出力される。これらの出力端子を一方向にまとめるため
に、局発信号の伝わっている線路と、ベースバンド信号
の伝わっている線路とを交差させる必要があり、かつ、
高周波信号、あるいは局発信号がベースバンド信号に漏
洩するのを低減するために、交差部２７ａが必要とな
る。ベースバンド回路は高インピーダンス系で用いられ
ることが多く、この場合、交差部に必要となる抵抗によ
るベースバンド信号の損失は少なくなる。

【００４２】ここでは、直交復調器について説明した
が、直交変調器であってもよい。また、ミクサが２つ以
上必要となる、バランスミクサ、イメージリジェクショ
ンミクサなどに用いても同様な効果が得られる。また、
ミクサだけでなく、実施の形態８に示したような増幅
器、発振器、逓倍器、あるいは、スイッチ、移相器とミ
クサを組み合わせてもよい。

【００４３】実施の形態１０． 図１２は、この発明の高周波回路の実施の形態１０を示
す回路図である。構成および動作は、ほぼ図１１と同じ
であるが、交差部を局発信号を伝える線路と高周波信号
を伝える線路で構成している点が異なる。ベースバンド
信号が比較的低インピーダンス系で構成されている場合
には、交差部によるベースバンド信号の損失が無視でき
ず、Ｉ，Ｑのバランスが崩れてしまう。図１２の構成に
よれば、ミクサの局発信号に対する入力インピーダンス
が高く、かつ局発電力に対してミクサの特性変化が少な
い場合には、出力されるＩ，Ｑのベースバンド信号にア
ンバランスが発生しにくいという特長がある。

【００４４】実施の形態１１． 図１３は、この発明の高周波回路の実施の形態１１を示
す回路図である。構成および動作は、ほぼ図９と同じで
あるが、図９においては、別々に存在していたアイソレ
ーション抵抗と交差部の抵抗を、交差部の抵抗をアイソ
レーション抵抗として用いることにより、１つの抵抗に
まとめている点が異なる。

【００４５】実施の形態１２． 図１４は、この発明の高周波回路の実施の形態１２を示
す回路図である。構成および動作は、ほぼ図１０と同じ
であるが、例えば図１０においては別々に設けていたベ
ースバイアス抵抗３６ｂと交差部の抵抗を、交差部の抵
抗をバイアス抵抗として兼用し、１つにまとめている点
が異なる。なお、ここでは、バイアス抵抗として、ベー
スバイアス抵抗を取り上げたが、コレクタバイアス抵抗
などの電流の流れる抵抗であっても、同様の効果を奏す
る。

【００４６】

【発明の効果】以上のように、請求項１または請求項２
に係わる発明によれば、交差部分の絶縁層が厚くなり並
行平板の容量が低減されるので、高周波信号の第２のス
トリップ導体への漏れだしを低減でき、さらに、交差部
分を抵抗体で構成しているため、漏れだした高周波信号
を抵抗体で減衰させることができる効果がある。

【００４７】また、請求項３および請求項４に係わる発
明によれば、ＭＭＩＣの形成に適し、交差部分の絶縁層
をさらに厚くでき、並行平板の容量をより低減できるの
で、高周波信号の第２のストリップ導体への漏れだしを
さらに低減でき効果がある。

【００４８】また、請求項５に係わる発明によれば、抵
抗体を半導体基板上に形成した半導体素子の電極材料と
したので、ＭＭＩＣの形成に適し、抵抗体の抵抗率を小
さくでき、第２のストリップ導体による線路の損失を低
減できる効果がある。

【００４９】また、請求項６に係わる発明によれば、半
導体基板をシリコン基板とし、半導体素子の電極材料を
ポリシリコンとし、半導体プロセスをシリコンＣＭＯ
Ｓ、シリコンバイポーラ、またはシリコンＢｉＣＭＯＳ
プロセスとして構成するので、ＭＭＩＣの能動素子の形
成に適した高周波回路を実現容易にする効果がある。

【００５０】また、請求項７に係わる発明によれば、第
２のストリップ導体を伝わるものを電圧駆動信号とした
ので、電圧のみの印加で損失が問題とならないため、抵
抗の大きな抵抗体を用いることができる効果がある。

【００５１】また、請求項８に係わる発明によれば、第
２のストリップ導体を伝わるものをＦＥＴのゲートある
いはバイポーラトランジスタのベースに印加する電源電
圧としたので、ゲートあるいはベースにはほとんど電流
が流れないため、抵抗体による直流バイアス電力の損失
をほとんど無くすことができる効果がある。

【００５２】また、請求項９に係わる発明によれば、高
周波回路の周波数変換回路部分の第２のストリップ導体
を伝わるものを中間周波信号または局発信号としたの
で、周波数変換回路の性能を劣化させずに入出力端子等
を所定の基板位置に配置した高周波回路を得られる効果
がある。

【００５３】また、請求項１０に係わる発明によれば、
抵抗体を制御回路のアイソレーション抵抗に兼用したの
で、高周波回路の構成要素を減らして小形化する効果が
ある。

【００５４】また、請求項１１に係わる発明によれば、
抵抗体をバイアス回路のバイアス抵抗に兼用したので、
高周波回路の構成要素を減らして小形化する効果があ
る。

【００５５】また、請求項１２に係わる発明によれば、
高周波信号を伝える第１のストリップ導体に代えて高周
波信号を伝えるスロット線路あるいはフィンラインなど
の２条線路における２つの導体の空隙を備えたので、電
界が２つの導体の空隙の両端に集中し、かつ、２つの導
体である地導体による遮蔽効果を得られるため、交差部
分に設ける抵抗体の長さを短くでき、さらに、交差部分
以外の第２のストリップ導体への高周波信号の結合を抑
える効果がある。

【図面の簡単な説明】

【図１】 この発明の高周波回路の実施の形態１を示す
構成説明図である。

【図２】 図１の交差部の断面図である。

【図３】 第１の線路をコプレーナ線路とした場合の一
例を示す図である。

【図４】 この発明の高周波回路の実施の形態２を示す
構成説明図である。

【図５】 この発明の高周波回路の実施の形態３を示す
構成説明図である。

【図６】 この発明の高周波回路の実施の形態４を示す
構成説明図である。

【図７】 この発明の高周波回路の実施の形態５を示す
構成説明図である。

【図８】 この発明の高周波回路の実施の形態５を示す
構成説明図である。

【図９】 この発明の高周波回路の実施の形態７を示す
高周波スイッチ回路の回路図である。

【図１０】 この発明の高周波回路の実施の形態８を示
すバイアス回路を有する増幅回路の回路図である。

【図１１】 この発明の高周波回路の実施の形態９を示
す回路図である。

【図１２】 この発明の高周波回路の実施の形態１０を
示す回路図である。

【図１３】 この発明の高周波回路の実施の形態１１を
示す回路図である。

【図１４】 この発明の高周波回路の実施の形態１２を
示す回路図である。

【図１５】 従来の高周波回路の例である高周波スイッ
チの交差部を示す図である。

【図１６】 従来の高周波回路の例である高周波スイッ
チの交差部の断面図である。

【図１７】 従来の高周波回路において、マイクロスト
リップ線路を用いた例を示す図である。

【図１８】 図１７の断面図である。

【符号の説明】

１ 第１のストリップ導体、２ 第２のストリップ導
体、３ａ 誘電体基板、３ｂ 半導体基板、４ 地導
体、５ 第１の層間絶縁膜、６ 第２の層間絶縁膜、７
注入抵抗、８ エピ抵抗、９ 第３の層間絶縁膜、１
０ 抵抗体、１１ コンタクト部、１２ 第１の導体、
１３ 第２の導体、１４ 電極材料、１５ ポリシリコ
ン、２１ 入力端子、２２ａ 第１の出力端子、２２ｂ
第２の出力端子２３ 制御信号入力端子、２５ａ〜２
５ｄ ＦＥＴ、２６ａ〜２６ｄ アイソレーション抵
抗、２７ａ〜２７ｄ 交差部、３０ インバータ、３１
ベースバイアス印加端子、３２ コレクタバイアス印
加端子、３５ａ〜３５ｂ バイポーラトランジスタ、３
６ａ〜３６ｂ ベースバイアス抵抗、３７ａ〜３７ｂ
コレクタバイアス抵抗、４１ 局発入力端子、４２ａ〜
４２ｂ ベースバンド信号出力端子、４３ａ〜４３ｂ
電力分配器、４４ ９０゜移相器、４５ａ〜４５ｂ ミ
クサ。

フロントページの続き (56)参考文献 特開 平１−298746（ＪＰ，Ａ) 特開 平８−288384（ＪＰ，Ａ) 特開 平４−360403（ＪＰ，Ａ) 特開 平５−90826（ＪＰ，Ａ) 特開 平２−252257（ＪＰ，Ａ) 特開 平７−99244（ＪＰ，Ａ) 特開 平２−113556（ＪＰ，Ａ) 特開 平４−290461（ＪＰ，Ａ) 特開 平１−223752（ＪＰ，Ａ) 特開 昭60−260156（ＪＰ，Ａ) 特開 昭59−86301（ＪＰ，Ａ) 特開 昭63−40347（ＪＰ，Ａ) 特開 昭64−46955（ＪＰ，Ａ) 特開 昭63−40346（ＪＰ，Ａ) 実開 平４−80054（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 3/08 H01P 1/00 H01P 1/22 H03B 5/18 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 高周波信号を伝える第１のストリップ導
   体と、上記第１のストリップ導体と交差し、他の信号あ
   るいは信号の含まれていない直流電圧または直流電流を
   伝える第２のストリップ導体と、上記第１のストリップ
   導体と上記第２のストリップ導体を絶縁する第１の層間
   絶縁膜と、上記第２のストリップ導体の少なくとも上記
   第１のストリップ導体と交差し、上記第１のストリップ
   導体の高周波信号の電磁界の影響を受ける交差部分に上
   記第２のストリップ導体に直列接続可能に挿入された抵
   抗体と、上記第２のストリップ導体と上記抵抗体を絶縁
   する第２の層間絶縁膜とが、誘電体基板上に抵抗体、第
   ２の層間絶縁膜、第２のストリップ導体、第１の層間絶
   縁膜、第１のストリップ導体の順に配置され、上記第２
   の層間絶縁膜により上記第２のストリップ導体と絶縁さ
   れている上記抵抗体を、その両端部でそれぞれに上記第
   ２のストリップ導体に接続して上記第２のストリップ導
   体に直列接続するコンタクト部が設けられた構成の線路
   の交差部を備え、ＭＩＣとして上記誘電体基板に形成さ
   れた高周波回路。
2. 【請求項２】 高周波信号を伝える第１のストリップ導
   体と、上記第１のストリップ導体と交差し、他の信号あ
   るいは信号の含まれていない直流電圧または直流電流を
   伝える第２のストリップ導体と、上記第１のストリップ
   導体と上記第２のストリップ導体を絶縁する第１の層間
   絶縁膜と、上記第２のストリップ導体の少なくとも上記
   第１のストリップ導体と交差し、上記第１のストリップ
   導体の高周波信号の電磁界の影響を受ける交差部分に上
   記第２のストリップ導体に直列接続可能に挿入された抵
   抗体と、上記第２のストリップ導体と上記抵抗体を絶縁
   する第２の層間絶縁膜と第３の層間絶縁膜とが、半導体
   基板上に抵抗体、第３の層間絶縁膜、第２の層間絶縁
   膜、第２のストリップ導体、第１の層間絶縁膜、第１の
   ストリップ導体の順に配置され、上記第２の層間絶縁膜
   と第３の層間絶縁膜により上記第２のストリップ導体と
   絶縁されている上記抵抗体を、その両端部でそれぞれに
   上記第２のストリップ導体に接続して上記第２のストリ
   ップ導体に直列接続するコンタクト部が設けられた構成
   の線路の交差部を備え、ＭＭＩＣとし て上記半導体基板
   に形成された高周波回路。
3. 【請求項３】 請求項２記載の高周波回路において、抵
   抗体を半導体基板内に形成した注入抵抗とした高周波回
   路。
4. 【請求項４】 請求項２記載の高周波回路において、抵
   抗体を半導体基板上に形成したエピ抵抗とした高周波回
   路。
5. 【請求項５】 請求項２記載の高周波回路において、抵
   抗体を半導体基板上に形成した半導体素子の電極材料と
   した高周波回路。
6. 【請求項６】 請求項５記載の高周波回路において、半
   導体基板をシリコン基板とし、半導体素子の電極材料を
   ポリシリコンとし、半導体プロセスをシリコンＣＭＯ
   Ｓ、シリコンバイポーラ、またはシリコンＢｉＣＭＯＳ
   プロセスとして構成した高周波回路。
7. 【請求項７】 請求項１〜６のいずれか１項に記載の高
   周波回路において、第２のストリップ導体を伝わるもの
   を電圧駆動信号とした高周波回路。
8. 【請求項８】 請求項１〜６のいずれか１項に記載の高
   周波回路において、第２のストリップ導体を伝わるもの
   をＦＥＴのゲートあるいはバイポーラトランジスタのベ
   ースに印加する電源電圧とした高周波回路。
9. 【請求項９】 請求項１〜６のいずれか１項に記載の高
   周波回路において、高周波回路の周波数変換回路部分の
   第２のストリップ導体を伝わるものを中間周波信号また
   は局発信号とした高周波回路。
10. 【請求項１０】 請求項１〜６のいずれか１項に記載の
    高周波回路において、抵抗体を制御回路のアイソレーシ
    ョン抵抗に兼用した高周波回路。
11. 【請求項１１】 請求項１〜６のいずれか１項に記載の
    高周波回路において、抵抗体をバイアス回路のバイアス
    抵抗に兼用した高周波回路。
12. 【請求項１２】 請求項１〜１１のいずれか１項に記載
    の高周波回路において、高周波信号を伝える第１のスト
    リップ導体に代えて高周波信号を伝えるスロット線路あ
    るいはフィンラインなどの２条線路における２つの導体
    の空隙を備えた高周波回路。