JP2522629Y2 - 線路切り換え型１８０度移相器 - Google Patents
線路切り換え型１８０度移相器Info
- Publication number
- JP2522629Y2 JP2522629Y2 JP9675288U JP9675288U JP2522629Y2 JP 2522629 Y2 JP2522629 Y2 JP 2522629Y2 JP 9675288 U JP9675288 U JP 9675288U JP 9675288 U JP9675288 U JP 9675288U JP 2522629 Y2 JP2522629 Y2 JP 2522629Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- fet
- effect transistor
- field
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は電子走査アンテナ等に用いられ、その出力
波相互間の位相を電気的に180度移相する線路切り換え
型移相器に関するものである。
波相互間の位相を電気的に180度移相する線路切り換え
型移相器に関するものである。
第４図は、切り換え素子として電界効果トランジスタ
（以下、FETと称す。）を用いた時の線路切り換え型移
相器の構成を示す接続図であり、（５）は第１のFET、
（６）は第２のFET、（７）は第３のFET、（８）は第４
のFET、（16）は入力端子（あるいは出力端子）、（1
7）は出力端子（あるいは入力端子）、（18）は基準線
路、（19）は遅れ線路である。
（以下、FETと称す。）を用いた時の線路切り換え型移
相器の構成を示す接続図であり、（５）は第１のFET、
（６）は第２のFET、（７）は第３のFET、（８）は第４
のFET、（16）は入力端子（あるいは出力端子）、（1
7）は出力端子（あるいは入力端子）、（18）は基準線
路、（19）は遅れ線路である。
第５図は、上記線路切り換え型移相器をGaAs基板上に
形成したときの従来の回路構成例で、（１）はGaAs基
板、（２）はグランド用金属、（３）は入力用（あるい
は出力用）マイクロストリツプ線路パターン、（４）は
出力用（あるいは入力用）マイクロストリツプ線路パタ
ーン、（20）は基準線路用マイクロストリツプ線路パタ
ーン、（21）は遅れ線路用マイクロストリツプ線路パタ
ーンである。
形成したときの従来の回路構成例で、（１）はGaAs基
板、（２）はグランド用金属、（３）は入力用（あるい
は出力用）マイクロストリツプ線路パターン、（４）は
出力用（あるいは入力用）マイクロストリツプ線路パタ
ーン、（20）は基準線路用マイクロストリツプ線路パタ
ーン、（21）は遅れ線路用マイクロストリツプ線路パタ
ーンである。
第６図は、第５図に示す第１のFET（５）、第２のFET
（６）の詳細図で、（22）は第１のFET（５）のドレイ
ン電極、（23）は第１のFET（５）のソース電極、（2
4）は第１のFET（５）のゲート電極である。（25）は第
２のFET（６）のドレイン電極、（26）は第２のFETのソ
ース電極、（27）は第２のFETのゲート電極である。第
３のFET（７）及び第４のFET（８）の構成も前記第１の
FET（５）及び第２のFET（６）の構成と同様である。
（６）の詳細図で、（22）は第１のFET（５）のドレイ
ン電極、（23）は第１のFET（５）のソース電極、（2
4）は第１のFET（５）のゲート電極である。（25）は第
２のFET（６）のドレイン電極、（26）は第２のFETのソ
ース電極、（27）は第２のFETのゲート電極である。第
３のFET（７）及び第４のFET（８）の構成も前記第１の
FET（５）及び第２のFET（６）の構成と同様である。
次に動作について説明する。第６図において、第１の
FETのゲート電極（24）に0Vを印加すると、第１のFETの
ドレイン電極（22）と第１のFETのソース電極（23）は
導通状態（以下、“オン状態”と称す。）になり、第１
のFETのゲート電極（24）のピンチオフ電圧以下の電圧
を印加すると、第１のFETのドレイン電極（22）と第１
のFETのソース電極（23）は非導通状態（以下、“オフ
状態”と称す。）になる。
FETのゲート電極（24）に0Vを印加すると、第１のFETの
ドレイン電極（22）と第１のFETのソース電極（23）は
導通状態（以下、“オン状態”と称す。）になり、第１
のFETのゲート電極（24）のピンチオフ電圧以下の電圧
を印加すると、第１のFETのドレイン電極（22）と第１
のFETのソース電極（23）は非導通状態（以下、“オフ
状態”と称す。）になる。
第４図において、第１のFET（５）及び第３のFET
（７）を共にオン状態、第２のFET（６）及び第４のFET
（８）を共にオフ状態にし、次に第１のFET（５）及び
第３のFET（７）を共にオフ状態、第２のFET（６）及び
第４のFET（８）を共にオン状態にすると、入力端子（1
6）から出力端子（17）に至る高周波信号の伝搬経路
は、基準線路（18）側から遅れ線路（19）側に切り換わ
る。
（７）を共にオン状態、第２のFET（６）及び第４のFET
（８）を共にオフ状態にし、次に第１のFET（５）及び
第３のFET（７）を共にオフ状態、第２のFET（６）及び
第４のFET（８）を共にオン状態にすると、入力端子（1
6）から出力端子（17）に至る高周波信号の伝搬経路
は、基準線路（18）側から遅れ線路（19）側に切り換わ
る。
いま、遅れ線路（18）の長さを、中心周波数f0におい
てθ度の位相差が得られるように設計したものとする
と、周波数ｆにおける位相差θは以下の第（１）式とな
る。
てθ度の位相差が得られるように設計したものとする
と、周波数ｆにおける位相差θは以下の第（１）式とな
る。
第（１）式より、中心周波数f0で、位相差180度に設
計すると、比帯域10％で±９度の設定位相誤差を生じ
る。
計すると、比帯域10％で±９度の設定位相誤差を生じ
る。
従来の線路切り換え型移相器は以上のように構成さ
れ、以上の動作原理を基にしているため、設定位相差を
大きくする程周波数変化に伴つた設定位相誤差が大きく
なると共に、第５図に示すように遅れ線路を長くする必
要のために回路構成が大きくなるなどの課題があつた。
れ、以上の動作原理を基にしているため、設定位相差を
大きくする程周波数変化に伴つた設定位相誤差が大きく
なると共に、第５図に示すように遅れ線路を長くする必
要のために回路構成が大きくなるなどの課題があつた。
この考案は、上記のような課題を解消するためになさ
れたもので、設定位相精度の周波数依存性が少なく、し
かも小形な線路切り換え型180度移相器を得ることを目
的とする。
れたもので、設定位相精度の周波数依存性が少なく、し
かも小形な線路切り換え型180度移相器を得ることを目
的とする。
この考案に係る線路切り換え型180度移相器は、基準
線路として第１のコプレナーストリップ線路パターンを
用い、遅れ線路として第１のコプレナーストリップ線路
パターンと同じ長さを有し、グランドパターンの両側が
バイアホール等の手段でグランド用金属と接続され、か
つ一方の信号導体パターンと他方の信号導体パターンが
前記信号導体パターンにそれぞれつながる両側のグラン
ドパターンの線路途中でクロスオーバーして入れ替わる
第２のコプレナーストリップ線路パターンを用いたもの
である。
線路として第１のコプレナーストリップ線路パターンを
用い、遅れ線路として第１のコプレナーストリップ線路
パターンと同じ長さを有し、グランドパターンの両側が
バイアホール等の手段でグランド用金属と接続され、か
つ一方の信号導体パターンと他方の信号導体パターンが
前記信号導体パターンにそれぞれつながる両側のグラン
ドパターンの線路途中でクロスオーバーして入れ替わる
第２のコプレナーストリップ線路パターンを用いたもの
である。
この考案における線路切り換え型180度移相器は、FET
にて、高周波信号の伝搬経路を第１のコプレナーストリ
ツプ線路パターンから第２のコプレナーストリツプ線路
パターンに切り換えることにより、出力波の位相を広帯
域に亘つて180度移相することができる。又、第１のコ
プレナーストリツプ線路パターンと第２のコプレナース
トリップ線路パターンの物理長を等しくできるため回路
構成を小形化できる。
にて、高周波信号の伝搬経路を第１のコプレナーストリ
ツプ線路パターンから第２のコプレナーストリツプ線路
パターンに切り換えることにより、出力波の位相を広帯
域に亘つて180度移相することができる。又、第１のコ
プレナーストリツプ線路パターンと第２のコプレナース
トリップ線路パターンの物理長を等しくできるため回路
構成を小形化できる。
以下、この考案の一実施例を図について説明する。第
１図は本考案による線路切り換え型移相器をGaAs基板上
に形成したときの回路構成例で、図において（９）は第
１のコプレナーストリツプ線路パターン、（10）は上記
第１のコプレナーストリツプ線路パターンと同じ長さを
有した対向するパターンがクロスオーバーする第２のコ
プレナーストリツプ線路パターン、（11）は上記第１の
コプレナーストリツプ線路パターン（９）及び第２のコ
プレナーストリツプ線路パターン（10）におけるグラン
ドパターン側をグランド用金属（２）と導通させるため
のバイアホールである。
１図は本考案による線路切り換え型移相器をGaAs基板上
に形成したときの回路構成例で、図において（９）は第
１のコプレナーストリツプ線路パターン、（10）は上記
第１のコプレナーストリツプ線路パターンと同じ長さを
有した対向するパターンがクロスオーバーする第２のコ
プレナーストリツプ線路パターン、（11）は上記第１の
コプレナーストリツプ線路パターン（９）及び第２のコ
プレナーストリツプ線路パターン（10）におけるグラン
ドパターン側をグランド用金属（２）と導通させるため
のバイアホールである。
第２図は第２のコプレナーストリツプ線路パターン
（10）のクロスオーバー部（第１図Ａ部）の詳細図で、
（12）はクロスオーバーするパターン間の短絡を防止す
ると共に、伝搬する高周波信号による高周波電磁界をク
ロスオーバーするパターン間に閉じ込めるための誘電体
である。
（10）のクロスオーバー部（第１図Ａ部）の詳細図で、
（12）はクロスオーバーするパターン間の短絡を防止す
ると共に、伝搬する高周波信号による高周波電磁界をク
ロスオーバーするパターン間に閉じ込めるための誘電体
である。
第３図は、マイクロストリツプ線路からコプレナース
トリツプ線路に移行する高周波信号の姿態を表わす図
で、（13）はマイクロストリツプ線路パターン、（14）
はコプレナーストリツプ線路用主線路パターン、（15）
はコプレナーストリツプ線路用グランドパターンであ
る。なお、図中実線矢印は高周波電界を、破線矢印は高
周波磁界を示す。
トリツプ線路に移行する高周波信号の姿態を表わす図
で、（13）はマイクロストリツプ線路パターン、（14）
はコプレナーストリツプ線路用主線路パターン、（15）
はコプレナーストリツプ線路用グランドパターンであ
る。なお、図中実線矢印は高周波電界を、破線矢印は高
周波磁界を示す。
次に動作の説明をする前に、第３図を用いてマイクロ
ストリツプ線路からコプレナーストリツプ線路に移行す
る高周波信号の姿態について説明する。第３図（ｃ）は
第３図（ａ）の断面AA′における高周波信号の姿態を示
す図で、高周波電磁界はマイクロストリツプ線路パター
ン（13）とグランド用金属（２）間に大半が閉じ込めら
れ、高周波電流はマイクロストリツプ線路パターン（1
3）とグランド用金属（２）を流れる。第３図（ｄ）は
第３図（ａ）の断面BB′における高周波信号の姿態を示
す図で、コプレナーストリツプ線路用グランドパターン
（15）及びバイアホール（11）をコプレナーストリツプ
線路用主線路パターン（14）に近接して配置すると、マ
イクロストリツプ線路パターン（13）からグランド用金
属（２）に向つていた高周波電界が、コプレナーストリ
ツプ線路用主線路パターン（14）からコプレナーストリ
ツプ線路用グランドパターン（15）及びバイアホール
（11）に向うようになると共に、グランド用金属（２）
を流れていた高周波電流も、バイアホール（11）及びコ
プレナーストリツプ線路用グランドパターン（15）側を
流れるようになる。第３図（ｅ）は第３図（ａ）の断面
CC′における高周波信号の姿態を示す図で、高周波電磁
界は、接近して配置されたコプレナーストリツプ線路用
主線路パターン（14）とコプレナーストリツプ線路用グ
ランドパターン（15）間に大半が閉じ込められ、高周波
電流もコプレナーストリツプ線路用主線路パターン（1
4）とコプレナーストリツプ線路用グランドパターン（1
5）を流れる。以上のように、バイアホール（11）を介
して、高周波信号の伝搬経路がマイクロストリツプ線路
からコプレナーストリツプ線路へと移行する。高周波信
号伝搬経路のコプレナーストリツプ線路からマイクロス
トリツプ線路への移行もバイアホール（11）を介して同
様に行われる。
ストリツプ線路からコプレナーストリツプ線路に移行す
る高周波信号の姿態について説明する。第３図（ｃ）は
第３図（ａ）の断面AA′における高周波信号の姿態を示
す図で、高周波電磁界はマイクロストリツプ線路パター
ン（13）とグランド用金属（２）間に大半が閉じ込めら
れ、高周波電流はマイクロストリツプ線路パターン（1
3）とグランド用金属（２）を流れる。第３図（ｄ）は
第３図（ａ）の断面BB′における高周波信号の姿態を示
す図で、コプレナーストリツプ線路用グランドパターン
（15）及びバイアホール（11）をコプレナーストリツプ
線路用主線路パターン（14）に近接して配置すると、マ
イクロストリツプ線路パターン（13）からグランド用金
属（２）に向つていた高周波電界が、コプレナーストリ
ツプ線路用主線路パターン（14）からコプレナーストリ
ツプ線路用グランドパターン（15）及びバイアホール
（11）に向うようになると共に、グランド用金属（２）
を流れていた高周波電流も、バイアホール（11）及びコ
プレナーストリツプ線路用グランドパターン（15）側を
流れるようになる。第３図（ｅ）は第３図（ａ）の断面
CC′における高周波信号の姿態を示す図で、高周波電磁
界は、接近して配置されたコプレナーストリツプ線路用
主線路パターン（14）とコプレナーストリツプ線路用グ
ランドパターン（15）間に大半が閉じ込められ、高周波
電流もコプレナーストリツプ線路用主線路パターン（1
4）とコプレナーストリツプ線路用グランドパターン（1
5）を流れる。以上のように、バイアホール（11）を介
して、高周波信号の伝搬経路がマイクロストリツプ線路
からコプレナーストリツプ線路へと移行する。高周波信
号伝搬経路のコプレナーストリツプ線路からマイクロス
トリツプ線路への移行もバイアホール（11）を介して同
様に行われる。
次に動作について説明する。第１図において、第１の
FET（５）及び第３のFET（７）を共にオン状態、第２の
FET（６）及び第４のFET（８）を共にオフ状態にし、次
に第１のFET（５）及び第３のFET（７）を共にオフ状
態、第２のFET（６）及び第４のFET（８）を共にオン状
態にすると、入力用マイクロストリツプ線路パターン
（３）から出力用マイクロストリツプ線路パターン
（４）に至る高周波信号の伝搬経路は、第１のコプレナ
ーストリツプ線路パターン（９）側から第２のコプレナ
ーストリツプ線路パターン（10）側に切り換わる。
FET（５）及び第３のFET（７）を共にオン状態、第２の
FET（６）及び第４のFET（８）を共にオフ状態にし、次
に第１のFET（５）及び第３のFET（７）を共にオフ状
態、第２のFET（６）及び第４のFET（８）を共にオン状
態にすると、入力用マイクロストリツプ線路パターン
（３）から出力用マイクロストリツプ線路パターン
（４）に至る高周波信号の伝搬経路は、第１のコプレナ
ーストリツプ線路パターン（９）側から第２のコプレナ
ーストリツプ線路パターン（10）側に切り換わる。
ところで、第２図に示すように、第２のコプレナース
トリツプ線路パターン（10）は対向するパターンがクロ
スオーバーしているため、伝搬する高周波信号による高
周波電界は実線矢印で示すようにクロスオーバー通過後
180度移相する。従つて第１のコプレナーストリツプ線
路パターン（９）と第２のコプレナーストリツプ線路パ
ターン（10）の長さを等しくしておけば、高周波信号の
伝搬経路を第１のコプレナーストリツプ線路パターン
（９）側から第２のコプレナーストリツプ線路パターン
（10）側に切り換えることにより、出力波相互間の位相
を周波数に依存せず180度位相することができる。
トリツプ線路パターン（10）は対向するパターンがクロ
スオーバーしているため、伝搬する高周波信号による高
周波電界は実線矢印で示すようにクロスオーバー通過後
180度移相する。従つて第１のコプレナーストリツプ線
路パターン（９）と第２のコプレナーストリツプ線路パ
ターン（10）の長さを等しくしておけば、高周波信号の
伝搬経路を第１のコプレナーストリツプ線路パターン
（９）側から第２のコプレナーストリツプ線路パターン
（10）側に切り換えることにより、出力波相互間の位相
を周波数に依存せず180度位相することができる。
以上のように、この考案による線路切り換え型180度
移相器は、基準線路として第１のコプレナーストリツプ
線路パターンを用い、遅れ線路として第１のコプレナー
ストリツプ線路パターンと同じ長さを有し、グランドパ
ターンの両側がバイアホール等の手段でグランド用金属
と接続され、かつ一方の信号導体パターンと他方の信号
導体パターンが前記信号導体パターンにそれぞれつなが
る両側のグランドパターンの線路途中でクロスオーバー
して入れ替わる第２のコプレナーストリツプ線路パター
ンを用い、高周波信号の伝搬経路をFETにより第１のコ
プレナーストリツプ線路パターン側から第２のコプレナ
ーストリツプ線路パターン側に切り換える構成とし、し
かも前記回路を基板上に形成したために広帯域でかつ小
形の線路切り換え型180度移相器を提供できる効果があ
る。
移相器は、基準線路として第１のコプレナーストリツプ
線路パターンを用い、遅れ線路として第１のコプレナー
ストリツプ線路パターンと同じ長さを有し、グランドパ
ターンの両側がバイアホール等の手段でグランド用金属
と接続され、かつ一方の信号導体パターンと他方の信号
導体パターンが前記信号導体パターンにそれぞれつなが
る両側のグランドパターンの線路途中でクロスオーバー
して入れ替わる第２のコプレナーストリツプ線路パター
ンを用い、高周波信号の伝搬経路をFETにより第１のコ
プレナーストリツプ線路パターン側から第２のコプレナ
ーストリツプ線路パターン側に切り換える構成とし、し
かも前記回路を基板上に形成したために広帯域でかつ小
形の線路切り換え型180度移相器を提供できる効果があ
る。
第１図（ａ）はこの考案の一実施例によるGaAs基板上に
形成した線路切り換え型180度移相器の回路構成を示す
正面図、第１図（ｂ）は第１図（ａ）の側面図、第２図
はコプレナーストリツプ線路において対向するパターン
がクロスオーバーする部分の詳細図、第３図（ａ）はマ
イクロストリツプ線路とコプレナーストリツプ線路の変
換部の回路構成を示す正面図、第３図（ｂ）は第３図
（ａ）の側面図、第３図（ｃ）はマイクロストリツプ線
路を伝搬する高周波信号の姿態を表わす図、第３図
（ｄ）はマイクロストリツプ線路とコプレナーストリツ
プ線路変換部における高周波信号の姿態を表わす図、第
３図（ｅ）はコプレナーストリツプ線路を伝搬する高周
波信号の姿態を表わす図、第４図は切り換え素子として
FETを用いたときの線路切り換え型移相器の構成を示す
接続図、第５図（ａ）は従来の線路切り換え型移相器を
GaAs基板上に形成したときの回路構成を示す正面図、第
５図（ｂ）は第５図（ａ）の側面図、第６図はGaAs基板
上に形成されたFETの詳細図である。 図において、（１）はGaAs基板、（２）はグランド用
金属、（３）は入力用マイクロストリツプ線路パター
ン、（４）は出力用マイクロストリツプ線路パターン、
（５）は第１のFET、（６）は第２のFET、（７）は第３
のFET、（８）は第４のFET、（９）は第１のコプレナー
ストリツプ線路パターン、（10）は第２のコプレナース
トリツプ線路パターン、（11）はバイアホール、（12）
は誘電体、（13）はマイクロストリツプ線路パターン、
（14）はコプレナーストリツプ線路用主線路パターン、
（15）はコプレナーストリツプ線路用グランドパター
ン、（16）は入力端子、（17）は出力端子、（18）は基
準線路、（19）は遅れ線路、（20）は基準線路用マイク
ロストリツプ線路パターン、（21）は遅れ線路用マイク
ロストリツプ線路パターン、（22）は第１のFETのドレ
イン電極、（23）は第１のFETのソース電極、（24）は
第１のFETのゲート電極、（25）は第２のFETのドレイン
電極、（26）は第２のFETのソース電極、（27）は第２
のFETのゲート電極である。 なお、図中同一符号は同一または相当部分を示すものと
する。
形成した線路切り換え型180度移相器の回路構成を示す
正面図、第１図（ｂ）は第１図（ａ）の側面図、第２図
はコプレナーストリツプ線路において対向するパターン
がクロスオーバーする部分の詳細図、第３図（ａ）はマ
イクロストリツプ線路とコプレナーストリツプ線路の変
換部の回路構成を示す正面図、第３図（ｂ）は第３図
（ａ）の側面図、第３図（ｃ）はマイクロストリツプ線
路を伝搬する高周波信号の姿態を表わす図、第３図
（ｄ）はマイクロストリツプ線路とコプレナーストリツ
プ線路変換部における高周波信号の姿態を表わす図、第
３図（ｅ）はコプレナーストリツプ線路を伝搬する高周
波信号の姿態を表わす図、第４図は切り換え素子として
FETを用いたときの線路切り換え型移相器の構成を示す
接続図、第５図（ａ）は従来の線路切り換え型移相器を
GaAs基板上に形成したときの回路構成を示す正面図、第
５図（ｂ）は第５図（ａ）の側面図、第６図はGaAs基板
上に形成されたFETの詳細図である。 図において、（１）はGaAs基板、（２）はグランド用
金属、（３）は入力用マイクロストリツプ線路パター
ン、（４）は出力用マイクロストリツプ線路パターン、
（５）は第１のFET、（６）は第２のFET、（７）は第３
のFET、（８）は第４のFET、（９）は第１のコプレナー
ストリツプ線路パターン、（10）は第２のコプレナース
トリツプ線路パターン、（11）はバイアホール、（12）
は誘電体、（13）はマイクロストリツプ線路パターン、
（14）はコプレナーストリツプ線路用主線路パターン、
（15）はコプレナーストリツプ線路用グランドパター
ン、（16）は入力端子、（17）は出力端子、（18）は基
準線路、（19）は遅れ線路、（20）は基準線路用マイク
ロストリツプ線路パターン、（21）は遅れ線路用マイク
ロストリツプ線路パターン、（22）は第１のFETのドレ
イン電極、（23）は第１のFETのソース電極、（24）は
第１のFETのゲート電極、（25）は第２のFETのドレイン
電極、（26）は第２のFETのソース電極、（27）は第２
のFETのゲート電極である。 なお、図中同一符号は同一または相当部分を示すものと
する。
Claims (1)
- 【請求項１】基板と、前記基板裏面に接合されたグラン
ド用金属と、前記基板上に形成されグランドパターンの
の両端がバイアホール等の手段で前記グランド用金属と
接続されてなる第１のコプレナーストリップ線路パター
ンと、前記第１のコプレナーストリップ線路パターンと
同じ長さを有し、グランドパターンの両側がバイアホー
ル等の手段で前記グランド用金属と接続され、かつ一方
の信号導体パターンと他方の信号導体パターンが前記信
号導体パターンにそれぞれつながる両側のグランドパタ
ーンの線路途中でクロスオーバーして入れ替わる第２の
コプレナーストリップ線路パターンと、ドレイン電極が
前記第１のコプレナーストリップ線路パターンの一端と
接続された第１の電界効果トランジスタと、ソース電極
が前記第１の電界効果トランジスタのソース電極と接続
されドレイン電極が前記第２のコプレナーストリップ線
路パターンの一端と接続された第２の電界効果トランジ
スタと、ドレイン電極が前記第１のコプレナーストリッ
プ線路パターンの他の一端と接続された第３の電界効果
トランジスタと、ソース電極が前記第３の電界効果トラ
ンジスタのソース電極と接続されドレイン電極が前記第
２のコプレナーストリップ線路パターンの他の一端と接
続された第４電界効果のトランジスタと、前記第１の電
界効果トランジスタのソース電極及び前記第２の電界効
果トランジスタのソース電極とに接続された入力用（あ
るいは出力用）マイクロストリップ線路パターンと、前
記第３の電界効果トランジスタのソース電極及び前記第
４の電界効果トランジスタのソース電極とに接続された
出力用（あるいは入力用）マイクロストリップ線路パタ
ーンと、前記第１、第２、第３及び第４の電界効果トラ
ンジスタのゲート電極に順、逆方向電圧を印加すること
によりドレイン電極とソース電極間をオン状態とオフ状
態に切り換える手段とを具備したことを特徴とする線路
切り換え型180度移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9675288U JP2522629Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9675288U JP2522629Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223103U JPH0223103U (ja) | 1990-02-15 |
| JP2522629Y2 true JP2522629Y2 (ja) | 1997-01-16 |
Family
ID=31321842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9675288U Expired - Lifetime JP2522629Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522629Y2 (ja) |
-
1988
- 1988-07-21 JP JP9675288U patent/JP2522629Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223103U (ja) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216419B2 (ja) | 移相器 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| US4276521A (en) | Quadriphase integrated high-speed microwave modulator | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| US4135170A (en) | Junction between two microwave transmission lines of different field structures | |
| JP2522629Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JP2522628Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JPH0119761B2 (ja) | ||
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JPH0453441B2 (ja) | ||
| US4853658A (en) | Microwave phase shifters | |
| JP3279207B2 (ja) | 高周波回路 | |
| JPH0346561Y2 (ja) | ||
| JPS635282Y2 (ja) | ||
| JPH01305601A (ja) | 半導体移相器 | |
| JPS62224101A (ja) | 静磁波フイルタバンク | |
| JP2002141702A (ja) | 半導体移相器 | |
| JPH03204225A (ja) | アナログ・スイッチ | |
| JPH0777321B2 (ja) | マイクロ波半導体スイツチ | |
| JPS633208Y2 (ja) | ||
| JP3076354B2 (ja) | 遅延線路及びマイクロ波移相器 | |
| JP2001308609A (ja) | コプレーナ線路 | |
| JPH11330369A (ja) | 移相回路 | |
| JPH0239125B2 (ja) |