JP3076354B2 - 遅延線路及びマイクロ波移相器 - Google Patents
遅延線路及びマイクロ波移相器Info
- Publication number
- JP3076354B2 JP3076354B2 JP02161211A JP16121190A JP3076354B2 JP 3076354 B2 JP3076354 B2 JP 3076354B2 JP 02161211 A JP02161211 A JP 02161211A JP 16121190 A JP16121190 A JP 16121190A JP 3076354 B2 JP3076354 B2 JP 3076354B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- delay
- line
- transmission line
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電子走査アンテナ等に使用し、信号の位相
を制御する遅延線路及びマイクロ波移相器に関する。
を制御する遅延線路及びマイクロ波移相器に関する。
（従来の技術） マイクロ波信号の位相を制御する回路として、電気長
が異る二つの伝送線路を半導体素子で構成したスイッチ
で切替えて、伝送線路を伝送する信号の位相差から所望
の位相量を得る、線路切替形移相器が広く用いられてい
る。
が異る二つの伝送線路を半導体素子で構成したスイッチ
で切替えて、伝送線路を伝送する信号の位相差から所望
の位相量を得る、線路切替形移相器が広く用いられてい
る。
この線路切替形移相器の一実施例を第４図に示す。こ
こで入出力端子1a,1bには、スイッチ用半導体素子で構
成したスイッチが接続されている。このスイッチの動作
により基準側伝送線路４と、通過位相量が所望な移相量
だけ大きな遅延側伝送線路５を切替える。ここでは一例
として、直列及び並列に接続したFET2a〜2d,3a〜3dによ
りスイッチを構成している。ここでFET2a,2d,3a,3dのゲ
ート電極にOVを印加し、FET2b,2c,3b,3cのゲート電極に
−5Vを印加すると、二つのスイッチは基準側伝送線路４
側に信号を伝送する状態になり、遅延側伝送線路５に接
続した経路を遮断する状態になる。従って入出力端子1a
から入力したマイクロ波信号は基準側伝送線路４の移相
量に相当する位相遅れで1bに出力する。1bから入力した
場合は同様にして1aから出力する。
こで入出力端子1a,1bには、スイッチ用半導体素子で構
成したスイッチが接続されている。このスイッチの動作
により基準側伝送線路４と、通過位相量が所望な移相量
だけ大きな遅延側伝送線路５を切替える。ここでは一例
として、直列及び並列に接続したFET2a〜2d,3a〜3dによ
りスイッチを構成している。ここでFET2a,2d,3a,3dのゲ
ート電極にOVを印加し、FET2b,2c,3b,3cのゲート電極に
−5Vを印加すると、二つのスイッチは基準側伝送線路４
側に信号を伝送する状態になり、遅延側伝送線路５に接
続した経路を遮断する状態になる。従って入出力端子1a
から入力したマイクロ波信号は基準側伝送線路４の移相
量に相当する位相遅れで1bに出力する。1bから入力した
場合は同様にして1aから出力する。
また、各FETのゲート電極に上記と逆の関係になるよ
うにバイアス電圧を印加すると、入力したマイクロ波信
号は遅延側伝送線路５の位相量に相当する位相遅れで出
力する。従って、FET2a〜2d,3a〜3dのゲートバイアス電
圧を上記のように切換えることによって、基準側伝送線
路４と遅延側伝送線路５の位相差に相当する移相量が得
られる。この移相量は第５図に示すように、周波数に対
して線形で変化する。従って、この移相器では広い周波
数帯域にわたり、遅延時間が一定な、等遅延形移相器と
なる。
うにバイアス電圧を印加すると、入力したマイクロ波信
号は遅延側伝送線路５の位相量に相当する位相遅れで出
力する。従って、FET2a〜2d,3a〜3dのゲートバイアス電
圧を上記のように切換えることによって、基準側伝送線
路４と遅延側伝送線路５の位相差に相当する移相量が得
られる。この移相量は第５図に示すように、周波数に対
して線形で変化する。従って、この移相器では広い周波
数帯域にわたり、遅延時間が一定な、等遅延形移相器と
なる。
しかし、この線路切替形移相器で180゜以上の大きな
移相量を得る場合には、次のような欠点がある。
移相量を得る場合には、次のような欠点がある。
遅延側伝送線路が長くなり、移相器の形状が大きくな
る。
る。
信号が基準側伝送線路４を通過する状態において、遅
延側伝送線路５の長さが1/2波長になる周波数で共振が
生じ、通過損失の劣化や通過移相の直線性の劣化が生じ
る。
延側伝送線路５の長さが1/2波長になる周波数で共振が
生じ、通過損失の劣化や通過移相の直線性の劣化が生じ
る。
（発明が解決しようとする課題） 以上述べたように従来の線路切替形マイクロ波移相器
では、大きな移相量を得ようとすると、遅延側伝送線路
の形状が大きくなることや、周波数特性に共振が発生す
るなどの欠点がある。
では、大きな移相量を得ようとすると、遅延側伝送線路
の形状が大きくなることや、周波数特性に共振が発生す
るなどの欠点がある。
そこで本発明は、上記の欠点を除去すべくなされたも
ので、小形で大きな遅延量を得ることができる遅延線路
と、この遅延線路を用いた線路切替形のマイクロ波移相
器とを提供することを目的とする。
ので、小形で大きな遅延量を得ることができる遅延線路
と、この遅延線路を用いた線路切替形のマイクロ波移相
器とを提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明では、半絶縁性Ga
As基板上にマイクロストリップ線路を形成して、遅延線
路を構成する。このマイクロストリップ線路導体に誘電
体層を挾んで対向し、かつ前記マイクロストリップ線路
導体を横切る方向に周期的に短冊状導体を配置する。こ
の短冊状導体は連結導体で連結され、スルーホールで接
地導体に接続される。そして、ストリップ導体に沿って
周期的にある長さのゲート幅を持つFETを前記半絶縁性G
aAs基板上の動作層に形成する。
As基板上にマイクロストリップ線路を形成して、遅延線
路を構成する。このマイクロストリップ線路導体に誘電
体層を挾んで対向し、かつ前記マイクロストリップ線路
導体を横切る方向に周期的に短冊状導体を配置する。こ
の短冊状導体は連結導体で連結され、スルーホールで接
地導体に接続される。そして、ストリップ導体に沿って
周期的にある長さのゲート幅を持つFETを前記半絶縁性G
aAs基板上の動作層に形成する。
このFETは、上記のストリップ導体をソース又はドレ
イン電極の一方としており、ドレイン又はソース電極の
他方はスルーホールにより接地導体に接続されている。
この構造により構成した遅延側伝送線路を、入出力側に
設けたスイッチで切替えることによりマイクロ波移相器
とする。
イン電極の一方としており、ドレイン又はソース電極の
他方はスルーホールにより接地導体に接続されている。
この構造により構成した遅延側伝送線路を、入出力側に
設けたスイッチで切替えることによりマイクロ波移相器
とする。
（作用） 本発明の線路切替形マイクロ波移相器では、スイッチ
により遅延側伝送線路を通過状態にした時に、遅延側伝
送線路のストリップ導体に接続したFETのゲート電極
に、−5V程度の負電圧を印加する。この状態では、スト
リップ導体の上方に短冊状導体のある区間は、短冊状導
体とストリップ導体間の容量のため低インピーダンスの
区間となる。また、ストリップ導体の上方に短冊状導体
のない区間は、短冊状導体の容量がないため、マイクロ
ストリップ線路だけの高インピーダンス区間となる。そ
して、この低インピーダンス区間と高インピーダンス区
間の境界は、OFF状態のFETによりストリップ導体が接地
導体に接続されている。
により遅延側伝送線路を通過状態にした時に、遅延側伝
送線路のストリップ導体に接続したFETのゲート電極
に、−5V程度の負電圧を印加する。この状態では、スト
リップ導体の上方に短冊状導体のある区間は、短冊状導
体とストリップ導体間の容量のため低インピーダンスの
区間となる。また、ストリップ導体の上方に短冊状導体
のない区間は、短冊状導体の容量がないため、マイクロ
ストリップ線路だけの高インピーダンス区間となる。そ
して、この低インピーダンス区間と高インピーダンス区
間の境界は、OFF状態のFETによりストリップ導体が接地
導体に接続されている。
従って、遅延側伝送線路は低インピーダンスと高イン
ピーダンスとの周期構造を持つ伝送線路となり、大きな
遅延量（通過位相量）を得ることができる。
ピーダンスとの周期構造を持つ伝送線路となり、大きな
遅延量（通過位相量）を得ることができる。
また、この遅延線路を用いて構成した線路切替形移相
器において、スイッチにより遅延側伝送線路が遮断状態
になるときには、前記FETのゲート電極をOVにする。こ
の状態では、FETは微小抵抗とみなすことができ、遅延
側伝送線路は短い間隔で小抵抗により、接地されるため
共振は発生しない。
器において、スイッチにより遅延側伝送線路が遮断状態
になるときには、前記FETのゲート電極をOVにする。こ
の状態では、FETは微小抵抗とみなすことができ、遅延
側伝送線路は短い間隔で小抵抗により、接地されるため
共振は発生しない。
（実施例） 以下、本発明のマイクロ波移相器の一実施例を第１図
に示す。ここで第４図の従来例と同じ構成要素には共通
の番号をつけてある。本発明に係る遅延側伝送線路10の
詳細図を第２図に示す。第２図において半絶縁性GaAs基
板11,ストリップ導体12,接地導体13によりマイクロスト
リプ線路を構成している。動作層31はストリップ導体の
12の両側に沿って形成し、ストリップ導体12の下部には
両側端からわずかに入り込んでいる。
に示す。ここで第４図の従来例と同じ構成要素には共通
の番号をつけてある。本発明に係る遅延側伝送線路10の
詳細図を第２図に示す。第２図において半絶縁性GaAs基
板11,ストリップ導体12,接地導体13によりマイクロスト
リプ線路を構成している。動作層31はストリップ導体の
12の両側に沿って形成し、ストリップ導体12の下部には
両側端からわずかに入り込んでいる。
このストリップ導体12の上には、SiO2などで形成した
誘電体14が覆っている。さらに誘電体14の上には、電磁
波の伝播方向に周期的に配列した短冊状導体15が配置さ
れ、短冊状導体相互は連結導体16により接続され、スル
ーホール17により半絶縁性GaAs基板下部の接地導体13に
接続されている。FET18は第２図（ｂ）のＢ部拡大図に
示すようにソース電極又はドレイン電極の一方例えばソ
ース電極19がストリップ導体12に接続され、ソース電極
他又はドレイン電極の他方例えばドレイン電極20はスル
ーホール22により短冊状導体15に接続されている。遅延
側伝送線路はこの構造を多数個連続している。
誘電体14が覆っている。さらに誘電体14の上には、電磁
波の伝播方向に周期的に配列した短冊状導体15が配置さ
れ、短冊状導体相互は連結導体16により接続され、スル
ーホール17により半絶縁性GaAs基板下部の接地導体13に
接続されている。FET18は第２図（ｂ）のＢ部拡大図に
示すようにソース電極又はドレイン電極の一方例えばソ
ース電極19がストリップ導体12に接続され、ソース電極
他又はドレイン電極の他方例えばドレイン電極20はスル
ーホール22により短冊状導体15に接続されている。遅延
側伝送線路はこの構造を多数個連続している。
この構造の等価回路を第３図（ａ）示す。ここでスト
リップ導体の上方に短冊状導体15がない区間1aは、高い
特性インピーダンスZa,位相定数βａの伝送線路で示す
ことができる。一方、ストリップ導体12の上方に短冊状
導体15がある区間1bは短冊状導体とストリップ導体との
容量があるため、低い特性インピーダンスZb,位相定数
βｂの伝送線路で表すことができる。また、高い特性イ
ンピーダンスの区間と低い特性インピーダンスの区間の
境界ではFET18により接地されている。
リップ導体の上方に短冊状導体15がない区間1aは、高い
特性インピーダンスZa,位相定数βａの伝送線路で示す
ことができる。一方、ストリップ導体12の上方に短冊状
導体15がある区間1bは短冊状導体とストリップ導体との
容量があるため、低い特性インピーダンスZb,位相定数
βｂの伝送線路で表すことができる。また、高い特性イ
ンピーダンスの区間と低い特性インピーダンスの区間の
境界ではFET18により接地されている。
従って、FET18のゲート電極21に−5V程度の負電圧を
印加してFET18をOFFにした状態では第３図（ｂ）の等価
回路で示すことができる。ここでFETのOFF時の容量COFF
は小さく、無視できるのでストリップ導体の上方に短冊
状導体15のない区間である高い特性インピーダンス区間
と、ストリップ導体の上方に短冊状導体15のある区間で
ある低い特性インピーダンス区間とか周期構造をなして
いる。
印加してFET18をOFFにした状態では第３図（ｂ）の等価
回路で示すことができる。ここでFETのOFF時の容量COFF
は小さく、無視できるのでストリップ導体の上方に短冊
状導体15のない区間である高い特性インピーダンス区間
と、ストリップ導体の上方に短冊状導体15のある区間で
ある低い特性インピーダンス区間とか周期構造をなして
いる。
このような周期構造は一般によく知られているように
遅波回路となり、この周期構造を有する線路の遅波率σ
はFloquetの定理を用いて、次式で与えられる。
遅波回路となり、この周期構造を有する線路の遅波率σ
はFloquetの定理を用いて、次式で与えられる。
ここでβｏ＝自由空間の位相定数 β ＝周期構造伝送線路の位相定数 Ｋ＝Za/Zb,l＝la＋lb 上式において、βala＝βblb,Za＝200Ω,Zb＝20Ωと
すると、 σ２＝10×（βa/βｏ）×（la・lb）2/（la＋lb）２と
なり、通常のマイクロストリップ線路の３倍近い遅波率
が得られる。
すると、 σ２＝10×（βa/βｏ）×（la・lb）2/（la＋lb）２と
なり、通常のマイクロストリップ線路の３倍近い遅波率
が得られる。
従って、第１図のスイッチを構成するFET2a〜2d,3a〜
3dのゲートバイアス電圧を、遅延側伝送線路10が通過状
態になるよううに設定し、遅延側伝送線路10に接続され
たFET18のゲートバイアスを負電圧にバイアスすると、
大きな通過位相量を得ることができる。
3dのゲートバイアス電圧を、遅延側伝送線路10が通過状
態になるよううに設定し、遅延側伝送線路10に接続され
たFET18のゲートバイアスを負電圧にバイアスすると、
大きな通過位相量を得ることができる。
また、第１図の切替スイッチを構成するFET2a〜2d,3a
〜3dのゲートバイアス電圧を遅延側伝送線路10が遮断状
態になるように設定し、遅延側伝送線路10に接続したFE
T18のゲートバイアス電圧を0Vにすると、FET18は微小抵
抗RONとみなすことができる。これは第３図（Ｃ）の等
価回路で表わすことができる。この状態では、遅延側伝
送線路10は短い間隔で、微小抵抗RONにより接地される
ため、共振することはない。
〜3dのゲートバイアス電圧を遅延側伝送線路10が遮断状
態になるように設定し、遅延側伝送線路10に接続したFE
T18のゲートバイアス電圧を0Vにすると、FET18は微小抵
抗RONとみなすことができる。これは第３図（Ｃ）の等
価回路で表わすことができる。この状態では、遅延側伝
送線路10は短い間隔で、微小抵抗RONにより接地される
ため、共振することはない。
本発明の特徴は、ストリップ導体上に誘電体を介して
短冊状導体を配置しているため、ストリップ導体と短冊
状導体間のキャパシタンスが高く、このため、この部分
のインピーダンスZbが低くなり、Ｋ＝Za/Zbを大にする
ことができる。これにより小面積で高い遅波率のσを得
ることができる。また、FETの製作が容易な点である。
本発明で使用するFETはゲート幅が比較的小さく、単純
な直線状ゲートでよいため、製作容易である。
短冊状導体を配置しているため、ストリップ導体と短冊
状導体間のキャパシタンスが高く、このため、この部分
のインピーダンスZbが低くなり、Ｋ＝Za/Zbを大にする
ことができる。これにより小面積で高い遅波率のσを得
ることができる。また、FETの製作が容易な点である。
本発明で使用するFETはゲート幅が比較的小さく、単純
な直線状ゲートでよいため、製作容易である。
本実施例ではストリップ導体の中心直下には動作層を
設けず、ストリップ導体と対向するソース又はドレイン
電極の下までの範囲にだけけ動作層を設けた。しかし動
作層の範囲はこれに限られるものではなく、半絶縁性半
導体基板の一方の面全域に設けてもよい。
設けず、ストリップ導体と対向するソース又はドレイン
電極の下までの範囲にだけけ動作層を設けた。しかし動
作層の範囲はこれに限られるものではなく、半絶縁性半
導体基板の一方の面全域に設けてもよい。
また、本実施例ではストリップ導体の側面の両側に沿
ってFET18を形成したが、両側ではなく、片側だけFETを
形成してもよい。さらに片側ずつ交互に設けてもよい。
本実施例では隣接する短冊状導体15相互の間隔をla,短
冊状導体15の幅をlbとした例で説明したが、これらの寸
法は一定値に限られるものではない。また、短冊状導体
15相互を連結する連結導体は、本実施例では両側とした
が、片側でもよい。
ってFET18を形成したが、両側ではなく、片側だけFETを
形成してもよい。さらに片側ずつ交互に設けてもよい。
本実施例では隣接する短冊状導体15相互の間隔をla,短
冊状導体15の幅をlbとした例で説明したが、これらの寸
法は一定値に限られるものではない。また、短冊状導体
15相互を連結する連結導体は、本実施例では両側とした
が、片側でもよい。
［発明の効果］ 本発明によれば、小さな寸法で大きな移相量が得られ
る遅延線路と、大きな移相量が得られ、共振が発生しな
い線路切替形マイクロ波移相器を実現できる。
る遅延線路と、大きな移相量が得られ、共振が発生しな
い線路切替形マイクロ波移相器を実現できる。
第１図は本発明の一実施例を示す回路構成図，第２図は
本発明の一実施例の遅延側伝送線路の構造を示す平面図
及び断面図，第３図は本発明の遅延側伝送回路の等価回
路図，第４図は従来の線路切替形移相器の回路構成図の
一例，第５図は従来の線路切替形移相器の移相量の周波
数特性図である。 11:半絶縁性GaAs基板 12:ストリップ導体、13:接地導体 14:誘電体、15:短冊状導体 16:連結導体、17:スルーホール 18:FET、19:ソース又はドレイン 20:ドレイン又はソース 21:ゲート、22:スルーホール 31:動作層
本発明の一実施例の遅延側伝送線路の構造を示す平面図
及び断面図，第３図は本発明の遅延側伝送回路の等価回
路図，第４図は従来の線路切替形移相器の回路構成図の
一例，第５図は従来の線路切替形移相器の移相量の周波
数特性図である。 11:半絶縁性GaAs基板 12:ストリップ導体、13:接地導体 14:誘電体、15:短冊状導体 16:連結導体、17:スルーホール 18:FET、19:ソース又はドレイン 20:ドレイン又はソース 21:ゲート、22:スルーホール 31:動作層
Claims (2)
- 【請求項１】半絶縁性半導体基板の一方の面に形成され
たマイクロストリップ線路導体と、前記半絶縁性半導体
基板の他方の面に形成された接地導体と、前記マイクロ
ストリップ線路導体を含んで半絶縁性半導体基板の一方
の面を覆う誘電体層と、前記誘電体層を挟んで前記マイ
クロストリップ線路導体に対向し、かつ前記マイクロス
トリップ線路導体を横切る方向に周期的に配置された短
冊状導体と、前記短冊状導体を連結する連結導体と、前
記連結導体を接地する手段と、前記マイクロストリップ
線路導体に沿って前記半絶縁性半導体基板の所定領域に
形成された動作層と、前記マイクロストリップ線路導体
に沿って所定間隔で形成された複数のゲートと、前記ゲ
ートを挟んで前記マイクロストリップ線路導体の反対側
に形成され、かつ前記接地導体に接続された複数の電極
とを具備し、この複数の電極をソース又はドレインの一
方とし、前記マイクロストリップ線路導体をソース又は
ドレインの他方として前記複数のゲートと共に前記動作
層内で電界効果トランジスタの機能を持たせたことを特
徴とする遅延線路。 - 【請求項２】請求項第（１）項の遅延線路と、マイクロ
波半導体素子で構成された切替スイッチを介して前記遅
延線路と並列に接続された基準側伝送線路とより成り、
前記遅延線路と前記基準側伝送線路とを切替えることを
特徴とするマイクロ波移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02161211A JP3076354B2 (ja) | 1990-06-21 | 1990-06-21 | 遅延線路及びマイクロ波移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02161211A JP3076354B2 (ja) | 1990-06-21 | 1990-06-21 | 遅延線路及びマイクロ波移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0453301A JPH0453301A (ja) | 1992-02-20 |
| JP3076354B2 true JP3076354B2 (ja) | 2000-08-14 |
Family
ID=15730720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02161211A Expired - Fee Related JP3076354B2 (ja) | 1990-06-21 | 1990-06-21 | 遅延線路及びマイクロ波移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076354B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017103646A (ja) * | 2015-12-02 | 2017-06-08 | 日本電信電話株式会社 | 光送信器 |
-
1990
- 1990-06-21 JP JP02161211A patent/JP3076354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453301A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7292124B2 (en) | Variable resonator and variable phase shifter | |
| US5307033A (en) | Planar digital ferroelectric phase shifter | |
| US6876280B2 (en) | High-frequency switch, and electronic device using the same | |
| US7573356B2 (en) | Tunable filter | |
| US4027254A (en) | Directional coupler having interdigital comb electrodes | |
| JPH09186501A (ja) | 半導体装置 | |
| US20060197106A1 (en) | Semiconductor switches and switching circuits for microwave | |
| US4612520A (en) | Wideband 180-degree phase shifter bit | |
| JP2024033180A (ja) | デジタル移相器 | |
| US5039961A (en) | Coplanar attenuator element having tuning stubs | |
| US4065782A (en) | Field-effect transistors | |
| JP2910681B2 (ja) | 半導体装置 | |
| JP3076354B2 (ja) | 遅延線路及びマイクロ波移相器 | |
| JP3076350B2 (ja) | 遅延線路及びマイクロ波移相器 | |
| US6998934B2 (en) | High frequency switch and electronic device including the same | |
| JPH0119761B2 (ja) | ||
| JP2962771B2 (ja) | 移相器 | |
| US4853658A (en) | Microwave phase shifters | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JPS6032987B2 (ja) | 電界効果トランジスタに関する改良 | |
| JPH01174101A (ja) | マイクロ波回路 | |
| JPH0748603B2 (ja) | 半導体移相器 | |
| JP2522629Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JPH03218101A (ja) | インターデジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |