JP2522628Y2 - 線路切り換え型１８０度移相器 - Google Patents
線路切り換え型１８０度移相器Info
- Publication number
- JP2522628Y2 JP2522628Y2 JP1988096751U JP9675188U JP2522628Y2 JP 2522628 Y2 JP2522628 Y2 JP 2522628Y2 JP 1988096751 U JP1988096751 U JP 1988096751U JP 9675188 U JP9675188 U JP 9675188U JP 2522628 Y2 JP2522628 Y2 JP 2522628Y2
- Authority
- JP
- Japan
- Prior art keywords
- line pattern
- field
- effect transistor
- line
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は電子走査アンテナ等に用いられ，その出力
波相互間の位相を電気的に180度移相する線路切り換え
型移相器に関するものである。
波相互間の位相を電気的に180度移相する線路切り換え
型移相器に関するものである。
第４図は，切り換え素子として電界効果トランジスタ
（以下,FETと称す。）を用いたときの線路切り換え型移
相器の構成を示す接続図であり，（５）は第１のFET,
（６）は第２のFET,（７）は第３のFET,（８）は第４の
FET,（16）は入力端子（あるいは出力端子），（17）は
出力端子（あるいは入力端子），（18）は基準線路，
（19）は遅れ線路である。
（以下,FETと称す。）を用いたときの線路切り換え型移
相器の構成を示す接続図であり，（５）は第１のFET,
（６）は第２のFET,（７）は第３のFET,（８）は第４の
FET,（16）は入力端子（あるいは出力端子），（17）は
出力端子（あるいは入力端子），（18）は基準線路，
（19）は遅れ線路である。
第５図は，上記線路切り換え型移相器をGaAs基板に形
成したときの従来の回路構成例で，（１）はGaAs基板，
（２）はグランド用金属，（３）は入力用（あるいは出
力用）マイクロストリップ線路パターン，（４）は出力
用（あるいは入力用）マイクロストリツプ線路パター
ン，（20）は基準線路用マイクロストリップ線路パター
ン，（21）は遅れ線路用マイクロストリップ線路パター
ンである。
成したときの従来の回路構成例で，（１）はGaAs基板，
（２）はグランド用金属，（３）は入力用（あるいは出
力用）マイクロストリップ線路パターン，（４）は出力
用（あるいは入力用）マイクロストリツプ線路パター
ン，（20）は基準線路用マイクロストリップ線路パター
ン，（21）は遅れ線路用マイクロストリップ線路パター
ンである。
第６図は，第５図に示す第１のFET（５），第２のFET
（６）の詳細図で，（22）は第１のFET（５）のドレイ
ン電極，（23）は第１のFET（５）のソース電極，（2
4）は第１のFET（５）のゲート電極である（25）は第２
のFET（６）のドレイン電極，（26）は第２のFETのソー
ス電極，（27）は第２のFETのゲート電極である。第３
のFET（７）及び第４のFET（８）の構成も前記第１のFE
T（５）及び第２のFET（６）の構成と同様である。
（６）の詳細図で，（22）は第１のFET（５）のドレイ
ン電極，（23）は第１のFET（５）のソース電極，（2
4）は第１のFET（５）のゲート電極である（25）は第２
のFET（６）のドレイン電極，（26）は第２のFETのソー
ス電極，（27）は第２のFETのゲート電極である。第３
のFET（７）及び第４のFET（８）の構成も前記第１のFE
T（５）及び第２のFET（６）の構成と同様である。
次に動作について説明する。第６図において，第１の
FETのゲート電極（24）にOVを印加すると，第１のFETの
ドレイン電極（22）と第１のFETのソース電極（23）は
導通状態（以下,"オン状態”と称す。）になり，第１の
FETのゲート電極（24）にピンチオフ電圧以下の電圧を
印加すると第１のFETのドレイン電極（22）と第１のFET
のソース電極（23）は非導通状態（以下,"オフ状態”と
称す。）になる。
FETのゲート電極（24）にOVを印加すると，第１のFETの
ドレイン電極（22）と第１のFETのソース電極（23）は
導通状態（以下,"オン状態”と称す。）になり，第１の
FETのゲート電極（24）にピンチオフ電圧以下の電圧を
印加すると第１のFETのドレイン電極（22）と第１のFET
のソース電極（23）は非導通状態（以下,"オフ状態”と
称す。）になる。
第４図において，第１のFET（５）及び第３のFET
（７）を共にオン状態，第２のFET（６）及び第４のFET
（８）を共にオフ状態にし，次に第１のFET（５）及び
第３のFET（７）を共にオフ状態，第２のFET（６）及び
第４のFET（８）を共にオン状態にすると，入力端子（1
6）から出力端子（17）に至る高周波信号の伝搬経路
は，基準線路（18）側から遅れ線路（19）側に切り換わ
る。
（７）を共にオン状態，第２のFET（６）及び第４のFET
（８）を共にオフ状態にし，次に第１のFET（５）及び
第３のFET（７）を共にオフ状態，第２のFET（６）及び
第４のFET（８）を共にオン状態にすると，入力端子（1
6）から出力端子（17）に至る高周波信号の伝搬経路
は，基準線路（18）側から遅れ線路（19）側に切り換わ
る。
いま，遅れ線路（18）の長さを，中心周波数f0におい
てθ０度の位相差が得られるように設計したものとする
と，周波数ｆにおける位相差θは以下の第（１）式とな
る。
てθ０度の位相差が得られるように設計したものとする
と，周波数ｆにおける位相差θは以下の第（１）式とな
る。
θ＝θ０×f/f0 （１） 第（１）式より，中心周波数f0で，位相挿入180度に
設計すると，比帯域10％で±９度の設定位相誤差を生じ
る。
設計すると，比帯域10％で±９度の設定位相誤差を生じ
る。
従来の線路切り換え型移相器は以上のように構成さ
れ，以上の動作原理を基にしているため，設定位相差を
大きくする程周波数変化に伴った設定位相誤差が大きく
なると共に，第５図に示すように遅れ線路を長くする必
要のために回路構成が大きくなるなどの課題があった。
れ，以上の動作原理を基にしているため，設定位相差を
大きくする程周波数変化に伴った設定位相誤差が大きく
なると共に，第５図に示すように遅れ線路を長くする必
要のために回路構成が大きくなるなどの課題があった。
この考案は，上記のような課題を解消するためになさ
れたもので，設定位相精度の周波数依存性が少なく，し
かも小形な線路切り換え型180度移相器を得ることを目
的とする。
れたもので，設定位相精度の周波数依存性が少なく，し
かも小形な線路切り換え型180度移相器を得ることを目
的とする。
この考案に係る線路切り換え型180度移相器は基準線
路として第１のスロット線路パターンを用い、遅れ線路
として第１のスロット線路パターンと同じ長さを有し、
対向する線路パターンが互いに線路パターンの途中でク
ロスオーバーし、かつクロスオーバーの線路パターンの
互いに反対側を向いている開放端がバイアホール等の手
段でグランド用金属と接続されてなる第２のスロット線
路パターンを用いたものである。
路として第１のスロット線路パターンを用い、遅れ線路
として第１のスロット線路パターンと同じ長さを有し、
対向する線路パターンが互いに線路パターンの途中でク
ロスオーバーし、かつクロスオーバーの線路パターンの
互いに反対側を向いている開放端がバイアホール等の手
段でグランド用金属と接続されてなる第２のスロット線
路パターンを用いたものである。
この考案における線路切り換え型180度移相器は,FET
にて，高周波信号の伝搬経路を第１のスロット線路パタ
ーンから第２のスロット線路パターンに切り換えること
により，出力波の位相を広帯域に亘って180度移相する
ことができる。又，第１のスロット線路パターンと第２
のスロット線路パターンの物理長を等しくできるため回
路構成を小形化できる。
にて，高周波信号の伝搬経路を第１のスロット線路パタ
ーンから第２のスロット線路パターンに切り換えること
により，出力波の位相を広帯域に亘って180度移相する
ことができる。又，第１のスロット線路パターンと第２
のスロット線路パターンの物理長を等しくできるため回
路構成を小形化できる。
以下，この考案の一実施例を図について説明する。第
１図は本考案による線路切り換え型180度移相器をGaAs
基板上に形成したときの回路構成例で，図において
（９）は第１のスロット線路パターン，（10）は上記第
１のスロット線路パターンと同じ長さを有し対向するパ
ターンがクロスオーバーし、かつ、前記クロスオーバー
の線路パターンの互いに反対側を向いている開放端がバ
イアホール等の手段でグランド用金属（２）と接続され
た第２のスロット線路パターン，（11）は上記第１のス
ロット線路パターン（９）及び第２のスロット線路パタ
ーン（10）におけるグランドパターン側をグランド用金
属（２）と導通させるためのバイアホールである。
１図は本考案による線路切り換え型180度移相器をGaAs
基板上に形成したときの回路構成例で，図において
（９）は第１のスロット線路パターン，（10）は上記第
１のスロット線路パターンと同じ長さを有し対向するパ
ターンがクロスオーバーし、かつ、前記クロスオーバー
の線路パターンの互いに反対側を向いている開放端がバ
イアホール等の手段でグランド用金属（２）と接続され
た第２のスロット線路パターン，（11）は上記第１のス
ロット線路パターン（９）及び第２のスロット線路パタ
ーン（10）におけるグランドパターン側をグランド用金
属（２）と導通させるためのバイアホールである。
第２図は第２のスロット線路パターン（10）のクロス
オーバー部（第１図Ａ部）の詳細図で，（12）はクロス
オーバーするパターン間の短絡を防止すると共に，伝搬
する高周波信号による高周波電磁界をクロスオーバーす
るパターン間に閉じ込めるための誘電体である。
オーバー部（第１図Ａ部）の詳細図で，（12）はクロス
オーバーするパターン間の短絡を防止すると共に，伝搬
する高周波信号による高周波電磁界をクロスオーバーす
るパターン間に閉じ込めるための誘電体である。
第３図は，マイクロストリップ線路からスロット線路
に移行する高周波信号の姿態を表す図で，（13）はマイ
クロストリップ線路パターン，（14）はスロット線路用
主線路パターン，（15）はスロット線路用グランドパタ
ーンである。なお，図中実線矢印は高周波電界を，破線
矢印は高周波磁界を示す。
に移行する高周波信号の姿態を表す図で，（13）はマイ
クロストリップ線路パターン，（14）はスロット線路用
主線路パターン，（15）はスロット線路用グランドパタ
ーンである。なお，図中実線矢印は高周波電界を，破線
矢印は高周波磁界を示す。
次に動作の説明をする前に，第３図を用いてマイクロ
ストリップ線路からスロット線路に移行する高周波信号
の姿態について説明する。第３図（Ｃ）は第３図（ａ）
の断面AA′における高周波信号の姿態を示す図で，高周
波電磁界はマイクロストリップ線路パターン（13）とグ
ランド用金属（２）間に大半が閉じ込められ，高周波電
流はマイクロストリップ線路パターン（13）とグランド
用金属（２）を流れる。第３図（ｄ）は第３図（ａ）の
断面BB′における高周波信号の姿態を示す図で，スロッ
ト線路用グランドパターン（15）及びバイアホール（1
1）をスロット線路用主線路パターン（14）に近接して
配置すると，マイクロストリップ線路パターン（13）か
らグランド用金属（２）に向かっていた高周波電界が，
スロット線路用主線路パターン（14）からスロツト線路
用グランドパターン（15）及びバイアホール（11）に向
かうようになると共に，グランド用金属（２）を流れて
いた高周波電流も，バイアホール（11）及びスロット線
路用グランドパターン（15）側を流れるようになる。第
３図（ｅ）は第３図（ａ）の断面CC′における高周波信
号の姿態を示す図で，高周波電磁界は，近接して配置さ
れたスロット線路用主線路パターン（14）とスロット線
路用グランドパターン（15）間に大半が閉じ込められ，
高周波電流もスロット線路用主線路パターン（14）とス
ロット線路用グランドパターン（15）を流れる。以上の
ように，バイアホール（11）を介して，高周波信号の伝
搬経路がマイクロストリップ線路からスロット線路へと
移行する。高周波信号伝搬経路のスロット線路からマイ
クロストリップ線路への移行もバイアホール（11）を介
して同様に行われる。
ストリップ線路からスロット線路に移行する高周波信号
の姿態について説明する。第３図（Ｃ）は第３図（ａ）
の断面AA′における高周波信号の姿態を示す図で，高周
波電磁界はマイクロストリップ線路パターン（13）とグ
ランド用金属（２）間に大半が閉じ込められ，高周波電
流はマイクロストリップ線路パターン（13）とグランド
用金属（２）を流れる。第３図（ｄ）は第３図（ａ）の
断面BB′における高周波信号の姿態を示す図で，スロッ
ト線路用グランドパターン（15）及びバイアホール（1
1）をスロット線路用主線路パターン（14）に近接して
配置すると，マイクロストリップ線路パターン（13）か
らグランド用金属（２）に向かっていた高周波電界が，
スロット線路用主線路パターン（14）からスロツト線路
用グランドパターン（15）及びバイアホール（11）に向
かうようになると共に，グランド用金属（２）を流れて
いた高周波電流も，バイアホール（11）及びスロット線
路用グランドパターン（15）側を流れるようになる。第
３図（ｅ）は第３図（ａ）の断面CC′における高周波信
号の姿態を示す図で，高周波電磁界は，近接して配置さ
れたスロット線路用主線路パターン（14）とスロット線
路用グランドパターン（15）間に大半が閉じ込められ，
高周波電流もスロット線路用主線路パターン（14）とス
ロット線路用グランドパターン（15）を流れる。以上の
ように，バイアホール（11）を介して，高周波信号の伝
搬経路がマイクロストリップ線路からスロット線路へと
移行する。高周波信号伝搬経路のスロット線路からマイ
クロストリップ線路への移行もバイアホール（11）を介
して同様に行われる。
なお、スロット線路の対向するパターンの一端がバイ
アホール等の手段で半導体基板裏面のグランド用金属と
接続されているのは、第３図（ａ）〜（ｅ）に示すよう
にスロット線路をマイクロスリトップ線路に変換するた
めであり、またモノリシック集積回路全体が基板裏面を
共通グランドとしているとしているため上記変換が必要
となる。
アホール等の手段で半導体基板裏面のグランド用金属と
接続されているのは、第３図（ａ）〜（ｅ）に示すよう
にスロット線路をマイクロスリトップ線路に変換するた
めであり、またモノリシック集積回路全体が基板裏面を
共通グランドとしているとしているため上記変換が必要
となる。
次に動作について説明する。第１図において，第１の
FET（５）及び第３のFET（７）を共にオン状態，第２の
FET（６）及び第４のFET（８）を共にオフ状態にし，次
に第１のFET（５）及び第３のFET（７）を共にオフ状
態，第２のFET（６）及び第４のFET（８）を共にオン状
態にすると，入力用マイクロストリップ線路パターン
（３）から出力用マイクロストリップ線路パターン
（４）に至る高周波信号の伝搬経路は，第１のスロット
線路パターン（９）側から第２のスロット線路パターン
（10）側に切り換わる。
FET（５）及び第３のFET（７）を共にオン状態，第２の
FET（６）及び第４のFET（８）を共にオフ状態にし，次
に第１のFET（５）及び第３のFET（７）を共にオフ状
態，第２のFET（６）及び第４のFET（８）を共にオン状
態にすると，入力用マイクロストリップ線路パターン
（３）から出力用マイクロストリップ線路パターン
（４）に至る高周波信号の伝搬経路は，第１のスロット
線路パターン（９）側から第２のスロット線路パターン
（10）側に切り換わる。
ところで，第２図に示すように，第２のスロット線路
パターン（10）は対向するパターンがクロスオーバーし
ているため，伝搬する高周波信号による高周波電界は実
線矢印で示すようにクロスオーバー通過後180度移相す
る（線路をクロスさせて180度移相するのは対向する線
路の主線路側（ホット）とグランド線路側（リターン）
の役割で入れ替わり電界の向きが反転したためであ
る）。従って，第１のスロット線路パターン（９）と第
２のスロット線路パターン（10）の長さを等しくしてお
けば，高周波信号の伝搬経路を第１のスロット線路パタ
ーン（９）側から第２のスロット線路パターン（10）側
に切り換えることにより，出力波相互間の位相を周波数
に依存せずに180度移相することができる。
パターン（10）は対向するパターンがクロスオーバーし
ているため，伝搬する高周波信号による高周波電界は実
線矢印で示すようにクロスオーバー通過後180度移相す
る（線路をクロスさせて180度移相するのは対向する線
路の主線路側（ホット）とグランド線路側（リターン）
の役割で入れ替わり電界の向きが反転したためであ
る）。従って，第１のスロット線路パターン（９）と第
２のスロット線路パターン（10）の長さを等しくしてお
けば，高周波信号の伝搬経路を第１のスロット線路パタ
ーン（９）側から第２のスロット線路パターン（10）側
に切り換えることにより，出力波相互間の位相を周波数
に依存せずに180度移相することができる。
なお上記実施例では半導体基板としてGaAs基板を例に
上げて説明したが、この考案はGaAs基板に限定されるも
のではなく、他の半導体基板でも適用できるものであ
る。
上げて説明したが、この考案はGaAs基板に限定されるも
のではなく、他の半導体基板でも適用できるものであ
る。
［考案の効果］ 以上のように、この考案による線路切り換え型180度
移相器は、基準線路として第１のスロット線路パターン
を用い、遅れ線路として第１のスロット線路パターンと
同じ長さを有し、かつ対向する線路パターンが互いに線
路パターンの途中でクロスオーバーし、かつクロスオー
バーの線路パターンの互いに反対側を向いている開放端
がグランド用金属と接続された第２のスロット線路パタ
ーンを用い、高周波信号の伝搬経路をFETにより第１の
スロット線路パターン側から第２のスロット線路パター
ン側に切り換える構成とし、しかも上記回路を半導体基
板上に形成したために、広帯域でかつ小形の線路切り換
え型180度移相器を提供できる効果がある。
移相器は、基準線路として第１のスロット線路パターン
を用い、遅れ線路として第１のスロット線路パターンと
同じ長さを有し、かつ対向する線路パターンが互いに線
路パターンの途中でクロスオーバーし、かつクロスオー
バーの線路パターンの互いに反対側を向いている開放端
がグランド用金属と接続された第２のスロット線路パタ
ーンを用い、高周波信号の伝搬経路をFETにより第１の
スロット線路パターン側から第２のスロット線路パター
ン側に切り換える構成とし、しかも上記回路を半導体基
板上に形成したために、広帯域でかつ小形の線路切り換
え型180度移相器を提供できる効果がある。
第１図（ａ）はこの考案の一実施例によりGaAs基板上に
形成した線路切り換え型180度移相器の回路構成を示す
正面図，第１図（ｂ）は第１図（ａ）の側面図，第２図
はスロット線路において対向するパターンがクロスオー
バーする部分の詳細図，第３（ａ）はマイクロストリッ
プ線路とスロット線路の変換部の回路構成を示す正面
図，第３（ｂ）は第３図（ａ）の側面図，第３図（ｃ）
はマイクロストリップ線路を伝搬する高周波信号の姿態
を表す図，第３図（ｄ）はマイクロストリップ線路とス
ロット線路変換部における高周波信号の姿態を表す図，
第３図（ｅ）はスロット線路を伝搬する高周波信号の姿
態を表す図，第４図は切り換え素子としてFETを用いた
ときの線路切り換え型移相器の構成を示す接続図，第５
図（ａ）は従来の線路切り換え型移相器をGaAs基板上に
形成したときの回路構成を示す正面図第５図（ｂ）は第
５図（ａ）の側面図，第６図はGaAs基板上に形成された
FETの詳細図である 図において，（１）はGaAs基板，（２）はグランド用金
属，（３）は入力用マイクロストリップ線路パターン，
（４）は出力用マイクロストリップ線路パターン（５）
は第１のFET,（６）は第２のFET,（７）は第３のFET,
（８）は第４のFET,（９）は第１のスロット線路パター
ン，（10）は第２のスロット線路パターン，（11）はバ
イアホール，（12）は誘電体，（13）はマイクロストリ
ップ線路パターン，（14）はスロット線路用主線路パタ
ーン，（15）はスロット線路用グランドパターン，（1
6）は入力端子，（17）は出力端子，（18）は基準線
路，（19）は遅れ線路，（20）は基準線路用マイクロス
トリップ線路パターン，（21）は遅れ線路用マイクロス
トリップ線路パターン，（22）は第１のFETのドレイン
電極，（23）は第１のFETのソース電極，（24）は第１
のFETのゲート電極，（25）は第２のFETのドレイン電
極，（26）は第２のFETのソース電極，（27）は第２のF
ETのゲート電極である。 なお，図中同一符号は同一または相当部分を示すものと
する。
形成した線路切り換え型180度移相器の回路構成を示す
正面図，第１図（ｂ）は第１図（ａ）の側面図，第２図
はスロット線路において対向するパターンがクロスオー
バーする部分の詳細図，第３（ａ）はマイクロストリッ
プ線路とスロット線路の変換部の回路構成を示す正面
図，第３（ｂ）は第３図（ａ）の側面図，第３図（ｃ）
はマイクロストリップ線路を伝搬する高周波信号の姿態
を表す図，第３図（ｄ）はマイクロストリップ線路とス
ロット線路変換部における高周波信号の姿態を表す図，
第３図（ｅ）はスロット線路を伝搬する高周波信号の姿
態を表す図，第４図は切り換え素子としてFETを用いた
ときの線路切り換え型移相器の構成を示す接続図，第５
図（ａ）は従来の線路切り換え型移相器をGaAs基板上に
形成したときの回路構成を示す正面図第５図（ｂ）は第
５図（ａ）の側面図，第６図はGaAs基板上に形成された
FETの詳細図である 図において，（１）はGaAs基板，（２）はグランド用金
属，（３）は入力用マイクロストリップ線路パターン，
（４）は出力用マイクロストリップ線路パターン（５）
は第１のFET,（６）は第２のFET,（７）は第３のFET,
（８）は第４のFET,（９）は第１のスロット線路パター
ン，（10）は第２のスロット線路パターン，（11）はバ
イアホール，（12）は誘電体，（13）はマイクロストリ
ップ線路パターン，（14）はスロット線路用主線路パタ
ーン，（15）はスロット線路用グランドパターン，（1
6）は入力端子，（17）は出力端子，（18）は基準線
路，（19）は遅れ線路，（20）は基準線路用マイクロス
トリップ線路パターン，（21）は遅れ線路用マイクロス
トリップ線路パターン，（22）は第１のFETのドレイン
電極，（23）は第１のFETのソース電極，（24）は第１
のFETのゲート電極，（25）は第２のFETのドレイン電
極，（26）は第２のFETのソース電極，（27）は第２のF
ETのゲート電極である。 なお，図中同一符号は同一または相当部分を示すものと
する。
Claims (1)
- 【請求項１】半導体基板と、前記半導体基板裏面に接合
されたグランド用金属と、前記半導体基板上に形成され
対向するパターンの一方の両端がバイアホール等の手段
で前記グランド用金属と接続されてなる第１のスロット
線路パターンと、前記第１のスロット線路パターンと同
じ長さを有し、対向する線路パターンが互いに線路パタ
ーンの途中でクロスオーバーし、かつ前記クロスオーバ
ーの線路パターンの互いに反対側を向いている開放端が
バイアホール等の手段で前記グランド用金属と接続され
てなる第２のスロット線路パターンと、ドレイン電極が
前記第１のスロット線路パターンにおける対向するパタ
ーンの他方の一端と接続された第１の電界効果トランジ
スタと、ソース電極が前記第１の電界効果トランジスタ
のソース電極と接続されドレイン電極が前記第２のスロ
ット線路パターンの一端と接続された第２の電界効果ト
ランジスタと、前記ドレイン電極が前記第１のスロット
線路パターンにおける対向するパターンの他方の他端と
接続された第３の電界効果トランジスタと、ソース電極
が前記第３の電界効果トランジスタのソース電極と接続
されドレイン電極が前記第２のスロット線路パターンの
他の一端と接続された第４の電界効果トランジスタと、
前記第１の電界効果トランジスタのソース電極及び前記
第２の電界効果トランジスタのソース電極とに接続され
た入力用（あるいは出力用）マイクロストリップ線路パ
ターンと、前記第３の電界効果トランジスタのソース電
極及び前記第４の電界効果トランジスタのソース電極と
に接続された出力用（あるいは入力用）マイクロストリ
ップ線路パターンと、前記第１、第２、第３及び第４の
電界効果トランジスタのゲート電極に順、逆方向電圧を
印加することによりドレイン電極とソース電極間をオン
状態とオフ状態に切り換える手段とを具備したことを特
徴とする線路切り換え型180度移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988096751U JP2522628Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988096751U JP2522628Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223102U JPH0223102U (ja) | 1990-02-15 |
| JP2522628Y2 true JP2522628Y2 (ja) | 1997-01-16 |
Family
ID=31321841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988096751U Expired - Lifetime JP2522628Y2 (ja) | 1988-07-21 | 1988-07-21 | 線路切り換え型１８０度移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522628Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59196603A (ja) * | 1983-04-22 | 1984-11-08 | Mitsubishi Electric Corp | 半導体移相器 |
| JPS633602U (ja) * | 1986-06-21 | 1988-01-11 |
-
1988
- 1988-07-21 JP JP1988096751U patent/JP2522628Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223102U (ja) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216419B2 (ja) | 移相器 | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| US4276521A (en) | Quadriphase integrated high-speed microwave modulator | |
| JP2522628Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JP2522629Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JPH0119761B2 (ja) | ||
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP3647712B2 (ja) | 移相器 | |
| JPH0453441B2 (ja) | ||
| JP2000349502A (ja) | 高周波スイッチ装置 | |
| JPH0346561Y2 (ja) | ||
| JPS635282Y2 (ja) | ||
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JPH0239125B2 (ja) | ||
| JPH01305601A (ja) | 半導体移相器 | |
| JPH03143101A (ja) | マイクロ波半導体移相器 | |
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| JP3279207B2 (ja) | 高周波回路 | |
| JP3071985B2 (ja) | スイッチ装置 | |
| JP2002141702A (ja) | 半導体移相器 | |
| JPH02500236A (ja) | 半導体デバイス | |
| JPS62224101A (ja) | 静磁波フイルタバンク | |
| JP2630109B2 (ja) | 静磁波素子 | |
| JP2677030B2 (ja) | 半導体移相器 | |
| JPH11330369A (ja) | 移相回路 |