KR101631008B1 - 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법 - Google Patents

이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101631008B1
KR101631008B1 KR1020150002850A KR20150002850A KR101631008B1 KR 101631008 B1 KR101631008 B1 KR 101631008B1 KR 1020150002850 A KR1020150002850 A KR 1020150002850A KR 20150002850 A KR20150002850 A KR 20150002850A KR 101631008 B1 KR101631008 B1 KR 101631008B1
Authority
KR
South Korea
Prior art keywords
forming
transition metal
thin film
film transistor
flexible
Prior art date
Application number
KR1020150002850A
Other languages
English (en)
Inventor
김선국
홍영기
송원근
이종욱
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020150002850A priority Critical patent/KR101631008B1/ko
Application granted granted Critical
Publication of KR101631008B1 publication Critical patent/KR101631008B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L2251/5338
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

플렉서블 기판 및 경질 기판을 분리시키는 방법을 이용한 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법을 제공하여 박막 트랜지스터의 손상을 방지하고, 공정 비용을 낮출 수 있다.

Description

이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법{FLEXIBLE THIN FILM TRANSISTOR USING 2D TRANSITION METAL DICHALCOGENIDES, ELECTRONIC DEVICES AND MANUFACTURING METHOD THEREOF}
본 발명은 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자 및 박막 트랜지스터의 제조 방법에 관한 것이다.
종래의 전자 소자는 유리 기판을 사용하므로 유연성이 떨어져 응용 범위에 한계가 있다. 따라서, 최근 유리 기판 대신 플렉서블(flexible) 기판을 사용하여 구부러질 수 있도록 제조된 플렉서블 전자 소자가 개발되고 있다.
플렉서블 기판 위에 박막 트랜지스터를 제조 및 핸들링하는 공정은 중요한 핵심 공정이다. 그런데 기존 유리 기판에 적합하도록 설정된 제조 설비에 플렉서블 기판을 대체 투입하여 플렉서블 전자 소자를 제조하는 데에는 많은 공정 상의 어려움이 있다.
따라서, 기존의 제조 설비를 사용하여 플렉서블 전자 소자를 제조할 수 있는 방안으로서 유리 기판과 같은 경질 기판 위에 플렉서블 기판을 형성하고, 플렉서블 기판 위에 박막 트랜지스터를 형성한 후, 최종 단계에서 플렉서블 기판과 경질 기판을 분리시키는 공정이 적용되고 있다.
그러나, 종래의 플렉서블 기판과 경질 기판을 분리시키는 공정은 대면적 기판에서도 대략 수 마이크로초(㎲)의 짧은 시간에 이루어지며, 구동 회로 및 전자 소자에 열적, 기계적 손상을 남기는 문제점이 있었다.
또한, 레이저 빔을 이용하여 플렉서블 기판과 경질 기판을 분리시키는 종래의 방식에서는 고가의 레이저 시스템이 요구되고, 레이저 빔의 세기와 초점 깊이를 정밀하게 조절하더라도 플렉서블 기판 및 그 위에 형성되는 막들 자체가 극히 얇기 때문에 구동 회로 및 전자 소자에 손상을 일으킬 수 있는 문제점도 있었다.
뿐만 아니라, 레이저 빔을 이용하여 플렉서블 기판과 경질 기판을 분리시키는 종래의 방식에서는 사용 가능한 레이저 빔의 크기에 제약이 있어 레이저 빔을 스캔해야 하므로 대면적 표시 장치에서 기판의 분리 공정에 많은 시간이 소요되었다.
대한민국 공개특허공보 공개번호 제10-2012-0103388호 대한민국 공개특허공보 공개번호 제10-2013-0130915호
본 발명은 상이한 유전율을 갖는 유기물 절연층 및 패시베이션층으로 포위되는 활성층으로 사용되는 이차원 전이금속 칼코겐 화합물의 산란 현상을 최소화하여, 디바이스의 이동도를 증가시키고 유연성을 갖는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법을 제공하고자 한다.
본 발명은 플렉서블 기판과 경질 기판을 분리시킬 때 박막 트랜지스터의 손상을 방지하고, 공정 비용을 낮추며, 단시간에 분리가 가능한 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명은 박막 트랜지스터의 채널을 이차원 전이금속 칼코겐화합물을 다층으로 형성함으로써 전자소자의 유연성, 높은 이동도의 확보가 가능한 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명은 플렉서블 기판 위에 제작된 광전자 소자의 기계적 자극에 대한 내성을 극대화한 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자 및 그 제조 방법을 제공하고자 한다.
일 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막트랜지스터의 제조 방법은 경질 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 플렉서블 기판을 형성하고, 상기 형성된 플렉서블 기판 상에 게이트 전극을 형성하는 단계와, 상기 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성하는 단계와, 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 채널로 하는 활성층을 형성하는 단계 및 상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막트랜지스터의 제조 방법은 상기 소스 전극 및 드레인 전극이 형성된 활성층 상에 상기 유기물 절연층과 상이한 유전율을 갖는 패시베이션층을 형성하는 단계를 더 포함하고, 상기 플렉서블 박막 트랜지스터는 상이한 유전율을 갖는 상기 유기물 절연층 및 상기 형성된 패시베이션층으로 포위되는 상기 이차원 전이금속 칼코겐 화합물의 산란 현상이 최소화되어 이동도가 증폭될 수 있다.
희생층을 형성하는 상기 단계는 상기 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 상기 경질 기판 상에 스핀 코팅하여 형성하는 이차원 전이금속 칼코겐 화합물을 이용할 수 있다.
이때, 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법은 물과의 접촉을 통하여 상기 경질 기판으로부터 상기 플렉서블 기판을 분리하는 단계를 더 포함할 수 있다.
상기 플렉서블 기판은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰(polyehtersulfone), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 중 적어도 어느 하나로 구성될 수 있다.
상기 이차원 전이금속 칼코겐 화합물은 이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물을 포함할 수 있다.
상기 게이트 전극은 폴리(3,4-에틸렌디옥시티오펜) (Poly(3,4-Ethylenedioxythiophene), PEDOT)류의 전도성 고분자(conducting polymer)인 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate)혼합물과 금(Au), 백금(Pt), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al), 그래핀, 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나로 구성될 수 있다.
일 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법은 경질 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 플렉서블 기판을 형성하는 단계와, 상기 플렉서블 기판 상에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터와 연결되는 전자 소자를 형성하는 단계 및 물과의 접촉을 통하여 상기 경질 기판으로부터 상기 플렉서블 기판을 분리하는 단계를 포함한다.
박막 트랜지스터를 형성하는 상기 단계는 상기 형성된 플렉서블 기판 상에 게이트 전극을 형성하는 단계와, 상기 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성하는 단계와, 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 채널로 하는 활성층을 형성하는 단계 및 상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
희생층을 형성하는 상기 단계는 상기 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 상기 경질 기판 상에 스핀 코팅하여 형성할 수 있다.
상기 이차원 전이금속 칼코겐 화합물은 이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물을 포함할 수 있다.
본 발명의 실시예에 따르면, 상이한 유전율을 갖는 유기물 절연층 및 패시베이션층으로 포위되는 활성층으로 사용되는 이차원 전이금속 칼코겐 화합물의 산란 현상을 최소화하여, 디바이스의 이동도를 증가시키고 유연성을 증가시킬 수 있다.
본 발명의 실시예에 따르면, 플렉서블 기판과 경질 기판을 분리시킬 때 박막 트랜지스터의 손상을 방지하고, 공정 비용을 낮추며, 단시간에 분리가 가능할 수 있다.
또한, 본 발명의 실시예에 따르면, 박막 트랜지스터의 채널을 이차원 전이금속 칼코겐화합물을 다층으로 형성함으로써 전자소자의 유연성, 높은 이동도의 확보가 가능할 수 있다.
또한, 본 발명의 실시예에 따르면, 플렉서블 기판 위에 제작된 광전자 소자의 기계적 자극에 대한 내성을 극대화할 수 있다.
도 1은 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 나타낸 순서도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 3은 경질 기판 상에 형성된 희생층 상에 스핀 코딩하여 플렉서블 기판을 형성하는 방법을 도시한 것이다.
도 4는 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 경질 기판으로부터 플렉서블 기판이 분리되는 것을 도시한 것이다.
도 5는 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 유전율 공학(Dielectric Engineering)을 이용한 이동도 향상을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 플렉서블 트랜지스터의 제조방법을 통하여 제조된 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 트랜지스터의 구조를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법을 나타낸 순서도이다.
도 8은 이차원 전이금속 칼코겐 화합물을 이용한 전자 소자 및 박막 트랜지스터의 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프이고, 도 9는 박막 트랜지스터의 출력 특성을 나타낸 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 나타낸 순서도이다.
도 1을 참조하면, 단계S110에서 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법은 경질 기판 상에 희생층을 형성한다.
실시예에 따라서 경질 기판은 반도체 디바이스의 동작층을 만들기 위해서나 형태를 유지하기 위하여 필요하며, 고순도에서 결함이 없고, 전기적 특성이 우수한 실리콘 웨이퍼(Si wafer)를 사용할 수 있다.
또한, 실시예에 따라서 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 경질 기판 상에 스핀 코팅(spincoating)하여 형성될 수 있다.
단계 S120에서 상기 희생층 상에 플렉서블 기판을 형성하고, 상기 형성된 플렉서블 기판 상에 게이트 전극을 형성한다.
실시예에 따라서 플렉서블 기판은 플라스틱 필름일 수 있으며, 희생층 상에 액상의 고분자 물질을 도포 후 스핀 코팅(spincoating)하여 방 제조될 수 있다.
단계 S130에서 상기 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성한다.
실시예에 따라서 유기물 절연층은 유기재(organic material)인 SU-8 2000.5을 스핀 코팅(spincoating)하여 제조될 수 있다.
단계 S140에서 상기 유기물 절연층 상에 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층을 형성한다.
실시예에 따라서 이차원 전이금속 칼코겐 화합물은 이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물로 이루어질 수 있다.
단계 S150에서 상기 활성층 상에 소스 전극 및 드레인 전극을 형성한다.
본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법은 단계 S160에서 소스 전극 및 드레인 전극이 형성된 활성층 상에 유기물 절연층과 상이한 유전율을 갖는 패시베이션층을 형성한다.
단계 S160에서 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터는 상이한 유전율을 갖는 유기물 절연층 및 형성된 패시베이션층으로 포위되는 이차원 전이금속 칼코겐 화합물의 산란 현상이 최소화될 수 있고, 물질의 이동도가 10~100배 이상 증폭될 수 있다.
또한, 실시예에 따라서 유기물 절연층과 패시베이션층의 유전률이 다르게 분포되면 디바이스의 이동도도 향상하고, 플렉서블한 성질을 함께 유지할 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 2a를 참조하면, 경질 기판(210)을 준비하고, 경질 기판(210) 상에 희생층(220)을 형성한다.
경질 기판(210)은 반도체 디바이스의 동작층을 만들기 위해서나 형태를 유지하기 위하여 필요하며, 고순도에서 결함이 없고, 전기적 특성이 우수한 실리콘 웨이퍼(Si wafer)를 사용할 수 있다. 실시예에 따라 경질 기판(210)은 단단한 절연 기판으로서 유리 기판일 수 있다.
희생층(220)은 추후 공정에서 경질 기판(210)을 플렉서블 기판으로부터 분리시키는 부재이다.
실시예에 따라서 희생층(220)은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 경질 기판(210) 상에 스핀 코팅(spincoating)하여 형성될 수 있다.
도 2b를 참조하면, 희생층(220) 상에 플렉서블 기판(230)을 형성한다.
플렉서블 기판(230)은 단일층으로 이루어지며, 희생층(220) 바로 위에 형성되어 희생층(220)과 접촉할 수 있다.
예를 들어, 플렉서블 기판(230)은 플라스틱 필름일 수 있으며, 희생층(220) 상에 액상의 고분자 물질을 도포 후 스핀 코팅(spincoating)하여 방 제조될 수 있다.
또한, 플렉서블 기판(230)은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰(polyehtersulfone), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 중 적어도 어느 하나의 물질로 이루어 질 수 있다.
전술한 물질들은 450℃ 이상의 높은 공정 온도에서 사용 가능하므로 박막 트랜지스터 제조 시 박막 트랜지스터의 특성 저하를 최소화할 수 있다.
이하에서는 도 3을 참조하여 플렉서블 기판(230)을 형성하는 방법에 대해 상세히 설명하기로 한다.
도 3은 경질 기판(210) 상에 형성된 희생층(220) 상에 스핀 코딩하여 플렉서블 기판(230)을 형성하는 방법을 도시한 것이다.
도 3을 참조하면, 플렉서블 기판(230)은 열에 의해 휘거나 늘어나는 성질이 있으므로 그 위에 박막 트랜지스터와 전자 소자 등의 박막 패턴을 정밀하게 형성하는데 어려움이 있어, 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법은 희생층(220) 상에 액상의 고분자 물질을 스핀 코팅(spincoating)하여 플렉서블 기판(230)을 제조함으로써, 열 또는 기계적 충격을 완화할 수 있도록 한다.
다시 도 2b를 참조하면, 형성된 플렉서블 기판 상에 게이트 전극(240)을 형성한다.
게이트 전극(240)은 폴리(3,4-에틸렌디옥시티오펜) (Poly(3,4-Ethylenedioxythiophene), PEDOT)류의 전도성 고분자(conducting polymer)인 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate)혼합물과 금(Au), 백금(Pt), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al), 그래핀, 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나로 이루어 질 수 있다.
도 2c를 참조하면, 게이트 전극(240) 상에 유기물 절연층(250)을 형성한다.
유기물 절연층(250)은 게이트 절연층으로서 사용되고, 유기물 절연층(250)을 게이트 절연층으로 사용한 본 발명의 플렉서블 박막 트랜지스터의 제조 방법을 통하여 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터를 제조할 수 있다.
예를 들어, 유기물 절연층(250)은 유기재(organic material)인 SU-8 2000.5을 스핀 코팅(spincoating)하여 제조될 수 있다.
도 2d를 참조하면, 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260)을 형성하고, 활성층(260) 상에 소스 전극(270) 및 드레인 전극(280)을 형성한다.
본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법은 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 활성층(260)으로 제조한다.
이후, 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260)과 서로 마주보며 이격되는 소스 전극(270) 및 드레인 전극(280)을 순차적으로 형성한다.
이차원 물질 중 하나인 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)은 일차원 물질과 비교했을 때 복잡한 구조를 제조하기가 상대적으로 쉬워 차세대 나노전자 소자의 물질로 이용하기에 적합하다.
이차원 전이금속 칼코겐 화합물은 이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물로 이루어질 수 있다.
또한, 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 이차원 전이금속 칼코겐 화합물을 채널로 사용하여 이차원에서 기인하는 전도도의 증가를 통해 이동도를
Figure 112015001982831-pat00001
로 향상시킬 수 있다.
도 2e를 참조하면, 소스 전극(270) 및 드레인 전극(280)이 형성된 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260) 상에 유기물 절연층(250)과 상이한 유전율을 갖는 패시베이션층(290)을 형성한다.
도 2e는 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260)을 서로 다른 유전율을 갖는 유기물 절연층(250)과 패시베이션층(290)으로 포위으로써 산란 현상을 최소화할 수 있고, 물질의 이동도를 10~100배 이상 증폭할 수 있다.
실시예에 따라서, 유기 절연제(Organic insulator)는 높은 유전율에서 낮은 유전률로 분포가 되어 있으므로, 유기물 절연층(250) 및 패시베이션층(290)의 유전률이 다르게 분포 하게 된다면, 디바이스의 이동도도 향상하고, 플렉서블한 성질을 함께 유지할 수 있다.
도 4는 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 경질 기판(210)으로부터 플렉서블 기판(230)이 분리되는 것을 도시한 것이다.
본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 제조된 경질 기판(210) 상에 형성된 플렉서블 박막 트랜지스터는 물과의 접촉을 통하여 경질 기판(210)으로부터 플렉서블 기판(230)이 분리된다.
보다 상세하게는 희생층(도시 되지 않음)을 이용하여 물과의 접촉을 통해 경질 기판(210)으로부터 플렉서블 기판(230)을 분리한다.
예를 들어, 도 4에 도시된 바와 같이 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 경질 기판(210)으로부터 플렉서블 기판(230)이 분리되는 과정은 수용성 물질인 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 이용하여 제조된 희생층(도시 되지 않음)이 물과의 접촉으로 인해 일부 또는 전부가 분해되면서 경질 기판(210)으로부터 플렉서블 기판(230)이 분리되는 과정일 수 있다.
도 4에서는 물과의 접촉을 통하여 플렉서블 기판(230)이 경질 기판(210)으로부터 분리되는 것을 도시하였지만, 본 발명은 이에 한정되지 않고, 경질 기판(210) 및 플렉서블 기판(230)은 포토리소그래피(Photolithography), 이빔 리소그래피(E-Beam Lithography), 금속 증착(Metal deposition), 에칭(Etching) 및 리프트오프(lift-off) 중 적어도 하나의 제조 공정을 통해 분리될 수 있다.
도 5는 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 유전율 공학(Dielectric Engineering)을 이용한 이동도 향상을 나타낸 그래프를 도시한 것이다.
상기 유전율 공학(Dielectric Engineering)은 나노 두께의 반도체 물질을 서로 다른 유전율을 갖는 두 개의 부도체로 포위함으로써 산란 현상을 최소화하는 기술이다.
도 5를 참조하면, 본 발명의 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터는 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260)을 서로 다른 유전율을 갖는 유기물 절연층(250)과 패시베이션층(290)으로 포위함으로써 단층 이차원 전이금속 칼코겐 화합물(Single Layer MoS2)의 이동도가 10배이상 증폭되었음을 확인할 수 있다.
도 6은 본 발명의 일 실시예에 따른 플렉서블 트랜지스터의 제조방법을 통하여 제조된 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 트랜지스터의 구조를 나타낸 도면이다.
도 6을 참조하면, 경질 기판(210) 상에 희생층(220)을 형성하고, 희생층(220) 상에 플렉서블 기판(230) 및 게이트 전극(240)을 형성하며, 게이트 전극(240) 상에 유기물 절연층(250)을 형성할 수 있다.
이후, 상기 유기물 절연층(250) 상에 전이금속 칼코겐 화합물을 채널로 사용하는 활성층(260), 소스 전극(270) 및 드레인 전극(280)을 형성할 수 있다.
또한, 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터는 이차원 전이금속 칼코겐 화합물을 채널로 하는 활성층(260)을 서로 다른 유전율을 갖는 유기물 절연층(250)과 함께 포위하는 패시베이션층(미도시)을 더 포함할 수도 있다.
이후, 본 발명의 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법을 통하여 제조된 경질 기판(210) 상에 형성된 플렉서블 박막 트랜지스터는 물과의 접촉을 통하여 경질 기판(210)으로부터 플렉서블 기판(230)이 분리된다.
보다 상세하게는 희생층(220)을 이용하여 물과의 접촉을 통해 경질 기판(210)으로부터 플렉서블 기판(230)을 분리한다.
도 7은 본 발명의 일 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법을 나타낸 순서도이다.
도 7을 참조하면, 단계 S710에서 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법은 경질 기판 상에 희생층을 형성한다.
실시예에 따라서 단계 S710 에서 경질 기판은 반도체 디바이스의 동작층을 만들기 위해서나 형태를 유지하기 위하여 필요하며, 고순도에서 결함이 없고, 전기적 특성이 우수한 실리콘 웨이퍼(Si wafer)를 사용할 수 있다.
실시예에 따라 경질 기판은 단단한 절연 기판으로서 유리 기판일 수 있다.
상기 희생층은 추후 공정에서 경질 기판(210)을 플렉서블 기판으로부터 분리시키는 부재이다.
실시예에 따라서 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 경질 기판 상에 스핀 코팅(spincoating)하여 형성될 수 있다.
단계 S720에서 상기 희생층 상에 플렉서블 기판을 형성한다.
플렉서블 기판은 단일층으로 이루어지며, 희생층 바로 위에 형성되어 희생층과 접촉할 수 있다.
예를 들어, 플렉서블 기판은 플라스틱 필름일 수 있으며, 희생층 상에 액상의 고분자 물질을 도포 후 스핀 코팅(spincoating)하여 제조될 수 있다.
또한, 플렉서블 기판은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰(polyehtersulfone), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 중 적어도 어느 하나의 물질로 이루어 질 수 있다.
단계 S730에서 상기 플렉서블 기판 상에 박막 트랜지스터를 형성한다.
실시예에 따라서 단계 S730는 형성된 플렉서블 기판 상에 게이트 전극을 형성하는 단계와, 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성하는 단계와, 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 채널로 하는 활성층을 형성하는 단계 및 활성층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
단계 S740에서 상기 박막 트랜지스터와 연결되는 전자 소자를 형성한다.
실시예에 따라서 단계 S740 는 박막 트랜지스터와 연결되는 전자 소자를 형성할 수 있다.
단계 S750에서 물과의 접촉을 통하여 경질 기판으로부터 플렉서블 기판을 분리한다.
실시예에 따라서 단계 S750 는 물과의 접촉을 통하여 경질 기판 상에 형성된 플렉서블 박막 트랜지스터는 물과의 접촉을 통하여 경질 기판으로부터 플렉서블 기판이 분리될 수 있다.
예를 들어, 단계 S750에서 경질 기판으로부터 플렉서블 기판이 분리되는 과정은 수용성 물질인 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 이용하여 제조된 희생층이 물과의 접촉으로 인해 일부 또는 전부가 분해되면서 경질 기판으로부터 플렉서블 기판이 분리되는 과정일 수 있다.
도 8 및 도 9은 이차원 전이금속 칼코겐 화합물을 이용한 전자 소자 및 박막 트랜지스터의 공정 이후 박막 트랜지스터의 전류-전압 특성을 도시한 것이다.
보다 상세하게는 도 8은 박막트랜지스터 소자의 게이트 전압대 소스-드레인간 전류 특성을 나타내는 전류-전압의 트랜지스터 전달 특성(transfer characteristics) 그래프를 도시한 것으로서, 게이트-소스 전압(Vgs) 가 1V 일 경우의 드레인-소스 전압(Vds) 에 대한 게이트-소스 전류(Igs)에 대한 전류-전압 특성을 도시한 것이고, 도 9는 게이트-소스 전압(Vgs) -10V, 0, 10V, 20V, 30V, 40V 별 드레인-소스 전압(Vds)에 대한 드레인-소스 전류(Ids)를 측정한 전류-전압 특성을 도시한 것이다.
도 8 및 도 9를 참조하면, 그래프가 보여주는 선형 영역과 포화 영역은 이상적인 전계 효과 트랜지스터의 곡선을 나타내고, 상기 결과들로부터 본 실시예에 따른 이차원 전이금속 칼코겐 화합물을 이용한 전자 소자 및 박막 트랜지스터의 제조 방법을 통하여 제조된 박막 트랜지스터는 이상적인 성능과 신뢰성을 보인다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
210: 경질 기판
220: 희생층
230: 플렉서블 기판
240: 게이트 전극
250: 유기물 절연층
260: 활성층
270: 소스 전극
280: 드레인 전극
290: 패시베이션층

Claims (12)

  1. 이차원 전이금속 칼코겐 화합물을 이용하여 제조되는 플렉서블 박막 트랜지스터에 있어서,
    경질 기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 플렉서블 기판을 형성하고, 상기 형성된 플렉서블 기판 상에 게이트 전극을 형성하는 단계;
    상기 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성하는 단계;
    상기 이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 채널로 하는 활성층을 형성하는 단계;
    상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소스 전극 및 드레인 전극이 형성된 상기 활성층 상에 상기 유기물 절연층과 상이한 유전율을 갖는 패시베이션층을 형성하는 단계를 포함하고,
    상기 플렉서블 박막 트랜지스터는
    상이한 유전율을 갖는 상기 유기물 절연층 및 상기 형성된 패시베이션층으로 포위되는 상기 이차원 전이금속 칼코겐 화합물의 산란 현상이 최소화되어 물질의 이동도가 증폭되는
    이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    희생층을 형성하는 상기 단계는,
    상기 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 상기 경질 기판 상에 스핀 코팅하여 형성하는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 패시베이션층을 형성하는 단계 이후,
    물과의 접촉을 통하여 상기 경질 기판으로부터 상기 플렉서블 기판을 분리하는 단계
    를 더 포함하는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 플렉서블 기판은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyether imide), 폴리에테르술폰(polyehtersulfone), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 중 적어도 어느 하나로 구성되는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  6. 제1항에 있어서,
    상기 이차원 전이금속 칼코겐 화합물은
    이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물인 것을 특징으로 하는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  7. 제1항에 있어서,
    상기 게이트 전극은
    폴리(3,4-에틸렌디옥시티오펜)(Poly(3,4-Ethylenedioxythiophene), PEDOT)류의 전도성 고분자(conducting polymer)인 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate)혼합물과 금(Au), 백금(Pt), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al), 그래핀, 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나로 구성되는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터의 제조 방법.
  8. 경질 기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 플렉서블 기판을 형성하는 단계;
    상기 플렉서블 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터와 연결되는 전자 소자를 형성하는 단계; 및
    물과의 접촉을 통하여 상기 경질 기판으로부터 상기 플렉서블 기판을 분리하는 단계를 포함하고,
    박막 트랜지스터를 형성하는 상기 단계는,
    상기 형성된 플렉서블 기판 상에 게이트 전극을 형성하는 단계;
    상기 형성된 게이트 전극 상에 유연성을 갖는 유기물 절연층을 형성하는 단계;
    이차원 전이금속 칼코겐 화합물(2D Transition Metal Dichalcogenides)을 채널로 하는 활성층을 형성하는 단계;
    상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소스 전극 및 드레인 전극이 형성된 상기 활성층 상에 상기 유기물 절연층과 상이한 유전율을 갖는 패시베이션층을 형성하는 단계를 포함하고,
    상기 박막 트랜지스터는
    상이한 유전율을 갖는 상기 유기물 절연층 및 상기 형성된 패시베이션층으로 포위되는 상기 이차원 전이금속 칼코겐 화합물의 산란 현상이 최소화되어 물질의 이동도가 증폭되는
    이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법.
  9. 삭제
  10. 제8항에 있어서,
    희생층을 형성하는 상기 단계는,
    상기 희생층은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 어느 하나를 상기 경질 기판 상에 스핀 코팅하여 형성하는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법.
  11. 제8항에 있어서,
    상기 이차원 전이금속 칼코겐 화합물은
    이황화 몰리브덴(Molybdenum Disulfide, MoS2), 이셀레니드 몰리브덴(Molybdenum Diselenide, MoSe2), 이셀레니드 텅스텐(Tungsten Diselenide, WSe2), 이텔루리드 몰리브덴(Molybdenum Ditelluride, MoTe2), 및 이셀레니드 주석(Tin Diselenide, SnSe2) 중 적어도 어느 하나의 화합물인 것을 특징으로 하는 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 전자 소자의 제조 방법.
  12. 제8항, 제10항 및 제11항 중 어느 한 항의 방법으로 제조된 플렉서블 전자 소자.
KR1020150002850A 2015-01-08 2015-01-08 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법 KR101631008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150002850A KR101631008B1 (ko) 2015-01-08 2015-01-08 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150002850A KR101631008B1 (ko) 2015-01-08 2015-01-08 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101631008B1 true KR101631008B1 (ko) 2016-06-16

Family

ID=56355003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150002850A KR101631008B1 (ko) 2015-01-08 2015-01-08 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101631008B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900045B1 (ko) 2017-04-28 2018-09-18 연세대학교 산학협력단 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
KR20190061569A (ko) * 2017-11-28 2019-06-05 한국표준과학연구원 단일공정에 의한 2차원 소재를 포함하는 신축소자의 제조방법
WO2020071605A1 (ko) * 2018-10-02 2020-04-09 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
WO2020122859A1 (en) * 2018-12-10 2020-06-18 Hewlett-Packard Development Company, L.P. Patterning for selective ejections of printable ammonium-based chalcogenometalate fluids
KR20200073684A (ko) * 2018-12-14 2020-06-24 한국과학기술원 이차원 물질을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 및 그 제조방법
US11908690B2 (en) 2019-06-20 2024-02-20 The Board Of Trustees Of The Leland Stanford Junior University Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744547B1 (ko) * 2005-10-31 2007-08-01 한국전자통신연구원 칼코게나이드계 원소를 포함하는 광전도층을 가지는 포토박막트랜지스터 및 이를 이용한 이미지 센서의 단위 셀
KR20120103388A (ko) 2011-03-10 2012-09-19 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR20130046150A (ko) * 2011-10-27 2013-05-07 엘지디스플레이 주식회사 플렉서블 디스플레이 장치의 제조장치 및 그 제조방법
KR20130130915A (ko) 2012-05-23 2013-12-03 경희대학교 산학협력단 다층 전이금속 칼코겐화합물 소자 및 이를 이용한 반도체 소자
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR101438581B1 (ko) * 2013-10-08 2014-09-12 연세대학교 산학협력단 박막층 형성 방법, 전계효과 트랜지스터의 제조 방법 및 디스플레이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744547B1 (ko) * 2005-10-31 2007-08-01 한국전자통신연구원 칼코게나이드계 원소를 포함하는 광전도층을 가지는 포토박막트랜지스터 및 이를 이용한 이미지 센서의 단위 셀
KR20120103388A (ko) 2011-03-10 2012-09-19 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR20130046150A (ko) * 2011-10-27 2013-05-07 엘지디스플레이 주식회사 플렉서블 디스플레이 장치의 제조장치 및 그 제조방법
KR20130130915A (ko) 2012-05-23 2013-12-03 경희대학교 산학협력단 다층 전이금속 칼코겐화합물 소자 및 이를 이용한 반도체 소자
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR101438581B1 (ko) * 2013-10-08 2014-09-12 연세대학교 산학협력단 박막층 형성 방법, 전계효과 트랜지스터의 제조 방법 및 디스플레이의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900045B1 (ko) 2017-04-28 2018-09-18 연세대학교 산학협력단 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
KR20190061569A (ko) * 2017-11-28 2019-06-05 한국표준과학연구원 단일공정에 의한 2차원 소재를 포함하는 신축소자의 제조방법
KR101986117B1 (ko) * 2017-11-28 2019-06-07 한국표준과학연구원 단일공정에 의한 2차원 소재를 포함하는 신축소자의 제조방법
WO2020071605A1 (ko) * 2018-10-02 2020-04-09 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
WO2020122859A1 (en) * 2018-12-10 2020-06-18 Hewlett-Packard Development Company, L.P. Patterning for selective ejections of printable ammonium-based chalcogenometalate fluids
KR20200073684A (ko) * 2018-12-14 2020-06-24 한국과학기술원 이차원 물질을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 및 그 제조방법
KR102426958B1 (ko) 2018-12-14 2022-08-01 한국과학기술원 이차원 물질을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 및 그 제조방법
US11908690B2 (en) 2019-06-20 2024-02-20 The Board Of Trustees Of The Leland Stanford Junior University Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material

Similar Documents

Publication Publication Date Title
KR101631008B1 (ko) 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법
US10276606B2 (en) Array substrate and display device and method for making the array substrate
US8395155B2 (en) Thin film transistors having an additional floating channel and methods of manufacturing the same
US10431757B2 (en) Polar elastomers for high performance electronic and optoelectronic devices
Lu et al. High mobility flexible graphene field-effect transistors with self-healing gate dielectrics
US9123817B2 (en) Transistors and electronic devices including the same
CN101777583A (zh) 一种石墨烯场效应晶体管
JP2008141197A (ja) 薄膜トランジスタ及び有機薄膜トランジスタ
Lee et al. Ultrahigh-mobility and solution-processed inorganic P-channel thin-film transistors based on a transition-metal halide semiconductor
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
KR20160112030A (ko) 듀얼게이트 박막트랜지스터
KR20190047365A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR20180101718A (ko) 극성 탄성중합체를 활용하여 트랜지스터 스위칭 속도를 개선하기 위한 구조체
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
US9847428B1 (en) Oxide semiconductor device
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
US9865830B2 (en) Organic thin film transistor, method for manufacturing the same and method for recoverying insulation thereof
Hsu et al. A study of trap-limited conduction influenced by plasma damage on the source/drain regions of amorphous InGaZnO TFTs
KR101840549B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법
KR100982952B1 (ko) 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
US20100123201A1 (en) Semiconductor Devices
JP7148606B2 (ja) 高電圧薄膜トランジスタおよびその製造方法
KR20130087915A (ko) 박막 트랜지스터 및 이의 제조 방법
Yang et al. Solution-processable low-voltage carbon nanotube field-effect transistors with high-k relaxor ferroelectric polymer gate insulator
KR20160128473A (ko) 그래핀과 유기물이 접합된 트랜지스터

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 4