KR101840549B1 - 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법 - Google Patents

유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법 Download PDF

Info

Publication number
KR101840549B1
KR101840549B1 KR1020160068825A KR20160068825A KR101840549B1 KR 101840549 B1 KR101840549 B1 KR 101840549B1 KR 1020160068825 A KR1020160068825 A KR 1020160068825A KR 20160068825 A KR20160068825 A KR 20160068825A KR 101840549 B1 KR101840549 B1 KR 101840549B1
Authority
KR
South Korea
Prior art keywords
sulfur
thin film
electrode
insulating layer
semiconductor pattern
Prior art date
Application number
KR1020160068825A
Other languages
English (en)
Other versions
KR20160148451A (ko
Inventor
윤명한
이재혁
차국헌
김의태
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to US15/184,571 priority Critical patent/US9865830B2/en
Publication of KR20160148451A publication Critical patent/KR20160148451A/ko
Application granted granted Critical
Publication of KR101840549B1 publication Critical patent/KR101840549B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00Use of inorganic substances as compounding ingredients
    • C08K3/02Elements
    • C08K3/06Sulfur
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/05
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법이 제공된다. 구체적으로, 유기 박막 트랜지스터는 기판, 게이트 전극, 반도체 패턴, 소스 전극, 드레인 전극 및 게이트 절연층을 포함한다. 게이트 전극은 기판 상에 배치된다. 반도체 패턴은 기판 상에서 게이트 전극과 전기적으로 절연된다. 소스 전극 및 드레인 전극은 각각, 기판 상에서 반도체 패턴에 전기적으로 연결되며, 서로 이격된다. 게이트 절연층은 반도체 패턴 및 게이트 전극의 사이에 배치된다. 게이트 절연층은 황 공중합체 박막이다.

Description

유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법{ORGANIC THIN FILM TRANSISTOR, METHOD OF MANUFACTURING THE SAME AND METHOD OF DIELECTRIC RECOVERING THE SAME}
본 발명은 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법에 관한 것으로, 보다 상세하게는 유기 절연층을 포함하는 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법에 관한 것이다.
최근, 전기 산업분야에서는 절연성능 향상, 절연수명 연장 및 중량 감소를 위하여 저비용의 절연재료 개발 연구에 많은 노력을 기울이고 있다. 일반적으로, 전기 절연체 소재로는 고분자로 이루어진 절연재료 또는 세라믹(ceramic)으로 이루어진 절연재료가 사용되고 있다. 그러나, 고분자 물질의 경우 저중량이나 세라믹에 비해 절연성이 떨어지며, 세라믹의 경우 절연성은 우수하나 고분자와 달리 경량성 및 유연성 측면에서 단점을 가지고 있다.
일반적으로 무기 재료에 비해, 유기 고분자 재질은 더 가볍고 쉽게 깨어지지 않으므로, 유연성 및 경량성이 요구되는 전기 장치에 차세대 재질로 주목받고 있다. 또한, 최근에는 초소형 전기 소자의 개발 및 수요가 증가함에 따라, 이러한 전기 소자에 포함되는 박막 트랜지스터의 크기 또한 감소하고 있다. 최근에는 유기 재질을 사용한 박막 트랜지스터(유기 박막 트랜지스터)를 위한 절연 재질로서 폴리메틸메타크릴레이트, 폴리스티렌 등의 유기 재질이 연구되고 있다.
그러나 이러한 재질은 두께가 일정 수준 이상 감소함에 따라 절연 특성이 저하되는 문제가 있다. 즉, 유기 박막 트랜지스터에 포함되는 유기 절연층의 두께를 감소시킴에 따라, 유기 절연층을 통해 흐르는 누설 전류가 증가하는 문제가 있다. 이로 인해, 유기 박막 트랜지스터의 크기를 초소형화하는 데에 한계가 있는 실정이다.
또한, 저전압에서 동작하는 유기 박막 트랜지스터에 순간적으로 고전압이 인가되어 유기 절연층이 절연 파괴되는 경우, 유기 박막 트랜지스터가 열화되는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 유기 박막 트랜지스터의 유기 절연층의 두께를 초소형화시킬 수 있고, 절연 파괴되는 경우 적어도 부분적으로 절연 회복될 수 있는 유기 절연층을 포함하는, 유기 박막 트랜지스터를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 이러한 유기 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 이러한 유기 박막 트랜지스터의 절연 회복 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은 유기 박막 트랜지스터를 제공한다. 상기 유기 박막 트랜지스터는 기판, 게이트 전극, 반도체 패턴, 소스 전극, 드레인 전극 및 게이트 절연층을 포함한다. 게이트 전극은 기판 상에 배치된다. 반도체 패턴은 기판 상에서 게이트 전극과 전기적으로 절연된다. 소스 전극 및 드레인 전극은 각각, 기판 상에서 반도체 패턴에 전기적으로 연결되며, 서로 이격된다. 게이트 절연층은 반도체 패턴 및 게이트 전극의 사이에 배치된다. 게이트 절연층은 황 공중합체 박막이다.
상기 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함할 수 있다.
상기 황 공중합체 박막은 이황화 결합이 탄소-황 결합보다 많을 수 있다.
상기 황 공중합체 박막은 50 중량부 이상 및 60 중량부 이하의 황을 포함할 수 있다.
상기 황 공중합체 박막은 50 nm 내지 200 nm의 두께를 가질 수 있다.
상기 황 공중합체 박막은 절연 파괴시 열처리에 의해 적어도 부분적으로 절연 회복될 수 있다.
상기 게이트 절연층은 상기 게이트 전극 상에 배치될 수 있다.
상기 게이트 절연층은 상기 반도체 패턴 상에 배치될 수 있다.
상기 소스 전극 및 드레인 전극은 상기 반도체 패턴 상에 배치될 수 있다.
상기 반도체 패턴은 상기 소스 전극 및 드레인 전극 상에 배치될 수 있다.
상기 반도체 패턴은 유기 반도체 화합물을 포함할 수 있다.
상기 유기 반도체 화합물은 펜타센, 테트라센, 디나프토푸란, 디나프토티오펜, 디나프토셀레노펜, 디안트라푸란, 디안트라티오펜 및 디안트라셀레노펜으로 이루어진 군에서 선택된 화합물을 포함할 수 있다.
상기 게이트 전극, 소스 전극 및 드레인 전극은 각각, Ag, Al, Au, Pt, Ta, Ti, Mo, Nb, Cu, In, Ni, Nd, Cr, 인듐주석 산화물(ITO), 인듐아연 산화물(IZO), 알루미늄 도핑된 아연 산화물(AZO), 갈륨 도핑된 아연 산화물(GZO), 인듐갈륨아연 산화물(IGZO) 및 인듐주석아연 산화물(ITZO)으로 이루어진 군에서 선택되는 재질 또는 도전성 고분자를 포함할 수 있다.
상기 과제를 해결하기 위하여 본 발명의 다른 측면은 유기 박막 트랜지스터의 제조방법을 제공한다. 상기 제조방법은 기판 상에 게이트 전극을 형성한다. 상기 게이트 전극을 커버하도록 상기 기판 상에 황 공중합체 박막을 형성한다. 상기 게이트 전극에 적어도 부분적으로 중첩하도록 상기 황 공중합체 박막 상에 반도체 패턴을 형성한다. 상기 반도체 패턴의 제1 단부에 적어도 부분적으로 중첩하는 소스 전극과, 상기 반도체 패턴의 제1 단부와 구분되는 상기 반도체 패턴의 제2 단부에 적어도 부분적으로 중첩하는 드레인 전극을 형성한다.
상기 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함할 수 있다.
상기 황 공중합체 박막은 50 중량부 이상 및 60 중량부 이하의 황을 포함할 수 있다.
상기 게이트 전극을 커버하도록 상기 기판 상에 황 공중합체 박막을 형성하는 단계는, 액화된 황을 1,3-디이소프로페닐벤젠(DIB)과 혼합하여 황-고분자 화합물을 형성하고, 상기 황-고분자 화합물을 1,2-디클로로벤젠(DCB) 용매에 용해하여 황 공중합체 혼합 용액을 형성하며, 상기 황 공중합체 혼합 용액을 상기 게이트 전극이 형성된 기판 상에 코팅하는 단계를 포함할 수 있다.
상기 과제를 해결하기 위하여 본 발명의 또 다른 측면은 유기 박막 트랜지스터의 절연 회복 방법을 제공한다. 상기 절연 회복 방법은, 기판 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극에 전기적으로 연결되는 반도체 패턴과, 상기 반도체 패턴을 절연시키는 게이트 절연층과, 상기 게이트 절연층을 사이에 두고 상기 반도체 패턴과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터의 절연 회복 방법이다. 상기 절연 회복 방법은 상기 게이트 절연층 상의 상부 전극을 식각한다. 상기 상부 전극이 제거된 게이트 절연층을 열처리한다. 상기 열처리된 게이트 절연층 상에 상기 상부 전극을 다시 형성한다. 상기 게이트 절연층은 황 공중합체 박막이다. 상기 상부 전극은 상기 소스 전극, 드레인 전극 및 게이트 전극 중 적어도 어느 하나를 포함한다.
상기 열처리하는 단계는 상기 게이트 절연층을 100℃ 내지 200℃로 가열하는 단계를 포함할 수 있다.
본 발명에 따르면, 유기 박막 트랜지스터가 게이트 절연층으로서 얇은 두께에서 절연 특성이 우수한 황 공중합체 박막을 포함함으로써, 유기 박막 트랜지스터의 유기 절연층의 두께를 크게 감소시킬 수 있다.
또한, 유기 박막 트랜지스터의 황 공중합체 박막이 절연 파괴된 경우, 절연 파괴된 황 공중합체 박막을 열처리함으로써, 절연 파괴된 유기 절연층의 절연 특성을 적어도 부분적으로 회복시킬 수 있다.
나아가, 게이트 절연층으로 기능하는 황 공중합체 박막의 원재료가 저렴하고 유연성을 가짐으로써, 유기 박막 트랜지스터의 제조비용을 절감할 수 있으며, 유기 박막 트랜지스터를 유연한 전기 소자에 적용할 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도들이다.
도 5a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 도시한 순서도이다.
도 5b는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 도시한 사시도들이다.
도 6a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법의 단계 S20의 흐름을 도시한 순서도이다.
도 6b는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법의 단계 S21 및 S23을 도시한 모식도이다.
도 7a 및 도 7b는 도 5b의 유기 박막 트랜지스터의 전기적 특성을 나타내는 도면들이다.
도 8은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함된 황 공중합체 박막의 절연 특성을 확인하기 위한 MIM(metal-insulator-metal) 소자의 제조방법을 도시한 사시도들이다.
도 9a는 도 8의 황 공중합체 박막의 표면을 확대 도시한 평면도들이다.
도 9b는 도 8의 황 공중합체 박막의 황 함량에 따른 표면 거칠기를 도시한 도면이다.
도 9c 및 도 9d는 도 8의 황 공중합체 박막의 황 함량에 따른 푸리에 변환 적외 분광분석도(Fourier transform infrared spectroscopy, FTIR)를 도시한 도면들이다.
도 10a는 도 8의 MIM 소자의 황 공중합체 박막에 포함된 황 함량에 따른 절연 특성을 나타내는 도면이다.
도 10b는 도 8의 MIM 소자의 황 공중합체 박막의 두께에 따른 절연 특성을 다른 유기 절연층과 비교한 도면이다.
도 10c는 도 10b에 사용된 유기 절연층들의 표면을 확대 도시한 평면도들이다.
도 11은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함될 수 있는 유기 박막 소자의 절연 회복 방법을 도시한 순서도이다.
도 12a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함될 수 있는 유기 박막 소자의 절연 회복 방법을 도시한 사시도들이다.
도 12b는 도 12a의 열처리 시간에 따른 유기 박막 소자의 절연 특성 회복 추이를 나타낸 도면이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 박막 트랜지스터는 기판(10), 게이트 전극(20), 게이트 절연층(30), 반도체 패턴(40), 소스 전극(50) 및 드레인 전극(60)을 포함한다.
기판(10)은 유기 박막 트랜지스터가 배치되는 지지 기판으로서, 투명한 절연 재질을 포함할 수 있다. 예를 들어, 기판(10)은 유리, 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리에틸렌테레프탈레이트(polyethylen terephthalate), 폴리메틸메타크릴레이트(polymethylmethacralate), 아크릴 등의 재질을 포함할 수 있다. 또한, 기판(10)은 가요성(flexible) 기판일 수 있다.
게이트 전극(20)은 기판(10) 상에 배치되는 도전성 전극이다. 게이트 전극(20)은 Ag, Al, Au, Pt, Ta, Ti, Mo, Nb, Cu, In, Ni, Nd, Cr, 인듐주석 산화물(Indium Tin Oxide), 인듐아연 산화물(Indium Zinc Oxide), 알루미늄 도핑된 아연 산화물(Aluminum doped Zinc Oxide), 갈륨 도핑된 아연 산화물(Gallium doped Zinc Oxide), 인듐갈륨아연산화물(Indium Gallium Zinc Oxide), 인듐주석아연 산화물(Indium Tin Zinc Oxide) 또는 도전성 고분자 등을 포함할 수 있다. 도전성 고분자로는 폴리(3,4-에틸렌디옥시티오펜) 및 폴리스티렌술폰산의 혼합 고분자 등이 포함될 수 있다.
게이트 절연층(30)은 게이트 전극(20) 상에 배치될 수 있다. 실시예에 따라, 게이트 절연층(30)은 게이트 전극(20)을 전체적으로 커버하도록 기판(10) 상에 배치될 수 있다.
게이트 절연층(30)은 황을 포함하는 고분자 박막일 수 있다. 예를 들어, 게이트 절연층(30)은 이황화 결합(S-S)이 탄소-황(C-S) 결합보다 많은 황 공중합체 박막(sulfur copolymer thin film)일 수 있다. 이러한 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함할 수 있다. 다만, 황 공중합체 박막에 포함될 수 있는 황-고분자 화합물은 이황화 결합을 포함하는 다양한 황 공중합체들일 수 있다.
황(sulfur)은 유전상수(dielectric constant)가 3.1 내지 3.3이고, 높은 전기절연성 및 낮은 열전도도를 가지고 있으며, 특히, 탈황 공정의 부산물로 용이하게 생성되어 가격이 매우 저렴하다. 하지만, 분말 상태로 존재하는 황은 가공성이 낮아, 고온에서 녹은 후, 온도가 낮아지면 다시 원래의 분말 상태로 돌아오면서 쉽게 부스러지기 때문에, 이러한 황의 절연특성을 이용하기 위해서는 개선이 필요하다. 본 발명자들은 이러한 황의 특징을 이용하면서도, 안정적으로 응용하기 위해 황을 고분자와 결합시킨 황-고분자 화합물을 사용하여 전기 절연층을 형성하였다.
본 실시예에서, 게이트 절연층(30)으로 기능하는 황 공중합체 박막은 약 50 내지 60 중량부의 황을 포함할 수 있다. 이러한 황의 중량비는 황 공중합체 박막이 절연 특성을 갖기 위해 바람직한 중량비인데, 이에 대해서는 도 9a 내지 도 9d를 참조하여 보다 상세히 설명한다.
한편, 황 공중합체 박막의 두께는 약 200 nm 이하일 수 있다. 구체적으로, 황 공중합체 박막의 두께는 약 50 내지 200 nm 이하일 수 있다. 이와 같이, 황 공중합체 박막의 두께가 수십 nm까지 감소됨에 따라, 유기 박막 트랜지스터의 크기 또한 감소될 수 있다. 이러한 황 공중합체 박막은 통상적으로 사용되는 폴리스티렌(PS) 절연층 또는 폴리메틸메타크릴레이트(PMMA) 절연층에 비해 더 얇은 두께를 가능하게 하는데, 이에 따라 유기 박막 트랜지스터가 초소형화될 수 있다. 이에 대해서는 도 10a 내지 도 10c를 참조하여 보다 상세히 설명한다.
반도체 패턴(40)은 게이트 절연층(30)을 사이에 두고 게이트 전극(20)과 전기적으로 절연된다. 반도체 패턴(40)은 적어도 부분적으로 게이트 전극(20)과 중첩하도록 기판(10) 상에 배치될 수 있다. 반도체 패턴(40)은 저분자 또는 고분자 유기 반도체 재질을 포함할 수 있다. 예를 들어, 반도체 패턴(40)은 펜타센, 테트라센 등의 폴리아센 화합물을 포함할 수 있다. 또한, 반도체 패턴(40)은 아센 골격에 치환기가 도입된 화합물을 포함하거나, 디나프토푸란, 디나프토티오펜, 디나프토셀레노펜, 디안트라푸란, 디안트라티오펜, 디안트라셀레노펜 등의 카르코겐 화합물을 포함할 수 있다.
상기 소스 전극(50)은 반도체 패턴(40)의 일 단부에 적어도 부분적으로 중첩할 수 있다. 상기 드레인 전극(60)은 반도체 패턴(40)의 다른 단부에 적어도 부분적으로 중첩할 수 있다. 소스 전극(50) 및 드레인 전극(60)은 서로 이격되어, 반도체 패턴(40)에 대해 전기적으로 연결될 수 있다. 구체적으로, 반도체 패턴(40)은 유기 박막 트랜지스터에서 소스 전극(50) 및 드레인 전극(60) 사이의 채널층으로 기능하도록 구성될 수 있다.
소스 전극(50) 및 드레인 전극(60)은 게이트 전극(20)과 동일한 재질을 포함할 수 있다. 예를 들어, 소스 전극(50) 및 드레인 전극(60)은 Ag, Al, Au, Pt, Ta, Ti, Mo, Nb, Cu, In, Ni, Nd, Cr, ITO, IZO, AZO, GZO, IGZO, ITZO, 도전성 고분자 등을 포함할 수 있다. 소스 전극(50) 및 드레인 전극(60)은 하나 이상의 재질이 다층으로 적층된 구조를 가질 수도 있다.
도 1에 도시된 것처럼, 본 실시예에 따른 유기 박막 트랜지스터는 게이트 전극(20)이 반도체 패턴(40)의 아래에 배치되고, 소스 전극(50) 및 드레인 전극(60)이 반도체 패턴(40) 위에 접촉되는, 바텀-게이트/탑-콘택트 구조를 가질 수 있다. 다만 이는 예시적인 것으로서, 다른 실시예들에서는 도 2 내지 도 4에 도시된 바와 같이, 본 발명에 따른 유기 박막 트랜지스터가 바텀-게이트/바텀-콘택트 구조(도 2), 탑-게이트/탑-콘택트 구조(도 3), 탑-게이트/바텀-콘택트 구조(도 4) 등의 다양한 구조를 가질 수 있다. 이하에서는, 설명의 편의를 위해, 본 발명의 유기 박막 트랜지스터가 바텀-게이트/탑-콘택트 구조를 갖는 것으로 설명한다.
도 5a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 도시한 순서도이다. 도 5b는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 도시한 사시도들이다.
도 5a 및 도 5b를 참조하면, 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법은, 기판 상에 게이트 전극을 형성하는 단계(S10), 게이트 전극을 커버하도록 황 공중합체 박막을 형성하는 단계(S20), 황 공중합체 박막 상에 반도체 패턴을 형성하는 단계(S30) 및 반도체 패턴에 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계(S40)를 포함한다.
도 5b에서는, 게이트 전극으로서 알루미늄 전극이 사용되고, 황 공중합체 박막으로서 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함한 황 공중합체 박막이 사용되며, 반도체 패턴으로서 펜타센이 사용되고, 소스/드레인 전극들로서 금 전극이 사용된 예가 도시되었다. 이하, 각각의 단계를 상세히 설명하도록 한다.
단계 S10에서는, 기판 상에 게이트 전극을 형성할 수 있다. 기판은 전술한 바와 같이, 다양한 재질을 포함할 수 있는 투명 절연 기판이다. 게이트 전극은 증착, 스퍼터링, 인쇄, 잉크젯 방법 등 공지의 다양한 방법에 의해 기판 상에 형성될 수 있다.
단계 S20에서는, 게이트 전극을 커버하도록 황 공중합체 박막을 형성할 수 있다. 황 공중합체 박막은, 전술한 바와 같이, 이황화-결합이 탄소-황 결합보다 많은 황 공중합체를 포함할 수 있다. 예를 들어, 황 공중합체 박막에는 50 내지 60 중량부의 황이 포함될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법의 단계 S20의 흐름을 도시한 순서도이다. 도 6b는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법의 단계 S21 및 S23을 도시한 모식도이다.
도 6a를 참조하면, 황 공중합체 박막을 형성하는 단계는, 액화된 황과 1,3-디이소프로페닐벤젠(DIB)을 혼합하여 황-고분자 화합물을 형성하는 단계(S21), 황-고분자 화합물을 1,2-디클로로벤젠(DCB) 용매에 용해하여 황 공중합체 혼합 용액을 형성하는 단계(S23), 및 황 공중합체 혼합 용액을 게이트 전극이 형성된 기판 상에 코팅하는 단계(S25)를 포함할 수 있다.
단계 S21에서, 황(elemental sulfur)은 액화되어 약 160 내지 200℃의 온도 범위, 바람직하게는 약 180 내지 190℃에서 1,3-디이소프로페닐벤젠(DIB)과 결합될 수 있다. 황(elemental sulfur)이 상기 온도 범위로 가열되는 경우, 가열된 황으로부터 황 라디칼이 생성된다. 이때, DIB를 액화된 황에 첨가하면, 황 라디칼은 선형 이황화 결합(linear disulfide bond) 및 탄소-황 결합(carbon-sulfur bond)의 새로운 결합을 만들어낸다. 이에 따라, 도 6b의 가운데 그림과 같이, 황-랜덤-DIB 공중합체가 형성될 수 있다. 즉, 액화된 황에 포함되는 이황화 결합(S-S)들 사이에 DIB가 결합된 황-고분자 화합물이 형성될 수 있다. 이러한 황-고분자 화합물에서 황은 약 10 내지 90 중량부로 포함될 수 있다.
단계 S23에서는, 형성된 황-고분자 화합물을 1,2-디클로로벤젠(DCB) 용매에 용해하여 황 공중합체 혼합 용액을 형성할 수 있다. 이때, 황 공중합체 혼합 용액에 포함된 황(elemental sulfur)의 함량은 약 10 내지 60 중량부일 수 있는데, 바람직하게는, 약 50 내지 60 중량부의 황이 포함될 수 있다. 황 함량이 약 60 중량부를 초과하는 경우에는 DIB 내의 이황화 결합의 길이가 길어짐에 따라, 황 간 결합이 불안정해져서 이황화 결합이 깨어지고 8개의 황 원자가 결합된 링으로 황이 석출되는 경향이 있다. 따라서, 황 공중합체 혼합 용액에 포함되는 황의 함량은 최대 60 중량부인 것이 바람직하다. 또한, 황 공중합체 혼합 용액에 포함되는 황의 함량이 50 중량부 미만인 경우에는 최종 형성된 황 공중합체 박막의 절연 특성이 저하되는 문제가 있다(이에 대해서는 뒤에서 상술한다). 그러므로, 황 공중합체 혼합 용액에 포함되는 황의 함량은 약 50 내지 60 중량부인 것이 바람직하다.
단계 S25에서는, 황 공중합체 혼합 용액을 게이트 전극이 형성된 기판 상에 코팅할 수 있다. 예를 들어, 황 공중합체 혼합 용액은 기판 상에 스핀 코팅될 수 있다. 스핀 코팅된 황 공중합체 혼합 용액은 승온된 조건, 예를 들어, 약 180℃에서 어닐링된 후, 상온으로 냉각될 수 있다.
도 7a 및 도 7b는 도 5b의 유기 박막 트랜지스터의 전기적 특성을 나타내는 도면들이다. 도 7a는 도 5b에 따라 제조된 유기 박막 트랜지스터의 전달(transfer) 특성을 나타내고, 도 7b는 상기 유기 박막 트랜지스터의 출력(output) 특성을 나타낸다. 본 실시예에서, 유기 박막 트랜지스터의 반도체 패턴은 약 50 nm의 두께를 가지고, 소스/드레인 전극들은 약 40 nm의 두께를 갖는다. 또한, 유기 박막 트랜지스터의 게이트 절연층(황 공중합체 박막)은 약 60 중량부의 황을 포함한다.
도 7a 및 도 7b를 참조하면, 본 실시예의 유기 박막 트랜지스터는 약 0.1 cm2/Vs의 전계효과 이동도를 나타내고, 약 105의 전류 온/오프 비율을 가지며, 임계전압이 약 - 1.0 V인 것으로 나타났다. 또한, 부임계 스윙(sub-threshold swing) 값은 약 0.5 V/decade로 나타났다. 특히, 이러한 유기 박막 트랜지스터의 전계효과 이동도는 SiO2 기반의 박막 트랜지스터의 전계효과 이동도에 비해 약 3배 이상 높은 것이다. 한편, 이와 달리, 게이트 절연층(황 공중합체 박막)에 포함된 황의 함량이 약 50 중량부인 경우에는 도 7a에 도시된 것보다 더 낮은 전달 특성이 확인되었다(미도시됨).
이하에서는, 본 발명의 실시예들에 따른 유기 박막 트랜지스터에 포함되는 게이트 절연층(황 공중합체 박막)의 절연 특성을 확인한 실험 예들을 설명한다.
도 8은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함된 황 공중합체 박막의 절연 특성을 확인하기 위한 MIM(metal-insulator-metal) 소자의 제조방법을 도시한 사시도들이다.
도 8을 참조하면, 약 300 nm 두께를 가진 SiO2 기판을 정제수(DI water), 아세톤 및 이소프로판올을 사용하여 사전세척하고, 사전세척된 기판 상에 열 증발기(thermal evaporator)를 사용하여 하부 전극으로서 알루미늄 전극을 약 35 nm 두께로 증착했다.
이후, 미리 준비된 황 공중합체 혼합 용액이 약 50 nm 두께로 코팅되었으며, 그 위에 다시 열 증발기를 사용하여 상부 전극으로서 금 전극을 약 35 nm 두께로 증착했다.
이때, 황 공중합체 혼합 용액은, 다음과 같이 준비되었다. 먼저, Sigm-Aldrich사에서 제공되는 황 분말(elemental sulfur)과 TCI사에서 제공되는 1,3-디이소프로페닐벤젠(DIB)을, 20 ml 유리병에서 황 함량이 각각, 60 중량부(황: 1.2 g, DIB: 0.8 g), 50 중량부(황: 1.0 g, DIB: 1.0 g), 40 중량부(황: 0.8 g, DIB: 1.2 g), 30 중량부(황: 0.6 g, DIB: 1.4 g), 20 중량부(황: 0.4 g, DIB: 1.6 g) 및 10 중량부(황: 0.2 g, DIB: 1.8 g)가 되도록 혼합한 다음, 혼합물을 180℃에서 15분 동안 열처리하여 황-고분자 화합물을 형성하였다. 이어서, Sigm-Aldrich사의 1,2-디클로로벤젠(DCB)(anhydrous, 99%) 13.3 ml을 첨가하고, 유리병을 24시간 동안 100℃에서 가열하여 황 공중합체 혼합 용액을 형성하였다.
도 9a는 도 8의 황 공중합체 박막의 표면을 확대 도시한 평면도들이다. 도 9b는 도 8의 황 공중합체 박막의 황 함량에 따른 표면 거칠기를 도시한 도면이다. 도 9c 및 도 9d는 도 8의 황 공중합체 박막의 황 함량에 따른 푸리에 변환 적외 분광분석도(Fourier transform infrared spectroscopy, FTIR)를 도시한 도면들이다.
도 9a를 참조하면, 황 공중합체 박막의 표면은 황 함량이 증가함에 따라 표면 거칠기가 감소하여 매끈해지는 것으로 확인되었다. 이는, 180℃에서의 어닐링 과정 동안, 이황화 결합으로부터 생성된 황 라디칼이 황 공중합체 박막의 화학 구조를 재구성함으로써 표면 형태(morphology)를 변화시키기 때문인 것으로 추정된다. 따라서, 더 많은 이황화 결합을 포함하고 있는, 황 함량이 더 높은 박막의 표면이 더 매끄러워진 것을 알 수 있다. 도 9a에서 광학 이미지 아래쪽의 내부 그림은 이와 관련된 황-고분자 결합의 모식도를 나타낸다.
도 9b는 황 함량에 따른 황 공중합체 박막의 RMS(root-mean-square) 거칠기(roughness)를 나타낸다. 도 9a 및 도 9b에서와 같이, 황을 50 내지 60 중량부로 포함하는 황 공중합체 박막은, 황을 40 중량부로 포함하는 황 공중합체 박막보다 더 낮은 표면 거칠기를 갖는 것을 확인하였다. 도시되지는 않았지만, 황 함량이 40 중량부 미만인 경우에는 황 공중합체 박막이 기판 상에 잘 코팅되지도 않고, 훨씬 더 큰 표면 거칠기를 나타내었다.
도 9c 및 도 9d를 참조하면, 황을 40 중량부, 50 중량부 및 60 중량부로 각각 포함하는 황 공중합체 박막에 대한 푸리에 변환 적외 분광분석(FTIR) 결과가 도시되었다. 도 9c에서는 탄소 이중 결합(C=C)을 확인하기 위한 분광분석도가 도시되었고, 도 9d에서는 탄소-황(C-S) 결합을 확인하기 위한 분광분석도가 도시되었다. 도 9c 및 도 9d를 참조하면, 황 함량이 증가함에 따라, 1630 cm-1 근방에서 비닐 C=C 결합 밴드의 흡수도가 감소하고(도 9c), 610 cm-1 근방에서 탄소-황 결합 밴드의 흡수도가 커지는 것(도 9d)으로 확인된다. 따라서, 황 함량이 증가함에 따라 탄소 이중 결합이 탄소-황 결합으로 전환되는 것으로 추정할 수 있다.
한편, 황 함량이 60 중량%인 경우에는, 황 공중합체 박막에서 이황화 결합(S-S)이 탄소-황(C-S) 결합에 비해 더 많을 수 있다. 다만, 황 함량이 50 내지 60 중량%인 경우, 농도에 따라 이황화 결합(S-S)은 탄소-황(C-S) 결합과 비슷한 정도로 포함되거나, 그보다 더 적게 포함될 수도 있다.
도 10a는 도 8의 MIM 소자의 황 공중합체 박막에 포함된 황 함량에 따른 절연 특성을 나타내는 도면이다. 도 10b는 도 8의 MIM 소자의 황 공중합체 박막의 두께에 따른 절연 특성을 다른 유기 절연층과 비교한 도면이다. 도 10c는 도 10b에 사용된 유기 절연층들의 표면을 확대 도시한 평면도들이다.
도 10a는 황 함량에 따른 황 공중합체 박막의 누설 전류밀도 및 유전상수-k를 나타낸다. 일반적으로 절연 특성이 우수하려면, 높은 전계에서 누설 전류밀도가 낮아야하고, 절연체가 절연 파괴되지 않고 고전압을 견딜 수 있어야 한다.
도 10a에서는 황 공중합체 박막의 황 함량이 증가함에 따라, 누설 전류밀도가 감소하고, 유전상수도 감소하는 것으로 확인된다. 구체적으로, 황 공중합체 박막의 황 함량이 60 중량부, 50 중량부 및 40 중량부인 경우, 1.0 MV/cm에서 평균 누설 전류밀도는 각각, - 3.0 × 10-8 A/cm2, - 1.1 × 10-7 A/cm-2 및 - 2.7 × 10-4 A/cm2으로 확인되었다. 또한, 각각의 경우 유전 상수는 10 kHz에서 3.8, 4.3 및 5.7인 것으로 확인되었다. 황 함량이 60 중량부인 황 공중합체 박막의 유전상수는, 황(elemental sulfur)의 유전상수(k = 3.2)에 근접한 값이다.
이처럼, 황 공중합체 박막의 황 함량이 증가함에 따라 누설 전류밀도가 감소하는 것은, 황 공중합체 박막의 표면 거칠기와 관련된다. 즉, 황 공중합체 박막의 표면 거칠기가 큰 경우, 박막의 표면 상에 미세한 돌출부(grain/island)가 형성되는데 이러한 돌출부는 전하 이동 통로 또는 전자 집적점으로 작용할 수 있고, 이로 인해 절연 파괴가 야기될 수 있다.
도 10b 및 도 10c는 고분자 절연재질로 사용될 수 있는 폴리메틸메타크릴레이트(PMMA) 및 폴리스티렌(PS)을 각각 포함하는 절연층의 특성을, 본 발명의 실시예에 따른 황 공중합체 박막과 비교한 도면들이다.
도 10b에서, 300 nm 이상의 두께를 갖는 경우에는 PMMA 절연층 및 PS 절연층의 누설 전류밀도가 각각, 1.0 MV/cm에서 - 1.0 × 10-6 A/cm2으로 낮게 나타난다. 그러나, 약 200 nm 이하의 박막 두께에서는 PMMA 절연층 및 PS 절연층의 누설 전류밀도가 1.0 MV/cm에서 - 1.0 × 10-5 A/cm2 이상으로 크게 증가하는 것을 확인할 수 있다. 이에 반해, 황 공중합체 박막은 200 nm 이하의 범위에서도, 구체적으로는 약 50 내지 200 nm의 두께 범위에서도 누설 전류밀도가 낮게 유지된다. 따라서, 황 공중합체 박막을 박막 트랜지스터의 절연층으로 사용하는 경우, 절연층의 두께가 감소하더라도 절연 특성이 유지됨에 따라, 초소형화된 유기 박막 트랜지스터를 구현할 수 있다.
도 10c에서는, 왼쪽부터 황 공중합체 박막, PMMA 절연막 및 PS 절연막의 표면이 확대 도시된다. 도 10c에 도시된 표면 광학 이미지의 우측 상단의 막대는 200 nm 길이를 나타낸다. 또한, 각각의 표면 이미지의 진한 점(dot)들은 핀 홀(pin hole)을 나타낸다. 도 10c에서 확인되는 것처럼 PMMA 절연막 및 PS 절연막의 표면에서는 부분적으로 핀 홀들이 분포하는 것을 알 수 있다. 이에 반해, 황 공중합체 박막에서는 핀 홀이 거의 없는 것으로 나타나는데, 이는 어닐링 과정에서 황 고분자들이 재배열되었기 때문이다. 즉, 열처리에 의해 황-고분자 화합물이 유동성을 갖게 되고, 이러한 황-고분자 화합물에 포함된 이황화 결합으로부터 생성된 라디칼들이 황 공중합체의 화학 구조를 변화시킴으로써, 황 공중합체 박막 표면의 핀 홀의 수를 감소시키는 것으로 추정할 수 있다.
이상에서와 같이, 본 발명의 실시예에 따른 황 공중합체 박막의 절연 특성이 우수한 것은 황 함량이 증가함에 따라, 이황화 결합으로부터 생성된 라디칼에 의해 황 공중합체 박막의 표면 거칠기가 개선되고, 핀 홀이 감소하기 때문임을 알 수 있다.
이하에서는, 이러한 표면 개선 특성을 이용하여, 황 공중합체 박막이 절연 파괴된 경우 다시 절연 회복시키기 위한 방법을 설명한다. 이하의 설명에서는, 게이트 절연층의 절연 회복에 대한 설명이 용이하도록, 유기 박막 트랜지스터에 포함될 수 있는 상부 전극/절연층/하부 전극의 구조를 갖는 유기 박막 소자를 전제로 설명한다.
도 11은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함될 수 있는 유기 박막 소자의 절연 회복 방법을 도시한 순서도이다. 도 12a는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 포함될 수 있는 유기 박막 소자의 절연 회복 방법을 도시한 사시도들이다. 도 12b는 도 12a의 열처리 시간에 따른 유기 박막 소자의 절연 특성 회복 추이를 나타낸 도면이다.
도 11 및 도 12a를 참조하면, 본 실시예에 따른 유기 박막 소자의 절연 회복 방법은, 게이트 절연층 상의 상부 전극을 식각하는 단계(S100), 상부 전극이 제거된 게이트 절연층을 열처리하는 단계(S110) 및 열처리된 게이트 절연층 상에 상부 전극을 다시 형성하는 단계(S120)를 포함할 수 있다.
단계 S100에서는, 게이트 절연층으로서 황 공중합체 박막을 포함하는 유기 박막 소자에 순간적인 고전압이 발생하여 황 공중합체 박막이 절연 파괴된 경우, 상기 황 공중합체 박막을 절연 회복시키기 위해 그 위에 배치된 상부 전극을 식각할 수 있다. 상부 전극은 게이트 전극을 포함하거나, 소스 전극 및 드레인 전극 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 상기 유기 박막 소자가 탑-게이트 구조의 유기 박막 트랜지스터에 포함되는 경우, 게이트 절연층 상에 배치된 게이트 전극이 식각될 수 있다. 이와 달리, 유기 박막 소자가 바텀-게이트 구조의 유기 박막 트랜지스터에 포함되는 경우, 게이트 절연층 상에 배치된 소스 전극 및 드레인 전극 중 적어도 어느 하나가 식각될 수 있다. 한편, 상부 전극이 Au을 포함하는 경우, Au 식각액을 사용하여 상부 전극이 제거될 수 있다.
단계 S110에서는, 상부 전극이 제거된 게이트 절연층을 열처리할 수 있다. 본 단계에서 열처리 온도는 약 100℃ 이상일 수 있다. 예를 들어, 열처리 온도는 약 100 내지 200℃일 수 있다. 도 12a의 화학 결합의 모식도에서 확인되는 것처럼, 절연 파괴로 인해 단절된 이황화 결합으로부터 생성된 라디칼은 황 공중합체 박막이 열처리되는 경우 다시 이황화 결합을 이루도록 화학 구조를 재배열할 수 있다. 다만, 이 경우 열처리 온도의 상한은, 황 공중합체 박막을 제외한 유기 박막 소자의 다른 전극/절연층들이 상기 열처리에 의해 영향을 받지 않도록 적절하게 설정될 수 있다.
단계 S120에서는, 열처리된 게이트 절연층 상에 상부 전극을 다시 형성할 수 있다. 황 공중합체 박막이 절연 회복된 이후에 단계 S100에서 식각되었던 상부 전극을 다시 형성함으로써, 절연 파괴로 인해 열화된 유기 박막 소자를 회복시킬 수 있다.
도 12b에서는 황 공중합체 박막이 절연 파괴되기 전과, 절연 파괴된 후 열처리되는 시간에 따른 누설 전류밀도를 도시하였다. 절연 파괴되기 전에 1 MV/cm에서 - 1.0 × 10-6 A/cm2보다 낮은 누설 전류밀도를 갖던 황 공중합체 박막은, 절연 파괴된 후 누설 전류밀도가 - 1.0 × 10-4 A/cm2까지 증가하였지만, 약 12시간 이상 열처리(바람직하게는, 약 24시간 이상 열처리)함으로써, 황 공중합체 박막의 약 50%가 다시, - 1.0 × 10-6 A/cm2보다 낮은 누설 전류밀도를 갖도록 절연 회복된 것을 확인하였다.
상기와 같이, 본 발명에 따르면, 유기 박막 트랜지스터가 게이트 절연층으로서 얇은 두께에서도 절연 특성이 우수한 황 공중합체 박막을 포함함으로써, 유기 박막 트랜지스터의 유기 절연층의 두께를 크게 감소시킬 수 있다.
또한, 유기 박막 트랜지스터의 황 공중합체 박막이 절연 파괴된 경우, 절연 파괴된 황 공중합체 박막을 열처리함으로써, 절연 파괴된 유기 절연층의 절연 특성을 적어도 부분적으로 회복시킬 수 있다.
나아가, 게이트 절연층으로 기능하는 황 공중합체 박막의 원재료가 저렴하고 유연성을 가짐으로써, 유기 박막 트랜지스터의 제조비용을 절감할 수 있으며, 유기 박막 트랜지스터를 유연한 전기 소자에 적용할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기판
20: 게이트 전극
30: 게이트 절연층
40: 반도체 패턴
50: 소스 전극
60: 드레인 전극

Claims (19)

  1. 기판;
    상기 기판 상에 배치되는 게이트 전극;
    상기 기판 상에서 상기 게이트 전극과 전기적으로 절연되는 반도체 패턴;
    상기 기판 상에서 상기 반도체 패턴에 전기적으로 연결되며, 서로 이격되는 소스 전극 및 드레인 전극; 및
    상기 반도체 패턴 및 게이트 전극의 사이에 배치되는 게이트 절연층을 포함하고,
    상기 게이트 절연층은 황 공중합체 박막이며, 상기 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함하고, 상기 황 공중합체 박막은 이황화 결합이 탄소-황 결합보다 많은 것을 특징으로 하는, 유기 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 황 공중합체 박막은 50 중량부 이상 및 60 중량부 이하의 황을 포함하는, 유기 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 황 공중합체 박막은 50 nm 내지 200 nm의 두께를 갖는, 유기 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 황 공중합체 박막은 절연 파괴시 열처리에 의해 적어도 부분적으로 절연 회복되는, 유기 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 게이트 절연층은 상기 게이트 전극 상에 배치되는, 유기 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 게이트 절연층은 상기 반도체 패턴 상에 배치되는, 유기 박막 트랜지스터.
  9. 제1항에 있어서,
    상기 소스 전극 및 드레인 전극은 상기 반도체 패턴 상에 배치되는, 유기 박막 트랜지스터.
  10. 제1항에 있어서,
    상기 반도체 패턴은 상기 소스 전극 및 드레인 전극 상에 배치되는, 유기 박막 트랜지스터.
  11. 제1항에 있어서,
    상기 반도체 패턴은 유기 반도체 화합물을 포함하는, 유기 박막 트랜지스터.
  12. 제11항에 있어서,
    상기 유기 반도체 화합물은 펜타센, 테트라센, 디나프토푸란, 디나프토티오펜, 디나프토셀레노펜, 디안트라푸란, 디안트라티오펜 및 디안트라셀레노펜으로 이루어진 군에서 선택된 화합물을 포함하는, 유기 박막 트랜지스터.
  13. 제1항에 있어서,
    상기 게이트 전극, 소스 전극 및 드레인 전극은 각각, Ag, Al, Au, Pt, Ta, Ti, Mo, Nb, Cu, In, Ni, Nd, Cr, 인듐주석 산화물(ITO), 인듐아연 산화물(IZO), 알루미늄 도핑된 아연 산화물(AZO), 갈륨 도핑된 아연 산화물(GZO), 인듐갈륨아연 산화물(IGZO) 및 인듐주석아연 산화물(ITZO)으로 이루어진 군에서 선택되는 재질 또는 도전성 고분자를 포함하는, 유기 박막 트랜지스터.
  14. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 커버하도록 상기 기판 상에 황 공중합체 박막을 형성하는 단계;
    상기 게이트 전극에 적어도 부분적으로 중첩하도록 상기 황 공중합체 박막 상에 반도체 패턴을 형성하는 단계; 및
    상기 반도체 패턴의 제1 단부에 적어도 부분적으로 중첩하는 소스 전극과, 상기 반도체 패턴의 제1 단부와 구분되는 상기 반도체 패턴의 제2 단부에 적어도 부분적으로 중첩하는 드레인 전극을 형성하는 단계를 포함하고,
    상기 게이트 전극을 커버하도록 상기 기판 상에 황 공중합체 박막을 형성하는 단계는,
    액화된 황과 1,3-디이소프로페닐벤젠(DIB)을 혼합하여 황-고분자 화합물을 형성하는 단계;
    상기 황-고분자 화합물을 1,2-디클로로벤젠(DCB) 용매에 용해하여 황 공중합체 혼합 용액을 형성하는 단계; 및
    상기 황 공중합체 혼합 용액을 상기 게이트 전극이 형성된 기판 상에 코팅하는 단계를 포함하는, 유기 박막 트랜지스터의 제조방법.
  15. 제14항에 있어서,
    상기 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함하는, 유기 박막 트랜지스터의 제조방법.
  16. 제14항에 있어서,
    상기 황 공중합체 박막은 50 중량부 이상 및 60 중량부 이하의 황을 포함하는, 유기 박막 트랜지스터의 제조방법.
  17. 삭제
  18. 기판 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극에 전기적으로 연결되는 반도체 패턴과, 상기 반도체 패턴을 절연시키는 게이트 절연층과, 상기 게이트 절연층을 사이에 두고 상기 반도체 패턴과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터의 절연 회복 방법으로서,
    상기 게이트 절연층 상의 상부 전극을 식각하는 단계;
    상기 상부 전극이 제거된 게이트 절연층을 열처리하는 단계; 및
    상기 열처리된 게이트 절연층 상에 상기 상부 전극을 다시 형성하는 단계를 포함하고,
    상기 게이트 절연층은 황 공중합체 박막이며, 상기 황 공중합체 박막은 폴리(황-랜덤-1,3-디이소프로페닐벤젠)을 포함하고, 절연 파괴로 인해 단절된 이황화 결합으로부터 생성된 라디칼은 상기 게이트 절연층의 열처리에 의해 다시 이황화결합을 형성하며,
    상기 상부 전극은 상기 소스 전극, 드레인 전극 및 게이트 전극 중 적어도 어느 하나를 포함하는, 유기 박막 트랜지스터의 절연 회복 방법.
  19. 제18항에 있어서,
    상기 열처리하는 단계는 상기 게이트 절연층을 100℃ 내지 200℃로 가열하는 단계를 포함하는, 유기 박막 트랜지스터의 절연 회복 방법.
KR1020160068825A 2015-06-16 2016-06-02 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법 KR101840549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/184,571 US9865830B2 (en) 2015-06-16 2016-06-16 Organic thin film transistor, method for manufacturing the same and method for recoverying insulation thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150085321 2015-06-16
KR20150085321 2015-06-16

Publications (2)

Publication Number Publication Date
KR20160148451A KR20160148451A (ko) 2016-12-26
KR101840549B1 true KR101840549B1 (ko) 2018-05-04

Family

ID=57733874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068825A KR101840549B1 (ko) 2015-06-16 2016-06-02 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법

Country Status (1)

Country Link
KR (1) KR101840549B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416040B (zh) * 2020-03-11 2023-11-14 深圳大学 一种双极性薄膜晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107606A1 (ja) 2014-01-15 2015-07-23 株式会社Joled 表示装置及び薄膜トランジスタ基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107606A1 (ja) 2014-01-15 2015-07-23 株式会社Joled 表示装置及び薄膜トランジスタ基板

Also Published As

Publication number Publication date
KR20160148451A (ko) 2016-12-26

Similar Documents

Publication Publication Date Title
JP4982307B2 (ja) インバータ
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
CN102136499B (zh) 薄膜晶体管及其制造方法
KR101474934B1 (ko) 이중 층의 전극들을 가진 유기 박막 트랜지스터
US20050023522A1 (en) Organic field effect transistors
US20040164294A1 (en) Organic thin film transistor
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
JP2006165584A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子
KR101631008B1 (ko) 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법
US8569746B2 (en) Organic field effect transistor
KR100668615B1 (ko) 표면개질층을 가지는 유기 박막 트랜지스터 및 그 제조방법
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
KR101840549B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이의 절연 회복 방법
US9865830B2 (en) Organic thin film transistor, method for manufacturing the same and method for recoverying insulation thereof
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
KR101720626B1 (ko) 폴리이미드 및 폴리비닐알콜을 포함하는 이중층 유기 절연체 및 이를 이용한 박막 트랜지스터
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
KR20090067728A (ko) 유기 박막 트랜지스터 및 그 제조방법
WO2010095526A1 (ja) 有機電界効果トランジスタにおけるしきい値電圧の制御方法
KR102622982B1 (ko) 유기 박막 트랜지스터 및 제조방법
Moon et al. Bilayer source/drain electrodes self-aligned with fluoropolymer dielectrics for stable high-performance organic TFTs
Yang et al. Solution-processable low-voltage carbon nanotube field-effect transistors with high-k relaxor ferroelectric polymer gate insulator
KR20090102107A (ko) 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
KR20180039588A (ko) 유기 전계 효과 트랜지스터 및 이를 제작하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right