KR101421304B1 - 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 - Google Patents

박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 Download PDF

Info

Publication number
KR101421304B1
KR101421304B1 KR1020080112963A KR20080112963A KR101421304B1 KR 101421304 B1 KR101421304 B1 KR 101421304B1 KR 1020080112963 A KR1020080112963 A KR 1020080112963A KR 20080112963 A KR20080112963 A KR 20080112963A KR 101421304 B1 KR101421304 B1 KR 101421304B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
less
insulating film
film
Prior art date
Application number
KR1020080112963A
Other languages
English (en)
Other versions
KR20090050971A (ko
Inventor
신지 이마이
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20090050971A publication Critical patent/KR20090050971A/ko
Application granted granted Critical
Publication of KR101421304B1 publication Critical patent/KR101421304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 상에, 적어도, 게이트 전극, 게이트 절연막, 어모퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만인 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
전계 효과 이동도가 높고, 높은 ON/OFF 비를 가지며, 또한 환경 온도 의존성이 개량된 TFT 가 제공된다.
박막 전계 효과형 트랜지스터, 활성층, 캐리어 농도, 전계 효과 이동도

Description

박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치{THIN FILM FIELD EFFECT TRANSISTOR AND DISPLAY USING THE SAME}
본 발명은, 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치에 관한 것이다. 특히 활성층에 어모퍼스 산화물 반도체를 사용한 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치에 관한 것이다.
최근, 액정이나 일렉트로루미네선스 (Electro Luminescence : EL) 기술 등의 진보에 의해 평면 박형 화상 표시 장치 (Flat Panel Display : FPD) 가 실용화되어 있다. 특히, 전류를 통하게 함으로써 여기되어 발광하는 박막 재료를 사용한 유기 전계 발광 소자 (이후, 「유기 EL 소자」라고 기재하는 경우가 있다) 는 저전압으로 고휘도의 발광이 얻어지기 때문에, 휴대 전화 디스플레이, 퍼스널 디지털 어시스턴트 (PDA), 컴퓨터 디스플레이, 자동차의 정보 디스플레이, TV 모니터, 또는 일반 조명을 포함한 광범위한 분야에서, 디바이스의 박형화, 경량화, 소형화, 및 저소비 전력 등의 효과가 기대되고 있다.
이들 FPD 는, 유리 기판 상에 형성한 비정질 실리콘 박막이나 다결정 실리콘 박막을 활성층에 사용하는 전계 효과형 박막 트랜지스터 (이후의 설명에서, Thin Film Transistor, 또는 TFT 로 기재하는 경우가 있다) 의 액티브 매트릭스 회로에 의해 구동된다.
한편, 이들 FPD 의 한층 더한 박형화, 경량화, 내파손성의 향상을 추구하여, 유리 기판 대신에 경량이면서 가요성이 있는 수지 기판을 사용하는 시도도 이루어지고 있다.
그러나, 상기 서술한 실리콘 박막을 사용하는 트랜지스터의 제조는 비교적 고온의 열 공정을 필요로 하여, 일반적으로 내열성이 낮은 수지 기판 상에 직접 형성하기가 곤란하다.
예를 들어, 일본 공개특허공보 2006-121029호에는, 실리콘 박막을 사용한 트랜지스터의 구동 전압을 저감한 MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor) 가 개시되어, 활성층의 반도체 재료로서 산화인듐주석 (ITO), 산화주석, 또는 산화아연 등이 사용되고, 게이트 절연막에 비유전율이 큰 유전체 재료를 사용한 구성이 개시되어 있다. ITO, 산화주석, 또는 산화아연 등은 결정성 금속 산화물로, 캐리어 농도가 1×1019/㎤ 정도를 갖는 것이 개시되어 있다. 결정성 금속 산화물로 이루어지는 활성층의 경우, 원하는 반도체 특성을 발현하기 위해서는, 스퍼터링에 의한 막형성 후, 예를 들어 300℃ 에서 15분간 포스트 어닐하는 등의 결정화 제어를 위한 고온 가열 처리 공정이 필요하게 된다 (예를 들어, 일본 공개특허공보 2006-121029호의 단락 번호 「0054」참조). 따라서, 이러한 활성층을 내열성이 낮은 수지 기판 상에 직접 형성하는 것은 곤란하다.
어모퍼스 산화물, 예를 들어, In-Ga-Zn-O 계 어모퍼스 산화물은 저온에서의 성막이 가능하여, 플라스틱 필름 상에 실온 성막 가능한 재료로서 주목되고 있다 (예를 들어, NATURE, Vol.437 (2004년 11월 25일), P.488-492 참조). 그러나, TFT 의 활성층에 어모퍼스 산화물 반도체를 사용하면, OFF 전류가 높고, ON/OFF 비가 낮다는 문제를 갖고 있었다. 예를 들어, 어모퍼스 산화물 반도체로서 캐리어 농도가 2.1×1017/㎤ 의 IZO (In-Zn-O) 를 활성층에 사용한 TFT 의 구성이 개시되어 있다 (예를 들어, APPLIED PHYSICS LETTERS, 89, 062103 (2006) 참조). 그러나, 여전히 OFF 전류가 높고, TFT 게이트 전압을 인가하지 않은 상태에서도 전류가 흐르는 "노멀리 온" 의 상태가 되어 버려, ON/OFF 동작을 위한 여분 회로와 전력 소비를 필요로 하는 문제가 있다.
이 문제를 개량하는 수단으로서, 일본 공개특허공보 2006-165529호 및 일본 공개특허공보 2006-186319호에는, 어모퍼스 산화물 반도체의 캐리어 농도를 저감하는 것, 예를 들어 1018/㎤ 미만으로 하면 TFT 는 동작하고, 1016/㎤ 미만에서 양호한 ON/OFF 비를 갖는 TFT 가 얻어지는 것, 또한 양호한 낮은 오프 전류 특성을 갖게 하기 위해서는 캐리어 농도를 1016/㎤ 미만으로 하는 것이 바람직하다는 것이 개시되어 있다.
그러나, 실용적으로 제공되는 TFT 는, OFF 전류가 낮고, ON/OFF 비가 높을 것은 물론, 연속 구동시켜도 그 성능이 변화하지 않을 것, 작동하는 환경의 온도나 습도 등의 조건이 변동되어도 안정된 성능을 나타낼 것이 요구되어, 아직도 해결해 야 할 과제가 다수 남아 있다.
본 발명의 제 1 양태는, 기판 상에, 적어도, 게이트 전극, 게이트 절연막, 어모퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만인 것을 특징으로 하는 박막 전계 효과형 트랜지스터를 제공하는 것이다.
본 발명의 제 2 양태는, 상기 박막 전계 효과형 트랜지스터를 사용한 표시 장치를 제공하는 것이다.
본 발명의 목적은, 어모퍼스 산화물 반도체를 사용한 TFT 를 제공하는 것에 있고, 특히, OFF 전류가 낮고, 높은 ON/OFF 비를 가지며, 또한 환경 온도가 변화하더라도 TFT 성능이 변동하지 않는 개량된 TFT 를 제공하는 것에 있다. 또한, 가요성 수지 기판 상에 제조가 가능한 고성능의 TFT 를 제공하는 것에 있다. 그리고, 그 TFT 를 사용한 표시 장치를 제공하는 것에 있다.
본 발명의 상기 과제는, 기판 상에, 적어도, 게이트 전극, 게이트 절연막, 어모퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만인 것을 특징으로 하는 박막 전계 효과형 트랜지스터에 의해 해결되었다.
바람직하게는, 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기가 1㎚ 미만이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 10㎚ 미만이다.
바람직하게는, 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기가 0.5㎚ 미만이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 5㎚ 미만이다.
바람직하게는, 활성층의 어모퍼스 산화물 반도체가, In, Ga, Zn 및 Sn 으로 이루어지는 군에서 선택되는 적어도 하나를 함유하고, 보다 바람직하게는 In 및 Zn 을 함유한다.
바람직하게는, 활성층의 게이트 절연막에 면하는 측과는 반대측에, 상기 활성층과 접하고, 캐리어 농도가 1016/㎤ 이하이며, 상기 활성층보다 낮은 캐리어 농도를 갖는 저캐리어 농도층을 갖는다.
바람직하게는, 저캐리어 농도층이 어모퍼스 산화물 반도체를 함유한다.
바람직하게는, 저캐리어 농도층의 어모퍼스 산화물 반도체가, In, Ga, Zn 및 Sn 으로 이루어지는 군에서 선택되는 적어도 하나를 함유하고, 보다 바람직하게는 In 및 Zn 을 함유한다.
바람직하게는, 게이트 절연막이 Si, Hf, Y, 및 Ge 에서 선택되는 적어도 1 개의 원소를 함유하는 어모퍼스 산화물을 함유한다.
바람직하게는, 기판이 가요성 수지 기판이다.
어모퍼스 산화물 반도체를 사용한 TFT 는, 실온 성막이 가능하고, 가요성 플라스틱 필름을 기판으로 하여 제조가 가능하기 때문에, 필름 (플렉시블) TFT 의 활성층의 재료로서 주목되고 있다. 특히 일본 공개특허공보 2006-165529호 및 일본 공개특허공보 2006-186319호에는, 폴리에스테르 필름 기판 상에 캐리어 농도를 1018/㎤ 미만의 어모퍼스 산화물 반도체를 활성층에 사용하여, 전계 효과 이동도가 10㎠/Vs, ON/OFF 비가 103 초과인 성능을 갖는 TFT 가 보고되어 있다.
그러나, 이것을 예를 들어 표시 장치의 구동 회로에 사용하는 경우, 이동도, ON/OFF 비의 관점에서 구동 회로를 동작시키기에는 성능이 아직 불충분하였다. 활성층에 사용되는 어모퍼스 산화물 반도체는 캐리어 농도가 내려가면 전자 이동도가 내려가는 경향이 있으므로, 양호한 OFF 특성과, 높은 이동도를 양립시키는 TFT 를 형성하기가 곤란하였다.
또한, 본 발명자들에 의한 상세한 해석의 결과, 캐리어 농도를 1018/㎤ 미만으로 감소시킨 경우 TFT 의 동작 환경의 온도가 변동하면 OFF 전류치가 변동되거나, TFT 의 임계치 전압이 변동하는 새로운 문제가 판명되었다. 이 OFF 전류치의 변동이나 TFT 의 임계치 전압의 변동은 캐리어 농도가 낮아질수록 크고, 특히 3×1017/㎤ 미만으로 감소하면 실용상 장애가 되는 변동을 야기하는 것이 판명되었다. 이 OFF 전류치의 변동이나 TFT 의 임계치 전압의 변동은, TFT 를 연속적으 로 반복 구동시킨 경우에도 발생하는 것도 발견되었다. 종래, 반도체 소자에 이러한 문제가 생긴 경우, 대책으로서 온도 보상 회로 유닛을 도입하는 것이 일반적이지만, 회로의 복잡화, 그리고 소자 용적이 커져 개구율이 감소하는 등의 폐해를 수반한다. 따라서, 이 문제는 해결해야 할 중대한 과제로서, OFF 전류 특성과 높은 이동도를 양립시킨 위에, 추가로 환경 온도 의존성 및 내구성의 개량이 요구되었다.
본 발명자들은, 예의 개발 탐색을 진행시킨 결과, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께를 0.5㎚ 이상 20㎚ 미만의 박층으로 함으로써, 전혀 예상치않게 과제가 해결될 수 있음을 발견하였다. 그리고, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 1㎚ 미만이고, 캐리어 농도가 1×1017/㎤ 이상이며, 상기 활성층의 막두께가 0.5㎚ 이상 10㎚ 미만의 박층으로 함으로써, 더욱 환경 온도 의존성이 개량되는 것이 발견되었다. 특히, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 0.5㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1019/㎤ 이상이며, 상기 활성층의 막두께가 0.5㎚ 이상 5㎚ 미만의 박층으로 하는 것이 더욱 바람직하고, 또 연속하여 장시간 구동시킨 경우의 OFF 전류의 변동이나 TFT 의 임계치 전압의 변동이 개량되는 것이 발견되었다.
본 발명에 의하면, ON 전류가 높고 OFF 전류가 낮은 ON/OFF 비가 우수한 TFT 이며 또한 온도 의존성이나 연속 구동 안정성이 우수한 TFT 가 제공된다. 특히, 가요성 기판을 사용한 필름 (플렉시블) TFT 로서 유용한 박막 전계 효과형 트랜지스터가 제공된다. 또한, 이들 TFT 를 사용한 표시 장치가 제공된다.
1. 박막 전계 효과형 트랜지스터 (TFT)
본 발명의 TFT 는, 적어도, 게이트 전극, 게이트 절연막, 활성층, 소스 전극 및 드레인 전극을 순차적으로 가지며, 게이트 전극에 전압을 인가하고, 활성층에 흐르는 전류를 제어하여, 소스 전극과 드레인 전극 사이의 전류를 스위칭하는 기능을 갖는 액티브 소자이다. TFT 구조로서, 스태거 구조 및 역스태거 구조 중 어느 것이나 형성할 수 있다.
본 발명에서의 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만의 박층이다. 바람직하게는, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 1㎚ 미만이고, 캐리어 농도가 1×1017/㎤ 이상이고, 상기 활성층의 막두께가 0.5㎚ 이상 10㎚ 미만의 박층이다. 특히 바람직하게는, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 0.5㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1019/㎤ 이상이고, 상기 활성층의 막두께가 0.5㎚ 이상 5㎚ 미만의 박층이다.
바람직하게는, 활성층의 어모퍼스 산화물 반도체가, In, Ga, Zn 및 Sn 으로 이루어지는 군에서 선택되는 적어도 하나를 함유한다. 보다 바람직하게는, In 및 Zn 을 함유한다.
본 발명에서의 활성층의 더욱 바람직한 양태는, 활성층의 게이트 절연막에 면하는 측과는 반대측에, 상기 활성층과 접하여, 캐리어 농도가 1016/㎤ 이하이고, 상기 활성층보다 낮은 캐리어 농도를 갖는 저캐리어 농도층을 적층한 구성이다.
바람직하게는, 상기 저캐리어 농도층도 어모퍼스 산화물 반도체층이다. 바람직하게는, 저캐리어 농도층의 어모퍼스 산화물 반도체가, In, Ga, Zn 및 Sn 을 함유하는 군에서 선택되는 적어도 1 종을 함유한다. 보다 바람직하게는, In 및 Zn 을 함유한다.
이와 같이, 본원에 있어서의 저캐리어 농도층은, 활성층과 근사한 재료계이기 때문에, 스퍼터에 의해 성막할 때에 활성층에 손상을 주기 어렵다. 종래의 SiO2 를 보호막으로 하여 스퍼터에 의해 성막하는 경우, 활성층에 손상을 일으키기 쉽다.
또, 본원에 있어서의 저캐리어 농도층은, 활성층에 비해 캐리어 농도가 현격하게 낮고, 절연성이 높기 때문에, 활성층의 고캐리어 농도를 안정적으로 유지할 수 있으므로, 활성층의 효과를 저해하지 않고, 안정적으로 유지할 수 있다.
또한, 본원에 있어서의 저캐리어 농도층은, 환경 (수분, 산소) 으로부터 활성층을 보호하는 보호막으로서도 기능한다. 저캐리어 농도층은, 활성층에 비해 막두께를 두껍게 할 수 있고, 또 산화막이기 때문에, 활성층에 대한 수분이나 산소의 확산을 억제하고, 활성층의 캐리어 농도의 경시적 변화를 억제할 수 있다.
또한, 바람직하게는, 본 발명에서의 게이트 절연막이 Si, Hf, Y, 및 Ge 에서 선택되는 적어도 1 개의 원소를 함유하는 어모퍼스 산화물을 함유한다.
또한, 바람직하게는, 본 발명에서의 기판이 가요성 수지 기판이다.
본 발명의 TFT 에 관해서 더욱 상세히 설명한다.
1) 활성층
본 발명에 사용되는 활성층에는, 어모퍼스 산화물 반도체가 사용된다. 어모퍼스 산화물 반도체는, 저온에서 성막 가능하기 때문에 플라스틱과 같은 가요성이 있는 수지 기판에 제조가 가능하다. 저온에서 제조 가능한 어모퍼스 산화물 반도체로는, In 을 함유하는 산화물, In 과 Zn 을 함유하는 산화물, In, Ga 및 Zn 을 함유하는 산화물이고, 조성 구조로는, InGaO3(ZnO)m (m 은 6 미만의 자연수) 의 것이 바람직함이 알려져 있다. 이들은, 캐리어가 전자의 n 형 반도체이다. 물론, ZnO·Rh2O3, CuGaO2, SrCu2O2 와 같은 p 형 산화물 반도체를 활성층에 사용해도 된다. 일본 공개특허공보 2006-165529호에 개시되어 있는 산화물 반도체를 사용할 수도 있다.
본 발명에 있어서는, In, Ga, Zn 및 Sn 의 적어도 하나를 함유하는 어모퍼스 산화물 반도체가 바람직하다. 보다 바람직하게는, In 및 Zn 을 함유하는 어모퍼스 산화물 반도체이다.
구체적으로 본 발명에 관련된 어모퍼스 산화물 반도체는, In-Ga-Zn-O 를 함유하여 구성되고, 결정 상태에 있어서의 조성이 InGaO3(ZnO)m (m 은 6 미만의 자연수) 로 나타내는 어모퍼스 산화물 반도체가 바람직하다. 특히, InGaZnO4 가 보다 바람직하다. 이 조성의 어모퍼스 산화물 반도체의 특징으로는, 전기 전도도가 증가함에 따라서 전자 이동도가 증가하는 경향을 나타낸다. 또한, 전기 전도도를 제어하기 위해서는, 성막 중의 산소 분압에 의해 제어가 가능하다. 물론, 활성층에는 산화물 반도체뿐만 아니라, Si, Ge 등의 무기 반도체, GaAs 등의 화합물 반도체, 펜타센, 폴리티오펜 등의 유기 반도체 재료, 카본 나노 튜브 등에도 적응 가능하다.
<캐리어 농도>
본 발명에서의 활성층의 캐리어 농도는, 여러 가지 수단에 의해 원하는 수치로 조정할 수 있다.
활성층의 캐리어 농도의 조정 수단으로는 하기의 수단을 들 수 있다.
(1) 산소 결함에 의한 조정
산화물 반도체에 있어서, 산소 결함이 생기면, 활성층의 캐리어 농도가 증가하고, 전기 전도도가 커지는 것이 알려져 있다. 따라서, 산소 결함량을 조정함으로써 산화물 반도체의 캐리어 농도를 제어하는 것이 가능하다. 산소 결함량을 제어하는 구체적인 방법으로는, 성막 중의 산소 분압, 성막 후의 후처리시의 산소 농도와 처리 시간 등이 있다. 여기서 말하는 후처리란, 구체적으로 100℃ 이상의 열 처리, 산소 플라즈마, UV 오존 처리가 있다. 이들 방법 중에서도, 생산성의 관점에서 성막 중의 산소 분압을 제어하는 방법이 바람직하다. 성막 중의 산소 분압을 조정함으로써, 산화물 반도체의 캐리어 농도를 제어할 수 있다.
(2) 조성비에 의한 조정
산화물 반도체의 금속 조성비를 변경함으로써, 캐리어 농도가 변화하는 것이 알려져 있다. 예를 들어, InGaZn1-XMgXO4 에 있어서, Mg 의 비율이 늘어가면 캐리어 농도가 작아진다. 또한, (In2O3)1-X(ZnO)X 의 산화물계에 있어서, Zn/In 비가 10% 이상에서는, Zn 비율이 증가함에 따라서 캐리어 농도가 작아진다. 이들 조성비를 바꾸는 구체적인 방법으로는, 예를 들어, 스퍼터에 의한 성막 방법에 있어서는 조성비가 상이한 타겟을 사용한다. 또는, 다원 (多元) 의 타겟에 의해 공(共)스퍼터하고, 그 스퍼터 레이트를 개별적으로 조정함으로써 막의 조성비를 변경하는 것이 가능하다.
(3) 불순물에 의한 조정
산화물 반도체에, Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, P 등의 원소를 불순물로서 첨가함으로써 캐리어 농도를 감소시키는 것이 가능하다. 불순물을 첨가하는 방법으로는, 산화물 반도체와 불순물 원소를 공(共)증착에 의해 첨가하거나, 성막된 산화물 반도체막에 불순물 원소의 이온을 이온 도핑법에 의해 첨가하는 등의 방법이 있다.
(4) 산화물 반도체 재료에 의한 조정
상기 (1)∼(3) 에 있어서는 동일 산화물 반도체계에서의 캐리어 농도의 조정 방법을 서술하였지만, 물론 산화물 반도체 재료를 변경함으로써 캐리어 농도를 바꿀 수 있다. 예를 들어, 일반적으로 SnO2 계 산화물 반도체는, In2O3 계 산화물 반도체와 비교하여 캐리어 농도가 작은 것이 알려져 있다. 이와 같이 산화물 반도체 재료를 변경함으로써, 캐리어 농도의 조정이 가능하다.
캐리어 농도를 조정하는 수단으로는, 상기 (1)∼(4) 의 방법을 단독으로 사용해도 되고, 조합해도 된다.
<활성층의 형성 방법>
활성층의 성막 방법은, 산화물 반도체의 다결정 소결체를 타겟으로 하여 기상 성막법을 사용하는 것이 좋다. 기상 성막법 중에서도, 스퍼터링법, 펄스 레이저 증착법 (PLD 법) 이 적합하다. 그리고, 양산성의 관점에서 스퍼터링법이 바람직하다.
예를 들어, RF 마그네트론 스퍼터링 증착법에 의해, 진공도 및 산소 유량을 제어하여 성막된다. 산소 유량이 많을수록 전기 전도도를 작게 할 수 있다.
본 발명에서의 활성층은 매우 박층으로, 이러한 박층 영역에서 우수한 TFT 성능을 발휘하기 위해서는, 그 활성층과 활성층이 설치되는 인접층과의 계면의 균일성이 중요하다. 예를 들어, 보텀 게이트형 TFT 의 경우, 통상 게이트 절연막 상에 활성층이 설치되지만, 그 게이트 절연막과 그 활성층의 계면이 평활한 것이 필요하다. 구체적으로는 그 평활도는, 계면의 평균 제곱 거칠기가 2㎚ 미만이 다. 바람직하게는 1㎚ 미만이고, 보다 바람직하게는 0.5㎚ 미만이다. 이를 위해서, 그 게이트 절연막 및 그 활성층의 성막 속도를 각각의 막 성분의 스퍼터 속도나 증착 속도를 제어하여, 균일하게 막형성하는 조건을 알아내어 실행하는 것이 바람직하다.
성막한 막은, 주지의 X 선 회절법에 의해 어모퍼스막인 것을 확인할 수 있다. 조성비는, RBS (러더포드 후방 산란) 분석법에 의해 구할 수 있다.
<활성층의 막두께>
본 발명에서의 활성층의 두께는, 0.5㎚ 이상 20㎚ 미만으로 박층이다. 바람직하게는 0.5㎚ 이상 10㎚ 미만, 보다 바람직하게는 0.5㎚ 이상 5㎚ 미만이다.
본 발명에서의 활성층의 막두께는, 제조한 소자 단면의 HRTEM (High Resolution TEM) 사진 촬영에 의해 측정할 수 있다.
상기 구성의 활성층을 사용함으로써, 이동도가 10㎠/(V·초) 이상인 높은 이동도의 TFT 에서, 온·오프비가 106 이상인 트랜지스터 특성을 실현할 수 있다.
<활성층의 중층 구성>
본 발명에 있어서는, 상기 활성층의 상기 게이트 절연막에 면하는 측과는 반대측에 상기 활성층과 접하여 캐리어 농도가 1016/㎤ 이하의 저캐리어 농도층을 적층한 활성층의 중층 구성으로 하는 것이 바람직하다.
저캐리어 농도층에 사용되는 반도체 재료도 바람직하게는 어모퍼스 산화물이다.
저캐리어 농도층의 캐리어 농도는, 바람직하게는 1015/㎤ 이하이고, 더욱 바람직하게는 1014/㎤ 이하이다.
또한, 저캐리어 농도층을 소스ㆍ드레인 전극과 활성층 사이에 형성하는 톱 컨택트형 (도 3) 의 양태인 경우, 저캐리어 농도층의 전기 전도도에 대한 활성층의 전기 전도도의 비율 (활성층의 전기 전도도 / 저캐리어 농도층의 전기 전도도) 이, 바람직하게는 101 이상 1010 이하이고, 보다 바람직하게는 102 이상 108 이하이다.
저캐리어 농도층에 사용되는 반도체 재료는, 전술한 활성층의 재료에 관해서 설명한 재료로부터 선택하여 사용할 수 있다. 캐리어 농도도 전술한 활성층에 있어서의 캐리어 농도의 제어 수단에 관해서 설명한 것과 동일한 수단에 의해 조정할 수 있다.
저캐리어 농도층의 두께는 특별히 한정되는 것은 아니지만, 대략 0.5㎚∼100㎚ 의 범위에서 형성된다. 바람직하게는 1㎚∼50㎚ 의 범위에서 형성된다.
2) 게이트 전극
본 발명에서의 게이트 전극으로는, 예를 들어, Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다.
게이트 전극의 두께는, 10㎚ 이상 1000㎚ 이하로 하는 것이 바람직하다.
전극의 성막법은 특별히 한정되는 것은 아니고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등 중에서 상기 재료와의 적성을 고려하여 적절히 선택한 방법에 따라서 상기 기판 상에 형성할 수 있다. 예를 들어, ITO 를 선택하는 경우에는, 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법 등에 따라서 실시할 수 있다. 또한 게이트 전극의 재료로서 유기 도전성 화합물을 선택하는 경우에는 습식 제막법에 따라서 실시할 수 있다.
3) 게이트 절연막
게이트 절연막으로는, Si, Hf, Y, 및 Ge 으로 이루어지는 군에서 선택되는 적어도 1 개의 원소를 함유하는 어모퍼스 산화물이 바람직하게 사용된다. 구체적으로는, SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연체, 또는 그들의 화합물을 적어도 2 개 이상 함유하는 혼정 화합물이 사용된다. 또한, 폴리이미드와 같은 고분자 절연체도 게이트 절연막으로서 사용할 수 있다.
게이트 절연막의 막두께로는 10㎚∼10㎛ 가 바람직하다. 게이트 절연막은 리크 전류를 줄이고, 전압 내성 (耐性) 을 올리기 위해서, 어느 정도 막두께를 두껍게 할 필요가 있다. 그러나, 게이트 절연막의 막두께를 지나치게 두껍게 하면, TFT 의 구동 전압의 상승을 초래하는 결과가 된다. 그 때문에, 게이트 절연막의 막두께는 무기 절연체이면 50㎚∼1000㎚, 고분자 절연체이면 0.5㎛∼5㎛ 로 사용되는 것이 보다 바람직하다. 특히, HfO2 와 같은 고유전율 절연체를 게이트 절연막에 사용하면, 막두께를 두껍게 하더라도 저전압에서의 TFT 구동이 가능 하기 때문에 특히 바람직하다.
<<게이트 절연막과 활성층과의 계면의 거칠기>>
본원에서는, 게이트 절연막과 활성층과의 계면의 거칠기는 평균 제곱 거칠기로 2㎚ 미만이다. 바람직하게는 평균 제곱 거칠기가 1㎚ 미만, 더욱 바람직하게는 0.5㎚ 미만이다.
-게이트 절연막과 활성층과의 계면의 거칠기의 측정 방법-
본 발명에서의 게이트 절연막과 활성층과의 계면의 평균 제곱 거칠기의 측정은, 제조한 TFT 소자 단면을 고해상력 투과형 전자 현미경 (HRTEM) 으로 촬영하여 얻어진 사진으로부터 이하의 순서에 의해 산출된다.
채널 영역에서의 1000㎚ 의 영역을 선택하고, 게이트 절연막과 활성층의 경계선을 분해능 0.1㎚ 이하로 트레이스하여, 경계선 데이터를 작성한다. 얻어진 경계선 데이터로부터 20㎚ 이하의 저주파 성분을 제외한 트렌드 제거 데이터를 작성한다. 그 트렌드 제거 데이터의 평균 제곱 오차를 구하고, 이것을 게이트 절연막과 활성층과의 계면의 평균 제곱 거칠기 (Ra) 로 하였다.
-게이트 절연막과 활성층의 계면의 거칠기의 조정 방법-
게이트 절연막과 활성층과의 계면의 평균 제곱 거칠기 (Ra) 는, 게이트 절연막의 제조 조건과 활성층의 제조 조건에 따라서 변동한다. 또한, 게이트 절연막과 활성층과의 계면의 평균 제곱 거칠기 (Ra) 는, 게이트 절연막의 하지(下地)가 되는 게이트 전극의 표면 평활성이나, 또한 게이트 전극의 하지가 되는 절연성 기판의 표면 평활성에 크게 영향을 받는다. 특히 가요성 기판인 경우, 플라스틱 필름의 표면은 유리 기판에 비교하여 평활성이 저하되기 때문에, 그 위에 설치하는 게이트 전극이나 게이트 절연막이 플라스틱 필름이 갖는 표면 요철을 매워 평활성을 높이도록 그 성막 조건을 조정하는 것이 바람직하다.
게이트 절연막의 제조에 있어서는, 얻어지는 게이트 절연막의 표면이 균일하고 평활한 면형상을 형성하도록 게이트 절연막의 재료의 선택과 함께, 막구성 성분의 스퍼터 속도, 온도, 증착 속도가 제어된다. 또, 활성층의 제조 조건에 관해서도, 게이트 절연막의 표면을 거칠어지지 않도록 활성층의 성막 속도를 막구성 성분의 스퍼터 속도나 증착 속도를 제어하여, 균일하게 막형성하는 조건을 알아내어 실행하는 것이 바람직하다.
평활성의 면에서는 유리 기판이 바람직하지만, 그 중에서도 용융 플로팅법에 의해 제조된 유리나 표면 연마된 유리가 평활성이 우수하다. 또한, 기판 표면에 아크릴 수지 등의 평활화층을 적층하는 것도 바람직하다.
4) 소스 전극 및 드레인 전극
본 발명에서의 소스 전극 및 드레인 전극 재료로서, 예를 들어, Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다.
소스 전극 및 드레인 전극의 두께는, 10㎚ 이상 1000㎚ 이하로 하는 것이 바람직하다.
소스 전극 및 드레인 전극의 제막법은 특별히 한정되지는 않고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등의 중에서 상기 재료와의 적성을 고려하여 적절히 선택한 방법에 따라서 상기 기판 상에 형성할 수 있다. 예를 들어, ITO 를 선택하는 경우에는, 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법 등에 따라서 실시할 수 있다. 또한 소스 전극 및 드레인 전극의 재료로서 유기 도전성 화합물을 선택하는 경우에는 습식 제막법에 따라서 실시할 수 있다.
5) 기판
본 발명에 사용되는 기판은 특별히 한정되지는 않고, 예를 들어 YSZ (지르코니아 안정화 이트륨), 유리 등의 무기 재료, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 알릴디글리콜카보네이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 폴리(클로로트리플루오로에틸렌) 등의 합성 수지 등의 유기 재료 등을 들 수 있다. 상기 유기 재료의 경우, 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 저흡습성 등이 우수한 것이 바람직하다.
본 발명에 있어서는 특히 가요성 기판이 바람직하게 사용된다. 가요성 기판에 사용하는 재료로는, 투과율이 높은 유기 플라스틱 필름이 바람직하고, 예를 들어 폴리에틸렌테레프탈레이트, 폴리부틸렌프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 폴리(클로로트리플루오로에틸렌) 등의 플라스틱 필름을 사용할 수 있다. 또한, 필름상 플라스틱 기판에는, 절연성이 불충분한 경우에는 절연층, 수분이나 산소의 투과를 방지하기 위한 가스 배리어층, 필름상 플라스틱 기판의 평탄성이나 전극이나 활성층과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하는 것도 바람직하다.
여기서, 가요성 기판의 두께는 50㎛ 이상 500㎛ 이하로 하는 것이 바람직하다. 이것은, 가요성 기판의 두께를 50㎛ 미만으로 한 경우에는, 기판 자체가 충분한 평탄성을 유지하는 것이 어렵기 때문이다. 또한, 가요성 기판의 두께를 500㎛ 보다 두껍게 한 경우에는, 기판 자체를 자유롭게 휘는 것이 곤란해지는, 즉 기판 자체의 가요성이 부족해지기 때문이다.
6) 구조
다음으로, 도면을 사용하여 상세히 본 발명에서의 TFT 의 구조를 설명한다.
도 1 은, 역스태거 구조의 TFT 의 일례를 나타내는 모식도이다. 기판 (1) 이 플라스틱 필름 등의 가요성 기판인 경우, 기판 (1) 의 적어도 일방의 면에 절연층 (6) 을 배치하고, 그 위에 게이트 전극 (2), 게이트 절연막 (3), 활성층 (4) 을 적층하여 가지며, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치된다.
도 2 는, 본 발명의 다른 양태의 TFT 의 일례를 나타내는 모식도이다. 기판이 플라스틱 필름 등의 가요성 기판인 경우, 기판 (1) 의 적어도 일방의 면에 절연층 (6) 을 배치하고, 그 위에 게이트 전극 (2), 게이트 절연막 (3) 을 적층하고, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치되며, 추가로 활성층 (42) 이 적층된다.
도 3 은, 본 발명의 다른 양태의 TFT 의 일례를 나타내는 모식도이다. 기판이 플라스틱 필름 등의 가요성 기판인 경우, 기판의 적어도 일방의 면에 절연층을 배치하고, 그 위에 게이트 전극, 게이트 절연막, 활성층 (40), 및 저캐리어 농도층 (7) 을 적층하여 가지며, 그 표면에 소스 전극과 드레인 전극이 설치된다. 게이트 전극에 전압이 인가되어 있지 않은 상태에서의 활성층 (40) 의 전기 전도도가 저캐리어 농도층 (7) 의 전기 전도도보다 커지도록, 활성층 (40) 및 저캐리어 농도층 (7) 의 조성이 결정된다.
도 4 는, 본 발명의 다른 양태의 TFT 의 일례를 나타내는 모식도이다. 기판이 플라스틱 필름 등의 가요성 기판인 경우, 기판 (1) 의 적어도 일방의 면에 절연층 (6) 을 배치하고, 그 위에 게이트 전극 (2), 게이트 절연막 (3) 을 적층하며, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치되고, 추가로 활성층 (44) 이 적층되고, 그리고 저캐리어 농도층 (72) 이 적층되어 설치된다.
도 2 및 도 3 의 구조에 의하면, 박층인 활성층 위에 직접 소스 전극 또는 드레인 전극이 적층되지 않기 때문에, 소스 전극, 드레인 전극을 적층할 때에 받는 활성층의 데미지를 방지할 수 있다.
도 4 의 구조에 의하면, 활성층 (44) 이 환경 (수분, 산소) 으로부터 보호되기 때문에, 소스 전극, 드레인 전극 형성 후에 유기 EL 소자부를 적층하는 경우에 도 프로세스의 데미지를 잘 받지 않게 된다.
도 5 는, 본 발명의 TFT 소자를 사용한 액티브 매트릭스 구동형 유기 EL 표시 장치의 등가 회로의 모식도이다. 본 발명에서의 유기 EL 표시 장치의 회로는 특별히 도 5 에 나타내는 것에 한정되는 것은 아니고, 종래 공지된 회로를 그대로 응용할 수 있다.
2. 표시 장치
본 발명의 전계 효과형 박막 트랜지스터는, 액정이나 EL 소자를 사용한 화상 표시 장치, 특히 평면 박형 표시 장치 (Flat Panel Display : FPD) 에 바람직하게 사용된다. 보다 바람직하게는, 기판에 유기 플라스틱 필름과 같은 가요성 기판을 사용한 플렉시블 표시 장치에 사용된다. 특히, 본 발명의 전계 효과형 박막 트랜지스터는 이동도가 높기 때문에 유기 EL 소자를 사용한 표시 장치, 플렉시블 유기 EL 표시 장치에 가장 바람직하게 사용된다.
(유기 EL 표시 장치)
본 발명에 사용되는 유기 EL 표시 장치는, 기판 상에 적어도 하부 전극, 적어도 발광층을 포함하는 유기층, 및 상부 전극을 순차적으로 갖는 유기 EL 소자, 및 상기 상부 전극 상에 적어도 게이트 전극, 게이트 절연막, 산화물 반도체를 함유하는 활성층, 소스 전극, 및 드레인 전극을 갖고, 상기 유기 EL 소자를 구동하는 TFT 를 갖는다. TFT 가 유기 EL 소자의 배면에 배치되어 있기 때문에, 유기 EL 소자의 발광을 추출하는 개구부를 크게 취할 수 있다. 바람직하게는, TFT 와 유기 EL 소자의 사이에 보호 절연막을 갖고, 상기 유기 EL 소자의 상부 전극과 TFT 의 상기 소스 전극 또는 상기 드레인 전극이 상기 보호 절연막에 형성된 컨택트홀을 통하여 전기적으로 접속되어 있다. 바람직하게는, 상기 하부 전극이 광투과성 전극이고, 상기 상부 전극이 광반사성 전극이다.
이하, 본 발명의 유기 EL 소자에 관해서 상세히 설명한다.
본 발명의 발광 소자는 기판 상에 음극과 양극을 갖고, 양 전극의 사이에 유기 발광층 (이하, 간단히 「발광층」이라고 하는 경우가 있다.) 을 포함하는 유기 화합물층을 갖는다. 발광 소자의 성질상, 양극 및 음극 중 적어도 일방의 전극은 투명한 것이 바람직하다.
본 발명에서의 유기 화합물층의 적층의 형태로는, 양극측에서부터, 정공 수송층, 발광층, 전자 수송층의 순으로 적층되어 있는 양태가 바람직하다. 또, 정공 수송층과 양극 사이에 정공 주입층, 및/또는 발광층과 전자 수송층 사이에 전자 수송성 중간층을 갖는다. 또한, 발광층과 정공 수송층 사이에 정공 수송성 중간층을, 마찬가지로 음극과 전자 수송층 사이에 전자 주입층을 형성해도 된다.
한편, 각 층은 복수의 2 차층으로 나뉘어져 있어도 된다.
유기 화합물층을 구성하는 각 층은, 증착법이나 스퍼터법 등의 건식 제막법, 전사법, 인쇄법, 도포법, 잉크젯법, 및 스프레이법 등 어느 것에 의해서도 바람직하게 형성할 수 있다.
다음으로, 유기 EL 소자를 구성하는 요소에 관해서 상세히 설명한다.
(기판)
본 발명에서 사용하는 기판으로는, 유기 화합물층으로부터 발해지는 광을 산 란 또는 감쇠시키지 않는 기판인 것이 바람직하다. 그 구체예로는, 지르코니아 안정화 이트륨 (YSZ), 유리 등의 무기 재료, 폴리에틸렌테레프탈레이트, 폴리부틸렌프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 및 폴리(클로로트리플루오로에틸렌) 등의 유기 재료를 들 수 있다.
예를 들어, 기판으로서 유리를 사용하는 경우, 그 재질에 관해서는, 유리로부터의 용출 이온을 적게 하기 위해서 무알칼리 유리를 사용하는 것이 바람직하다. 또한, 소다 라임 유리를 사용하는 경우에는, 실리카 등의 배리어 코트를 실시한 것을 사용하는 것이 바람직하다. 유기 재료의 경우에는, 내열성, 치수 안정성, 내용제성, 전기 절연성, 및 가공성이 우수한 것이 바람직하다.
기판의 형상, 구조, 크기 등에 관해서는 특별히 제한은 없고, 발광 소자의 용도, 목적 등에 따라서 적절히 선택할 수 있다. 일반적으로는, 기판의 형상으로서는 판형상인 것이 바람직하다. 기판의 구조로는, 단층 구조이어도 되고, 적층 구조이어도 되며, 또한, 단일 부재로 형성되어 있어도 되고, 2 이상의 부재로 형성되어 있어도 된다.
기판은, 무색 투명하거나, 유색 투명해도 되지만, 유기 발광층으로부터 발해지는 광을 산란 또는 감쇠시키는 등의 일이 없다는 점에서 무색 투명한 것이 바람직하다.
기판에는, 그 표면 또는 이면에 투습 방지층 (가스 배리어층) 을 형성할 수 있다.
투습 방지층 (가스 배리어층) 의 재료로는, 질화규소, 산화규소 등의 무기물이 바람직하게 사용된다. 투습 방지층 (가스 배리어층) 은, 예를 들어, 고주파 스퍼터링법 등에 의해 형성할 수 있다.
열가소성 기판을 사용하는 경우에는, 추가로 필요에 따라서 하드코트층, 언더코트층 등을 형성해도 된다.
(양극)
양극은, 통상적으로 유기 화합물층에 정공을 공급하는 전극으로서의 기능을 갖고 있으면 되고, 그 형상, 구조, 크기 등에 관해서는 특별히 제한은 없으며, 발광 소자의 용도, 목적에 따라서 공지된 전극 재료 중에서 적절히 선택할 수 있다. 전술한 바와 같이, 양극은, 통상 투명 양극으로서 형성된다.
양극의 재료로는, 예를 들어, 금속, 합금, 금속 산화물, 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다. 양극 재료의 구체예로는, 안티몬이나 불소 등을 도핑한 산화주석 (ATO, FTO), 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 도전성 금속 산화물, 금, 은, 크롬, 니켈 등의 금속, 또한 이들 금속과 도전성 금속 산화물의 혼합물 또는 적층물, 요오드화구리, 황화구리 등의 무기 도전성 물질, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 재료, 및 이들과 ITO 의 적층물 등을 들 수 있다. 이 중에서 바람직한 것은 도전성 금속 산화물이고, 특히, 생산성, 고도전성, 투명성 등의 점에서는 ITO 가 바람직하다.
양극은, 예를 들어, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스 퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등 중에서, 양극을 구성하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라서 상기 기판 상에 형성할 수 있다. 예를 들어, 양극의 재료로서 ITO 를 선택하는 경우에는, 양극의 형성은, 직류 또는 고주파 스퍼터법, 진공 증착법, 이온 플레이팅법 등에 따라서 실시할 수 있다.
본 발명의 유기 전계 발광 소자에 있어서, 양극의 형성 위치로는 특별히 제한은 없고, 발광 소자의 용도, 목적에 따라서 적절히 선택할 수 있다. 그러나, 상기 기판 상에 형성되는 것이 바람직하다. 이 경우, 양극은, 기판에 있어서의 일방의 표면의 전부에 형성되어 있어도 되고, 그 일부에 형성되어 있어도 된다.
또, 양극을 형성할 때의 패터닝으로는, 포토리소그래피 등에 의한 화학적 에칭에 의해서 실시해도 되고, 레이저 등에 의한 물리적 에칭에 의해서 실시해도 되며, 또한, 마스크를 포개어 진공 증착이나 스퍼터 등을 하여 실시할 수도 있고, 리프트오프법이나 인쇄법에 의해서 실시해도 된다.
양극의 두께로는, 양극을 구성하는 재료에 의해 적절히 선택할 수 있고, 일률적으로 규정할 수는 없지만, 통상 10㎚∼50㎛ 정도이고, 50㎚∼20㎛ 가 바람직하다.
양극의 저항치로서는, 103Ω/□ 이하가 바람직하고, 102Ω/□ 이하가 보다 바람직하다. 양극이 투명한 경우에는, 무색 투명해도 되고, 유색 투명해도 된다. 투명 양극측에서부터 발광을 추출하기 위해서는, 그 투과율로서는 60% 이 상이 바람직하고, 70% 이상이 보다 바람직하다.
또, 투명 양극에 관해서는, 사와다 유타카 감수의 「투명 전극막의 신전개」 씨엠씨 간행 (1999) 에 상세하게 서술되어 있으며, 여기에 기재되는 사항을 본 발명에 적용할 수 있다. 내열성이 낮은 플라스틱 기재를 사용하는 경우에는, ITO 또는 IZO 를 사용하여, 150℃ 이하의 저온에서 성막한 투명 양극이 바람직하다.
(음극)
음극은, 통상적으로 유기 화합물층에 전자를 주입하는 전극으로서의 기능을 갖고 있으면 되고, 그 형상, 구조, 크기 등에 관해서는 특별히 제한은 없으며, 발광 소자의 용도, 목적에 따라서, 공지된 전극 재료 중에서 적절히 선택할 수 있다.
음극을 구성하는 재료로는, 예를 들어, 금속, 합금, 금속 산화물, 전기 전도성 화합물, 이들의 혼합물 등을 들 수 있다. 구체예로는 알칼리 금속 (예를 들어, Li, Na, K, Cs 등), 알칼리 토금속 (예를 들어 Mg, Ca 등), 금, 은, 납, 알루미늄, 나트륨-칼륨 합금, 리튬-알루미늄 합금, 마그네슘-은 합금, 인듐, 및 이테르븀 등의 희토류 금속 등을 들 수 있다. 이들은 1 종 단독으로 사용해도 되고, 안정성과 전자 주입성을 양립시키는 관점에서는 2 종 이상을 바람직하게 병용할 수 있다.
이들 중에서도, 음극을 구성하는 재료로서는, 전자 주입성의 점에서 알칼리 금속이나 알칼리 토금속이 바람직하고, 보존 안정성이 우수하다는 점에서 알루미늄을 주체로 하는 재료가 바람직하다.
알루미늄을 주체로 하는 재료란, 알루미늄 단독, 알루미늄과 0.01질량%∼10 질량% 의 알칼리 금속 또는 알칼리 토금속과의 합금 혹은 이들의 혼합물 (예를 들어, 리튬-알루미늄 합금, 마그네슘-알루미늄 합금 등) 을 말한다.
또, 음극의 재료에 관해서는, 일본 공개특허공보 평2-15595호, 일본 공개특허공보 평5-121172호에 상세히 서술되어 있으며, 이들 공보에 기재된 재료는, 본 발명에 있어서도 적용할 수 있다.
음극의 형성 방법에 관해서는 특별히 제한은 없고, 공지된 방법에 따라서 실시할 수 있다. 예를 들어, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등 중에서, 상기한 음극을 구성하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라서 형성할 수 있다. 예를 들어, 음극의 재료로서 금속 등을 선택하는 경우에는, 그 1 종 또는 2 종 이상을 동시 또는 순차적으로 스퍼터법 등에 따라서 실시할 수 있다.
음극을 형성함에 있어서의 패터닝은, 포토리소그래피 등에 의한 화학적 에칭에 의해서 실시해도 되고, 레이저 등에 의한 물리적 에칭에 의해서 실시해도 되며, 마스크를 포개어 진공 증착이나 스퍼터 등을 하여 실시해도 되고, 리프트오프법이나 인쇄법에 의해서 실시해도 된다.
본 발명에 있어서, 음극 형성 위치는 특별히 제한은 없고, 유기 화합물층 상의 전부에 형성되어 있어도 되고, 그 일부에 형성되어 있어도 된다.
또한, 음극과 상기 유기 화합물층 사이에, 알칼리 금속 또는 알칼리 토금속의 불화물, 산화물 등에 의한 유전체층을 0.1㎚∼5㎚ 의 두께로 삽입해도 된다. 이 유전체층은 일종의 전자 주입층으로 볼 수도 있다. 유전체층은, 예를 들어, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등에 의해 형성할 수 있다.
음극의 두께는, 음극을 구성하는 재료에 따라 적절히 선택할 수 있고, 일률적으로 규정할 수는 없지만, 통상 10㎚∼5㎛ 정도이고, 50㎚∼1㎛ 가 바람직하다.
또한, 음극은 투명해도 되고, 불투명해도 된다. 또, 투명한 음극은, 음극의 재료를 1㎚∼10㎚ 의 두께로 얇게 성막하고, 추가로 ITO 나 IZO 등의 투명한 도전성 재료를 적층함으로써 형성할 수 있다.
(유기 화합물층)
본 발명에서의 유기 화합물층에 관해서 설명한다.
본 발명의 유기 EL 소자는, 발광층을 포함하는 적어도 일층의 유기 화합물층을 가지고 있고, 발광층 이외의 다른 유기 화합물층으로는, 전술한 바와 같이, 정공 수송층, 전자 수송층, 전하 블록층, 정공 주입층, 전자 주입층 등의 각 층을 들 수 있다.
본 발명의 유기 EL 소자에 있어서, 유기 화합물층을 구성하는 각 층은, 증착법이나 스퍼터법 등의 건식 제막법, 습식 도포 방식, 전사법, 인쇄법, 잉크젯 방식 등 어느 것에 의해서도 바람직하게 형성할 수 있다.
(발광층)
유기 발광층은, 전계 인가시에, 양극, 정공 주입층, 또는 정공 수송층으로부터 정공을 수취하고, 음극, 전자 주입층, 또는 전자 수송층으로부터 전자를 수취하여, 정공과 전자의 재결합 장소를 제공하고 발광시키는 기능을 갖는 층이다.
본 발명에서의 발광층은, 발광 재료만으로 구성되어 있어도 되고, 호스트 재료와 발광성 도펀트의 혼합층으로 한 구성이어도 된다. 발광성 도펀트는 형광 발광 재료이어도 되고 인광 발광 재료이어도 되며, 2 종 이상일 수도 있다. 호스트 재료는 전하 수송 재료인 것이 바람직하다. 호스트 재료는 1 종이어도 되고 2 종 이상이어도 되며, 예를 들어, 전자 수송성의 호스트 재료와 홀 수송성의 호스트 재료를 혼합한 구성을 들 수 있다. 그리고, 발광층 중에 전하 수송성을 갖지 않고, 발광하지 않는 재료를 포함하고 있어도 된다.
또한, 발광층은 1 층이어도 되고 2 층 이상이어도 되며, 각각의 층이 상이한 발광색으로 발광해도 된다.
본 발명에서의 발광성 도펀트로는, 인광성 발광 재료, 형광성 발광 재료 등 어느 것이나 도펀트로서 사용할 수 있다.
본 발명에서의 발광층은, 색 순도를 향상시키기 위해서나 발광 파장 영역을 확대하기 위해서 2 종류 이상의 발광성 도펀트를 함유할 수 있다. 본 발명에서의 발광성 도펀트는, 추가로 상기 호스트 화합물과의 사이에서 1.2eV > △Ip > 0.2eV, 및/또는 1.2eV > △Ea > 0.2eV 의 관계를 만족하는 도펀트인 것이 구동 내구성의 관점에서 바람직하다.
<<인광 발광성 도펀트>>
상기 인광성의 발광성 도펀트로는, 일반적으로, 전이 금속 원자 또는 란타노이드 원자를 포함하는 착물을 들 수 있다.
예를 들어, 그 전이 금속 원자로는 특별히 한정되지 않지만, 바람직하게는, 루테늄, 로듐, 팔라듐, 텅스텐, 레늄, 오스뮴, 이리듐, 금, 은, 구리, 및 백금을 들 수 있고, 보다 바람직하게는 레늄, 이리듐, 및 백금이고, 더욱 바람직하게는 이리듐, 백금이다.
란타노이드 원자로는, 예를 들어 란탄, 세륨, 프라세오디뮴, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 및 루테슘을 들 수 있다. 이들 란타노이드 원자 중에서도, 네오디뮴, 유로퓸, 및 가돌리늄이 바람직하다.
착물의 배위자로는, 예를 들어, G. Wilkinson 외 저, Comprehensive Coordination Chemistry, Pergamon Press 사 1987년 발행, H. Yersin 저, 「Photochemistry and Photophysics of Coordination Compounds」 Springer-Verlag 사 1987년 발행, 야마모토 아키오 저 「유기 금속 화학-기초와 응용-」 쇼카보 (裳華房) 사 1982년 발행 등에 기재된 배위자 등을 들 수 있다.
구체적인 배위자로는, 바람직하게는 할로겐 배위자 (바람직하게는 염소 배위자), 방향족 탄소고리 배위자 (예를 들어, 바람직하게는 탄소수 5∼30, 보다 바람직하게는 탄소수 6∼30, 더욱 바람직하게는 탄소수 6∼20 이고, 특히 바람직하게는 탄소수 6∼12 이고, 시클로펜타디에닐 아니온 (anion), 벤젠 아니온, 또는 나프틸 아니온 등), 질소 함유 헤테로고리 배위자 (예를 들어, 바람직하게는 탄소수 5∼30, 보다 바람직하게는 탄소수 6∼30, 더욱 바람직하게는 탄소수 6∼20 이고, 특히 바람직하게는 탄소수 6∼12 이고, 페닐피리딘, 벤조퀴놀린, 퀴놀리놀, 비피리딜, 또는 페난트롤린 등), 디케톤 배위자 (예를 들어, 아세틸아세톤 등), 카르복실산 배위자 (예를 들어, 바람직하게는 탄소수 2∼30, 보다 바람직하게는 탄소수 2∼20, 더욱 바람직하게는 탄소수 2∼16 이고, 아세트산 배위자 등), 알콜라토 배위자 (예를 들어, 바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 더욱 바람직하게는 탄소수 6∼20 이고, 페놀라토 배위자 등), 실릴옥시 배위자 (예를 들어, 바람직하게는 탄소수 3∼40, 보다 바람직하게는 탄소수 3∼30, 더욱 바람직하게는 탄소수 3∼20 이고, 예를 들어, 트리메틸실릴옥시 배위자, 디메틸-tert-부틸실릴옥시 배위자, 트리페닐실릴옥시 배위자 등), 일산화탄소 배위자, 이소니트릴 배위자, 시아노 배위자, 인 배위자 (바람직하게는 탄소수 3∼40, 보다 바람직하게는 탄소수 3∼30, 더욱 바람직하게는 탄소수 3∼20, 특히 바람직하게는 탄소수 6∼20 이고, 예를 들어, 트리페닐포스핀 배위자 등), 티올라토 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 더욱 바람직하게는 탄소수 6∼20, 예를 들어, 페닐티올라토 배위자 등), 포스핀옥시드 배위자 (바람직하게는 탄소수 3∼30, 보다 바람직하게는 탄소수 8∼30, 더욱 바람직하게는 탄소수 18∼30, 예를 들어, 트리페닐포스핀옥시드 배위자 등) 이고, 보다 바람직하게는 질소 함유 헤테로고리 배위자이다.
상기 착물은, 화합물 중에 전이 금속 원자를 1 개 가져도 되고, 또한 2 개 이상 갖는 이른바 복핵 착물이어도 된다. 상이한 종류의 금속 원자를 동시에 함유하고 있어도 된다.
이들 중에서도, 발광성 도펀트의 구체예로는, 예를 들어, US 6303238B1, US 6097147, WO00/57676, WO00/70655, WO01/08230, WO01/39234 A2, WO01/41512 A1, WO02/02714 A2, WO02/15645 A1, WO02/44189 A1, WO05/19373 A2, 일본 공개특허공보 2001-247859호, 일본 공개특허공보 2002-302671호, 일본 공개특허공보 2002-117978호, 일본 공개특허공보 2003-133074호, 일본 공개특허공보 2002-235076호, 일본 공개특허공보 2003-123982호, 일본 공개특허공보 2002-170684호, EP 1211257, 일본 공개특허공보 2002-226495호, 일본 공개특허공보 2002-234894호, 일본 공개특허공보 2001-247859호, 일본 공개특허공보 2001-298470호, 일본 공개특허공보 2002-173674호, 일본 공개특허공보 2002-203678호, 일본 공개특허공보 2002-203679호, 일본 공개특허공보 2004-357791호, 일본 공개특허공보 2006-256999호, 일본 공개특허공보 2007-19462호, 일본 공개특허공보 2007-84635호, 일본 공개특허공보 2007-96259호 등의 특허 문헌에 기재된 인광 발광 화합물 등을 들 수 있고, 그 중에서도 더욱 바람직한 발광성 도펀트로는, Ir 착물, Pt 착물, Cu 착물, Re 착물, W 착물, Rh 착물, Ru 착물, Pd 착물, Os 착물, Eu 착물, Tb 착물, Gd 착물, Dy 착물, 및 Ce 착물을 들 수 있다. 특히 바람직하게는, Ir 착물, Pt 착물, 또는 Re 착물이고, 그 중에서도 금속-탄소 결합, 금속-질소 결합, 금속-산소 결합, 금속-황 결합 중 적어도 하나의 배위 양식을 포함하는 Ir 착물, Pt 착물, 또는 Re 착물이 바람직하다. 그리고, 발광 효율, 구동 내구성, 색도 등의 관점에서, 3 좌(座) 이상의 다좌 배위자를 포함하는 Ir 착물, Pt 착물, 또는 Re 착물이 특히 바람직하다.
<<형광 발광성 도펀트>>
상기 형광성의 발광성 도펀트로는, 일반적으로는, 벤조옥사졸, 벤조이미다졸, 벤조티아졸, 스티릴벤젠, 폴리페닐, 디페닐부타디엔, 테트라페닐부타디엔, 나 프탈이미드, 쿠마린, 피란, 페리논, 옥사디아졸, 알다진, 피랄리딘, 시클로펜타디엔, 비스스티릴안트라센, 퀴나크리돈, 피롤로피리딘, 티아디아졸로피리딘, 시클로펜타디엔, 스티릴아민, 방향족 디메틸리딘 화합물, 축합 다환 방향족 화합물 (안트라센, 페난트롤린, 피렌, 페릴렌, 루브렌, 또는 펜타센 등), 8-퀴놀리놀의 금속 착물, 피로메텐 착물이나 희토류 착물로 대표되는 각종 금속 착물, 폴리티오펜, 폴리페닐렌, 폴리페닐렌비닐렌 등의 폴리머 화합물, 유기 실란, 및 이들의 유도체 등을 들 수 있다.
이들 중에서도, 발광성 도펀트의 구체예로는 예를 들어 하기의 것을 들 수 있지만, 이들에 한정되는 것은 아니다.
[화학식 1]
Figure 112008078607314-pat00001
[화학식 2]
Figure 112008078607314-pat00002
[화학식 3]
Figure 112008078607314-pat00003
[화학식 4]
Figure 112008078607314-pat00004
[화학식 5]
Figure 112008078607314-pat00005
[화학식 6]
Figure 112008078607314-pat00006
발광층 중의 발광성 도펀트는, 발광층 중에 일반적으로 발광층을 형성하는 전체 화합물 질량에 대하여 0.1질량%∼50질량% 함유되지만, 내구성, 외부 양자 효율의 관점에서 1질량%∼50질량% 함유되는 것이 바람직하고, 2질량%∼40질량% 함유되는 것이 보다 바람직하다.
발광층의 두께는 특별히 한정되는 것은 아니지만, 통상 2㎚∼500㎚ 인 것이 바람직하고, 그 중에서도, 외부 양자 효율의 관점에서, 3㎚∼200㎚ 인 것이 보다 바람직하고, 5㎚∼100㎚ 인 것이 더욱 바람직하다.
<호스트 재료>
본 발명에 사용되는 호스트 재료로는, 정공 수송성이 우수한 정공 수송성 호스트 재료 (정공 수송성 호스트로 기재하는 경우가 있다) 및 전자 수송성이 우수한 전자 수송성 호스트 화합물 (전자 수송성 호스트로 기재하는 경우가 있다) 을 사용할 수 있다.
<<정공 수송성 호스트>>
본 발명에 사용되는 정공 수송성 호스트로는, 구체적으로는 예를 들어, 이하의 재료를 들 수 있다.
피롤, 인돌, 카르바졸, 아자인돌, 아자카르바졸, 트리아졸, 옥사졸, 옥사디아졸, 피라졸, 이미다졸, 티오펜, 폴리아릴알칸, 피라졸린, 피라졸론, 페닐렌디아민, 아릴아민, 아미노 치환 캘콘, 스티릴안트라센, 플루오레논, 히드라존, 스틸벤, 실라잔, 방향족 제3급 아민 화합물, 스티릴아민 화합물, 방향족 디메틸리딘계 화합물, 포르피린계 화합물, 폴리실란계 화합물, 폴리(N-비닐카르바졸), 아닐린계 공중합체, 티오펜 올리고머, 폴리티오펜 등의 도전성 고분자 올리고머, 유기 실란, 카본막, 및, 그들의 유도체 등을 들 수 있다.
바람직하게는, 인돌 유도체, 카르바졸 유도체, 방향족 제3급 아민 화합물, 티오펜 유도체이고, 보다 바람직하게는 분자 내에 카르바졸기를 갖는 것이 바람직 하다. 특히, t-부틸 치환 카르바졸기를 갖는 화합물이 바람직하다.
<<전자 수송성 호스트>>
본 발명에 사용되는 발광층 내의 전자 수송성 호스트로서는, 내구성 향상, 구동 전압 저하의 관점에서, 전자 친화력 (Ea) 이 2.5eV 이상 3.5eV 이하인 것이 바람직하고, 2.6eV 이상 3.4eV 이하인 것이 보다 바람직하고, 2.8eV 이상 3.3eV 이하인 것이 더욱 바람직하다. 또, 내구성 향상, 구동 전압 저하의 관점에서, 이온화 포텐셜 (Ip) 이 5.7eV 이상 7.5eV 이하인 것이 바람직하고, 5.8eV 이상 7.0eV 이하인 것이 보다 바람직하고, 5.9eV 이상 6.5eV 이하인 것이 더욱 바람직하다.
이러한 전자 수송성 호스트로서는 구체적으로는, 예를 들어, 이하의 재료를 들 수 있다.
피리딘, 피리미딘, 트리아진, 이미다졸, 피라졸, 트리아졸, 옥사졸, 옥사디아졸, 플루오레논, 안트라퀴노디메탄, 안트론, 디페닐퀴논, 티오피란디옥시드, 카르보디이미드, 플루오레닐리덴메탄, 디스티릴피라진, 불소 치환 방향족 화합물, 나프탈렌페릴렌 등의 방향고리 테트라카르복실산 무수물, 프탈로시아닌, 및 그들의 유도체 (다른 고리와 축합고리를 형성해도 된다), 8-퀴놀리놀 유도체의 금속 착물이나 메탈프탈로시아닌, 벤조옥사졸이나 벤조티아졸을 배위자로 하는 금속 착물로 대표되는 각종 금속 착물 등을 들 수 있다.
전자 수송성 호스트로서 바람직하게는, 금속 착물, 아졸 유도체 (벤즈이미다졸 유도체, 이미다조피리딘 유도체 등), 아진 유도체 (피리딘 유도체, 피리미딘 유도체, 트리아진 유도체 등) 이고, 그 중에서도, 본 발명에 있어서는 내구성 면에서 금속 착물 화합물이 바람직하다. 금속 착물 화합물은 금속에 배위하는 적어도 1 개의 질소 원자 또는 산소 원자 또는 황 원자를 갖는 배위자를 갖는 금속 착물이 보다 바람직하다.
금속 착물 중의 금속 이온은 특별히 한정되지 않지만, 바람직하게는 베릴륨 이온, 마그네슘 이온, 알루미늄 이온, 갈륨 이온, 아연 이온, 인듐 이온, 주석 이온, 백금 이온, 또는 팔라듐 이온이고, 보다 바람직하게는 베릴륨 이온, 알루미늄 이온, 갈륨 이온, 아연 이온, 백금 이온, 또는 팔라듐 이온이고, 더욱 바람직하게는 알루미늄 이온, 아연 이온, 또는 팔라듐 이온이다.
상기 금속 착물 중에 포함되는 배위자로는 각종 공지된 배위자가 있는데, 예를 들어, 「Photochemistry and Photophysics of Coordination Compounds」, Springer-Verlag 사, H. Yersin 저, 1987년 발행, 「유기 금속 화학-기초와 응용-」 쇼카보 사, 야마모토 아키오 저, 1982년 발행 등에 기재된 배위자를 들 수 있다.
상기 배위자로서, 바람직하게는 질소 함유 헤테로고리 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 2∼20, 특히 바람직하게는 탄소수 3∼15) 이고, 단좌 배위자이어도 되고 2 좌 이상의 배위자이어도 된다. 바람직하게는 2 좌 이상 6 좌 이하의 배위자이다. 또한, 2 좌 이상 6 좌 이하의 배위자와 단좌의 혼합 배위자도 바람직하다.
배위자로는, 예를 들어 아진 배위자 (예를 들어, 피리딘 배위자, 비피리딜 배위자, 터피리딘 배위자 등을 들 수 있다.), 히드록시페닐아졸 배위자 (예를 들 어, 히드록시페닐벤즈이미다졸 배위자, 히드록시페닐벤즈옥사졸 배위자, 히드록시페닐이미다졸 배위자, 히드록시페닐이미다조피리딘 배위자 등을 들 수 있다.), 알콕시 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 특히 바람직하게는 탄소수 1∼10 이고, 예를 들어 메톡시, 에톡시, 부톡시, 2-에틸헥실옥시 등을 들 수 있다.), 아릴옥시 배위자 (바람직하게는 탄소수 6∼30, 보다 바람직하게는 탄소수 6∼20, 특히 바람직하게는 탄소수 6∼12 이고, 예를 들어 페닐옥시, 1-나프틸옥시, 2-나프틸옥시, 2,4,6-트리메틸페닐옥시, 4-비페닐옥시 등을 들 수 있다.),
헤테로아릴옥시 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 특히 바람직하게는 탄소수 1∼12 이고, 예를 들어 피리딜옥시, 피라질옥시, 피리미딜옥시, 및 퀴놀릴옥시 등을 들 수 있다.), 알킬티오 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 특히 바람직하게는 탄소수 1∼12 이고, 예를 들어 메틸티오, 에틸티오 등을 들 수 있다.), 아릴티오 배위자 (바람직하게는 탄소수 6∼30, 보다 바람직하게는 탄소수 6∼20, 특히 바람직하게는 탄소수 6∼12 이고, 예를 들어 페닐티오 등을 들 수 있다.), 헤테로아릴티오 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 1∼20, 특히 바람직하게는 탄소수 1∼12 이고, 예를 들어 피리딜티오, 2-벤즈이미졸릴티오, 2-벤즈옥사졸릴티오, 및 2-벤즈티아졸릴티오 등을 들 수 있다.), 실록시 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 3∼25, 특히 바람직하게는 탄소수 6∼20 이고, 예를 들어, 트리페닐실록시기, 트리에톡시실록시기, 및 트리이소프로필실 록시기 등을 들 수 있다.), 방향족 탄화수소 아니온 배위자 (바람직하게는 탄소수 6∼30, 보다 바람직하게는 탄소수 6∼25, 특히 바람직하게는 탄소수 6∼20 이고, 예를 들어 페닐 아니온, 나프틸 아니온, 및 안트라닐 아니온 등을 들 수 있다.), 방향족 헤테로고리 아니온 배위자 (바람직하게는 탄소수 1∼30, 보다 바람직하게는 탄소수 2∼25, 특히 바람직하게는 탄소수 2∼20 이고, 예를 들어 피롤 아니온, 피라졸 아니온, 트리아졸 아니온, 옥사졸 아니온, 벤조옥사졸 아니온, 티아졸 아니온, 벤조티아졸 아니온, 티오펜 아니온, 및 벤조티오펜 아니온 등을 들 수 있다.), 인돌레닌 아니온 배위자 등을 들 수 있고, 바람직하게는 질소 함유 헤테로고리 배위자, 아릴옥시 배위자, 헤테로아릴옥시기, 방향족 탄화수소 아니온 배위자, 또는 방향족 헤테로고리 아니온 배위자, 또는 실록시 배위자이고, 더욱 바람직하게는 질소 함유 헤테로고리 배위자, 아릴옥시 배위자, 실록시 배위자, 방향족 탄화수소 아니온 배위자, 또는 방향족 헤테로고리 아니온 배위자이다.
금속 착물 전자 수송성 호스트의 예로는, 예를 들어 일본 공개특허공보 2002-235076호, 일본 공개특허공보 2004-214179호, 일본 공개특허공보 2004-221062호, 일본 공개특허공보 2004-221065호, 일본 공개특허공보 2004-221068호, 일본 공개특허공보 2004-327313호 등에 기재된 화합물을 들 수 있다.
본 발명에서의 발광층에 있어서, 상기 호스트 재료의 3중항 최저 여기 준위 (the lowest triplet exitation level; T1) 가 상기 인광 발광 재료의 T1 보다 높은 것이 색 순도, 발광 효율, 구동 내구성 면에서 바람직하다.
또한, 본 발명에서의 호스트 화합물의 함유량은 특별히 한정되는 것은 아니 지만, 발광 효율, 구동 전압의 관점에서, 발광층을 형성하는 전체 화합물 질량에 대하여 15질량% 이상 95질량% 이하인 것이 바람직하다.
(정공 주입층, 정공 수송층)
정공 주입층, 정공 수송층은, 양극 또는 양극측에서부터 정공을 수취하여 음극측으로 수송하는 기능을 갖는 층이다. 이들 층에 사용하는 정공 주입 재료, 정공 수송 재료는, 저분자 화합물이어도 되고 고분자 화합물이어도 된다.
구체적으로는, 피롤 유도체, 카르바졸 유도체, 트리아졸 유도체, 옥사졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 폴리아릴알칸 유도체, 피라졸린 유도체, 피라졸론 유도체, 페닐렌디아민 유도체, 아릴아민 유도체, 아미노 치환 캘콘 유도체, 스티릴안트라센 유도체, 플루오레논 유도체, 히드라존 유도체, 스틸벤 유도체, 실라잔 유도체, 방향족 제3급 아민 화합물, 스티릴아민 화합물, 방향족 디메틸리딘계 화합물, 프탈로시아닌계 화합물, 포르피린계 화합물, 티오펜 유도체, 유기 실란 유도체, 카본 등을 함유하는 층인 것이 바람직하다.
본 발명의 유기 EL 소자의 정공 주입층 또는 정공 수송층에는, 전자 수용성 도펀트를 함유시킬 수 있다. 정공 주입층, 또는 정공 수송층에 도입하는 전자 수용성 도펀트로서는, 전자 수용성이고 유기 화합물을 산화하는 성질을 가지면, 무기 화합물이거나 유기 화합물이거나 모두 사용할 수 있다.
구체적으로는, 무기 화합물은 염화 제2철이나 염화알루미늄, 염화갈륨, 염화인듐, 5염화 안티몬 등의 할로겐화 금속, 5산화 바나듐, 및 3산화 몰리브덴 등의 금속 산화물 등을 들 수 있다.
유기 화합물의 경우에는, 치환기로서 니트로기, 할로겐, 시아노기, 트리플루오로메틸기 등을 갖는 화합물, 퀴논계 화합물, 산 무수물계 화합물, 플러렌 등을 바람직하게 사용할 수 있다. 이밖에도, 일본 공개특허공보 평6-212153호, 일본 공개특허공보 평11-111463호, 일본 공개특허공보 평11-251067호, 일본 공개특허공보 2000-196140호, 일본 공개특허공보 2000-286054호, 일본 공개특허공보 2000-315580호, 일본 공개특허공보 2001-102175호, 일본 공개특허공보 2001-160493호, 일본 공개특허공보 2002-252085호, 일본 공개특허공보 2002-56985호, 일본 공개특허공보 2003-157981호, 일본 공개특허공보 2003-217862호, 일본 공개특허공보 2003-229278호, 일본 공개특허공보 2004-342614호, 일본 공개특허공보 2005-72012호, 일본 공개특허공보 2005-166637호, 일본 공개특허공보 2005-209643호 등에 기재된 화합물을 바람직하게 사용할 수 있다.
이 중 헥사시아노부타디엔, 헥사시아노벤젠, 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 테트라플루오로테트라시아노퀴노디메탄, p-플루오라닐, p-클로라닐, p-브로마닐, p-벤조퀴논, 2,6-디클로로벤조퀴논, 2,5-디클로로벤조퀴논, 1,2,4,5-테트라시아노벤젠, 1,4-디시아노테트라플루오로벤젠, 2,3-디클로로-5,6-디시아노벤조퀴논, p-디니트로벤젠, m-디니트로벤젠, o-디니트로벤젠, 1,4-나프토퀴논, 2,3-디클로로나프토퀴논, 1,3-디니트로나프탈렌, 1,5-디니트로나프탈렌, 9,10-안트라퀴논, 1,3,6,8-테트라니트로카르바졸, 2,4,7-트리니트로-9-플루오레논, 2,3,5,6-테트라시아노피리딘, 또는 플러렌 C60 이 바람직하고, 헥사시아노부타디엔, 헥사시아노벤젠, 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 테트라플루오 로테트라시아노퀴노디메탄, p-플루오라닐, p-클로라닐, p-브로마닐, 2,6-디클로로벤조퀴논, 2,5-디클로로벤조퀴논, 2,3-디클로로나프토퀴논, 1,2,4,5-테트라시아노벤젠, 2,3-디클로로-5,6-디시아노벤조퀴논, 또는 2,3,5,6-테트라시아노피리딘이 보다 바람직하고, 테트라플루오로테트라시아노퀴노디메탄이 특히 바람직하다.
이들 전자 수용성 도펀트는, 단독으로 사용해도 되고, 2 종 이상을 사용해도 된다. 전자 수용성 도펀트의 사용량은 재료의 종류에 따라 상이한데, 정공 수송층 재료에 대하여 0.01질량%∼50질량% 인 것이 바람직하고, 0.05질량%∼20질량% 인 것이 더욱 바람직하고, 0.1질량%∼10질량% 인 것이 특히 바람직하다.
정공 주입층, 정공 수송층의 두께는, 구동 전압을 낮춘다는 관점에서 각각 500㎚ 이하인 것이 바람직하다.
정공 수송층의 두께로서는, 1㎚∼500㎚ 인 것이 바람직하고, 5㎚∼200㎚ 인 것이 보다 바람직하고, 10㎚∼100㎚ 인 것이 더욱 바람직하다. 또, 정공 주입층의 두께로서는, 0.1㎚∼200㎚ 인 것이 바람직하고, 0.5㎚∼100㎚ 인 것이 보다 바람직하고, 1㎚∼100㎚ 인 것이 더욱 바람직하다.
정공 주입층, 정공 수송층은, 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(전자 주입층, 전자 수송층)
전자 주입층, 전자 수송층은, 음극 또는 음극측에서부터 전자를 수취하여 양극측으로 수송하는 기능을 갖는 층이다. 이들 층에 사용하는 전자 주입 재료, 전자 수송 재료는 저분자 화합물이어도 되고 고분자 화합물이어도 된다.
구체적으로는, 피리딘 유도체, 퀴놀린 유도체, 피리미딘 유도체, 피라진 유도체, 프탈라진 유도체, 페난트롤린 유도체, 트리아진 유도체, 트리아졸 유도체, 옥사졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 플루오레논 유도체, 안트라퀴노디메탄 유도체, 안트론 유도체, 디페닐퀴논 유도체, 티오피란디옥시드 유도체, 카르보디이미드 유도체, 플루오레닐리덴메탄 유도체, 디스티릴피라진 유도체, 나프탈렌, 페릴렌 등의 방향고리 테트라카르복실산 무수물, 프탈로시아닌 유도체, 8-퀴놀리놀 유도체의 금속 착물이나 메탈프탈로시아닌, 벤조옥사졸이나 벤조티아졸을 배위자로 하는 금속 착물로 대표되는 각종 금속 착물, 실롤로 대표되는 유기 실란 유도체 등을 함유하는 층인 것이 바람직하다.
본 발명의 유기 EL 소자의 전자 주입층 또는 전자 수송층에는, 전자 공여성 도펀트를 함유시킬 수 있다. 전자 주입층, 또는 전자 수송층에 도입되는 전자 공여성 도펀트로서는, 전자 공여성이고 유기 화합물을 환원하는 성질을 가지고 있으면 되고, Li 등의 알칼리 금속, Mg 등의 알칼리 토금속, 희토류 금속을 포함하는 전이 금속이나 환원성 유기 화합물 등이 바람직하게 사용된다. 금속으로는, 특히 일함수가 4.2eV 이하의 금속을 바람직하게 사용할 수 있고, 구체적으로는, Li, Na, K, Be, Mg, Ca, Sr, Ba, Y, Cs, La, Sm, Gd, 및 Yb 등을 들 수 있다. 또한, 환원성 유기 화합물로서는, 예를 들어, 질소 함유 화합물, 황 함유 화합물, 인 함유 화합물 등을 들 수 있다.
이밖에도, 일본 공개특허공보 평6-212153호, 일본 공개특허공보 2000-196140 호, 일본 공개특허공보 2003-68468호, 일본 공개특허공보 2003-229278호, 일본 공개특허공보 2004-342614호 등에 기재된 재료를 사용할 수 있다.
이들 전자 공여성 도펀트는, 단독으로 사용해도 되고, 2 종 이상을 사용해도 된다. 전자 공여성 도펀트의 사용량은 재료의 종류에 따라 상이한데, 전자 수송층 재료에 대하여 0.1질량%∼99질량% 인 것이 바람직하고, 1.0질량%∼80질량% 인 것이 더욱 바람직하고, 2.0질량%∼70질량% 인 것이 특히 바람직하다.
전자 주입층, 전자 수송층의 두께는, 구동 전압을 낮춘다는 관점에서 각각 500㎚ 이하인 것이 바람직하다.
전자 수송층의 두께로서는, 1㎚∼500㎚ 인 것이 바람직하고, 5㎚∼200㎚ 인 것이 보다 바람직하고, 10㎚∼100㎚ 인 것이 더욱 바람직하다. 또, 전자 주입층의 두께로서는, 0.1㎚∼200㎚ 인 것이 바람직하고, 0.2㎚∼100㎚ 인 것이 보다 바람직하고, 0.5㎚∼50㎚ 인 것이 더욱 바람직하다.
전자 주입층, 전자 수송층은, 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(정공 블록층)
정공 블록층은, 양극측에서부터 발광층으로 수송된 정공이 음극측으로 빠져나가는 것을 방지하는 기능을 갖는 층이다. 본 발명에 있어서, 발광층과 음극측에서 인접하는 유기 화합물층으로서, 정공 블록층을 형성할 수 있다.
정공 블록층을 구성하는 화합물의 예로는, BAlq 등의 알루미늄 착물, 트리아 졸 유도체, BCP 등의 페난트롤린 유도체 등을 들 수 있다.
정공 블록층의 두께로서는, 1㎚∼500㎚ 인 것이 바람직하고, 5㎚∼200㎚ 인 것이 보다 바람직하고, 10㎚∼100㎚ 인 것이 더욱 바람직하다.
정공 블록층은, 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(전자 블록층)
전자 블록층은, 음극측에서부터 발광층으로 수송된 전자가 양극측으로 빠져나가는 것을 방지하는 기능을 갖는 층이다. 본 발명에 있어서, 발광층과 양극측에서 인접하는 유기 화합물층으로서 전자 블록층을 형성할 수 있다. 전자 블록층을 구성하는 화합물의 예로는, 예를 들어 전술한 정공 수송 재료로서 든 것을 적용할 수 있다.
전자 블록층의 두께로서는, 1㎚∼500㎚ 인 것이 바람직하고, 5㎚∼200㎚ 인 것이 보다 바람직하고, 10㎚∼100㎚ 인 것이 더욱 바람직하다.
전자 블록층은, 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(보호층)
본 발명에 있어서, 유기 EL 소자 전체는 보호층에 의해서 보호되어 있어도 된다.
보호층에 포함되는 재료로는, 수분이나 산소 등과 같은 소자 열화를 촉진하는 것이 소자 안으로 들어가는 것을 억지하는 기능을 갖고 있는 것이면 된다.
그 구체예로는, MgO, SiO, SiO2, Al2O3, GeO, NiO, CaO, BaO, Fe2O3, Y2O3, TiO2 등의 금속 산화물, SiNx, SiNxOy 등의 금속 질화물, MgF2, LiF, AlF3, CaF2 등의 금속 불화물, 폴리에틸렌, 폴리프로필렌, 폴리메틸메타크릴레이트, 폴리이미드, 폴리우레아, 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리디클로로디플루오로에틸렌, 클로로트리플루오로에틸렌과 디클로로디플루오로에틸렌의 공중합체, 테트라플루오로에틸렌과 적어도 1 종의 코모노머를 포함하는 모노머 혼합물을 공중합시켜 얻어지는 공중합체, 공중합 주쇄에 고리형 구조를 갖는 불소 함유 공중합체, 흡수율 1% 이상의 흡수성 물질, 흡수율 0.1% 이하의 방습성 물질 등을 들 수 있다.
보호층의 형성 방법에 관해서는 특별히 한정은 없고, 예를 들어, 진공 증착법, 스퍼터링법, 반응성 스퍼터링법, MBE (분자선 에피택시) 법, 클러스터 이온빔법, 이온 플레이팅법, 플라즈마 중합법 (고주파 여기 이온 플레이팅법), 플라즈마 CVD 법, 레이저 CVD 법, 열 CVD 법, 가스 소스 CVD 법, 코팅법, 인쇄법, 전사법을 적용할 수 있다.
(봉지 (封止))
또한, 본 발명의 유기 전계 발광 소자는, 봉지 용기를 사용하여 소자 전체를 봉지해도 된다.
또한, 봉지 용기와 발광 소자 사이의 공간에 수분 흡수제 또는 불활성 액체를 봉해 넣어도 된다. 수분 흡수제로서는 특별히 한정되지는 않지만, 예를 들어, 산화바륨, 산화나트륨, 산화칼륨, 산화칼슘, 황산나트륨, 황산칼슘, 황산마그네슘, 5산화인, 염화칼슘, 염화마그네슘, 염화구리, 불화세슘, 불화니오브, 브롬화칼슘, 브롬화바나듐, 몰레큘러 시브, 제올라이트, 및 산화마그네슘 등을 들 수 있다. 불활성 액체로는 특별히 한정되지는 않지만, 예를 들어, 파라핀류, 유동 파라핀류, 퍼플루오로알칸이나 퍼플루오로아민, 퍼플루오로에테르 등의 불소계 용제, 염소계 용제, 및 실리콘 오일류를 들 수 있다.
또한, 하기에 나타내는, 수지 봉지층으로 봉지하는 방법도 바람직하게 사용된다.
(수지 봉지층)
본 발명의 기능 소자는 수지 봉지층에 의해 대기와의 접촉에 의해서, 산소나 수분으로 인한 소자 성능의 열화를 억제하는 것이 바람직하다.
<소재>
수지 봉지층의 수지 소재로는 특별히 한정되지는 않고, 아크릴 수지, 에폭시 수지, 불소계 수지, 실리콘계 수지, 고무계 수지, 또는 에스테르계 수지 등을 사용할 수 있는데, 그 중에서도 수분 방지 기능 면에서 에폭시 수지가 바람직하다. 에폭시 수지 중에서도 열경화형 에폭시 수지, 또는 광경화형 에폭시 수지가 바람직하다.
<제조 방법>
수지 봉지층의 제조 방법은 특별히 한정되지는 않고, 예를 들어, 수지 용액을 도포하는 방법, 수지 시트를 압착 또는 열압착하는 방법, 증착이나 스퍼터링 등에 의해 건식 중합하는 방법을 들 수 있다.
<막두께>
수지 봉지층의 두께는 1㎛ 이상, 1㎜ 이하가 바람직하다. 더욱 바람직하게는 5㎛ 이상, 100㎛ 이하이고, 가장 바람직하게는 10㎛ 이상 50㎛ 이하이다. 1㎛ 미만에서는, 제 2 기판을 장착할 때에 상기 무기막을 손상시킬 우려가 있다. 또한, 1㎜ 를 넘으면, 전계 발광 소자 자체의 두께가 두꺼워져, 유기 전계 발광 소자의 특징인 박막성을 손상시키게 된다.
(봉지 접착제)
본 발명에 사용되는 봉지 접착제는, 단부로부터의 수분이나 산소의 침입을 방지하는 기능을 갖는다.
<소재>
상기 봉지 접착제의 재료로는 상기 수지 봉지층에서 사용하는 재료와 동일한 것을 사용할 수 있다. 그 중에서도, 수분 방지의 면에서 에폭시계 접착제가 바람직하고, 그 중에서도 광경화형 접착제 또는 열경화형 접착제가 바람직하다.
또한, 상기 재료에 필러를 첨가하는 것도 바람직하다.
봉지제에 첨가되어 있는 필러로는, SiO2, SiO (산화규소), SiON (산질화규소) 또는 SiN (질화규소) 등의 무기 재료가 바람직하다. 필러의 첨가에 의해서 봉지제의 점도가 상승하여, 가공 적정 (適正) 이 향상되고, 및 내습성이 향상된다.
<건조제>
봉지 접착제는 건조제를 함유해도 된다. 건조제로는, 산화바륨, 산화칼슘, 또는 산화스트론튬이 바람직하다.
봉지 접착제에 대한 건조제의 첨가량은, 0.01질량% 이상 20질량% 이하인 것이 바람직하고, 더욱 바람직하게는 0.05질량% 이상 15질량% 이하이다. 0.01질량% 미만에서는, 건조제의 첨가 효과가 희박해지게 된다. 또한, 20질량% 를 넘으면, 봉지 접착제 중에 건조제를 균일 분산시키기가 곤란해져 바람직하지 못하다.
<봉지 접착제의 처방>
·폴리머 조성, 농도
봉지 접착제로는 특별히 한정되지는 않고, 상기한 것을 사용할 수 있다. 예를 들어 광경화형 에폭시계 접착제로서는 나가세 켐텍 (주) 제조의 XNR5516 을 들 수 있다. 거기에 직접 상기 건조제를 첨가하여, 분산시키면 된다.
·두께
봉지 접착제의 도포 두께는 1㎛ 이상 1㎜ 이하인 것이 바람직하다. 이보다 얇으면 봉지 접착제를 균일하게 도포할 수 없게 되어 바람직하지 못하다. 또한 이보다 두꺼우면, 수분이 침입하는 길이 넓어져 바람직하지 못하다.
<봉지 방법>
본 발명에 있어서는, 상기 건조제가 들어 있는 봉지 접착제를 디스펜서 등에 의해 임의량 도포하고, 도포 후 제 2 기판을 포개어, 경화시킴으로써 기능 소자를 얻을 수 있다.
(구동)
본 발명에서의 유기 전계 발광 소자는, 양극과 음극 사이에 직류 (필요에 따라서 교류 성분을 포함해도 된다) 전압 (통상 2볼트∼15볼트), 또는 직류 전류를 인가함으로써 발광을 얻을 수 있다.
본 발명에서의 유기 전계 발광 소자의 구동 방법에 관해서는, 일본 공개특허공보 평2-148687호, 일본 공개특허공보 평6-301355호, 일본 공개특허공보 평5-29080호, 일본 공개특허공보 평7-134558호, 일본 공개특허공보 평8-234685호, 일본 공개특허공보 평8-241047호의 각 공보, 일본 특허 제2784615호, 미국 특허 5828429호, 미국 특허 6023308호의 각 명세서 등에 기재된 구동 방법을 적용할 수 있다.
본 발명에서의 유기 EL 발광 소자는, 각종 공지된 연구에 의해서 광추출 효율을 향상시킬 수 있다. 예를 들어, 기판 표면 형상을 가공하는 것 (예를 들어 미세한 요철 패턴을 형성하는 것), 기판, ITO 층, 및 유기층의 굴절률을 제어하는 것, 기판, ITO층, 및 유기층의 막두께를 제어하는 것 등에 의해서 광의 추출 효율을 향상시키고, 외부 양자 효율을 향상시키는 것이 가능하다.
본 발명에서의 발광 소자는, 양극측에서부터 발광을 추출하는, 이른바, 톱 에미션 방식이어도 된다.
본 발명에서의 유기 EL 소자는, 발광 효율을 향상시키기 위해서 복수의 발광층 사이에 전하 발생층을 형성한 구성을 채용할 수 있다.
상기 전하 발생층은, 전계 인가시에 전하 (정공 및 전자) 를 발생하는 기능 을 가짐과 함께, 발생한 전하를 전하 발생층과 인접하는 층에 주입시키는 기능을 갖는 층이다.
상기 전하 발생층을 형성하는 재료는 상기한 기능을 갖는 재료이면 어느 것이나 상관없고, 단일 화합물로 형성되어 있어도 되고, 복수의 화합물로 형성되어 있어도 된다.
구체적으로는, 도전성을 갖는 것이어도 되고, 도핑된 유기층과 같이 반도전성을 갖는 것이어도 되며, 또한, 전기 절연성을 갖는 것이어도 되고, 일본 공개특허공보 평11-329748호나, 일본 공개특허공보 2003-272860호나, 일본 공개특허공보 2004-39617호에 기재된 재료를 들 수 있다.
더욱 구체적으로는, ITO, IZO (인듐아연 산화물) 등의 투명 도전 재료, C60 등의 플러렌류, 올리고티오펜 등의 도전성 유기물, 금속 프탈로시아닌류, 무금속 프탈로시아닌류, 금속 포르피린류, 무금속 포르피린류 등등의 도전성 유기물, Ca, Ag, Al, Mg : Ag 합금, Al : Li 합금, Mg : Li 합금 등의 금속 재료, 정공 전도성 재료, 전자 전도성 재료, 및 그것들을 혼합시킨 것을 사용해도 된다.
상기 정공 전도성 재료는, 예를 들어 2-TNATA, NPD 등의 정공 수송 유기 재료에 F4-TCNQ, TCNQ, FeCl3 등의 전자 구인성를 갖는 산화제를 도핑시킨 것이나, P 형 도전성 고분자, P 형 반도체 등을 들 수 있고, 상기 전자 전도성 재료는 전자 수송 유기 재료에 4.0eV 미만의 일함수를 갖는 금속 또는 금속 화합물을 도핑한 것이나, N 형 도전성 고분자, N 형 반도체를 들 수 있다. N 형 반도체로서는, N 형 Si, N 형 CdS, N 형 ZnS 등을 들 수 있고, P 형 반도체로서는, P 형 Si, P 형 CdTe, P 형 CuO 등을 들 수 있다.
또한, 상기 전하 발생층으로서, V2O5 등의 전기 절연성 재료를 사용할 수도 있다.
상기 전하 발생층은, 단층이어도 되고 복수 적층시킨 것이어도 된다. 복수 적층시킨 구조로는, 투명 전도 재료나 금속 재료 등의 도전성을 갖는 재료와 정공 전도성 재료, 또는, 전자 전도성 재료를 적층시킨 구조, 상기한 정공 전도성 재료와 전자 전도성 재료를 적층시킨 구조의 층 등을 들 수 있다.
상기 전하 발생층은, 일반적으로, 가시광의 투과율이 50% 이상이 되도록 막두께·재료를 선택하는 것이 바람직하다. 또한 막두께는 특별히 한정되는 것은 아니지만, 0.5∼200㎚ 가 바람직하고, 1∼100㎚ 가 보다 바람직하고, 3∼50㎚ 가 더욱 바람직하고, 5∼30㎚ 가 특히 바람직하다.
전하 발생층의 형성 방법은 특별히 한정되는 것은 아니고, 전술한 유기 화합물층의 형성 방법을 사용할 수 있다.
전하 발생층은 상기 2 층 이상의 발광층 사이에 형성하는데, 전하 발생층의 양극측 및 음극측에는, 인접하는 층에 전하를 주입하는 기능을 갖는 재료를 함유하고 있어도 된다. 양극측에 인접하는 층에 대한 전자의 주입성을 높이기 위해서, 예를 들어, BaO, SrO, Li2O, LiCl, LiF, MgF2, MgO, CaF2 등의 전자 주입성 화합물을 전하 발생층의 양극측에 적층시켜도 된다.
이상에서 열거한 내용 이외에도, 일본 공개특허공보 2003-45676호, 미국 특허 제6337492호, 미국 특허 제6107734호, 미국 특허 제6872472호 등에 기재를 바탕으로 하여 전하 발생층의 재료를 선택할 수 있다.
본 발명에서의 유기 EL 소자는, 공진기 구조를 가져도 된다. 예를 들어, 투명 기판 상에 굴절률이 상이한 복수의 적층막으로 이루어지는 다층막 미러, 투명 또는 반투명 전극, 발광층, 및 금속 전극을 중첩하여 갖는다. 발광층에서 발생한 광은 다층막 미러와 금속 전극을 반사판으로 하여 그 사이에서 반사를 반복하면서 공진한다.
별도의 바람직한 양태로는, 투명 기판 상에, 투명 또는 반투명 전극과 금속 전극이 각각 반사판으로서 기능하여, 발광층에서 발생한 광은 그 사이에서 반사를 반복하여 공진한다.
공진 구조를 형성하기 위해서는, 2 개의 반사판의 유효 굴절률, 반사판 사이의 각 층의 굴절률과 두께로부터 결정되는 광로길이를 원하는 공진 파장을 얻기에 최적의 값이 되도록 조정한다. 제 1 양태의 경우의 계산식은 일본 공개특허공보 평9-180883호 명세서에 기재되어 있다. 제 2 양태의 경우의 계산식은 일본 공개특허공보 2004-127795호 명세서에 기재되어 있다.
유기 EL 디스플레이를 풀컬러 타입의 것으로 하는 방법으로는, 예를 들어 「월간 디스플레이」, 2000년 9월호, 33∼37페이지에 기재되어 있는 것처럼, 색의 3 원색 (청색 (B), 녹색 (G), 적색 (R)) 에 대응하는 광을 각각 발광하는 유기 EL 소자를 기판 상에 배치하는 3 색 발광법, 백색 발광용의 유기 EL 소자에 의한 백색 발광을 컬러 필터를 통해서 3원색으로 나누는 백색법, 청색 발광용의 유기 EL 소자에 의한 청색 발광을 형광 색소층을 통해서 적색 (R) 및 녹색 (G) 으로 변환하는 색 변환법 등이 알려져 있다. 또한, 상기 방법에 의해 얻어지는 상이한 발광색의 유기 EL 소자를 복수 조합하여 사용함으로써, 원하는 발광색의 평면형 광원을 얻을 수 있다. 예를 들어, 청색 및 황색의 발광 소자를 조합한 백색 발광 광원, 청색, 녹색, 적색의 발광 소자를 조합한 백색 발광 광원 등이다.
4. 보호 절연막
본 발명의 유기 EL 표시 장치에 있어서, 유기 EL 소자 상(上) 전체는 보호 절연막에 의해서 보호되어 있다. 보호 절연막은, 유기 EL 소자 상에 TFT 를 제조할 때에, 유기 EL 소자에 주는 데미지를 저감하는 기능과, 유기 EL 소자와 TFT 를 전기적으로 절연하는 기능을 갖는다. 또한, 보호 절연막은, 수분이나 산소 등과 같은 소자 열화를 촉진하는 것이 소자 안으로 들어가는 것을 억지하는 기능을 갖고 있는 것이 더욱 바람직하다.
그 구체예로는, MgO, SiO, SiO2, Al2O3, GeO, NiO, CaO, BaO, Fe2O3, Y2O3, TiO2 등의 금속 산화물, SiNx, SiNxOy 등의 금속 질화물, MgF2, LiF, AlF3, CaF2 등의 금속 불화물, 폴리에틸렌, 폴리프로필렌, 폴리메틸메타크릴레이트, 폴리이미드, 폴리우레아, 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리디클로로디플루오로에틸렌, 클로로트리플루오로에틸렌과 디클로로디플루오로에틸렌의 공중합체, 테트라플루오로에틸렌과 적어도 1 종의 코모노머를 포함하는 모노머 혼합 물을 공중합시켜 얻어지는 공중합체, 공중합 주쇄에 고리형 구조를 갖는 불소 함유 공중합체, 흡수율 1% 이상의 흡수성 물질, 흡수율 0.1% 이하의 방습성 물질 등을 들 수 있다.
보호 절연막의 형성 방법에 관해서는 특별히 한정은 없고, 예를 들어, 진공 증착법, 스퍼터링법, 반응성 스퍼터링법, MBE (분자선 에피택시) 법, 클러스터 이온빔법, 이온 플레이팅법, 플라즈마 중합법 (고주파 여기 이온 플레이팅법), 플라즈마 CVD 법, 레이저 CVD 법, 열 CVD 법, 가스 소스 CVD 법, 코팅법, 인쇄법, 전사법을 적용할 수 있다.
한편, 유기 EL 소자의 상부 전극과 구동 TFT 의 소스 또는 드레인 전극은 전기적으로 접속시킬 필요가 있기 때문에, 보호 절연막에는 컨택트홀을 제조할 필요가 있다. 컨택트홀을 제조하는 방법으로는, 에칭액에 의한 웨트 에칭법, 플라즈마를 사용한 드라이 에칭법, 레이저에 의한 에칭법 등이 있다.
5. 유기 EL 표시 장치의 화소 회로 구성
도 5 는, 본 발명에 사용되는 TFT 소자를 사용한 액티브 매트릭스형 유기 EL 표시 장치의 화소 회로의 모식도이다. 도 5 에서, 유기 EL 소자 (300), 구동 TFT (100), 스위치 TFT (200), 컨덴서 (300) 가, 주사 전선 (500), 신호 전선 (400), 공통 전선 (700) 에 의해 결선되어 있다. 본 발명에서의 표시 장치의 회로는 특히 도 5 에 나타내는 것에 한정되는 것은 아니고, 종래 공지된 회로를 그대로 응용할 수 있다.
(응용)
본 발명의 TFT 는, 액정이나 EL 소자를 사용한 화상 표시 장치, 특히 FPD 의 스위칭 소자, 구동 소자로서 사용할 수 있다. 특히, 플렉시블 FPD 장치의 스위칭 소자, 구동 소자로서 사용하는 것이 적합하다. 그리고 본 발명의 전계 효과형 박막 트랜지스터를 사용한 표시 장치는, 휴대전화 디스플레이, 퍼스널 디지털 어시스턴트 (PDA), 컴퓨터 디스플레이, 자동차의 정보 디스플레이, TV 모니터, 또는 일반 조명을 포함한 넓은 분야에서 폭넓은 분야에 응용된다.
또한, 본 발명의 TFT 는, 표시 장치 이외에도, 유기 플라스틱 필름과 같은 가요성 기판 상에 본 발명의 전계 효과형 박막 트랜지스터를 형성하여, IC 카드나 ID 태그 등에 폭넓게 응용이 가능하다.
실시예
이하에, 본 발명의 박막 전계 효과형 트랜지스터에 관해서 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 의해 하등 한정되는 것은 아니다.
실시예 1
ㆍ활성층의 제조
(캐리어 농도가 상이한 IGZO 반도체의 제조)
<조건 1>
InGaZnO4 의 조성을 갖는 다결정 소결체를 타겟으로 하여, RF 마그네트론 스퍼터 진공 증착법에 의해, Ar 유량 96sccm, O2 유량 1.7sccm, RF 파워 200W, 전압 (total pressure) 0.4Pa 의 조건으로 실시하였다.
<조건 2>
In2O3 : ZnO 10질량% 의 조성을 갖는 소결체 (이데미츠 코산 (주) 제조) 를 타겟으로 하여, RF 마그네트론 스퍼터 진공 증착법에 의해, Ar 유량 96sccm, O2 유량 5.0sccm, RF 파워 200W, 전압 0.4Pa 의 조건으로 실시하였다.
<조건 3>
상기 조건 2 와 동일하게, 단, O2 유량을 3.0sccm 로 변경하여 실시하였다.
상기 조건 1∼3 과 동일한 조건으로 무알칼리 유리 기판 (코닝사, 품번 NO.1737) 에 직접 이들 층을 100㎚ 의 두께로 형성한 물성 측정용 샘플을 제조하였다. 이들 물성 측정용 샘플을 주지의 X 선 회절법에 의해 분석한 결과, 이들 막은 어모퍼스막인 것을 확인할 수 있었다. 또한, 이들 물성 측정용 샘플의 캐리어 농도를 하기 홀 측정법에 의한 캐리어 농도, 홀 이동도, 및 조성비를 측정하였다. 얻어진 결과를 표 1 에 나타낸다.
-홀 효과 측정법에 의한 캐리어 농도 측정-
물성 측정용 샘플의 캐리어 농도의 측정에는, ResiTest 8300형 (토요 테크니카사 제조) 을 사용하여 홀 효과 측정을 실시함으로써 구하였다. 홀 효과 측정은 20℃ 의 환경하에서 실시하였다. 한편, 홀 효과 측정을 실시함으로써, 캐리어 농도뿐만 아니라, 캐리어의 홀 이동도도 구할 수 있다. 물성 측정용 샘플의 막두께 측정에는, 촉침식 표면 형상 측정기 DekTak-6M (ULVAC 사 제조) 를 사용하였다.
-조성비의 측정 방법-
물성 측정용 샘플의 조성비는, RBS (러더포드 후방 산란) 분석에 의해 구하였다.
Figure 112008078607314-pat00007
얻어진 결과를 표 1 에 나타내었다. 어모퍼스 산화물 반도체 IGZO 및 IZO 의 스퍼터막에 있어서, 스퍼터링시의 산소 유량의 저감, 즉 스퍼터막 중의 산소 농도를 저감함으로써 캐리어 농도가 증가하는 것이 나타났다.
2. TFT 소자의 제조
상기 어모퍼스 반도체 재료를 사용하여, 본 발명의 TFT 소자 및 비교의 TFT 소자를 제조하였다. 이들 TFT 소자의 단면 구성은 도 1 의 역스태거 구조로 하였다.
단, 기판으로서 무알칼리 유리 기판 (코닝사, 품번 No.1737) 을 사용하였다.
절연층 : SiON 을 500㎚ 의 두께로 증착하였다. SiON 의 증착에는 RF 마그네트론 스퍼터링 증착법 (스퍼터링 조건 : 타겟 Si3N4, RF 파워 400W, 가스 유량 Ar/O2=12/3sccm, 성막 압력 0.45Pa) 을 사용하였다.
<게이트 전극>
ZnO 함유율이 10질량% 인 산화인듐아연 (IZO, 이데미츠 코산 (주) 제조) 타겟을 사용하고, RF 마그네트론 스퍼터 (조건 : 성막 온도 43℃, 스퍼터 가스 Ar=96sccm, RF 파워 200W, 성막 압력 0.4Pa) 에 의해서, 게이트 전극으로서의 IZO 박막 (두께 200㎚) 을 형성하였다. 게이트 전극 IZO 의 패터닝에는, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다.
<게이트 절연막>
다음으로 게이트 전극 상에 하기의 게이트 절연막을 형성하였다.
<<조건 4>>
SiO2 를 RF 마그네트론 스퍼터 진공 증착법 (조건 : 타겟 SiO2, 성막 온도 54℃, 스퍼터 가스 Ar/O2=12/2sccm, RF 파워 400W, 성막 압력 0.4Pa) 으로 200㎚ 형성하여, 게이트 절연막을 형성하였다. 게이트 절연막 SiO2 의 패터닝에는, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다.
<<조건 5>>
Y2O3 : GeO2 를 조건 4 와 동일하게, 단, 타겟을 Y2O3 : GeO2 (10질량%) 로 변경하여 실시하였다.
<<조건 6>>
Y2O3 : GeO2 를 조건 4 와 동일하게, 단, 타겟을 Y2O3 : GeO2 (3질량%) 으로 변경하여 실시하였다.
<<조건 7>>
Y2O3 을 조건 4 와 동일하게, 단, 타겟을 Y2O3 로 변경하여 실시하였다.
<활성층>
이 위에, 상기한 활성층 제조 조건 중 어느 하나를 사용하여 활성층을 형성하였다. 스퍼터링 시간을 조정하여 증착 두께를 조정하였다. 사용한 조건 및 증착 두께를 표 2 에 나타내었다. 활성층의 패터닝은, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다.
이어서, 상기 활성층 위에 소스 전극 및 드레인 전극으로서 알루미늄 (Al) 을 360㎚ 의 두께로 저항 가열 증착 (성막 온도 : 25℃) 으로 증착하였다. 한편, 소스 전극 및 드레인 전극의 패터닝에는, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다. 이상으로부터, 채널길이 L=200㎛, 채널폭 W=1000㎛ 의 역스태거 구조를 갖는 본 발명의 TFT 소자 및 비교의 TFT 소자를 제조하였다.
<<활성층의 막두께 측정>>
활성층의 막두께는 소자 제조 후, 소자 단면의 투과형 전자 현미경 (TEM) 에 의한 사진 촬영을 실시하고, 얻어진 사진으로부터 산출하였다.
<<게이트 절연막과 활성층의 계면의 평균 제곱 거칠기 (Ra) 의 측정>>
제조한 TFT 소자 단면을 투과형 전자 현미경 (TEM) 으로 촬영하고, 얻어진 사진으로부터 이하의 순서에 의해 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기를 산출하였다.
채널 영역에서의 1000㎚ 의 영역을 선택하고, 게이트 절연막과 활성층의 경계선을 분해능 0.1㎚ 이하로 트레이스 계면 라인 데이터를 작성한다. 얻어진 계면 라인 데이터로부터 20㎚ 이하의 저주파 성분을 제외한 트렌드 제거 데이터를 작성한다. 그 트렌드 제거 데이터의 평균 제곱 오차를 구하여, 이것을 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기 (Ra) 로 하였다.
3. 성능 평가
제조된 각 TFT 소자에는 보호막을 부설하지 않고, 실온에서 어두운 곳에 3 개월간 보존한 후에 성능 평가를 실시하였다.
각 TFT 소자에 관해서, 포화 영역 드레인 전압 Vd=10V (게이트 전압 -10V ≤ Vg ≤ 15V) 에서의 TFT 전달 특성을 측정하여, TFT 의 성능을 평가하였다. TFT 전달 특성의 측정은, 반도체 파라미터 애널라이저 4156C (애질런트 테크놀로지사 제조) 를 사용하여 실시하였다. 각 파라미터와 본 발명에서의 그 정의는 하기한 바와 같다.
·TFT 의 임계치 전압 (Vth) : 전류치가 50nA 가 될 때의 게이트 전압이다.
·OFF 전류 (Ioff) : 임계치 전압보다 5V 낮은 게이트 전압에 있어서의 드레인 전류치이다. 단위는 [A] 이다.
·ON 전류 (Ion) : 임계치 전압보다 5V 높은 게이트 전압에 있어서의 드레인 전류이다. 단위는 [A] 이다.
·임계치 전압의 시프트량 (Vth 시프트1) : 각 TFT 소자를 연속 5 회 구동하여 측정하였을 때의 Vth 의 변동량이다. 단위는 [V] 이다.
·임계치 전압의 시프트량 (Vth 시프트2) : 또한 상기 TFT 전달 특성의 측정 사이에, 각 TFT 소자에 전기 스트레스로서 게이트 전압 Vg=10V, 드레인 전압 Vd=0V (드레인전류=0A) 을 1000초 가하여, 그 전후의 TFT 임계치 전압의 변동량 (Vth 시프트2) 이다. 단위는 [V] 이다.
Vth 시프트1 및 Vth 시프트2 는 구동의 히스테리시스의 영향 정도를 나타내는 것으로, 작은 쪽이 바람직하다.
이상의 측정 결과로부터 얻어진 TFT 특성을 표 2 에 나타내었다.
표 2 의 결과로부터, 상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만인 실시예 1∼20 은, Vth 시프트1 (히스테리시스) 가 작고, Ioff 가 낮고, 또한 ON 전류도 커, 유기 EL 표시 소자의 구동에 적합한 우수한 성능을 나타내었다.
한편, 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기 (Ra) 가 본원보다 큰 비교예 8∼11 에서는, Vth 시프트1 (히스테리시스) 가 크거나, 또는 Ioff 가 크거나, 또는 ON 전류가 낮아, 유기 EL 표시 소자의 구동용 트랜지스터로서 적합하지 않았다.
특히 활성층의 두께가 본원보다 두꺼운 비교예 1, 3, 6, 8 에서는, 히스테리시스가 커, 유기 EL 표시 소자의 구동용 트랜지스터로서 적합하지 않았다.
또한, 활성층의 두께가 0.3㎚ 조건 (표 2 에는 나타나 있지 않다) 에서는 Ion 이 검출되지 않고, 트랜지스터로서 동작하지 않았다.
또한, 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기 (Ra) 가, 1㎚ 이하이고, 캐리어 농도가 1×1017cm-3 이상인 실시예 6∼9, 15, 16 은, 막두께가 10㎚ 미만인 경우에도, ON 전류를 크게 할 수 있고, 히스테리시스도 양호하며, 또한 Ioff 의 악화도 적었다.
특히, 게이트 절연막과 활성층의 계면의 평균 제곱 거칠기 (Ra) 가 0.5㎚ 이하이고, 캐리어 농도가 1×1019cm-3 이상인 실시예 9 는, 막두께가 3㎚ 미만인 경우에도, ON 전류를 크게 할 수 있고, 또한, Vth 시프트2 가 더욱 유효하며, 종합적으로 가장 우수한 성능을 나타내었다.
Figure 112008078607314-pat00008
실시예 2
실시예 1 에 있어서의 무알칼리 유리 기판 대신에, 폴리에틸렌나프탈레이트 필름 (두께 100㎛) 의 양면에 하기 배리어 기능을 갖춘 절연층을 가진 배리어 형성 필름을 사용하고, 그 밖에는 실시예 1 과 동일하게 하여 TFT 소자를 제조하였다.
절연층 : SiON 을 500㎚ 의 두께로 증착하였다. SiON 의 증착에는 RF 마그네트론 스퍼터링 증착법 (스퍼터링 조건 : 타겟 Si3N4, RF 파워 400W, 가스 유량 Ar/O2=12/3sccm, 성막 압력 0.45Pa) 을 사용하였다.
얻어진 소자에 관해서 실시예 1 과 동일하게 성능을 평가한 결과, 실시예 1 과 동일하게 예상 외로 매우 히스테리시스가 작고, 또한 오프 전류치가 낮아, 유기 EL 표시 장치의 구동에 적합한 우수한 성능을 나타내었다.
실시예 3
1. 유기 EL 표시 장치의 제조
(유기 EL 소자부의 제조)
1) 하부 전극의 형성
기판에는 폴리에틸렌나프탈레이트 필름의 양면에 하기 배리어 기능을 갖춘 절연층을 가진 배리어 형성 필름을 사용하였다.
절연층 : SiON 을 500㎚ 의 두께로 증착하였다. SiON 의 증착에는 RF 마그네트론 스퍼터링 증착법 (스퍼터링 조건 : 타겟 Si3N4, RF 파워 400W, 가스 유량 Ar/O2=12/3sccm, 성막 압력 0.45Pa) 을 사용하였다.
상기 기판 위에 산화인듐주석 (이후, ITO 로 약기) 을 150㎚ 의 두께로 증착하여, 양극으로 하였다.
2) 유기층의 형성
세정 후, 순차, 정공 주입층, 정공 수송층, 발광층, 정공 블로킹층, 전자 수송층, 및 전자 주입층을 형성하였다.
각 층의 구성은 하기한 바와 같다. 각 층은 모두 저항 가열 진공 증착에 의해 형성하였다.
정공 주입층 : 4,4',4''-트리스(2-나프틸페닐아미노)트리페닐아민 (2-TNATA 로 약기한다) 및 2,3,5,6-테트라플루오로-7,7,8,8-테트라시아노퀴노디메탄 (F4-TCNQ 로 약기한다) 을 2-TNATA 에 대하여 1질량% 함유하는 층, 두께 160㎚.
정공 수송층 : N,N'-디나프틸-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민 (α-NPD 로 약기한다), 두께 10㎚.
발광층 : 1,3-비스(카르바졸-9-일)벤젠 (mCP 로 약기한다) 및 백금 착물 Pt-1 을 mCP 에 대하여 13질량% 함유하는 층, 두께 60㎚.
정공 블록층 : 비스-(2-메틸-8-퀴노닐나토)-4-(페닐페놀레이트)알루미늄 (BAlq 로 약기한다), 두께 40㎚.
전자 수송층 : 트리스(8-히드록시퀴노닐나토)알루미늄 (Alq3 으로 약기한다), 두께 10㎚.
전자 주입층 : LiF, 두께 1㎚.
3) 상부 전극
소자 사이즈가 2㎜×2㎜ 가 되도록 섀도우 마스크에 의해 패터닝하여 Al 을 두께 100㎚ 로 증착하고, 음극으로 하였다.
(보호 절연막)
상부 전극 상에, 보호 절연막으로서 500㎚ 의 SiON 막을 이온 플레이팅법에 의해 성막하였다. 성막 후, 레이저에 의해 컨택트홀을 형성하였다.
이하에 실시예에 사용한 화합물의 구조를 나타낸다.
[화학식 7]
Figure 112008078607314-pat00009
[화학식 8]
Figure 112008078607314-pat00010
[화학식 9]
Figure 112008078607314-pat00011
(구동 시험)
얻어진 유기 EL 소자와 실시예 1 에서 제조한 TFT 를 조합하여 등가 회로를 구성하고, 여러 가지 조건 하에서 구동 시험을 실시하였다.
그 결과, 본 발명의 TFT 를 사용하면 고온도에서의 구동, 및 연속하여 장시간 구동시켜도 안정된 발광이 얻어졌다.
도 1 은 본 발명의 역스태거 구조의 TFT 소자 구조를 나타내는 모식도.
도 2 는 본 발명의 다른 양태의 TFT 소자 구조를 나타내는 모식도.
도 3 은 본 발명의 또 다른 양태의 TFT 소자 구조를 나타내는 모식도.
도 4 는 본 발명의 또 다른 양태의 TFT 소자 구조를 나타내는 모식도.
도 5 는 본 발명의 TFT 소자를 사용한 액티브 매트릭스 구동형 유기 EL 표시 장치의 등가 회로의 모식도.
※도면의 주요 부분에 대한 부호의 설명
1 : 기판
2 : 게이트 전극
3 : 게이트 절연막
4, 42, 44 : 활성층
7, 72 : 저캐리어 농도층
5-1 : 소스 전극
5-2 : 드레인 전극
6 : 절연층
100 : 구동 TFT
200 : 스위칭 TFT
300 : 유기 EL 소자
400 : 신호 전극선
500 : 주사 전극선
600 : 콘덴서
700 : 공통 전선

Claims (14)

  1. 기판 상에, 적어도, 게이트 전극, 게이트 절연막, 어모퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서,
    상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 2㎚ 미만이고, 상기 활성층의 캐리어 농도가 1×1015/㎤ 이상이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 20㎚ 미만이고, 상기 활성층의 상기 게이트 절연막에 면하는 측과는 반대측에 상기 활성층과 접하여 캐리어 농도가 1016/㎤ 이하의 저캐리어 농도층을 적층한 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  2. 제 1 항에 있어서.
    상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 1㎚ 미만이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 10㎚ 미만인 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  3. 제 1 항에 있어서,
    상기 게이트 절연막과 상기 활성층의 계면의 평균 제곱 거칠기가 0.5㎚ 미만이고, 또한 상기 활성층의 막두께가 0.5㎚ 이상 5㎚ 미만인 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  4. 제 1 항에 있어서,
    상기 활성층이, In, Ga, Zn 및 Sn 중 적어도 하나를 함유하는 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  5. 제 1 항에 있어서,
    상기 활성층이, In 및 Zn 을 함유하는 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  6. 제 1 항에 있어서,
    상기 저캐리어 농도층이 어모퍼스 산화물 반도체층인 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  7. 제 1 항에 있어서,
    상기 게이트 절연막이 Si, Hf, Y, 및 Ge 으로부터 선택되는 적어도 하나의 원소를 함유하는 어모퍼스 산화물을 함유하는 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  8. 제 1 항에 있어서,
    상기 기판이 가요성 수지 기판인 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 박막 전계 효과형 트랜지스터를 사용한, 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020080112963A 2007-11-15 2008-11-13 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치 KR101421304B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007296392 2007-11-15
JPJP-P-2007-296392 2007-11-15

Publications (2)

Publication Number Publication Date
KR20090050971A KR20090050971A (ko) 2009-05-20
KR101421304B1 true KR101421304B1 (ko) 2014-07-18

Family

ID=40407949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112963A KR101421304B1 (ko) 2007-11-15 2008-11-13 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치

Country Status (4)

Country Link
US (1) US8319214B2 (ko)
EP (1) EP2061087B1 (ko)
JP (1) JP5489446B2 (ko)
KR (1) KR101421304B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
WO2011010546A1 (en) 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027723A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR102329497B1 (ko) * 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
EP2513893A4 (en) 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102253973B1 (ko) 2010-01-20 2021-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101838130B1 (ko) * 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101823853B1 (ko) * 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5496745B2 (ja) 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5604938B2 (ja) * 2010-03-31 2014-10-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5577796B2 (ja) * 2010-03-31 2014-08-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
TWI438868B (zh) 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
KR101920709B1 (ko) * 2010-07-30 2018-11-22 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI509707B (zh) * 2010-08-16 2015-11-21 Semiconductor Energy Lab 半導體裝置之製造方法
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8546892B2 (en) 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR20130139744A (ko) * 2010-12-27 2013-12-23 파나소닉 주식회사 전계 효과 트랜지스터 및 그 제조 방법
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
CN102956711B (zh) 2011-08-18 2016-10-19 元太科技工业股份有限公司 金属氧化物半导体晶体管的制造方法
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
KR101254910B1 (ko) * 2012-01-30 2013-04-18 서울대학교산학협력단 박막 트랜지스터
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5722293B2 (ja) * 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
CN105810749B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
US10553694B2 (en) * 2017-04-11 2020-02-04 Intel Corporation Transistors with temperature compensating gate structures
US20200227568A1 (en) * 2017-09-29 2020-07-16 Intel Corporation Self-aligned contacts for thin film transistors
CN118465026B (zh) * 2024-07-12 2024-09-17 宁波大学 一种检测水体中铝离子的现场电化学传感器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
KR20070090180A (ko) * 2004-11-11 2007-09-05 지에스아이 루모닉스 코포레이션 레이저 소프트 마킹 방법 및 시스템
JP2007250987A (ja) 2006-03-17 2007-09-27 Tokyo Institute Of Technology 固体電子装置およびその作製方法

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JP2780880B2 (ja) 1990-11-28 1998-07-30 出光興産株式会社 有機エレクトロルミネッセンス素子および該素子を用いた発光装置
JP3236332B2 (ja) 1991-01-29 2001-12-10 パイオニア株式会社 有機エレクトロルミネッセンス素子
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH06212153A (ja) 1993-01-14 1994-08-02 Toyo Ink Mfg Co Ltd 有機エレクトロルミネッセンス素子
JP3063453B2 (ja) 1993-04-16 2000-07-12 凸版印刷株式会社 有機薄膜ｅｌ素子の駆動方法
JPH07134558A (ja) 1993-11-08 1995-05-23 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス表示装置
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6137467A (en) 1995-01-03 2000-10-24 Xerox Corporation Optically sensitive electric paper
JP3528470B2 (ja) 1995-10-27 2004-05-17 株式会社豊田中央研究所 微小光共振器型有機電界発光素子
US6337492B1 (en) 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
JPH11111463A (ja) 1997-09-30 1999-04-23 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子
US6303238B1 (en) 1997-12-01 2001-10-16 The Trustees Of Princeton University OLEDs doped with phosphorescent compounds
JPH11251067A (ja) 1998-03-02 1999-09-17 Junji Kido 有機エレクトロルミネッセント素子
JP3884564B2 (ja) 1998-05-20 2007-02-21 出光興産株式会社 有機ｅｌ発光素子およびそれを用いた発光装置
US6097147A (en) 1998-09-14 2000-08-01 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
JP2000196140A (ja) 1998-12-28 2000-07-14 Sharp Corp 有機エレクトロルミネッセンス素子とその製造法
WO2000057676A1 (en) 1999-03-23 2000-09-28 The University Of Southern California Cyclometallated metal complexes as phosphorescent dopants in organic leds
JP4408477B2 (ja) 1999-04-01 2010-02-03 大日本印刷株式会社 Ｅｌ素子
JP4420486B2 (ja) 1999-04-30 2010-02-24 出光興産株式会社 有機エレクトロルミネッセンス素子およびその製造方法
KR100913568B1 (ko) 1999-05-13 2009-08-26 더 트러스티즈 오브 프린스턴 유니버시티 전계인광에 기초한 고 효율의 유기 발광장치
US6310360B1 (en) 1999-07-21 2001-10-30 The Trustees Of Princeton University Intersystem crossing agents for efficient utilization of excitons in organic light emitting devices
JP4729154B2 (ja) 1999-09-29 2011-07-20 淳二 城戸 有機エレクトロルミネッセント素子、有機エレクトロルミネッセント素子群及びその発光スペクトルの制御方法
US6458475B1 (en) 1999-11-24 2002-10-01 The Trustee Of Princeton University Organic light emitting diode having a blue phosphorescent molecule as an emitter
CN1840607B (zh) 1999-12-01 2010-06-09 普林斯顿大学理事会 作为有机发光器件的磷光掺杂剂的l2mx形式的络合物
JP4407776B2 (ja) 1999-12-02 2010-02-03 淳二 城戸 電界発光素子
JP3929690B2 (ja) 1999-12-27 2007-06-13 富士フイルム株式会社 オルトメタル化イリジウム錯体からなる発光素子材料、発光素子および新規イリジウム錯体
JP3929706B2 (ja) 2000-02-10 2007-06-13 富士フイルム株式会社 イリジウム錯体からなる発光素子材料及び発光素子
JP2001298470A (ja) 2000-04-11 2001-10-26 Dx Antenna Co Ltd データ伝送システム
JP4144192B2 (ja) 2000-05-29 2008-09-03 三菱化学株式会社 有機電界発光素子の製造方法
US20020121638A1 (en) 2000-06-30 2002-09-05 Vladimir Grushin Electroluminescent iridium compounds with fluorinated phenylpyridines, phenylpyrimidines, and phenylquinolines and devices made with such compounds
JP4340401B2 (ja) 2000-07-17 2009-10-07 富士フイルム株式会社 発光素子及びイリジウム錯体
CN100505375C (zh) 2000-08-11 2009-06-24 普林斯顿大学理事会 有机金属化合物和发射转换有机电致磷光
JP4505162B2 (ja) 2000-09-21 2010-07-21 富士フイルム株式会社 発光素子および新規レニウム錯体
JP4067286B2 (ja) 2000-09-21 2008-03-26 富士フイルム株式会社 発光素子及びイリジウム錯体
JP4086499B2 (ja) 2000-11-29 2008-05-14 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
JP4086498B2 (ja) 2000-11-29 2008-05-14 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
KR100825183B1 (ko) 2000-11-30 2008-04-24 캐논 가부시끼가이샤 발광 소자 및 표시 장치
JP4154145B2 (ja) 2000-12-01 2008-09-24 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
JP2002203678A (ja) 2000-12-27 2002-07-19 Fuji Photo Film Co Ltd 発光素子
JP2002203679A (ja) 2000-12-27 2002-07-19 Fuji Photo Film Co Ltd 発光素子
JP3812730B2 (ja) 2001-02-01 2006-08-23 富士写真フイルム株式会社 遷移金属錯体及び発光素子
JP3988915B2 (ja) 2001-02-09 2007-10-10 富士フイルム株式会社 遷移金属錯体及びそれからなる発光素子用材料、並びに発光素子
JP3972588B2 (ja) 2001-02-26 2007-09-05 淳二 城戸 有機電界発光素子
JP4611578B2 (ja) 2001-07-26 2011-01-12 淳二 城戸 有機エレクトロルミネッセント素子
JP2003123982A (ja) 2001-08-07 2003-04-25 Fuji Photo Film Co Ltd 発光素子及び新規イリジウム錯体
JP4584506B2 (ja) 2001-08-28 2010-11-24 パナソニック電工株式会社 有機電界発光素子
JP3835263B2 (ja) 2001-11-22 2006-10-18 株式会社豊田自動織機 有機エレクトロルミネッセンスディスプレイパネルの電子受容性ドーパント層の形成方法及び有機エレクトロルミネッセンスディスプレイパネルの製造方法
JP3742054B2 (ja) 2001-11-30 2006-02-01 株式会社半導体エネルギー研究所 表示装置
JP2003217862A (ja) 2002-01-18 2003-07-31 Honda Motor Co Ltd 有機エレクトロルミネッセンス素子
US6872472B2 (en) 2002-02-15 2005-03-29 Eastman Kodak Company Providing an organic electroluminescent device having stacked electroluminescent units
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100701555B1 (ko) * 2002-05-22 2007-03-30 마사시 카와사키 반도체 장치 및 그것을 이용하는 표시 장치
JP3703028B2 (ja) 2002-10-04 2005-10-05 ソニー株式会社 表示素子およびこれを用いた表示装置
JP4524093B2 (ja) 2002-12-17 2010-08-11 富士フイルム株式会社 有機電界発光素子
JP4945057B2 (ja) 2002-12-27 2012-06-06 富士フイルム株式会社 有機電界発光素子
JP4365199B2 (ja) 2002-12-27 2009-11-18 富士フイルム株式会社 有機電界発光素子
JP4365196B2 (ja) 2002-12-27 2009-11-18 富士フイルム株式会社 有機電界発光素子
JP2004327313A (ja) 2003-04-25 2004-11-18 Fuji Photo Film Co Ltd 有機電界発光素子
US6936961B2 (en) 2003-05-13 2005-08-30 Eastman Kodak Company Cascaded organic electroluminescent device having connecting units with N-type and P-type organic layers
JP2004357791A (ja) 2003-06-02 2004-12-24 Sea Shell:Kk 履物
DE10338550A1 (de) 2003-08-19 2005-03-31 Basf Ag Übergangsmetallkomplexe mit Carbenliganden als Emitter für organische Licht-emittierende Dioden (OLEDs)
DE10339772B4 (de) 2003-08-27 2006-07-13 Novaled Gmbh Licht emittierendes Bauelement und Verfahren zu seiner Herstellung
JP4243237B2 (ja) 2003-11-10 2009-03-25 淳二 城戸 有機素子、有機ｅｌ素子、有機太陽電池、及び、有機ｆｅｔ構造、並びに、有機素子の製造方法
JP5137292B2 (ja) 2003-12-26 2013-02-06 株式会社半導体エネルギー研究所 発光素子、発光装置および電気器具
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100613294B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법
JP4399382B2 (ja) 2005-03-16 2010-01-13 富士フイルム株式会社 有機電界発光素子
JP4399429B2 (ja) 2005-03-16 2010-01-13 富士フイルム株式会社 有機電界発光素子
JP5046548B2 (ja) 2005-04-25 2012-10-10 富士フイルム株式会社 有機電界発光素子
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2007084635A (ja) 2005-09-21 2007-04-05 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子用材料、有機エレクトロルミネッセンス素子、表示装置及び照明装置
US20090090914A1 (en) * 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
KR20070090180A (ko) * 2004-11-11 2007-09-05 지에스아이 루모닉스 코포레이션 레이저 소프트 마킹 방법 및 시스템
JP2007250987A (ja) 2006-03-17 2007-09-27 Tokyo Institute Of Technology 固体電子装置およびその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Also Published As

Publication number Publication date
US20090127551A1 (en) 2009-05-21
KR20090050971A (ko) 2009-05-20
US8319214B2 (en) 2012-11-27
EP2061087B1 (en) 2015-09-23
EP2061087A3 (en) 2009-06-17
JP5489446B2 (ja) 2014-05-14
EP2061087A2 (en) 2009-05-20
JP2009141342A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101421304B1 (ko) 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치
KR101421303B1 (ko) 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치
KR101549704B1 (ko) 박막 전계 효과형 트랜지스터 및 표시 장치
JP5430248B2 (ja) 薄膜電界効果型トランジスタおよび表示装置
KR101495371B1 (ko) 유기 전계발광 표시 장치
US20090001881A1 (en) Organic el display and manufacturing method thereof
JP5330739B2 (ja) 有機ｅｌ表示装置およびその製造方法
JP2009031750A (ja) 有機ｅｌ表示装置およびその製造方法
CN101641794B (zh) 有机电致发光显示装置和图案形成方法
US20090001360A1 (en) Organic el display and method for producing the same
KR20090128536A (ko) 유기 전계발광 표시 장치
JP5489410B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5191247B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101652864A (zh) 有机电致发光显示设备

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 6