KR101549704B1 - 박막 전계 효과형 트랜지스터 및 표시 장치 - Google Patents

박막 전계 효과형 트랜지스터 및 표시 장치 Download PDF

Info

Publication number
KR101549704B1
KR101549704B1 KR1020090021204A KR20090021204A KR101549704B1 KR 101549704 B1 KR101549704 B1 KR 101549704B1 KR 1020090021204 A KR1020090021204 A KR 1020090021204A KR 20090021204 A KR20090021204 A KR 20090021204A KR 101549704 B1 KR101549704 B1 KR 101549704B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
electrode
tft
organic
Prior art date
Application number
KR1020090021204A
Other languages
English (en)
Other versions
KR20090101828A (ko
Inventor
유이치로 이타이
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20090101828A publication Critical patent/KR20090101828A/ko
Application granted granted Critical
Publication of KR101549704B1 publication Critical patent/KR101549704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하는 막 두께 3㎚ 이상의 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 것을 특징으로 하는 박막 전계 효과형 트랜지스터.
전계 효과 이동도가 높고, 고 ON/OFF 비를 가지며, 또한 동작 안정성이 개량된 TFT, 및 그것을 사용한 표시 장치가 제공된다.
전계 효과형 트랜지스터, 표시 장치, 저항층, 활성층, 밴드 갭

Description

박막 전계 효과형 트랜지스터 및 표시 장치{THIN FILM FIELD EFFECT TRANSISTOR AND DISPLAY}
본 발명은 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치에 관한 것이다. 특히 활성층에 아모르퍼스 산화물 반도체를 사용한 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치에 관한 것이다.
최근, 액정이나 일렉트로 루미네선스 (ElectroLuminescence : EL) 기술 등의 진보에 의해, 평면 박형 화상 표시 장치 (Flat ㎩nel Display : FPD) 가 실용화되고 있다. 특히, 전류가 통함으로써 여기되어 발광하는 박막 재료를 사용한 유기 전계 발광 소자 (이하, 「유기 EL 소자」라고 기재하는 경우가 있다) 는, 저전압으로 고휘도의 발광이 얻어지기 때문에, 휴대 전화 디스플레이, 퍼스널 디지털 어시스턴트 (PDA), 컴퓨터 디스플레이, 자동차의 정보 디스플레이, TV 모니터, 또는 일반 조명을 포함하는 넓은 분야에서 디바이스의 박형화, 경량화, 소형화, 및 전력 절약 등의 효과가 기대되고 있다.
이들 FPD 는 유리 기판 상에 형성된 비정질 실리콘 박막이나 다결정 실리콘 박막을 활성층에 사용하는 전계 효과형 박막 트랜지스터 (이하의 설명에서, Thin Film Transistor, 또는 TFT 라고 기재하는 경우가 있다) 의 액티브 매트릭스 회로에 의해 구동되고 있다.
한편, 이들 FPD 의 보다 높은 박형화, 경량화, 내파손성의 향상을 위해 유리 기판 대신에 경량이고 가요성이 있는 수지 기판을 사용하는 시도도 이루어지고 있다.
그러나, 상기 서술한 실리콘 박막을 사용하는 트랜지스터의 제조는 비교적 고온의 열공정을 필요로 하여, 일반적으로 내열성이 낮은 수지 기판 상에 직접 형성하는 것은 곤란하다.
예를 들어, 일본 공개특허공보 2006-121029호에는, 실리콘 박막을 사용한 트랜지스터의 구동 전압을 저감시킨 MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor) 가 개시되고, 활성층의 반도체 재료로서 산화인듐주석 (ITO), 산화주석, 또는 산화아연 등이 사용되고, 게이트 절연막에 비유전률이 큰 유전체 재료를 사용한 구성이 개시되어 있다. ITO, 산화주석, 또는 산화아연 등은 결정성 금속 산화물로서, 캐리어 농도를 1×1019/㎤ 정도 갖는 것이 개시되어 있다. 결정성 금속 산화물로 이루어지는 활성층의 경우, 원하는 반도체 특성을 발현시키기 위해서는, 스퍼터링에 의한 막 형성 후, 예를 들어 300℃ 에서 15 분간 포스트 어닐하는 등의 결정화 제어를 위한 고온 가열 처리 공정이 필요해진다. 따라서, 이와 같은 활성층을 내열성이 낮은 수지 기판 상에 직접 형성하는 것은 곤란하다.
일본 공개특허공보 2000-124456호에는, 액정 화면 제어용 TFT 로서, 아모르퍼스 실리콘 등의 박막으로 이루어지는 채널층과 탄화규소 박막 등으로 이루어지는 오프셋층의 2 층 구성을 사용한 TFT 가 개시되어 있다. 그러나, 유리 기판을 사용한 액정 화면 제어용 TFT 로서 이용할 수 있지만, 상기 내열성의 문제를 본질적으로 내재하기 때문에 가요성 수지 기판 상에 제작하는 것은 곤란하다.
아모르퍼스 산화물, 예를 들어 In-Ga-Zn-O 계 아모르퍼스 산화물은 저온에서의 성막이 가능하여, 플라스틱 필름 상에 실온 성막 가능한 재료로서 주목받고 있다. 그러나, 아모르퍼스 산화물 반도체를 사용한 TFT 의 활성층에 사용하면 OFF 전류가 높고, ON/OFF 비가 낮다는 문제를 갖고 있었다. 또는 TFT 의 전기 특성에 히스테리시스의 발생이나 경시 변화와 같은 안정성이나 신뢰성에 관해서 개량이 요망되고 있다.
이 문제를 개량하는 수단으로서, In-M-Zn 를 함유함 (M 은 Ga, Al, Fe, Sn, Mg, Ca, Si, 또는 Ge 중 적어도 1 종) 을 주된 구성 원소로 하고, 그 저항값이 1011Ω·㎝ 이상인 아모르퍼스 산화물 절연막을 저항층으로서 활성층과 게이트 절연막 사이에 형성한 구성이 개시되어 있다. 채널을 구성하는 활성층으로서 In-M-Zn 를 함유함 (M 은 Ga, Al, Fe, Sn, Mg, Ca, Si, 또는 Ge 중 적어도 1 종) 을 주된 구성 원소로 하고, 그 저항값이 1010Ω·㎝ 미만인 아모르퍼스 산화물 반도체를 사용하여, 아모르퍼스 산화물 절연막의 밴드 갭을 아모르퍼스 산화물 반도체층의 밴드 갭보다 크게 하는 것이 개시되어 있다 (예를 들어, 일본 공개특허공보 2007- 73701호 참조).
또는, 아모르퍼스 산화물 반도체의 캐리어 농도를 저감시키는 것, 예를 들어, 1018/㎤ 미만으로 하면 TFT 가 동작한다는 것, 1016/㎤ 미만에서 양호한 ON/OFF 비를 갖는 TFT 가 얻어진다는 것, 그리고 더욱 양호한 낮은 오프 전류 특성을 갖게 하기 위해서는 캐리어 농도를 1016/㎤ 미만으로 함이 바람직하다는 것이 개시되어 있다. 그 아모르퍼스 산화물 반도체의 형성 방법으로서 조성 또는 원소가 서로 상이한 복수의 산화물층을 적층시키고, 그 형성 과정에서 서로의 층의 금속 성분이 용융 혼합된 아모르퍼스 산화물 반도체층을 형성하는 방법이 개시되어 있다 (예를 들어, 일본 공개특허공보 2007-73704호 참조). 또, 일본 공개특허공보 2007-123702호에는, 활성층으로서 모체가 되는 산화물 반도체와, 터널 효과를 발생시키는 막 두께 이하의 두께로 산소 원자를 갖는 산화물 층간재를 적층시킨 산화물 반도체를 활성층으로서 사용하는 것이 개시되어 있다.
그러나, 실용적으로 제공되는 TFT 는 OFF 전류가 낮고, ON/OFF 비가 높은 것은 물론, 연속 구동시켜도 그 성능이 변화하지 않는 것, 작동하는 환경의 온도나 습도 등의 조건이 변동되어도 안정적인 성능을 나타내는 것이 요구되어, 여전히 클리어해야 할 많은 과제가 남는다.
본 발명은 상기 상황을 감안하여 이루어진 것으로서, 본 발명의 양태는 기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하고 두께가 3㎚ 를 초과하는 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 것을 특징으로 하는 박막 전계 효과형 트랜지스터이다.
본 발명의 제 2 양태는 1 쌍의 전극과, 그 전극 사이에 개재되는 발광층을 갖는 발광 소자와, 그 발광 소자를 구동시키기 위한 전계 효과형 트랜지스터를 구비한 표시 장치로서, 그 전계 효과형 트랜지스터가 상기 제 1 양태에 기재된 박막 전계 효과형 트랜지스터인 표시 장치이다.
본 발명의 목적은 아모르퍼스 산화물 반도체를 사용한 TFT 를 제공하는 것에 있고, 특히 OFF 전류가 낮고, 고 ON/OFF 비를 가지며, 또한 반복 동작해도 TFT 성능이 변동되지 않는 동작 안정성이 개량된 TFT 를 제공하는 것에 있다. 또한 가요성이 있는 수지 기판 상에 제작이 가능한 고성능의 TFT 를 제공하는 것에 있다. 또, 그 TFT 를 사용한 표시 장치를 제공하는 것에 있다.
본 발명의 상기 과제는 기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하고 두께가 3㎚ 를 초과하는 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 박막 전계 효과형 트랜지스터에 의해 해결되었다.
바람직하게는 상기 활성층의 밴드 갭이 2.0eV 이상 4.0eV 미만이다.
바람직하게는 상기 저항층의 밴드 갭이 4.0eV 이상 15.0eV 미만이다.
바람직하게는 상기 활성층의 밴드 갭과 상기 저항층의 밴드 갭의 차가 0.1eV 이상 13.0eV 미만이다.
바람직하게는 상기 활성층의 캐리어 농도가, 상기 저항층의 캐리어 농도보다 높다.
바람직하게는 상기 저항층의 막 두께가 5㎚ 이상 80㎚ 이하이다.
바람직하게는 상기 활성층의 아모르퍼스 산화물 반도체가 In, Sn, Zn, 및 Cd 에서 선택되는 적어도 1 개의 원소를 함유한다.
바람직하게는 상기 저항층의 아모르퍼스 산화물이, Ga, Mg, Al, Ca, 및 Si 에서 선택되는 적어도 1 개의 원소를 함유한다.
바람직하게는 상기 게이트 절연막과, 상기 소스 전극 또는 드레인 전극 사이는, 상기 활성층과 상기 저항층의 2 층으로 이루어진다.
바람직하게는 상기 활성층과 상기 저항층이 스퍼터법에 의해 성막된 층이다.
바람직하게는 상기 기판이 플렉시블 기판이다.
본 발명의 또 하나의 과제는 1 쌍의 전극과, 그 전극 사이에 개재되는 발광층을 갖는 발광 소자와, 그 발광 소자를 구동시키기 위한 전계 효과형 트랜지스터를 구비한 표시 장치로서, 그 전계 효과형 트랜지스터가, 기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물을 함유하는 활성층, 소스 전극 및 드레인 전극을 갖고, 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하고 두께가 3㎚ 를 초과하는 저항층을 가지며, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 박막 전계 효과형 트랜지스터인 표시 장치에 의해 해결되었다.
아모르퍼스 산화물 반도체를 사용한 TFT 는 실온 성막이 가능하고, 가요성 플라스틱 필름을 기판으로 하여 제작하는 것이 가능하기 때문에, 필름 (플렉시블) TFT 의 활성층의 재료로서 주목받았다. 특히 일본 공개특허공보 2006-186319호 에 개시되어 있는 바와 같이, 폴리에스테르 필름 기판 상에 캐리어 농도가 1018/㎤ 미만인 아모르퍼스 산화물 반도체를 활성층에 사용하여, 전계 효과 이동도 10㎠/Vs, ON/OFF 비 103 초과의 성능을 갖는 TFT 가 보고되어 있다.
그러나, 이것을 예를 들어 표시 장치의 구동 회로에 사용하는 경우, 이동도, ON/OFF 비의 관점에서 구동 회로를 동작시키는 데에는 성능이 아직 불충분하였다. 활성층에 사용되는 아모르퍼스 산화물 반도체는 캐리어 농도가 내려가면 전자 이동도가 내려가는 경향이 있기 때문에, 양호한 OFF 특성과, 고이동도를 양립시키는 TFT 를 형성하는 것이 곤란하였다.
또한 본 발명자들에 의한 상세한 해석의 결과, 캐리어 농도를 1018/㎤ 미만으로 감소시키면 TFT 의 동작 안정성이 나빠져 OFF 전류값이 변동되거나, TFT 의 임계값 전압이 변동되거나 하는 새로운 문제가 판명되었다. 이 OFF 전류값의 변동이나 TFT 의 임계값 전압의 변동은 캐리어 농도가 낮아질수록 크고, 특히 3×1017/㎤ 미만으로 감소하면 실용상 장해가 되는 변동을 일으키는 것이 판명되었다. 이 OFF 전류값의 변동이나 TFT 의 임계값 전압의 변동은, TFT 를 연속적으로 반복 구동시킨 경우에도 발생한다는 것도 알아내었다. 종래, 반도체 소자에 이와 같은 문제가 발생한 경우, 온도 보상 회로 유닛이 대책으로서 도입되는 것이 일반적이었는데, 회로의 복잡화, 또한 소자 용적이 커져 개구율이 감소하는 등의 폐해를 수반한다. 따라서, 이 문제는 해결해야 할 중대한 과제로서, OFF 전류 특성 과 고이동도를 양립시킨 다음, 추가로 동작 안정성 및 내구성의 개량이 요구되었다.
본 발명자들은, 예의 개발 탐색을 진행한 결과, 기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물 반도체를 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서, 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하고 두께가 3㎚ 를 초과하는 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 것을 특징으로 하는 박막 전계 효과형 트랜지스터에 의해, 전혀 예상 외로 과제를 해결할 수 있는 것을 알아내어 본 발명에 도달하였다.
본 발명에 의하면, OFF 전류가 낮고, 고 ON/OFF 비를 나타내는 TFT 이고 또한 연속 구동 등에 있어서의 동작 안정성이 우수한 TFT 가 제공된다. 특히, 가요성 기판을 사용한 필름 (플렉시블) TFT 로서 유용한 박막 전계 효과형 트랜지스터가 제공된다. 또, 본원의 활성층과 저항층의 구성에 의하면 활성층이 저항층에 의해 보호되기 때문에, 화학적 처리에 대한 저항성이 높아져 패터닝 등에 있어서의 에칭액에 대한 내구성이 개량된다. 또, 그 TFT 를 사용한 표시 장치가 제공된다.
1. 박막 전계 효과형 트랜지스터 (TFT)
본 발명의 TFT 는 적어도 게이트 전극, 게이트 절연막, 활성층, 소스 전극 및 드레인 전극을 순차적으로 갖고, 게이트 전극에 전압을 인가하여 활성층에 흐르는 전류를 제어하고, 소스 전극과 드레인 전극간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다. TFT 구조로서, 스태거 구조 및 역스태거 구조 모두 형성할 수 있다.
본 발명에 있어서는, 아모르퍼스 산화물 반도체를 함유하는 활성층, 및 상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 아모르퍼스 산화물을 함유하고 두께가 3㎚ 를 초과하는 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작다. 본 발명의 구성에 의하면, 아모르퍼스 산화물을 함유하는 활성층의 캐리어 농도는 1×1015/㎤ 이상의 높은 캐리어 농도에서도 우수한 ON/OFF 특성이 얻어진다.
본 발명에 있어서의 밴드 갭은, 전자가 차지하는 가장 높은 에너지 밴드인 가전자대와, 전자가 없는 가장 낮은 밴드인 전도대의 에너지 차이로 정의되고, 광학적 방법 (광흡수 스펙트럼) 에 의해 결정되는 값이다. 광흡수 스펙트럼은 가시·자외 분광 광도계에 적분구를 장착하고, 확산 반사 스펙트럼을 측정하여 실시한다. 밴드 갭 이상의 에너지를 갖는 광을 조사하면 흡수되기 때문에, 흡수가 시작되는 흡수단의 광 에너지를 밴드 갭으로서 측정하였다.
바람직하게는 게이트 절연막과, 소스 전극 또는 드레인 전극 사이는 실질적으로 활성층과 저항층의 2 층만으로 이루어진다.
바람직하게는 아모르퍼스 산화물 반도체를 함유하는 활성층을 게이트 절연막 에 인접시키고, 저항층을 소스 전극 및 드레인 전극의 적어도 일방에 인접시켜 배치된다. 종래, 아모르퍼스 산화물을 함유하는 층은 화학적 에칭액에 의해 부식되기 쉽다는 문제가 있어서, 그 위에 설치되는 층의 패터닝에 화학적 에칭법을 이용하는 것이 곤란하였다. 본 발명에 의해 적층되는 저항층은 내산성이 우수한 이점을 갖기 때문에, 그 층 배치의 구성에 의해 소스 전극 및 드레인 전극을 화학적 에칭에 의해 패터닝하는 것이 가능해져 TFT 생산성이 개선되는 효과가 얻어진다.
바람직하게는 활성층의 밴드 갭이 2.0eV 이상 4.0eV 미만이며, 저항층의 밴드 갭이 4.0eV 이상 15.0eV 미만이다. 저항층의 밴드 갭 (E2) 과 활성층의 밴드 갭 (E1) 의 차 (ΔE) 는 0.1eV 이상 ∼ 13.0eV 미만이 바람직하고, 보다 바람직하게는 0.5eV ∼ 2.0eV 이다.
E1 이 2.0eV 미만에서는, 가시광의 대부분이 흡수되어 전도대로 여기되기 때문에 가시의 발광체를 표시부로 한 경우, 오작동을 일으키기 쉽다는 문제가 있고, 4.0eV 이상에서는 갭이 지나치게 크기 때문에 캐리어를 주입해도 갭간에 안정화된 준위를 만들어 활성층으로서 작용하기 어려운 문제가 있어 바람직하지 않다.
E2 가 4.0eV 미만에서는, 활성층으로서 동작하여 바람직하지 않고, 또 15.0eV 이상의 조건을 만족하는 물질을 얻는 것은 비현실적이다.
△E 가 0.1eV 미만에서는, 활성층과 저항층 사이의 밴드 갭의 차가 지나치게 작기 때문에 디바이스로서의 동작에 차이가 없어져 본 발명의 효과가 얻어지지 않 는다. 또, 13.0eV 를 초과하면 활성층과 저항층 사이의 밴드 갭의 차가 지나치게 크기 때문에, 전자의 소스 전극으로부터 활성층 내로, 또는 활성층으로부터 드레인 전극으로 장벽도 그것에 수반되어 매우 높아지는 경우가 많아 ON 전류가 작아지기 때문에 바람직하지 않다.
바람직하게는 활성층의 캐리어 농도가 저항층의 캐리어 농도보다 높다.
바람직하게는 활성층이, In, Sn, Zn, 및 Cd 에서 선택되는 적어도 1 개의 원소를 함유하는 산화물을 함유한다.
바람직하게는 저항층이, Ga, Mg, Al, Ca, 및 Si 에서 선택되는 적어도 1 개의 원소를 함유하는 산화물을 함유한다.
바람직하게는 활성층과 저항층이 스퍼터법에 의해 성막된 층이다.
바람직하게는 기판이 가요성 수지 기판이다.
본 발명의 TFT 에 대하여 이하에서 더욱 상세히 설명한다.
1) 활성층
본 발명의 활성층에 사용되는 아모르퍼스 산화물 반도체는, 저온에서 성막 가능하기 때문에 플라스틱과 같은 가요성이 있는 수지 기판에 제작하는 것이 가능하다.
본 발명의 활성층에 사용되는 아모르퍼스 산화물 반도체는, 바람직하게는 In, Sn, Zn, 또는 Cd 를 함유하는 산화물이며, 보다 바람직하게는 In, Sn, Zn 를 함유하는 산화물, 더욱 바람직하게는 In, Zn 를 함유하는 산화물이다. 본 발명 에 있어서의 활성층의 전기 전도도는 특별히 한정되지 않지만, 전기 전도도 10-10S/㎝ 이상 10+1S/㎝ 이하이며, 보다 바람직하게는 10-7S/㎝ 이상 10-3S/㎝ 이하이다.
구체적으로 본 발명의 활성층에 관련된 아모르퍼스 산화물 반도체는, In2O3, ZnO, SnO2, CdO, 인듐 아연 산화물 (IZO), 인듐 주석 산화물 (ITO), 갈륨 아연 산화물 (GZO), 인듐 갈륨 산화물 (IGO), 인듐 갈륨 아연 산화물 (IGZO) 이다.
<밴드 갭>
본 발명의 활성층은 밴드 갭이 2.0eV 이상 4.0eV 미만이며, 바람직하게는 2.2eV 이상 3.8eV 이하, 보다 바람직하게는 3.0eV 이상 3.5eV 이하이다.
본 발명의 활성층의 밴드 갭은 하기에 의해 조제 (조정) 된다. 예를 들어 인듐 갈륨 아연 산화물 (IGZO) 이면, In2O3 (2.5eV) 과 ZnO (3.3eV) 와 Ga2O3 (4.6eV) 에 의한 공(共)스퍼터에 의해 가능해진다. 밴드 갭이 큰 Ga2O3 (4.6eV) 의 비율을 크게 하면 그것에 수반되어 활성층의 밴드 갭도 커지고, In2O3 (2.5eV) 의 비율을 크게 하면 그것에 수반되어 활성층의 밴드 갭도 작아진다.
<캐리어 농도>
본 발명에 있어서의 활성층의 캐리어 농도는 여러 가지 수단에 의해 원하는 수치로 조정할 수 있다.
본 발명에 있어서의 활성층의 캐리어 농도는 특별히 한정되지 않지만, 바람 직하게는 1×1015/㎤ 이상의 높은 영역이다. 보다 바람직하게는 1×1015/㎤ 이상 1×1021/㎤ 이하이다.
캐리어 농도의 조정 수단으로는 하기의 수단을 들 수 있다.
(1) 산소 결함에 의한 조정
산화물 반도체에 있어서, 산소 결함이 발생하면 활성층의 캐리어 농도가 증가하여 전기 전도도가 커지는 것이 알려져 있다. 따라서, 산소 결함량을 조정 함으로써 산화물 반도체의 캐리어 농도를 제어할 수 있다. 산소 결함량을 제어하는 구체적 방법으로는, 성막 중의 산소 분압, 성막 후의 후처리시의 산소 농도와 처리 시간 등이 있다. 여기에서 말하는 후처리란, 구체적으로 100℃ 이상의 열처리, 산소 플라즈마, UV 오존 처리가 있다. 이들 방법 중에서도, 생산성의 관점에서 성막 중의 산소 분압을 제어하는 방법이 바람직하다. 성막 중의 산소 분압을 조정함으로써 산화물 반도체의 캐리어 농도를 제어할 수 있다.
(2) 조성비에 의한 조정
산화물 반도체의 금속 조성비를 바꿈으로써 캐리어 농도가 변화하는 것이 알려져 있다. 예를 들어, 인듐 갈륨 아연 산화물 (IGZO) 이면, In 의 비율을 크게 하면 그것에 수반되어 활성층의 캐리어 농도도 커지고, Ga 의 비율을 크게 하면 그것에 수반되어 활성층의 캐리어 농도도 작아진다.
이들 조성비를 바꾸는 구체적 방법으로는, 예를 들어 스퍼터에 의한 성막 방법에 있어서는 조성비가 상이한 타겟을 사용한다. 또는, 다원의 타겟에 의해 공스퍼터하고, 그 스퍼터 레이트를 개별적으로 조정함으로써 막의 조성비를 바꿀 수 있다.
(3) 불순물에 의한 조정
산화물 반도체에, Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, 또는 P 등의 원소를 불순물로서 첨가함으로써 캐리어 농도를 감소시킬 수 있다. 불순물을 첨가하는 방법으로는, 산화물 반도체와 불순물 원소를 공증착에 의해 실시하는 방법, 성막된 산화물 반도체막에 불순물 원소의 이온을 이온 도프법에 의해 실시하는 방법 등이 있다.
(4) 산화물 반도체 재료에 의한 조정
상기 (1) ∼ (3) 에 있어서는, 동일 산화물 반도체계에서의 캐리어 농도의 조정 방법을 서술하였는데, 물론 산화물 반도체 재료를 바꿈으로써 캐리어 농도를 바꿀 수 있다. 예를 들어, 일반적으로 SnO2 계 산화물 반도체는 In2O3 계 산화물 반도체에 비해 캐리어 농도가 작은 것이 알려져 있다. 이와 같이 산화물 반도체 재료를 바꿈으로써 캐리어 농도의 조정이 가능하다.
캐리어 농도를 조정하는 수단으로는 상기 (1) ∼ (4) 방법을 단독으로 사용해도 되고, 조합해도 된다.
<활성층의 형성 방법>
활성층의 성막 방법은 산화물 반도체의 다결정 소결체를 타겟으로 하여 기상 성막법을 이용하는 것이 좋다. 기상 성막법 중에서도, 스퍼터링법, 펄스 레이 저 증착법 (PLD 법) 이 적합하다. 또한 양산성의 관점에서 스퍼터링법이 바람직하다.
예를 들어, RF 마그네트론 스퍼터링 증착법에 의해 진공도 및 산소 유량을 제어하여 성막된다. 산소 유량이 많을수록 전기 전도도를 작게 할 수 있다.
성막된 막은 주지의 X 선 회절법에 의해 아모르퍼스막인 것을 확인할 수 있다. 조성비는 RBS (러더퍼드 후방 산란) 분석법에 의해 구할 수 있다.
<활성층의 막 두께>
본 발명에 있어서의 활성층의 두께는, 바람직하게는 0.1㎚ 이상 100㎚ 이하이다.
보다 바람직하게는 0.5㎚ 이상 50㎚ 이하, 더욱 바람직하게는 1㎚ 이상 20㎚ 이하이다.
본 발명에 있어서의 활성층의 막 두께는, 제작한 소자 단면의 HRTEM (High Resolution TEM) 사진 촬영에 의해 측정할 수 있다.
2) 저항층
본 발명에 사용되는 저항층의 밴드 갭이 4.0eV 이상 15.0eV 미만이다.
바람직하게는 저항층이, Ga, Mg, Al, Ca, 및 Si 에서 선택되는 적어도 1 개의 원소를 함유하는 산화물을 함유한다. 보다 바람직하게는 Ga, Mg, Al, 또는 Ca 를 함유하는 산화물, 더욱 바람직하게는 Ga, Mg, 또는 Al 을 함유하는 산화물이다.
구체적으로 본 발명의 저항층에 관련된 아모르퍼스 산화물은, Ga2O3, MgO, Al2O3, 또는 이상의 산화물을 2 종 이상을 혼합한 산화물이다.
<밴드 갭>
본 발명의 저항층은 밴드 갭이 4.0eV 이상 15.0eV 미만이며, 바람직하게는 4.2eV 이상 12.0eV 이하, 보다 바람직하게는 4.5eV 이상 10.0eV 이하이다.
본 발명의 저항층의 밴드 갭은 하기에 의해 조제 (조정) 된다.
예를 들어, Ga2O3 (4.6eV) 과 MgO (8.0eV) 의 2 종의 혼합물이면, Ga 의 비율이 높은 경우 밴드 갭은 작아지고, Mg 의 비율이 높은 경우 밴드 갭은 커진다.
본 발명에 있어서의 저항층의 캐리어 농도는 특별히 한정되지 않지만, 바람직하게는 1012/㎤ 이하이다. 보다 바람직하게는 1014/㎤ 이상 1010/㎤ 이하이다.
본 발명의 저항층은 바람직하게는 전기 전도도 10-10Scm 이상 10+1Scm 이하이며, 보다 바람직하게는 10-7Scm 이상 10-3Scm 이하이다. 전기 저항률은 전술한 밴드 갭의 제어 수단에 대하여 설명한 것과 동일한 수단에 의해 조정할 수 있다.
본 발명에 있어서의 저항층은, 게이트 전극 또는 소스 전극의 적어도 일방에 인접시켜 배치된다.
본 발명에 있어서 저항층의 두께는 바람직하게는 3㎚ 이상 100㎚ 이하이다. 보다 바람직하게는 5㎚ 이상 80㎚ 이하, 더욱 바람직하게는 10㎚ 이상 50㎚ 이하이다.
3) 게이트 전극
본 발명에 있어서의 게이트 전극으로는 예를 들어, Al, Mo, Cr, Ta, Ti, Au, 또는 Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다.
게이트 전극의 두께는 바람직하게는 10㎚ 이상 1000㎚ 이하이다. 보다 바람직하게는 20㎚ 이상 500㎚ 이하, 더욱 바람직하게는 40㎚ 이상 100㎚ 이하이다.
게이트 전극의 성막법은 특별히 한정되지는 않고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등의 중에서 상기 재료와의 적합성을 고려하여 적절히 선택한 방법에 의해 상기 기판 상에 형성할 수 있다. 예를 들어, ITO 를 선택하는 경우에는, 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법 등에 따라 실시할 수 있다. 또 게이트 전극의 재료로서 유기 도전성 화합물을 선택하는 경우에는 습식 제막법에 의해 실시할 수 있다.
4) 게이트 절연막
게이트 절연막으로는, SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, 또는 HfO2 등의 절연체, 또는 그들의 화합물을 적어도 2 개 이상 함유하는 혼정 화합물이 사용된 다. 또, 폴리이미드와 같은 고분자 절연체도 게이트 절연막으로서 사용할 수 있다.
게이트 절연막의 막 두께로는 바람직하게는 10㎚ 이상 1000㎚ 이하이다. 보다 바람직하게는 50㎚ 이상 500㎚ 이하, 더욱 바람직하게는 100㎚ 이상 300㎚ 이하이다. 게이트 절연막은 리크 전류를 줄이고, 전압 내성을 높이기 위해서, 어느 정도 막 두께를 두껍게 할 필요가 있다. 그러나, 게이트 절연막의 막 두께를 두껍게 하면, TFT 의 구동 전압의 상승을 초래하는 결과가 된다. 그 때문에, 게이트 절연막의 막 두께는 무기 절연체이면 50㎚ ∼ 1000㎚, 고분자 절연체이면 0.5㎛ ∼ 5㎛ 에서 사용되는 것이 보다 바람직하다.
특히, HfO2 와 같은 고유전률 절연체를 게이트 절연막에 사용하면 막 두께를 두껍게 해도 저전압에서의 TFT 구동이 가능하기 때문에 특히 바람직하다.
5) 소스 전극 및 드레인 전극
본 발명에 있어서의 소스 전극 및 드레인 전극 재료로서 예를 들어, Al, Mo, Cr, Ta, Ti, Au, 또는 Ag 등의 금속, Al-Nd, APC 등의 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다. 특히 바람직하게는 IZO 이다.
소스 전극 및 드레인 전극의 두께는 바람직하게는 10㎚ 이상 1000㎚ 이하이다. 보다 바람직하게는 20㎚ 이상 500㎚ 이하, 더욱 바람직하게는 40㎚ 이상 400㎚ 이하이다.
소스 전극 및 드레인 전극의 제막법은 특별히 한정되지는 않고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등의 중에서 상기 재료와의 적합성을 고려하여 적절히 선택한 방법에 의해 상기 기판 상에 형성할 수 있다. 예를 들어, ITO 를 선택하는 경우에는, 직류 또는 고주파 스퍼터링법, 진공 증착법, 이온 플레이팅법 등에 따라 실시할 수 있다. 또 소스 전극 및 드레인 전극의 재료로서 유기 도전성 화합물을 선택하는 경우에는 습식 제막법에 의해 실시할 수 있다.
6) 기판
본 발명에 사용되는 기판은 특별히 한정되지는 않고, 예를 들어 YSZ (지르코니아 안정화 이트륨), 유리 등의 무기 재료, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 알릴디글리콜카보네이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 및 폴리(클로로트리플루오로에틸렌) 등의 합성 수지 등의 유기 재료 등을 들 수 있다. 상기 유기 재료의 경우, 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 또는 저흡습성 등이 우수한 것이 바람직하다.
본 발명에 있어서는 특히 가요성 기판이 바람직하게 사용된다. 가요성 기판에 사용하는 재료로는 투과율이 높은 유기 플라스틱 필름이 바람직하고, 예를 들어 폴리에틸렌테레프탈레이트, 폴리부틸렌프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 또는 폴리(클로로트리플루오로에틸렌) 등의 플라스틱 필름을 사용할 수 있다. 또, 필름상 플라스틱 기판에는, 절연성이 불충분한 경우에는 절연층, 수분이나 산소의 투과를 방지하기 위한 가스 배리어층, 필름상 플라스틱 기판의 평탄성이나 전극이나 활성층과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하는 것도 바람직하다.
여기에서, 가요성 기판의 두께는 50㎛ 이상 500㎛ 이하로 하는 것이 바람직하다.
이것은, 가요성 기판의 두께를 50㎛ 미만으로 한 경우에는, 기판 자체가 충분한 평탄성을 유지하는 것이 어렵기 때문이다. 또, 가요성 기판의 두께를 500㎛ 보다 두껍게 한 경우에는, 기판 자체를 자유롭게 굽히는 것이 곤란해지는데, 즉 기판 자체의 가요성이 부족해지기 때문이다.
7) 구조
다음으로, 도면을 이용하여 상세하게 본 발명에 있어서의 TFT 의 구조를 설명한다.
도 1 은 본 발명의 TFT 의 일례를 나타내는 모식도이다. 기판 (1) 이 플라스틱 필름 등의 가요성 기판인 경우, 기판 (1) 의 적어도 일방의 면에 절연층 (6) 을 배치하고, 그 위에 게이트 전극 (2), 게이트 절연막 (3), 아모르퍼스 산화물로 이루어지는 활성층 (4), 저항층 (7) 을 적층시켜 갖고, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치된다.
도 2 는 본 발명의 TFT 의 다른 예를 나타내는 모식도이다. 게이트 절연막에 인접하여 활성층 (14), 및 그 활성층 (14) 을 피복하도록 저항층 (17) 을 적층시켜 갖고, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치된다. 그 구성에 의하면, 아모르퍼스 산화물로 이루어지는 활성층 (14) 은 내약품성이 우수한 저항층 (17) 에 의해 보호되어 있기 때문에, 소스 전극 (5-1) 및 드레인 전극 (5-2) 의 패터닝을 화학적 에칭법에 의해 용이하게 실시할 수 있다. 예를 들어, 저항층 (17) 상에 증착에 의해 소스 전극 (5-1) 또는 드레인 전극 (5-2) 을 균등하게 형성한 후, 일반적으로 잘 알려져 있는 포토레지스트막을 도포하고, 패턴 형성 후, 산성의 에칭액으로 처리하여 소스 전극 (5-1) 또는 드레인 전극 (5-2) 을 패턴화할 수 있다.
도 3 은 종래의 TFT 의 예를 나타내는 모식도이다. 기판 (1) 이 플라스틱 필름 등의 가요성 기판인 경우, 기판 (1) 의 적어도 일방의 면에 절연층 (6) 을 배치하고, 그 위에 게이트 전극 (2), 게이트 절연막 (3), 및 활성층 (24) 을 적층시켜 갖고, 그 표면에 소스 전극 (5-1) 과 드레인 전극 (5-2) 이 설치된다. 활성층 (24) 이 아모르퍼스 산화물층인 경우, 화학 에칭액에 대한 내성이 없기 때문에, 소스 전극 (5-1) 또는 드레인 전극 (5-2) 의 설치에 레지스트법을 이용할 수 없어, 활성층 (24) 상에 섀도우 마스크 시트를 포개어 소스 전극 (5-1) 또는 드레인 전극 (5-2) 을 형성하지 않는 부분을 차폐하고 소스 전극 (5-1) 또는 드레인 전극 (5-2) 을 증착시킬 필요가 있다. 그 수단으로는 고정세한 패터닝이 곤란하 다.
도 4 는 본 발명의 TFT 소자를 사용한 액티브 매트릭스 구동형 유기 EL 표시 장치의 등가 회로의 모식도이다. 도 4 에 있어서, 유기 EL 소자 (300), 구동 TFT (100), 스위치 TFT (200), 및 콘덴서 (600) 가, 주사선 (500), 신호선 (400), 공통 전선 (800) 에 의해 연결되어 있다. 본 발명에 있어서의 유기 EL 표시 장치의 회로는 특별히 도 4 에 나타내는 것에 한정되지 않고, 종래 공지된 회로를 그대로 응용할 수 있다.
2. 표시 장치
본 발명의 전계 효과형 박막 트랜지스터는, 액정이나 EL 소자를 사용한 화상 표시 장치, 특히 평면 박형 표시 장치 (Flat ㎩nel Display : FPD) 에 바람직하게 사용된다. 보다 바람직하게는 기판에 유기 플라스틱 필름과 같은 가요성 기판을 사용한 플렉시블 표시 장치에 사용된다. 특히, 본 발명의 전계 효과형 박막 트랜지스터는, 이동도가 높은 점에서 유기 EL 소자를 사용한 표시 장치, 플렉시블 유기 EL 표시 장치에 가장 바람직하게 사용된다.
(유기 EL 표시 장치)
본 발명에 사용되는 유기 EL 표시 장치는, 기판 상에 적어도 하부 전극, 적어도 발광층을 포함하는 유기층, 및 상부 전극을 순차적으로 갖는 유기 EL 소자, 및 상기 상부 전극 상에 적어도 게이트 전극, 게이트 절연막, 산화물 반도체를 함유하는 활성층, 소스 전극, 및 드레인 전극을 갖고 상기 유기 EL 소자를 구동시키는 TFT 를 갖는다. TFT 가 유기 EL 소자의 배면에 배치되어 있기 때문에, 유기 EL 소자의 발광을 취출하는 개구부를 크게 취할 수 있다. 바람직하게는 TFT 와 유기 EL 소자 사이에 보호 절연막을 갖고, 상기 유기 EL 소자의 상부 전극과 TFT 의 상기 소스 전극 또는 상기 드레인 전극이 상기 보호 절연막에 형성된 컨택트 홀을 통하여 전기적으로 접속되어 있다. 바람직하게는 상기 하부 전극이 광투과성 전극이고, 상기 상부 전극이 광반사성 전극이다.
이하, 본 발명의 유기 EL 소자에 대하여 상세히 설명한다.
본 발명의 발광 소자는 기판 상에 음극과 양극을 갖고, 양 전극 사이에 유기 발광층 (이하, 간단히「발광층」이라고 칭하는 경우가 있다) 을 포함하는 유기 화합물층을 갖는다. 발광 소자의 성질상, 양극 및 음극 중 적어도 일방의 전극은 투명한 것이 바람직하다.
본 발명에 있어서의 유기 화합물층의 적층 형태로는, 양극측으로부터 정공 수송층, 발광층, 전자 수송층의 순서로 적층되어 있는 양태가 바람직하다. 또한, 정공 수송층과 양극 사이에 정공 주입층, 및/또는 발광층과 전자 수송층 사이에 전자 수송성 중간층을 갖는다.
또, 발광층과 정공 수송층 사이에 정공 수송성 중간층을, 마찬가지로 음극과 전자 수송층 사이에 전자 주입층을 형성해도 된다.
또한, 각 층은 복수의 2 차층으로 나누어져 있어도 된다.
유기 화합물층을 구성하는 각 층은, 증착법이나 스퍼터법 등의 건식 제막법, 전사법, 인쇄법, 도포법, 잉크젯법, 및 스프레이법 등 어느 것에 의해서도 바람직하게 형성할 수 있다.
다음으로, 유기 EL 소자를 구성하는 요소에 대하여 상세히 설명한다.
(기판)
본 발명에서 사용하는 기판으로는, 유기 화합물층으로부터 발하여지는 광을 산란 또는 감쇠시키지 않는 기판인 것이 바람직하다. 그 구체예로는, 지르코니아 안정화 이트륨 (YSZ), 유리 등의 무기 재료, 폴리에틸렌테레프탈레이트, 폴리부틸렌프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리스티렌, 폴리카보네이트, 폴리에테르술폰, 폴리아릴레이트, 폴리이미드, 폴리시클로올레핀, 노르보르넨 수지, 및 폴리(클로로트리플루오로에틸렌) 등의 유기 재료를 들 수 있다.
예를 들어, 기판으로서 유리를 사용하는 경우, 그 재질에 대해서는 유리로부터의 용출 이온을 줄이기 위해서, 무알칼리 유리를 사용하는 것이 바람직하다. 또, 소다 라임 유리를 사용하는 경우에는, 실리카 등의 배리어 코트를 실시한 것을 사용하는 것이 바람직하다. 유기 재료의 경우에는, 내열성, 치수 안정성, 내용제성, 전기 절연성 및 가공성이 우수한 것이 바람직하다.
기판의 형상, 구조, 크기 등에 대해서는 특별히 제한되지 않고, 발광 소자의 용도, 목적 등에 따라 적절히 선택할 수 있다. 일반적으로는, 기판의 형상으로는 판상인 것이 바람직하다. 기판의 구조로는 단층 구조이어도 되고, 적층 구조이어도 되며, 또 단일 부재로 형성되어 있어도 되고, 2 이상의 부재로 형성되어 있어도 된다.
기판은 무색 투명해도 되고, 유색 투명해도 되는데, 유기 발광층으로부터 발하여지는 광을 산란 또는 감쇠시키지 않는 등의 면에서 무색 투명한 것이 바람직하 다.
기판에는, 그 표면 또는 이면에 투습 방지층 (가스 배리어층) 을 형성할 수 있다.
투습 방지층 (가스 배리어층) 의 재료로는, 질화규소, 산화규소 등의 무기물이 바람직하게 사용된다. 투습 방지층 (가스 배리어층) 은 예를 들어 고주파 스퍼터링법 등에 의해 형성할 수 있다.
열가소성 기판을 사용하는 경우에는, 추가로 필요에 따라 하드 코트층, 언더코트층 등을 형성해도 된다.
(양극)
양극은 통상적으로 유기 화합물층에 정공을 공급하는 전극으로서의 기능을 갖고 있으면 되고, 그 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 발광 소자의 용도, 목적에 따라 공지된 전극 재료 중에서 적절히 선택할 수 있다. 전술한 바와 같이, 양극은 통상 투명 양극으로서 형성된다.
양극의 재료로는 예를 들어, 금속, 합금, 금속 산화물, 도전성 화합물, 또는 이들의 혼합물을 바람직하게 들 수 있다. 양극 재료의 구체예로는 안티몬이나 불소 등을 도프한 산화주석 (ATO, FTO), 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 도전성 금속 산화물, 금, 은, 크롬, 니켈 등의 금속, 또한 이들 금속과 도전성 금속 산화물의 혼합물 또는 적층물, 요오드화구리, 황화구리 등의 무기 도전성 물질, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 재료, 및 이들과 ITO 의 적층물 등을 들 수 있다. 이 중에서 바람직 한 것은 도전성 금속 산화물이며, 특히 생산성, 고도전성, 투명성 등의 면에서는 ITO 가 바람직하다.
양극은 예를 들어, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등의 중에서, 양극을 구성하는 재료와의 적합성을 고려하여 적절히 선택한 방법에 의해 상기 기판 상에 형성할 수 있다. 예를 들어, 양극의 재료로서 ITO 를 선택하는 경우에는, 양극의 형성은 직류 또는 고주파 스퍼터법, 진공 증착법, 이온 플레이팅법 등에 따라 실시할 수 있다.
본 발명의 유기 전계 발광 소자에 있어서, 양극의 형성 위치로서는 특별히 제한되지 않고, 발광 소자의 용도, 목적에 따라 적절히 선택할 수 있지만, 상기 기판 상에 형성되는 것이 바람직하다. 이 경우, 양극은 기판에 있어서 일방의 표면 전부에 형성되어 있어도 되고, 그 일부에 형성되어 있어도 된다.
또한, 양극을 형성할 때의 패터닝으로는 포토리소그래피 등에 따른 화학적 에칭에 의해 실시해도 되고, 레이저 등에 따른 물리적 에칭에 의해 실시해도 되고, 또 마스크를 포개어 진공 증착이나 스퍼터 등을 실시해도 되며, 리프트 오프법이나 인쇄법에 의해 실시해도 된다.
양극의 두께로는, 양극을 구성하는 재료에 의해 적절히 선택할 수 있으며, 일률적으로 규정할 수 없지만, 통상적으로 10㎚ ∼ 50㎛ 정도이며, 50㎚ ∼ 20㎛ 가 바람직하다.
양극의 저항값으로는 103Ω／□ 이하가 바람직하고, 102Ω／□ 이하가 보다 바람직하다.
양극이 투명한 경우에는, 무색 투명해도 되고, 유색 투명해도 된다. 투명 양극측으로부터 발광을 취출하기 위해서는, 그 투과율로는 60％ 이상이 바람직하고, 70％ 이상이 보다 바람직하다.
또한, 투명 양극에 대해서는 사와다 유타카 감수 「투명 전극막의 신전개」씨엠씨 간행 (1999) 에 상세히 서술되어 있고, 여기에 기재되는 사항을 본 발명에 적용할 수 있다. 내열성이 낮은 플라스틱 기재를 사용하는 경우에는, ITO 또는 IZO 를 사용하여 150℃ 이하의 저온에서 성막한 투명 양극이 바람직하다.
(음극)
음극은 통상, 유기 화합물층에 전자를 주입하는 전극으로서의 기능을 갖고 있으면 되고, 그 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 발광 소자의 용도, 목적에 따라 공지된 전극 재료 중에서 적절히 선택할 수 있다.
음극을 구성하는 재료로는 예를 들어, 금속, 합금, 금속 산화물, 및 전기 전도성 화합물, 이들의 혼합물 등을 들 수 있다. 구체예로는 알칼리 금속 (예를 들어, LI, Na, K, 또는 Cs 등), 알칼리 토금속 (예를 들어 Mg, Ca 등), 금, 은, 납, 알루미늄, 나트륨-칼륨 합금, 리튬-알루미늄 합금, 마그네슘-은 합금, 인듐, 및 이테르븀 등의 희토류 금속 등을 들 수 있다. 이들은 1 종 단독으로 사용 해도 되는데, 안정성과 전자 주입성을 양립시키는 관점에서는 2 종 이상을 바람직 하게 병용할 수 있다.
이들 중에서도, 음극을 구성하는 재료로는 전자 주입성의 면에서 알칼리 금속이나 알칼리 토금속이 바람직하고, 보존 안정성이 우수한 점에서 알루미늄을 주체로 하는 재료가 바람직하다.
알루미늄을 주체로 하는 재료란, 알루미늄 단독, 알루미늄과 0.01 질량％ ∼ 10 질량％ 의 알칼리 금속 또는 알칼리 토금속의 합금 또는 이들의 혼합물 (예를 들어, 리튬-알루미늄 합금, 마그네슘-알루미늄 합금 등) 을 말한다.
또한, 음극의 재료에 대해서는, 일본 공개특허공보 평2-15595호, 일본 공개특허공보 평5-121172호에 상세히 서술되어 있고, 이들 광보에 기재된 재료는 본 발명에 있어서도 적용할 수 있다.
음극의 형성 방법에 대해서는 특별히 제한은 없고, 공지된 방법에 의해 실시할 수 있다.
예를 들어, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD 법 등의 화학적 방식 등의 중에서, 상기한 음극을 구성하는 재료와의 적합성을 고려하여 적절히 선택한 방법에 의해 형성할 수 있다. 예를 들어, 음극의 재료로서 금속 등을 선택하는 경우에는, 그 1 종 또는 2 종 이상을 동시 또는 순차적으로 스퍼터법 등에 따라 실시할 수 있다.
음극을 형성할 때의 패터닝은, 포토리소그래피 등에 따른 화학적 에칭에 의해 실시해도 되고, 레이저 등에 따른 물리적 에칭에 의해 실시해도 되고, 마스크를 포개어 진공 증착이나 스퍼터 등을 실시해도 되며, 리프트 오프법이나 인쇄법에 의해 실시해도 된다.
본 발명에 있어서, 음극 형성 위치는 특별히 제한되지 않고, 유기 화합물층 상의 전부에 형성되어 있어도 되고, 그 일부에 형성되어 있어도 된다.
또, 음극과 상기 유기 화합물층 사이에, 알칼리 금속 또는 알칼리 토금속의 불화물, 산화물 등에 의한 유전체층을 0.1㎚ ∼ 5㎚ 의 두께로 삽입해도 된다. 이 유전체층은 일종의 전자 주입층으로 볼 수도 있다. 유전체층은 예를 들어, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등에 의해 형성할 수 있다.
음극의 두께는, 음극을 구성하는 재료에 따라 적절히 선택할 수 있으며, 일률적으로 규정할 수 없지만, 통상적으로 10㎚ ∼ 5㎛ 정도이며, 50㎚ ∼ 1㎛ 가 바람직하다.
또, 음극은 투명해도 되고, 불투명해도 된다. 또한, 투명한 음극은 음극의 재료를 1㎚ ∼ 10㎚ 의 두께로 얇게 성막하고, 추가로 ITO 나 IZO 등의 투명한 도전성 재료를 적층시킴으로써 형성할 수 있다.
(유기 화합물층)
본 발명에 있어서의 유기 화합물층에 대하여 설명한다.
본 발명의 유기 EL 소자는 발광층을 포함하는 적어도 1 층의 유기 화합물층을 갖고 있고, 발광층 이외의 다른 유기 화합물층으로는, 전술한 바와 같이 정공 수송층, 전자 수송층, 전하 블록층, 정공 주입층, 전자 주입층 등의 각 층을 들 수 있다.
본 발명의 유기 EL 소자에 있어서, 유기 화합물층을 구성하는 각 층은 증착법이나 스퍼터법 등의 건식 제막법, 습식 도포 방식, 전사법, 인쇄법, 잉크젯 방식 등 어느 것에 의해서도 바람직하게 형성할 수 있다.
(발광층)
유기 발광층은 전계 인가시에, 양극, 정공 주입층, 또는 정공 수송층으로부터 정공을 받고, 음극, 전자 주입층, 또는 전자 수송층으로부터 전자를 받아 정공과 전자의 재결합의 장소를 제공하여 발광시키는 기능을 갖는 층이다.
본 발명에 있어서의 발광층은 발광 재료만으로 구성되어 있어도 되고, 호스트 재료와 발광성 도펀트의 혼합층으로 한 구성이어도 된다. 발광성 도펀트는 형광 발광 재료이어도 되고 인광 발광 재료이어도 되며, 2 종 이상이어도 된다. 호스트 재료는 전하 수송 재료인 것이 바람직하다. 호스트 재료는 1 종이어도 되고 2 종 이상이어도 되며, 예를 들어 전자 수송성의 호스트 재료와 홀 수송성의 호스트 재료를 혼합한 구성을 들 수 있다. 또한 발광층 중에 전하 수송성을 갖지 않고, 발광하지 않는 재료를 함유하고 있어도 된다.
또, 발광층은 1 층이어도 되고 2 층 이상이어도 되며, 각각의 층이 상이한 발광색으로 발광해도 된다.
본 발명에 있어서의 발광성 도펀트로는, 인광성 발광 재료, 형광성 발광 재료 등 모두 도펀트로서 사용할 수 있다.
본 발명에 있어서의 발광층은, 색 순도를 향상시키기 위해서나 발광 파장 영역을 확장하기 위해서 2 종류 이상의 발광성 도펀트를 함유할 수 있다. 본 발 명에 있어서의 발광성 도펀트는 또한 상기 호스트 화합물과의 사이에서, 1.2eV > △Ip > 0.2eV, 및 1.2eV > △Ea > 0.2eV 의 적어도 일방의 관계를 만족하는 도펀트인 것이 구동 내구성의 관점에서 바람직하다.
《인광 발광성 도펀트》
상기 인광성의 발광성 도펀트로는, 일반적으로 천이 금속 원자 또는 란타노이드 원자를 함유하는 착물을 들 수 있다.
예를 들어, 그 천이 금속 원자로는 특별히 한정되지 않지만, 바람직하게는 루테늄, 로듐, 팔라듐, 텅스텐, 레늄, 오스뮴, 이리듐, 금, 은, 구리, 및 백금을 들 수 있고, 보다 바람직하게는, 레늄, 이리듐, 및 백금이며, 더욱 바람직하게는 이리듐, 백금이다.
란타노이드 원자로는, 예를 들어 란탄, 세륨, 프라세오디뮴, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 및 루테슘을 들 수 있다. 이들 란타노이드 원자 중에서도, 네오디뮴, 유로퓸, 및 가돌리늄이 바람직하다.
착물의 배위자로는 예를 들어, G. Wilkinson 등 저, Comprehensive Coordination Chemistry, Pergamon Press 사 1987년 발행, H. Yersin 저,「Photochemistry and Photophysics of Coordination Compounds」Springer-Verlag 사 1987년 발행, 야마모토 아키오저 「유기 금속 화학 -기초와 응용-」쇼카보사 1982년 발행 등에 기재된 배위자 등을 들 수 있다.
구체적 배위자로는 바람직하게는, 할로겐 배위자 (바람직하게는 염소 배위 자), 방향족 탄소 고리 배위자 (예를 들어, 바람직하게는 탄소수 5 ∼ 30, 보다 바람직하게는 탄소수 6 ∼ 30, 더욱 바람직하게는 탄소수 6 ∼ 20 이고, 특히 바람직하게는 탄소수 6 ∼ 12 이며, 시클로펜타디에닐 아니온, 벤젠 아니온, 또는 나프틸아니온 등), 함질소 헤테로 고리 배위자 (예를 들어, 바람직하게는 탄소수 5 ∼ 30, 보다 바람직하게는 탄소수 6 ∼ 30, 더욱 바람직하게는 탄소수 6 ∼ 20 이고, 특히 바람직하게는 탄소수 6 ∼ 12 이며, 페닐피리딘, 벤조퀴놀린, 퀴놀리놀, 비피리딜, 또는 페난트롤린 등), 디케톤 배위자 (예를 들어, 아세틸아세톤 등), 카르복실산 배위자 (예를 들어, 바람직하게는 탄소수 2 ∼ 30, 보다 바람직하게는 탄소수 2 ∼ 20, 더욱 바람직하게는 탄소수 2 ∼ 16 이며, 아세트산 배위자 등), 알코올레이토 배위자 (예를 들어, 바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 더욱 바람직하게는 탄소수 6 ∼ 20 이며, 페놀레이토 배위자 등), 실릴옥시 배위자 (예를 들어, 바람직하게는 탄소수 3 ∼ 40, 보다 바람직하게는 탄소수 3 ∼ 30, 더욱 바람직하게는 탄소수 3 ∼ 20 이며, 예를 들어, 트리메틸실릴옥시 배위자, 디메틸-tert-부틸실릴옥시 배위자, 트리페닐실릴옥시 배위자 등), 일산화탄소 배위자, 이소니트릴 배위자, 시아노 배위자, 인 배위자 (바람직하게는 탄소수 3 ∼ 40, 보다 바람직하게는 탄소수 3 ∼ 30, 더욱 바람직하게는 탄소수 3 ∼ 20, 특히 바람직하게는 탄소수 6 ∼ 20 이며, 예를 들어, 트리페닐포스핀 배위자 등), 티올레이토 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 더욱 바람직하게는 탄소수 6 ∼ 20, 예를 들어, 페닐티올레이토 배위자 등), 포스핀옥사이드 배위자 (바람직하게는 탄소수 3 ∼ 30, 보다 바람직하게는 탄소수 8 ∼ 30, 더욱 바람직하게는 탄소수 18 ∼ 30, 예를 들어, 트리페닐포스핀옥사이드 배위자 등) 이며, 보다 바람직하게는 함질소헤테로 고리 배위자이다.
상기 착물은 화합물 중에 천이 금속 원자를 1 개 가져도 되고, 또 2 개 이상 갖는 이른바 복핵 착물이어도 된다. 이종의 금속 원자를 동시에 함유하고 있어도 된다.
이들 중에서도, 발광성 도펀트의 구체예로는 예를 들어, US6303238B1, US6097147, WO00/57676, WO00/70655, WO01/08230, WO01/39234A2, WO01/41512A1, WO02/02714A2, WO02/15645A1, WO02/44189A1, WO05/19373A2, 일본 공개특허공보 2001-247859, 일본 공개특허공보 2002-302671, 일본 공개특허공보 2002-117978, 일본 공개특허공보 2003-133074호, 일본 공개특허공보 2002-235076호, 일본 공개특허공보 2003-123982호, 일본 공개특허공보 2002-170684호, EP1211257, 일본 공개특허공보 2002-226495호, 일본 공개특허공보 2002-234894호, 일본 공개특허공보 2001-247859호, 일본 공개특허공보 2001-298470호, 일본 공개특허공보 2002-173674호, 일본 공개특허공보 2002-203678호, 일본 공개특허공보 2002-203679호, 일본 공개특허공보 2004-357791호, 일본 공개특허공보 2006-256999호, 일본 공개특허공보 2007-19462호, 일본 공개특허공보 2007-84635호, 일본 공개특허공보 2007-96259호 등의 특허 문헌에 기재된 인광 발광 화합물 등을 들 수 있고, 그 중에서도, 더욱 바람직한 발광성 도펀트로는, Ir 착물, Pt 착물, Cu 착물, Re 착물, W 착물, Rh 착물, Ru 착물, Pd 착물, Os 착물, Eu 착물, Tb 착물, Gd 착물, Dy 착물, 및 Ce 착물을 들 수 있다.
특히 바람직하게는 Ir 착물, Pt 착물, 또는 Re 착물이며, 그 중에서도 금속-탄소 결합, 금속-질소 결합, 금속-산소 결합, 금속-황 결합의 적어도 1 개의 배위 양식을 포함하는 Ir 착물, Pt 착물, 또는 Re 착물이 바람직하다. 또한, 발광 효율, 구동 내구성, 색도 등의 관점에서 3 좌 이상의 다좌 배위자를 함유하는 Ir 착물, Pt 착물, 또는 Re 착물이 특히 바람직하다.
《형광 발광성 도펀트》
상기 형광성의 발광성 도펀트로는 일반적으로는, 벤조옥사졸, 벤조이미다졸, 벤조티아졸, 스티릴벤젠, 폴리페닐, 디페닐부타디엔, 테트라페닐부타디엔, 나프탈이미드, 쿠마린, 피란, 페리논, 옥사디아졸, 알다진, 피랄리딘, 시클로펜타디엔, 비스스티릴안트라센, 퀴나크리돈, 피롤로피리딘, 티아디아졸피리딘, 시클로펜타디엔, 스티릴아민, 방향족 디메틸리딘 화합물, 축합 다고리 방향족 화합물 (안트라센, 페난트롤린, 피렌, 페릴렌, 루브렌, 또는 펜타센 등), 8-퀴놀리놀의 금속 착물, 피로메텐 착물이나 희토류 착물로 대표되는 각종 금속 착물, 폴리티오펜, 폴리페닐렌, 폴리페닐렌비닐렌 등의 폴리머 화합물, 유기 실란, 및 이들의 유도체 등을 들 수 있다.
이들 중에서도, 발광성 도펀트의 구체예로는 예를 들어 하기의 것을 들 수 있는데, 이들에 한정되는 것은 아니다.
[화학식 1]
Figure 112009015071951-pat00001
[화학식 2]
Figure 112009015071951-pat00002
[화학식 3]
Figure 112009015071951-pat00003
[화학식 4]
Figure 112009015071951-pat00004
[화학식 5]
Figure 112009015071951-pat00005
[화학식 6]
Figure 112009015071951-pat00006
발광층 중의 발광성 도펀트는, 발광층 중에 일반적으로 발광층을 형성하는 전체 화합물 질량에 대하여 0.1 질량％ ∼ 50 질량％ 함유되는데, 내구성, 외부 양자 효율의 관점에서 1 질량％ ∼ 50 질량％ 함유되는 것이 바람직하고, 2 질량％ ∼ 40 질량％ 함유되는 것이 보다 바람직하다.
발광층의 두께는 특별히 한정되지는 않지만, 통상적으로 2㎚ ∼ 500㎚ 인 것이 바람직하고, 그 중에서도, 외부 양자 효율의 관점에서 3㎚ ∼ 200㎚ 인 것이 보다 바람직하며, 5㎚ ∼ 100㎚ 인 것이 더욱 바람직하다.
<호스트 재료>
본 발명에 사용되는 호스트 재료로는 정공 수송성이 우수한 정공 수송성 호스트 재료 (정공 수송성 호스트라고 기재하는 경우가 있다) 및 전자 수송성이 우수한 전자 수송성 호스트 화합물 (전자 수송성 호스트라고 기재하는 경우가 있다) 을 사용할 수 있다.
《정공 수송성 호스트》
본 발명에 사용되는 정공 수송성 호스트로는, 구체적으로는 예를 들어 이하의 재료를 들 수 있다.
피롤, 인돌, 카르바졸, 아자인돌, 아자카르바졸, 트리아졸, 옥사졸, 옥사디아졸, 피라졸, 이미다졸, 티오펜, 폴리아릴알칸, 피라졸린, 피라졸론, 페닐렌디아민, 아릴아민, 아미노 치환 캘콘, 스티릴안트라센, 플루오레논, 히드라존, 스틸벤, 실라잔, 방향족 제3급 아민 화합물, 스티릴아민 화합물, 방향족 디메틸리딘계 화합물, 포르피린계 화합물, 폴리실란계 화합물, 폴리(N-비닐카르바졸), 아닐린계 공중 합체, 티오펜 올리고머, 폴리티오펜 등의 도전성 고분자 올리고머, 유기 실란, 카본막, 및 그들의 유도체 등을 들 수 있다.
바람직하게는, 인돌 유도체, 카르바졸 유도체, 방향족 제3급 아민 화합물, 또는 티오펜 유도체이며, 보다 바람직하게는 분자 내에 카르바졸기를 갖는 것이 바람직하다. 특히, t-부틸 치환 카르바졸기를 갖는 화합물이 바람직하다.
《전자 수송성 호스트》
본 발명에 사용되는 발광층 내의 전자 수송성 호스트로는, 내구성 향상, 구동 전압 저하의 관점에서 전자 친화력 Ea 가 2.5eV 이상 3.5eV 이하인 것이 바람직하고, 2.6eV 이상 3.4eV 이하인 것이 보다 바람직하며, 2.8eV 이상 3.3eV 이하인 것이 더욱 바람직하다. 또, 내구성 향상, 구동 전압 저하의 관점에서 이온화 포텐셜 Ip 가 5.7eV 이상 7.5eV 이하인 것이 바람직하고, 5.8eV 이상 7.0eV 이하인 것이 보다 바람직하며, 5.9eV 이상 6.5eV 이하인 것이 더욱 바람직하다.
이와 같은 전자 수송성 호스트로는, 구체적으로는 예를 들어 이하의 재료를 들 수 있다.
피리딘, 피리미딘, 트리아진, 이미다졸, 피라졸, 트리아졸, 옥사졸, 옥사디아졸, 플루오레논, 안트라퀴노디메탄, 안트론, 디페닐퀴논, 티오피란디옥사이드, 카르보디이미드, 플루오레닐리덴메탄, 디스티릴피라진, 불소 치환 방향족 화합물, 나프탈렌페릴렌 등의 복소 고리 테트라카르복실산 무수물, 프탈로시아닌, 및 그들의 유도체 (다른 고리와 축합 고리를 형성해도 된다), 8-퀴놀리놀 유도체의 금속 착물이나 메탈프탈로시아닌, 벤조옥사졸이나 벤조티아졸을 배위자로 하는 금속 착 물로 대표되는 각종 금속 착물 등을 들 수 있다.
전자 수송성 호스트로서 바람직하게는, 금속 착물, 아졸 유도체 (벤즈이미다졸 유도체, 이미다조피리딘 유도체 등), 아진 유도체 (피리딘 유도체, 피리미딘 유도체, 트리아진 유도체 등) 이며, 그 중에서도 본 발명에 있어서는 내구성의 면에서 금속 착물 화합물이 바람직하다. 금속 착물 화합물 (A) 은 금속에 배위하는 적어도 1 개의 질소 원자 또는 산소 원자 또는 황 원자를 갖는 배위자를 갖는 금속 착물이 보다 바람직하다.
금속 착물 중의 금속 이온은 특별히 한정되지 않지만, 바람직하게는 베릴륨 이온, 마그네슘 이온, 알루미늄 이온, 갈륨 이온, 아연 이온, 인듐 이온, 주석 이온, 백금 이온, 또는 팔라듐 이온이며, 보다 바람직하게는 베릴륨 이온, 알루미늄 이온, 갈륨 이온, 아연 이온, 백금 이온, 또는 팔라듐 이온이며, 더욱 바람직하게는 알루미늄 이온, 아연 이온, 또는 팔라듐 이온이다.
상기 금속 착물 중에 함유되는 배위자로는 여러 가지의 공지된 배위자가 있지만, 예를 들어, 「Photochemistry and Photophysics of Coordination Compounds」, Springer-Verlag 사, H. Yersin 저, 1987년 발행, 「유기 금속 화학 -기초와 응용-」, 쇼카보사, 야마모토 아키오저, 1982년 발행 등에 기재된 배위자를 들 수 있다.
상기 배위자로서 바람직하게는 함질소 헤테로 고리 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 2 ∼ 20, 특히 바람직하게는 탄소수 3 ∼ 15 이며, 단좌 배위자이어도 되고 2 좌 이상의 배위자이어도 된다. 바람직하게 는 2 좌 이상 6 좌 이하의 배위자이다. 또, 2 좌 이상 6 좌 이하의 배위자와 단좌의 혼합 배위자도 바람직하다.
배위자로는, 예를 들어 아진 배위자 (예를 들어, 피리딘 배위자, 비피리딜 배위자, 터피리딘 배위자 등을 들 수 있다), 히드록시페닐아졸 배위자 (예를 들어, 히드록시페닐벤즈이미다졸 배위자, 히드록시페닐벤즈옥사졸 배위자, 히드록시페닐이미다졸 배위자, 히드록시페닐이미다조피리딘 배위자 등을 들 수 있다), 알콕시 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 특히 바람직하게는 탄소수 1 ∼ 10 이며, 예를 들어 메톡시, 에톡시, 부톡시, 및 2-에틸헥실옥시 등을 들 수 있다), 아릴옥시 배위자 (바람직하게는 탄소수 6 ∼ 30, 보다 바람직하게는 탄소수 6 ∼ 20, 특히 바람직하게는 탄소수 6 ∼ 12 이며, 예를 들어 페닐옥시, 1-나프틸옥시, 2-나프틸옥시, 2,4,6-트리메틸페닐옥시, 및 4-비페닐옥시 등을 들 수 있다),
헤테로아릴옥시 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 특히 바람직하게는 탄소수 1 ∼ 12 이며, 예를 들어 피리딜옥시, 피라질옥시, 피리미딜옥시, 및 퀴놀릴옥시 등을 들 수 있다), 알킬티오 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 특히 바람직하게는 탄소수 1 ∼ 12 이며, 예를 들어 메틸티오, 에틸티오 등을 들 수 있다), 아릴티오 배위자 (바람직하게는 탄소수 6 ∼ 30, 보다 바람직하게는 탄소수 6 ∼ 20, 특히 바람직하게는 탄소수 6 ∼ 12 이며, 예를 들어 페닐티오 등을 들 수 있다), 헤테로아릴티오 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 1 ∼ 20, 특히 바람직하게는 탄소수 1 ∼ 12 이며, 예를 들어 피리딜티오, 2-벤즈이미졸릴티오, 2-벤즈옥사졸릴 티오, 및 2-벤즈티아졸릴 티오 등을 들 수 있다),
실록시 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 3 ∼ 25, 특히 바람직하게는 탄소수 6 ∼ 20 이며, 예를 들어, 트리페닐실록시기, 트리에톡시실록시기, 및 트리이소프로필실록시기 등을 들 수 있다), 방향족 탄화수소 아니온 배위자 (바람직하게는 탄소수 6 ∼ 30, 보다 바람직하게는 탄소수 6 ∼ 25, 특히 바람직하게는 탄소수 6 ∼ 20 이며, 예를 들어 페닐 아니온, 나프틸 아니온, 및 안트라닐 아니온 등을 들 수 있다), 방향족 헤테로 고리 아니온 배위자 (바람직하게는 탄소수 1 ∼ 30, 보다 바람직하게는 탄소수 2 ∼ 25, 특히 바람직하게는 탄소수 2 ∼ 20 이며, 예를 들어 피롤 아니온, 피라졸 아니온, 트리아졸 아니온, 옥사졸 아니온, 벤조옥사졸 아니온, 티아졸 아니온, 벤조티아졸 아니온, 티오펜 아니온, 및 벤조티오펜 아니온 등을 들 수 있다), 인돌레닌 아니온 배위자 등을 들 수 있고, 바람직하게는 함질소 헤테로 고리 배위자, 아릴옥시 배위자, 헤테로아릴옥시기, 실록시 배위자, 방향족 탄화수소 아니온 배위자, 또는 방향족 헤테로 고리 아니온 배위자이며, 더욱 바람직하게는 함질소 헤테로 고리 배위자, 아릴옥시 배위자, 실록시 배위자, 방향족 탄화수소 아니온 배위자, 또는 방향족 헤테로 고리 아니온 배위자이다.
금속 착물 전자 수송성 호스트의 예로는, 예를 들어 일본 공개특허공보 2002-235076호, 일본 공개특허공보 2004-214179호, 일본 공개특허공보 2004-221062호, 일본 공개특허공보 2004-221065호, 일본 공개특허공보 2004-221068호, 일본 공 개특허공보 2004-327313호 등에 기재된 화합물을 들 수 있다.
본 발명에 있어서의 발광층에 있어서, 상기 호스트 재료의 삼중항 최저 여기 준위 (T1) 가 상기 인광 발광 재료의 T1 보다 높은 것이 색 순도, 발광 효율, 구동 내구성의 면에서 바람직하다.
또, 본 발명에 있어서의 호스트 화합물의 함유량은 특별히 한정되지는 않지만, 발광 효율, 구동 전압의 관점에서 발광층을 형성하는 전체 화합물 질량에 대하여 15 질량％ 이상 95 질량％ 이하인 것이 바람직하다.
(정공 주입층, 정공 수송층)
정공 주입층, 정공 수송층은, 양극 또는 양극측으로부터 정공을 받아 음극측에 수송하는 기능을 갖는 층이다. 이들 층에 사용하는 정공 주입 재료, 정공 수송 재료는 저분자 화합물이어도 되고 고분자 화합물이어도 된다.
구체적으로는, 피롤 유도체, 카르바졸 유도체, 트리아졸 유도체, 옥사졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 폴리아릴알칸 유도체, 피라졸린 유도체, 피라졸론 유도체, 페닐렌디아민 유도체, 아릴아민 유도체, 아미노 치환 캘콘 유도체, 스티릴안트라센 유도체, 플루오레논 유도체, 히드라존 유도체, 스틸벤 유도체, 실라잔 유도체, 방향족 제3급 아민 화합물, 스티릴아민 화합물, 방향족 디메틸리딘계 화합물, 프탈로시아닌계 화합물, 포르피린계 화합물, 티오펜 유도체, 유기 실란 유도체, 또는 카본 등을 함유하는 층인 것이 바람직하다.
본 발명의 유기 EL 소자의 정공 주입층 또는 정공 수송층에는, 전자 수용성 도펀트를 함유시킬 수 있다. 정공 주입층, 또는 정공 수송층에 도입하는 전자 수용성 도펀트로는, 전자 수용성으로 유기 화합물을 산화시키는 성질을 가지면, 무기 화합물이어도 사용할 수 있고 유기 화합물이어도 사용할 수 있다.
구체적으로는, 무기 화합물은 염화 제2철이나 염화알루미늄, 염화갈륨, 염화인듐, 오염화안티몬 등의 할로겐화 금속, 오산화바나듐, 및 삼산화몰리브덴 등의 금속 산화물 등을 들 수 있다.
유기 화합물의 경우에는, 치환기로서 니트로기, 할로겐, 시아노기, 트리플루오로메틸기 등을 갖는 화합물, 퀴논계 화합물, 산무수물계 화합물, 풀러린 등을 바람직하게 사용할 수 있다. 그 밖에도, 일본 공개특허공보 평6-212153호, 일본 공개특허공보 평11-111463호, 일본 공개특허공보 평11-251067호, 일본 공개특허공보 2000-196140호, 일본 공개특허공보 2000-286054호, 일본 공개특허공보 2000-315580호, 일본 공개특허공보 2001-102175호, 일본 공개특허공보 2001-160493호, 일본 공개특허공보 2002-252085호, 일본 공개특허공보 2002-56985호, 일본 공개특허공보 2003-157981호, 일본 공개특허공보 2003-217862호, 일본 공개특허공보 2003-229278호, 일본 공개특허공보 2004-342614호, 일본 공개특허공보 2005-72012호, 일본 공개특허공보 2005-166637호, 일본 공개특허공보 2005-209643호 등에 기재된 화합물을 바람직하게 사용할 수 있다.
이 중 헥사시아노부타디엔, 헥사시아노벤젠, 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 테트라플루오로테트라시아노퀴노디메탄, p-플루오라닐, p-클로라닐, p-브로마닐, p-벤조퀴논, 2,6-디클로로벤조퀴논, 2,5-디클로로벤조퀴논, 1,2,4,5-테트라시아노벤젠, 1,4-디시아노테트라플루오로벤젠, 2,3-디클로로-5,6-디 시아노벤조퀴논, p-디니트로벤젠, m-디니트로벤젠, o-디니트로벤젠, 1,4-나프토퀴논, 2,3-디클로로나프토퀴논, 1,3-디니트로나프탈렌, 1,5-디니트로나프탈렌, 9,10-안트라퀴논, 1,3,6,8-테트라니트로카르바졸, 2,4,7-트리니트로-9-플루오레논, 2,3,5,6-테트라시아노피리딘, 또는 풀러린C60 이 바람직하고, 헥사시아노부타디엔, 헥사시아노벤젠, 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 테트라플루오로테트라시아노퀴노디메탄, p-플루오라닐, p-클로라닐, p-브로마닐, 2,6-디클로로벤조퀴논, 2,5-디클로로벤조퀴논, 2,3-디클로로나프토퀴논, 1,2,4,5-테트라시아노벤젠, 2,3-디클로로-5,6-디시아노벤조퀴논, 또는 2,3,5,6-테트라시아노피리딘이 보다 바람직하고, 테트라플루오로테트라시아노퀴노디메탄이 특히 바람직하다.
이들 전자 수용성 도펀트는 단독으로 사용해도 되고, 2 종 이상을 사용해도 된다.
전자 수용성 도펀트의 사용량은 재료의 종류에 따라 상이한데, 정공 수송층 재료에 대하여 0.01 질량％ ∼ 50 질량％ 인 것이 바람직하고, 0.05 질량％ ∼ 20 질량％ 인 것이 더욱 바람직하며, 0.1 질량％ ∼ 10 질량％ 인 것이 특히 바람직하다.
정공 주입층, 정공 수송층의 두께는 구동 전압을 낮춘다는 관점에서 각각 500㎚ 이하인 것이 바람직하다.
정공 수송층의 두께로는 1㎚ ∼ 500㎚ 인 것이 바람직하고, 5㎚ ∼ 200㎚ 인 것이 보다 바람직하며, 10㎚ ∼ 100㎚ 인 것이 더욱 바람직하다. 또, 정공 주입층의 두께로는 0.1㎚ ∼ 200㎚ 인 것이 바람직하고, 0.5㎚ ∼ 100㎚ 인 것이 보 다 바람직하며, 1㎚ ∼ 100㎚ 인 것이 더욱 바람직하다.
정공 주입층, 정공 수송층은 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(전자 주입층, 전자 수송층)
전자 주입층, 전자 수송층은 음극 또는 음극측으로부터 전자를 받아 양극측에 수송하는 기능을 갖는 층이다. 이들 층에 사용하는 전자 주입 재료, 전자 수송 재료는 저분자 화합물이어도 되고 고분자 화합물이어도 된다.
구체적으로는, 피리딘 유도체, 퀴놀린 유도체, 피리미딘 유도체, 피라진 유도체, 프탈라진 유도체, 페난트롤린 유도체, 트리아진 유도체, 트리아졸 유도체, 옥사졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 플루오레논 유도체, 안트라퀴노디메탄 유도체, 안트론 유도체, 디페닐퀴논 유도체, 티오피란디옥사이드 유도체, 카르보디이미드 유도체, 플루오레닐리덴메탄 유도체, 디스티릴피라진 유도체, 나프탈렌, 페릴렌 등의 방향 고리 테트라카르복실산 무수물, 프탈로시아닌 유도체, 8-퀴놀리놀 유도체의 금속 착물이나 메탈프탈로시아닌, 벤조옥사졸이나 벤조티아졸을 배위자로 하는 금속 착물로 대표되는 각종 금속 착물, 실롤로 대표되는 유기 실란 유도체 등을 함유하는 층인 것이 바람직하다.
본 발명의 유기 EL 소자의 전자 주입층 또는 전자 수송층에는, 전자 공여성 도펀트를 함유시킬 수 있다. 전자 주입층, 또는 전자 수송층에 도입되는 전자 공여성 도펀트로는, 전자 공여성이고 유기 화합물을 환원시키는 성질을 갖고 있으 면 되고, Li 등의 알칼리 금속, Mg 등의 알칼리 토금속, 희토류 금속을 포함하는 천이 금속이나 환원성 유기 화합물 등이 바람직하게 사용된다. 금속으로는, 특히 일 함수가 4.2eV 이하인 금속을 바람직하게 사용할 수 있고, 구체적으로는 Li, Na, K, Be, Mg, Ca, Sr, Ba, Y, Cs, La, Sm, Gd, 및 Yb 등을 들 수 있다. 또, 환원성 유기 화합물로는 예를 들어, 함질소 화합물, 함황 화합물, 함인 화합물 등을 들 수 있다.
그 밖에도, 일본 공개특허공보 평6-212153호, 일본 공개특허공보 2000-196140호, 일본 공개특허공보 2003-68468호, 일본 공개특허공보 2003-229278호, 일본 공개특허공보 2004-342614호 등에 기재된 재료를 사용할 수 있다.
이들 전자 공여성 도펀트는 단독으로 사용해도 되고, 2 종 이상을 사용해도 된다. 전자 공여성 도펀트의 사용량은 재료의 종류에 따라 상이한데, 전자 수송층 재료에 대하여 0.1 질량％ ∼ 99 질량％ 인 것이 바람직하고, 1.0 질량％ ∼ 80 질량％ 인 것이 더욱 바람직하며, 2.0 질량％ ∼ 70 질량％ 인 것이 특히 바람직하다.
전자 주입층, 전자 수송층의 두께는 구동 전압을 낮춘다는 관점에서 각각 500㎚ 이하인 것이 바람직하다.
전자 수송층의 두께로는 1㎚ ∼ 500㎚ 인 것이 바람직하고, 5㎚ ∼ 200㎚ 인 것이 보다 바람직하며, 10㎚ ∼ 100㎚ 인 것이 더욱 바람직하다. 또, 전자 주입층의 두께로는 0.1㎚ ∼ 200㎚ 인 것이 바람직하고, 0.2㎚ ∼ 100㎚ 인 것이 보다 바람직하며, 0.5㎚ ∼ 50㎚ 인 것이 더욱 바람직하다.
전자 주입층, 전자 수송층은 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(정공 블록층)
정공 블록층은 양극측으로부터 발광층에 수송된 정공이 음극측으로 빠져 나가는 것을 방지하는 기능을 갖는 층이다. 본 발명에 있어서 발광층과 음극측에서 인접하는 유기 화합물층으로서 정공 블록층을 형성할 수 있다.
정공 블록층을 구성하는 화합물의 예로는, BAlq 등의 알루미늄 착물, 트리아졸 유도체, BCP 등의 페난트롤린 유도체 등을 들 수 있다.
정공 블록층의 두께로는 1㎚ ∼ 500㎚ 인 것이 바람직하고, 5㎚ ∼ 200㎚ 인 것이 보다 바람직하며, 10㎚ ∼ 100㎚ 인 것이 더욱 바람직하다.
정공 블록층은 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(전자 블록층)
전자 블록층은 음극측으로부터 발광층에 수송된 전자가 양극측으로 빠져 나가는 것을 방지하는 기능을 갖는 층이다. 본 발명에 있어서, 발광층과 양극측에서 인접하는 유기 화합물층으로서 전자 블록층을 형성할 수 있다. 전자 블록층을 구성하는 화합물의 예로는, 예를 들어 전술한 정공 수송 재료로서 예시한 것을 적용할 수 있다.
전자 블록층의 두께로는 1㎚ ∼ 500㎚ 인 것이 바람직하고, 5㎚ ∼ 200㎚ 인 것이 보다 바람직하며, 10㎚ ∼ 100㎚ 인 것이 더욱 바람직하다.
전자 블록층은 상기 서술한 재료의 1 종 또는 2 종 이상으로 이루어지는 단층 구조이어도 되고, 동일 조성 또는 이종 조성의 복수층으로 이루어지는 다층 구조이어도 된다.
(보호층)
본 발명에 있어서, 유기 EL 소자 전체는 보호층에 의해 보호되어 있어도 된다.
보호층에 함유되는 재료로는 수분이나 산소 등의 소자 열화를 촉진시키는 것이 소자 내에 들어가는 것을 억제하는 기능을 갖고 있는 것이면 된다.
그 구체예로는, MgO, SIO, SIO2, Al2O3, GeO, NIO, CaO, BaO, Fe2O3, Y2O3, TIO2 등의 금속 산화물, SINx, SINxOy 등의 금속 질화물, MgF2, LIF, AlF3, CaF2 등의 금속 불화물, 폴리에틸렌, 폴리프로필렌, 폴리메틸메타크릴레이트, 폴리이미드, 폴리우레아, 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리디클로로디플루오로에틸렌, 클로로트리플루오로에틸렌과 디클로로디플루오로에틸렌의 공중합체, 테트라플루오로에틸렌과 적어도 1 종의 코모노머를 함유하는 모노머 혼합물을 공중합시켜 얻어지는 공중합체, 공중합 주사슬에 고리형 구조를 갖는 함불소 공중합체, 흡수율 1％ 이상의 흡수성 물질, 흡수율 0.1％ 이하의 방습성 물질 등을 들 수 있다.
보호층의 형성 방법에 대해서는 특별히 한정되지는 않고, 예를 들어, 진공 증착법, 스퍼터링법, 반응성 스퍼터링법, MBE (분자선 에피택시) 법, 클러스터 이온 빔법, 이온 플레이팅법, 플라즈마 중합법 (고주파 여기 이온 플레이팅법), 플라즈마 CVD 법, 레이저 CVD 법, 열 CVD 법, 가스 소스 CVD 법, 코팅법, 인쇄법, 또는 전사법을 적용할 수 있다.
(봉지)
또한 본 발명의 유기 전계 발광 소자는 봉지 용기를 사용하여 소자 전체를 봉지해도 된다.
또, 봉지 용기와 발광 소자 사이의 공간에 수분 흡수제 또는 불활성 액체를 봉입해도 된다. 수분 흡수제로는 특별히 한정되지는 않지만, 예를 들어, 산화바륨, 산화나트륨, 산화칼륨, 산화칼슘, 황산나트륨, 황산칼슘, 황산마그네슘, 5산화인, 염화칼슘, 염화마그네슘, 염화구리, 불화세슘, 불화니오브, 브롬화칼슘, 브롬화바나듐, 몰레큘러시브, 제올라이트, 및 산화마그네슘 등을 들 수 있다. 불활성 액체로는 특별히 한정되지는 않지만, 예를 들어, 파라핀류, 유동 파라핀류, 퍼플루오로알칸이나 퍼플루오로아민, 퍼플루오로에테르 등의 불소계 용제, 염소계 용제, 및 실리콘 오일류를 들 수 있다.
또, 하기에 나타내는, 수지 봉지층으로 봉지하는 방법도 바람직하게 이용된다.
(수지 봉지층)
본 발명의 기능 소자는 수지 봉지층에 의해 대기와의 접촉에 의해, 산소나 수분에 의한 소자 성능의 열화를 억제하는 것이 바람직하다.
<소재>
수지 봉지층의 수지 소재로는 특별히 한정되지는 않고, 아크릴 수지, 에폭시 수지, 불소계 수지, 실리콘계 수지, 고무계 수지, 또는 에스테르계 수지 등을 사용할 수 있는데, 그 중에서도 수분 방지 기능의 면에서 에폭시 수지가 바람직하다. 에폭시 수지 중에서도 열경화형 에폭시 수지, 또는 광경화형 에폭시 수지가 바람직하다.
<제작 방법>
수지 봉지층의 제작 방법은 특별히 한정되지는 않고, 예를 들어, 수지 용액을 도포하는 방법, 수지 시트를 압착 또는 열압착하는 방법, 증착이나 스퍼터링 등에 의해 건식 중합하는 방법을 들 수 있다.
<막 두께>
수지 봉지층의 두께는 1㎛ 이상, 1㎜ 이하가 바람직하다. 더욱 바람직하게는 5㎛ 이상, 100㎛ 이하이며, 가장 바람직하게는 10㎛ 이상 50㎛ 이하이다. 1㎛ 보다 얇으면 제 2 기판을 장착시에 상기 무기막을 손상시킬 우려가 있다. 또 1㎜ 보다 두꺼우면 전계 발광 소자 자체의 두께가 두꺼워져 유기 전계 발광 소자의 특징인 박막성을 저해하게 된다.
(봉지 접착제)
본 발명에 사용되는 봉지 접착제는 단부로부터의 수분이나 산소의 침입을 방지하는 기능을 갖는다.
<소재>
상기 봉지 접착제의 재료로는 상기 수지 봉지층에서 사용하는 재료와 동일한 것을 사용할 수 있다. 그 중에서도, 수분 방지의 면에서 에폭시계의 접착제가 바람직하고, 그 중에서도 광경화형 접착제 또는 열경화형 접착제가 바람직하다.
또, 상기 재료에 필러를 첨가하는 것도 바람직하다.
봉지제에 첨가되어 있는 필러로는, SiO2, SiO (산화규소), SiON (산질화규소) 또는 SiN (질화규소) 등의 무기 재료가 바람직하다. 필러의 첨가에 의해, 봉지제의 점도가 상승되고, 가공 적정 (適正) 이 향상되며, 내습성이 향상된다.
<건조제>
봉지 접착제는 건조제를 함유해도 된다. 건조제로는, 산화바륨, 산화칼슘, 또는 산화스트론튬이 바람직하다.
봉지 접착제에 대한 건조제의 첨가량은 0.01 질량％ 이상 20 질량％ 이하인 것이 바람직하고, 더욱 바람직하게는 0.05 질량％ 이상 15 질량％ 이하이다. 0.01 질량％ 보다 적으면 건조제의 첨가 효과가 희박해지게 된다. 또 20 질량％ 보다 많은 경우에는 봉지 접착제 중에 건조제를 균일 분산시키는 것이 곤란해져 바람직하지 않다.
<봉지 접착제의 처방>
·폴리머 조성, 농도
봉지 접착제로는 특별히 한정되지는 않고, 상기의 것을 사용할 수 있다. 예를 들어 광경화형 에폭시계 접착제로는 나가세 켐텍 (주) 제조의 XNR5516 을 들 수 있다. 거기에 직접 상기 건조제를 첨가하여 분산시키면 된다.
·두께
봉지 접착제의 도포 두께는 1㎛ 이상 1㎜ 이하인 것이 바람직하다. 이것보다 얇으면 봉지 접착제를 균일하게 칠할 수 없게 되어 바람직하지 않다. 또 이것보다 두꺼우면 수분이 침입하는 경로가 넓어져 바람직하지 않다.
<봉지 방법>
본 발명에 있어서는, 상기 건조제가 함유된 봉지 접착제를 디스펜서 등에 의해 임의량 도포하고, 도포 후 제 2 기판을 포개어 경화시킴으로써 기능 소자를 얻을 수 있다.
(구동)
본 발명에 있어서의 유기 전계 발광 소자는, 양극과 음극 사이에 직류 (필요에 따라 교류 성분을 함유해도 된다) 전압 (통상적으로 2 볼트 ∼ 15 볼트), 또는 직류 전류를 인가함으로써 발광을 얻을 수 있다.
본 발명에 있어서의 유기 전계 발광 소자의 구동 방법에 대해서는, 일본 공개특허공보 평2-148687호, 동6-301355호, 동5-29080호, 동7-134558호, 동8-234685호, 동8-241047호의 각 공보, 일본 특허 제2784615호, 미국 특허 5828429호, 동6023308호의 각 명세서 등에 기재된 구동 방법을 적용할 수 있다.
본 발명에 있어서의 유기 EL 발광 소자는 여러 가지 공지된 연구에 의해 광 취출 효율을 향상시킬 수 있다. 예를 들어, 기판 표면 형상을 가공하는 것 (예 를 들어 미세한 요철 패턴을 형성하는 것), 기판·ITO 층·유기층의 굴절률을 제어하는 것, 기판·ITO 층·유기층의 막 두께를 제어하는 것 등에 의해, 광의 취출 효율을 향상시키고 외부 양자 효율을 향상시킬 수 있다.
본 발명에 있어서의 발광 소자는 양극측으로부터 발광을 취출하는, 이른바 탑 이미션 방식이어도 된다.
본 발명에 있어서의 유기 EL 소자는, 발광 효율을 향상시키기 위해서 복수의 발광층 사이에 전하 발생층이 형성된 구성을 취할 수 있다.
상기 전하 발생층은 전계 인가시에 전하 (정공 및 전자) 를 발생시키는 기능을 가짐과 함께, 발생된 전하를 전하 발생층과 인접하는 층에 주입시키는 기능을 갖는 층이다.
상기 전하 발생층을 형성하는 재료는, 상기 기능을 갖는 재료이면 어떤 것이어도 되고, 단일 화합물로 형성되어 있어도 되며, 복수의 화합물로 형성되어 있어도 된다.
구체적으로는, 도전성을 갖는 것이어도 되고, 도핑된 유기층과 같이 반도전성을 갖는 것이어도 되고, 또 전기 절연성을 갖는 것이어도 되며, 일본 공개특허공보 평11-329748호나, 일본 공개특허공보 2003-272860호나, 일본 공개특허공보 2004-39617호에 기재된 재료를 들 수 있다.
더욱 구체적으로는, ITO, IZO (인듐아연 산화물) 등의 투명 도전 재료, C60 등의 풀러린류, 올리고티오펜 등의 도전성 유기물, 금속 프탈로시아닌류, 무금속 프탈로시아닌류, 금속 포르피린류, 무금속 포르피린류 등의 도전성 유기물, Ca, Ag, Al, Mg : Ag 합금, Al : Li 합금, Mg : Li 합금 등의 금속 재료, 정공 전도성 재료, 전자 전도성 재료, 및 그것들을 혼합시킨 것을 사용해도 된다.
상기 정공 전도성 재료는, 예를 들어 2-TNATA, NPD 등의 정공 수송 유기 재료에 F4-TCNQ, TCNQ, FeCl3 등의 전자 구인성을 갖는 산화제를 도프시킨 것이나, P 형 도전성 고분자, P 형 반도체 등을 들 수 있고, 상기 전자 전도성 재료는 전자 수송 유기 재료에 4.0eV 미만의 일 함수를 갖는 금속 또는 금속 화합물을 도프한 것이나, N 형 도전성 고분자, N 형 반도체를 들 수 있다. N 형 반도체로는, N 형 Si, N 형 CdS, N 형 ZnS 등을 들 수 있으며, P 형 반도체로는 P 형 Si, P 형 CdTe, P 형 CuO 등을 들 수 있다.
또, 상기 전하 발생층으로서 V2O5 등의 전기 절연성 재료를 사용할 수도 있다.
상기 전하 발생층은 단층이어도 되고 복수 적층시킨 것이어도 된다. 복수 적층시킨 구조로는 투명 전도 재료나 금속 재료 등의 도전성을 갖는 재료와 정공 전도성 재료, 또는 전자 전도성 재료를 적층시킨 구조, 상기 정공 전도성 재료와 전자 전도성 재료를 적층시킨 구조의 층 등을 들 수 있다.
상기 전하 발생층은, 일반적으로 가시광의 투과율이 50％ 이상이 되도록 막 두께·재료를 선택하는 것이 바람직하다. 또 막 두께는 특별히 한정되지는 않지만, 0.5㎚ ∼ 200㎚ 가 바람직하고, 1㎚ ∼ 100㎚ 가 보다 바람직하고, 3㎚ ∼ 50㎚ 가 더욱 바람직하며, 5㎚ ∼ 30㎚ 가 특히 바람직하다.
전하 발생층의 형성 방법은 특별히 한정되지는 않고, 전술한 유기 화합물층의 형성 방법을 이용할 수 있다.
전하 발생층은 상기 2 층 이상의 발광층 사이에 형성하는데, 전하 발생층의 양극측 및 음극측에는, 인접하는 층에 전하를 주입하는 기능을 갖는 재료를 포함하고 있어도 된다. 양극측에 인접하는 층에 대한 전자의 주입성을 높이기 위해서 예를 들어, BaO, SrO, Li2O, LiCl, LiF, MgF2, MgO, 또는 CaF2 등의 전자 주입성 화합물을 전하 발생층의 양극측에 적층시켜도 된다.
이상에서 예시한 내용 이외에도, 일본 공개특허공보 2003-45676호, 미국 특허 제6337492호, 동 제6107734호, 동 제6872472호 등의 기재를 기초로 하여 전하 발생층의 재료를 선택할 수 있다.
본 발명에 있어서의 유기 EL 소자는 공진기 구조를 가져도 된다. 예를 들어, 투명 기판 상에, 굴절률이 상이한 복수의 적층막으로 이루어지는 다층막 미러, 투명 또는 반투명 전극, 발광층, 및 금속 전극을 중첩시켜 갖는다. 발광층에서 발생한 광은 다층막 미러와 금속 전극을 반사판으로 하여 그 사이에서 반사를 반복하여 공진한다.
다른 바람직한 양태에서는, 투명 기판 상에, 투명 또는 반투명 전극과 금속 전극이 각각 반사판으로서 기능하여, 발광층에서 발생된 광은 그 사이에서 반사를 반복하여 공진한다.
공진 구조를 형성하기 위해서는, 2 개의 반사판의 유효 굴절률, 반사판 사이 의 각 층의 굴절률과 두께로부터 결정되는 광로 길이가 원하는 공진 파장을 얻는 데 최적의 값이 되도록 조정된다.
제 1 양태인 경우의 계산식은 일본 공개특허공보 평9-180883호 명세서에 기재되어 있다. 제 2 양태인 경우의 계산식은 일본 공개특허공보 2004-127795호 명세서에 기재되어 있다.
유기 EL 디스플레이를 풀 컬러 타입의 것으로 하는 방법으로는, 예를 들어 「월간 디스플레이」, 2000년 9월호, 33 페이지 ∼ 37 페이지에 기재되어 있는 바와 같이, 색의 3 원색 (청색 (B), 녹색 (G), 적색 (R)) 에 대응하는 광을 각각 발광하는 유기 EL 소자를 기판 상에 배치하는 3 색 발광법, 백색 발광용 유기 EL 소자에 의한 백색 발광을 컬러 필터를 통과시켜 3 원색으로 나누는 백색법, 청색 발광용 유기 EL 소자에 의한 청색 발광을 형광 색소층을 통과시켜 적색 (R) 및 녹색 (G) 으로 변환시키는 색 변환법 등이 알려져 있다.
또, 상기 방법에 의해 얻어지는 상이한 발광색의 유기 EL 소자를 복수 조합하여 사용함으로써, 원하는 발광색의 평면형 광원을 얻을 수 있다. 예를 들어, 청색 및 황색의 발광 소자를 조합한 백색 발광 광원, 청색, 녹색, 적색의 발광 소자를 조합한 백색 발광 광원 등이 있다.
3. 보호 절연막
본 발명의 유기 EL 표시 장치에 있어서, 유기 EL 소자 위 전체는 보호 절연막에 의해 보호되어 있다. 보호 절연막은 유기 EL 소자 상에 TFT 를 제작할 때에, 유기 EL 소자에 미치는 데미지를 저감시키는 기능과, 유기 EL 소자와 TFT 를 전기적으로 절연하는 기능을 갖는다. 또, 보호 절연막은, 수분이나 산소 등의 소자 열화를 촉진시키는 것이 소자 내에 들어가는 것을 억제하는 기능을 갖고 있는 것이 더욱 바람직하다.
그 구체예로는, MgO, SiO, SiO2, Al2O3, GeO, NiO, CaO, BaO, Fe2O3, Y2O3, TiO2 등의 금속 산화물, SiNx, SiNxOy 등의 금속 질화물, MgF2, LiF, AlF3, CaF2 등의 금속 불화물, 폴리에틸렌, 폴리프로필렌, 폴리메틸메타크릴레이트, 폴리이미드, 포리우레아, 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리디클로로디플루오로에틸렌, 클로로트리플루오로에틸렌과 디클로로디플루오로에틸렌의 공중합체, 테트라플루오로에틸렌과 적어도 1 종의 코모노머를 함유하는 모노머 혼합물을 공중합시켜 얻어지는 공중합체, 공중합 주사슬에 고리형 구조를 갖는 함불소 공중합체, 흡수율 1％ 이상의 흡수성 물질, 흡수율 0.1％ 이하의 방습성 물질 등을 들 수 있다.
보호 절연막의 형성 방법에 대해서는 특별히 한정되지는 않고, 예를 들어, 진공 증착법, 스퍼터링법, 반응성 스퍼터링법, MBE (분자선 에피택시) 법, 클러스터 이온 빔법, 이온 플레이팅법, 플라즈마 중합법 (고주파 여기 이온 플레이팅법), 플라즈마 CVD 법, 레이저 CVD 법, 열 CVD 법, 가스 소스 CVD 법, 코팅법, 인쇄법, 또는 전사법을 적용할 수 있다.
또한, 유기 EL 소자의 상부 전극과 구동 TFT 의 소스 또는 드레인 전극은 전기적으로 접속할 필요가 있기 때문에, 보호 절연막에는 컨택트 홀을 제작할 필요가 있다. 컨택트 홀을 제작하는 방법으로는 에칭액에 의한 웨트 에칭법, 플라즈마를 사용한 드라이 에칭법, 레이저에 의한 에칭법 등이 있다.
(응용)
본 발명의 TFT 는 액정이나 EL 소자를 사용한 화상 표시 장치, 특히 FPD 의 스위칭 소자, 구동 소자로서 사용할 수 있다. 특히, 플렉시블 FPD 장치의 스위칭 소자, 구동 소자로서 사용하는 것이 적합하다. 또한 본 발명의 전계 효과형 박막 트랜지스터를 사용한 표시 장치는, 휴대 전화 디스플레이, 퍼스널 디지털 어시스턴트 (PDA), 컴퓨터 디스플레이, 자동차의 정보 디스플레이, TV 모니터, 또는 일반 조명을 포함하는 폭넓은 분야에서 응용된다.
또, 본 발명의 TFT 는 표시 장치 이외에도, 유기 플라스틱 필름과 같은 가요성 기판 상에 본 발명의 전계 효과형 박막 트랜지스터를 형성하여, IC 카드나 ID 태그 등에 폭넓게 응용할 수 있다.
실시예
이하, 본 발명의 박막 전계 효과형 트랜지스터에 대하여 실시예에 의해 설명하는데, 본 발명은 이들 실시예에 의해 전혀 한정되지 않는다.
실시예 1
1. TFT 소자의 제작
1) 본 발명의 TFT 소자의 제작
<n-Si 기판의 제작>
기판 및 게이트 전극을 하기에 의해 제작하였다.
두께 0.5㎜ 의 N 형 Si 기판 ((주) 젬코 제조, 저항률 1Ωcm ∼ 3.5Ωcm) 을 전도형 N 형 기판으로서 사용하고, 이것을 그대로 기판겸 게이트 전극으로서 사용하였다.
<게이트 절연막>
다음으로 게이트 전극 상에, 하기의 게이트 절연막의 형성을 실시하였다.
게이트 절연막 : SiO2 를 RF 마그네트론 스퍼터 진공 증착법 (조건 : 타겟 SiO2, 성막 온도 54℃, 스퍼터 가스 Ar/O2=12/2sccm, RF 파워 400W, 성막 압력 0.4Pa) 으로 100㎚ 형성하여 게이트 절연막을 형성하였다. 게이트 절연막 SiO2 의 패터닝에는, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다.
<활성층>
·활성층 1 : 이 위에, InGaZnO4 의 조성을 갖는 다결정 소결체를 타겟으로 하여, RF 마그네트론 스퍼터 진공 증착법에 의해, Ar 유량 97sccm, O2 유량 1.7sccm, RF 파워 200W, 전체 압력 0.4㎩ 의 조건으로 실시하였다.
·활성층 2 : 산화인듐주석 (ITO) 을 Ar 유량 12sccm, O2 유량 5.0sccm, RF 파워 200W, 전체 압력 0.4㎩ 의 조건으로 증착시켰다.
활성층의 두께는 증착 시간을 조정하여 표 1 에 나타내는 두께로 조정하였다.
활성층의 패터닝은, 스퍼터시에 섀도우 마스크를 사용함으로써 실시하였다.
<저항층>
·저항층 : 그 위에, 하기 제작 조건으로 산화갈륨 (Ga2O3) 또는 InGaZnO4 와 IGZO/Ga2O3 에 대하여 공스퍼터를 실시한 저항층을 형성하였다.
스퍼터 조건 : 산화갈륨에 대해서는, RF 마그네트론 스퍼터법에 의해 Ga2O3 의 조성을 타겟으로 하여 Ar 유량 12sccm, O2 유량 5.0sccm, RF 파워 400W, 전체 압력 0.4㎩ 의 조건이었다. InGaZnO4, 또는 IGZO/Ga2O3 을 공스퍼터한 경우의 IGZO 에 대해서는, InGaZnO4 의 조성을 타겟으로 하여 Ar 유량 12sccm, O2 유량 5.0sccm, RF 파워 400W, 전체 압력 0.4㎩ 의 조건이었다.
증착 두께는 증착 시간을 조정하여 표 1 에 나타내는 두께로 조정하였다.
이어서, 상기 저항층 상에 소스 전극 및 드레인 전극으로서 알루미늄 (Al) 을 400㎚ 의 두께로 저항 가열 증착 (성막 온도 : 25℃) 에 의해 증착시켰다.
소스 전극 및 드레인 전극의 패터닝을 포토레지스트법에 의해 실시하였다. 포토레지스트법은 일반적으로 공지된 수단에 의해 실시하였다. 형성된 채널 길이 L = 200㎛, 채널 폭 W = 1000㎛ 이었다.
2) 비교 TFT 소자의 제작
본 발명의 TFT 소자의 제작에 있어서 저항층을 제외하고, 활성층의 재료와 두께를 표 1 에 나타내는 바와 같이 조정하고, 그 이외의 것은 동일하게 하여 비교 TFT 소자 1, 2, 3, 5, 6, 7 을 제작하였다.
또, 비교 소자 8 은 활성층 (IGZO 층) 을 소스 전극 및 드레인 전극측에 배치하고, 저항층을 게이트 절연막측에 배치한 구성으로 한 소자이다. 비교 소자 4 는 본 발명의 소자 1 과 동일하게 하고, 단 저항층의 두께를 1㎚ 로 하여 제작하였다.
2. 성능 평가
얻어진 각 TFT 소자에 대하여, 소스 전극을 0 (제로) V 로 하여 포화 영역 드레인 전압 Vd = +40V (게이트 전압 (Vg) : -20V ≤ Vg ≤ +40V) 에서의 TFT 전달 특성의 측정을 실시하여 TFT 의 성능을 평가하였다. TFT 전달 특성의 측정은 반도체 파라미터·애널라이저 4156C (아질렌트 테크놀로지사 제조) 를 사용하여 실시하였다. 각 파라미터와 본 발명에 있어서 그 정의는 하기와 같다.
·TFT 의 임계값 전압 (Vth) : Vg 를 가로축으로 하고, Isd (소스·드레인간 전류) 의 1/2 승을 세로축으로 하는 그래프를 제작하고, 직선으로 외삽하여 Isd = 0 이 되는 Vg 를 TFT 의 임계값 전압 (Vth) 으로 하여 구하였다 (도 5 참조). 이것은 포화 영역에서의 Isd, Vg 및 Vth 가 하기 식 1 에 따른 것에 의한 것이다. 단위는 [V] 이다.
Isd1/2∝(Wμ／2L)1/2(Vg-Vth) (식 1)
식 중, W 는 채널 폭, L 는 채널 길이, μ 는 활성층의 이동도를 나타낸다.
·ON 전류 (Ion) : Vg = +40V 에 있어서의 드레인 전류이다. 단위는 [A] 이다.
·1 회째 동작에서의 임계값 전압 (Vth0) : 각 TFT 소자를 Vsd (소스·드레인간 전압) = +40V, Vg = -20 ∼ +40V 로 구동시켰을 때의 Vth 를 측정하였다. 단위는 [V] 이다.
·임계값 전압의 시프트량 (Vth 시프트1) : 각 TFT 소자를 연속 4 회 구동 (Vsd (소스·드레인간 전압) = +40V, Vg = -20 ∼ +40V) 시키고, 각각에 대하여 Vth 를 측정하여, 4 회 동안에서의 Vth 의 변동량을 Vth 시프트1 로서 구하였다. 단위는 [V] 이다.
Vth 시프트1 은 구동의 히스테리시스의 영향의 정도를 나타내는 것으로서, 작은 것이 바람직하다.
이상의 측정 결과로부터 얻어진 TFT 특성을 표 1 에 나타내었다.
표 1 의 결과로부터, 본 발명의 TFT 소자는 Vth 시프트1 이 작고, 히스테리시스가 개량되는 우수한 효과를 나타냈다.
·특히 본 발명의 소자 6 이, Vth0 이 부(負)이고, 또한 Vth 시프트가 작아 가장 우수하였다.
·본 발명의 소자 1 과 2 를 비교하면, 저항층의 두께가 두꺼운 소자 2 가 보다 Vth 시프트가 작아 우수하였다. 또, 본 발명의 소자 (4 와 5) 의 비교에서도 동일한 결과가 나타났다.
한편, 비교 TFT 소자는 본 발명의 소자와 비교하여, Vth 시프트1 이 크고, 구동의 히스테리시스가 커 구동이 불안정하다.
·특히 밴드 갭이 작은 활성층이 소스·드레인 전극측에 배치된 비교 소자 8 은 매우 Vth 시프트가 컸다.
Figure 112009015071951-pat00007
실시예 2
실시예 1 에 있어서의 n-Si 기판 대신에, 폴리에틸렌나프탈레이트 필름 (두께 100㎛) 의 양면에 하기 배리어 기능을 가진 절연층을 구비한 배리어 형성 필름을 사용하고, 그 이외에는 실시예 1 과 동일하게 하여 TFT 소자를 제작하였다.
절연층 : SiON 을 500㎚ 의 두께로 증착시켰다. SiON 의 증착에는 RF 마그네트론 스퍼터링 증착법 (스퍼터링 조건 : 타겟 Si3N4, RF 파워 400W, 가스 유량 Ar/O2 = 12/3sccm, 성막 압력 0.45㎩) 을 이용하였다.
얻어진 소자에 대하여 실시예 1 과 동일하게 성능을 평가한 결과, 실시예 1 과 마찬가지로 본 발명의 소자는 임계값의 시프트 양이 작아졌다.
실시예 3
1. 유기 EL 표시 장치의 제작
(유기 EL 소자부의 제작)
1) 하부 전극의 형성
기판으로는, 폴리에틸렌나프탈레이트 필름의 양면에 배리어 기능을 가진 절연층을 구비한 상기 배리어 형성 필름을 사용하였다. 상기 기판 상에 산화인듐주석 (이하, ITO 라고 약기) 을 150㎚ 의 두께로 증착시켜 양극으로 하였다.
2) 유기층의 형성
세정 후, 순차적으로 정공 주입층, 정공 수송층, 발광층, 정공 블로킹층, 전자 수송층, 및 전자 주입층을 형성하였다.
각 층의 구성은 하기와 같다. 각 층은 모두 저항 가열 진공 증착에 의해 형성하였다.
정공 주입층 : 4,4',4"-트리스(2-나프틸페닐아미노)트리페닐아민 (2-TNATA 라고 약기한다) 및 2,3,5,6-테트라플루오로-7,7,8,8-테트라시아노퀴노디메탄 (F4-TCNQ 라고 약기한다) 을 2-TNATA 에 대하여 1 질량％ 함유하는 층, 두께 160㎚.
정공 수송층 : N,N'-디나프틸-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민 (α-NPD 라고 약기한다), 두께 10㎚.
발광층 : 1,3-비스(카르바졸-9-일)벤젠 (mCP 라고 약기한다) 및 백금 착물 Pt-1 을 mCP 에 대하여 13 질량％ 함유하는 층, 두께 60㎚.
정공 블록층 : 알루미늄 (Ⅲ) 비스(2-메틸-8-퀴놀리네이토)-4-페닐페놀레이트 (BAlq 라고 약기한다), 두께 40㎚.
전자 수송층 : 트리스(8-히드록시퀴놀리네이토)알루미늄 (Alq3 이라고 약기한다), 두께 10㎚.
전자 주입층 : LiF, 두께 1㎚.
3) 상부 전극의 형성
소자 사이즈가 2㎜ × 2㎜ 가 되도록 섀도우 마스크에 의해 패터닝하여 Al 을 두께 100㎚ 로 증착시켜 음극으로 하였다.
(보호 절연막)
상부 전극 상에, 보호 절연막으로서 500㎚ 의 SiON 막을 이온 플레이팅법에 의해 성막하였다. 성막 후, 레이저에 의해 컨택트 홀을 형성하였다.
이하, 실시예에서 이용한 화합물의 구조를 나타낸다.
[화학식 7]
Figure 112009015071951-pat00008
[화학식 8]
Figure 112009015071951-pat00009
[화학식 9]
Figure 112009015071951-pat00010
(구동 시험)
얻어진 유기 EL 소자와 실시예 1 에서 제작한 TFT 소자를 조립하여 등가 회로를 구성하고, 여러 가지 조건 하에서 구동 시험을 실시하였다.
그 결과, 본 발명의 TFT 소자를 사용하면 연속해서 장시간 구동시켜도 안정적인 발광이 얻어졌다.
도 1 은 본 발명의 TFT 소자 구조를 나타내는 모식도.
도 2 는 본 발명의 다른 TFT 소자 구조를 나타내는 모식도.
도 3 은 종래의 TFT 소자 구조를 나타내는 모식도.
도 4 는 본 발명의 TFT 소자를 사용한 액티브 매트릭스 구동형 유기 EL 표시 장치의 등가 회로의 모식도.
도 5 는 성능 평가에 있어서의 TFT 의 임계값 전압 (Vth) 을 구하는 방법을 나타내는 그래프의 모식도. 가로축은 게이트 전압 (Vg) 을 나타내고, 세로축은 Isd (소스·드레인간 전류) 의 1/2 승 (Isd1/2) 을 나타냄.
부호의 설명
1 : 기판
2 : 게이트 전극
3 : 게이트 절연막
4, 14, 24 : 활성층
7, 17 : 저항층
5-1 : 소스 전극
5-2 : 드레인 전극
6 : 절연층
200 : 스위칭 TFT
300 : 유기 EL 소자
400 : 신호 전극선
500 : 주사 전극선
600 : 콘덴서
700 : 구동 TFT
800 : 공통 전선

Claims (12)

  1. 기판 상에, 적어도 게이트 전극, 게이트 절연막, 아모르퍼스 산화물을 함유하는 활성층, 소스 전극 및 드레인 전극을 갖는 박막 전계 효과형 트랜지스터로서,
    상기 활성층과 상기 소스 전극 또는 드레인 전극의 적어도 일방과의 사이에 적어도 아모르퍼스 Ga2O3 를 함유하고 두께가 3㎚ 를 초과하는 저항층을 갖고, 상기 활성층의 밴드 갭이 상기 저항층의 밴드 갭보다 작은 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  2. 제 1 항에 있어서,
    상기 활성층이 적어도 In 을 함유하고, 상기 활성층의 밴드 갭이 2.0eV 이상 4.0eV 미만인, 박막 전계 효과형 트랜지스터.
  3. 제 1 항에 있어서,
    상기 저항층의 밴드 갭이 4.0eV 이상 15.0eV 미만인, 박막 전계 효과형 트랜지스터.
  4. 제 1 항에 있어서,
    상기 활성층의 밴드 갭과 상기 저항층의 밴드 갭의 차가 0.1eV 이상 13.0eV 미만인 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  5. 제 1 항에 있어서,
    상기 활성층의 캐리어 농도가, 상기 저항층의 캐리어 농도보다 높은 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  6. 제 1 항에 있어서,
    상기 저항층의 막 두께가 5㎚ 이상 80㎚ 이하인 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  7. 제 1 항에 있어서,
    상기 게이트 절연막과, 상기 소스 전극 또는 드레인 전극 사이는, 상기 활성층과 상기 저항층의 2 층으로 이루어지는 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  8. 제 1 항에 있어서,
    상기 활성층과 상기 저항층이 스퍼터법에 의해 성막된 층인 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  9. 제 1 항에 있어서,
    상기 기판이 플렉시블 기판인 것을 특징으로 하는, 박막 전계 효과형 트랜지스터.
  10. 한 쌍의 전극과 그 전극 사이에 개재되는 발광층을 갖는 발광 소자와, 그 발광 소자를 구동시키기 위한 전계 효과형 트랜지스터를 구비한 표시 장치로서, 그 전계 효과형 트랜지스터가 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 박막 전계 효과형 트랜지스터인 것을 특징으로 하는, 표시 장치.
  11. 삭제
  12. 삭제
KR1020090021204A 2008-03-24 2009-03-12 박막 전계 효과형 트랜지스터 및 표시 장치 KR101549704B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008076493A JP4555358B2 (ja) 2008-03-24 2008-03-24 薄膜電界効果型トランジスタおよび表示装置
JPJP-P-2008-076493 2008-03-24

Publications (2)

Publication Number Publication Date
KR20090101828A KR20090101828A (ko) 2009-09-29
KR101549704B1 true KR101549704B1 (ko) 2015-09-02

Family

ID=40792915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021204A KR101549704B1 (ko) 2008-03-24 2009-03-12 박막 전계 효과형 트랜지스터 및 표시 장치

Country Status (5)

Country Link
US (1) US8188480B2 (ko)
EP (1) EP2105967B1 (ko)
JP (1) JP4555358B2 (ko)
KR (1) KR101549704B1 (ko)
AT (1) ATE526686T1 (ko)

Families Citing this family (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5148211B2 (ja) * 2007-08-30 2013-02-20 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
JP5489423B2 (ja) * 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR20110056542A (ko) 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI496295B (zh) * 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI642043B (zh) 2009-09-10 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20140061553A (ko) 2009-10-29 2014-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101849321B1 (ko) 2009-11-06 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102690171B1 (ko) 2009-11-13 2024-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
JP5762723B2 (ja) * 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20190100462A (ko) 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068017A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102667910B (zh) * 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074379A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR101603246B1 (ko) * 2009-12-31 2016-03-15 엘지디스플레이 주식회사 박막 트랜지스터
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
WO2011096286A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2011096263A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105336744B (zh) 2010-02-12 2018-12-21 株式会社半导体能源研究所 半导体装置及其驱动方法
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011118509A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102834922B (zh) * 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9697788B2 (en) * 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101862808B1 (ko) 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5081960B2 (ja) 2010-08-31 2012-11-28 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
JP5081959B2 (ja) * 2010-08-31 2012-11-28 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
WO2012035975A1 (en) 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
KR102233959B1 (ko) 2011-01-28 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
KR102546888B1 (ko) * 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
IN2014DN03274A (ko) 2011-10-14 2015-05-22 Semiconductor Energy Lab
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
TWI613824B (zh) 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR20220088814A (ko) 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101254910B1 (ko) * 2012-01-30 2013-04-18 서울대학교산학협력단 박막 트랜지스터
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
IN2015DN01663A (ko) 2012-08-03 2015-07-03 Semiconductor Energy Lab
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JP6438727B2 (ja) 2013-10-11 2018-12-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
DE102013111501B4 (de) * 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
CN111524967B (zh) 2014-02-21 2024-07-12 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10439068B2 (en) 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US20180122970A1 (en) * 2015-05-18 2018-05-03 Seoul Viosys Co., Ltd. Light detection device
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9627549B1 (en) * 2015-10-05 2017-04-18 United Microelectronics Corp. Semiconductor transistor device and method for fabricating the same
TWI605587B (zh) 2015-11-02 2017-11-11 聯華電子股份有限公司 半導體元件及其製造方法
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018185587A1 (ja) * 2017-04-03 2018-10-11 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885211A (en) 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JP2780880B2 (ja) 1990-11-28 1998-07-30 出光興産株式会社 有機エレクトロルミネッセンス素子および該素子を用いた発光装置
JP3236332B2 (ja) 1991-01-29 2001-12-10 パイオニア株式会社 有機エレクトロルミネッセンス素子
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH06212153A (ja) 1993-01-14 1994-08-02 Toyo Ink Mfg Co Ltd 有機エレクトロルミネッセンス素子
JP3063453B2 (ja) 1993-04-16 2000-07-12 凸版印刷株式会社 有機薄膜ｅｌ素子の駆動方法
JPH07134558A (ja) 1993-11-08 1995-05-23 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス表示装置
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6137467A (en) 1995-01-03 2000-10-24 Xerox Corporation Optically sensitive electric paper
JP3528470B2 (ja) 1995-10-27 2004-05-17 株式会社豊田中央研究所 微小光共振器型有機電界発光素子
FR2749977B1 (fr) 1996-06-14 1998-10-09 Commissariat Energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
US6337492B1 (en) 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
JPH11111463A (ja) 1997-09-30 1999-04-23 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子
US6303238B1 (en) 1997-12-01 2001-10-16 The Trustees Of Princeton University OLEDs doped with phosphorescent compounds
JPH11251067A (ja) 1998-03-02 1999-09-17 Junji Kido 有機エレクトロルミネッセント素子
JP3884564B2 (ja) 1998-05-20 2007-02-21 出光興産株式会社 有機ｅｌ発光素子およびそれを用いた発光装置
US6097147A (en) 1998-09-14 2000-08-01 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
JP2000196140A (ja) 1998-12-28 2000-07-14 Sharp Corp 有機エレクトロルミネッセンス素子とその製造法
WO2000057676A1 (en) 1999-03-23 2000-09-28 The University Of Southern California Cyclometallated metal complexes as phosphorescent dopants in organic leds
JP4408477B2 (ja) 1999-04-01 2010-02-03 大日本印刷株式会社 Ｅｌ素子
JP4420486B2 (ja) 1999-04-30 2010-02-24 出光興産株式会社 有機エレクトロルミネッセンス素子およびその製造方法
ATE344532T1 (de) 1999-05-13 2006-11-15 Univ Princeton Lichtemittierende, organische, auf elektrophosphoreszenz basierende anordnung mit sehr hoher quantenausbeute
US6310360B1 (en) 1999-07-21 2001-10-30 The Trustees Of Princeton University Intersystem crossing agents for efficient utilization of excitons in organic light emitting devices
JP4729154B2 (ja) 1999-09-29 2011-07-20 淳二 城戸 有機エレクトロルミネッセント素子、有機エレクトロルミネッセント素子群及びその発光スペクトルの制御方法
US6458475B1 (en) 1999-11-24 2002-10-01 The Trustee Of Princeton University Organic light emitting diode having a blue phosphorescent molecule as an emitter
DE60045110D1 (de) 1999-12-01 2010-11-25 Univ Princeton Erungsmittel in organischen led's
JP4407776B2 (ja) 1999-12-02 2010-02-03 淳二 城戸 電界発光素子
JP3929690B2 (ja) 1999-12-27 2007-06-13 富士フイルム株式会社 オルトメタル化イリジウム錯体からなる発光素子材料、発光素子および新規イリジウム錯体
JP3929706B2 (ja) 2000-02-10 2007-06-13 富士フイルム株式会社 イリジウム錯体からなる発光素子材料及び発光素子
JP2001298470A (ja) 2000-04-11 2001-10-26 Dx Antenna Co Ltd データ伝送システム
JP4144192B2 (ja) 2000-05-29 2008-09-03 三菱化学株式会社 有機電界発光素子の製造方法
US20020121638A1 (en) 2000-06-30 2002-09-05 Vladimir Grushin Electroluminescent iridium compounds with fluorinated phenylpyridines, phenylpyrimidines, and phenylquinolines and devices made with such compounds
JP4340401B2 (ja) 2000-07-17 2009-10-07 富士フイルム株式会社 発光素子及びイリジウム錯体
EP1325671B1 (en) 2000-08-11 2012-10-24 The Trustees Of Princeton University Organometallic compounds and emission-shifting organic electrophosphorescence
JP4505162B2 (ja) 2000-09-21 2010-07-21 富士フイルム株式会社 発光素子および新規レニウム錯体
JP4067286B2 (ja) 2000-09-21 2008-03-26 富士フイルム株式会社 発光素子及びイリジウム錯体
JP4086499B2 (ja) 2000-11-29 2008-05-14 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
JP4086498B2 (ja) 2000-11-29 2008-05-14 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
KR100865096B1 (ko) 2000-11-30 2008-10-24 캐논 가부시끼가이샤 발광 소자 및 표시 장치
JP4154145B2 (ja) 2000-12-01 2008-09-24 キヤノン株式会社 金属配位化合物、発光素子及び表示装置
FR2818439B1 (fr) 2000-12-18 2003-09-26 Commissariat Energie Atomique Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
JP2002203678A (ja) 2000-12-27 2002-07-19 Fuji Photo Film Co Ltd 発光素子
JP2002203679A (ja) 2000-12-27 2002-07-19 Fuji Photo Film Co Ltd 発光素子
JP3812730B2 (ja) 2001-02-01 2006-08-23 富士写真フイルム株式会社 遷移金属錯体及び発光素子
JP3988915B2 (ja) 2001-02-09 2007-10-10 富士フイルム株式会社 遷移金属錯体及びそれからなる発光素子用材料、並びに発光素子
JP3972588B2 (ja) 2001-02-26 2007-09-05 淳二 城戸 有機電界発光素子
JP4611578B2 (ja) 2001-07-26 2011-01-12 淳二 城戸 有機エレクトロルミネッセント素子
JP2003123982A (ja) 2001-08-07 2003-04-25 Fuji Photo Film Co Ltd 発光素子及び新規イリジウム錯体
JP4584506B2 (ja) 2001-08-28 2010-11-24 パナソニック電工株式会社 有機電界発光素子
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3835263B2 (ja) 2001-11-22 2006-10-18 株式会社豊田自動織機 有機エレクトロルミネッセンスディスプレイパネルの電子受容性ドーパント層の形成方法及び有機エレクトロルミネッセンスディスプレイパネルの製造方法
JP3742054B2 (ja) 2001-11-30 2006-02-01 株式会社半導体エネルギー研究所 表示装置
JP2003217862A (ja) 2002-01-18 2003-07-31 Honda Motor Co Ltd 有機エレクトロルミネッセンス素子
US6872472B2 (en) 2002-02-15 2005-03-29 Eastman Kodak Company Providing an organic electroluminescent device having stacked electroluminescent units
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3703028B2 (ja) 2002-10-04 2005-10-05 ソニー株式会社 表示素子およびこれを用いた表示装置
JP4524093B2 (ja) 2002-12-17 2010-08-11 富士フイルム株式会社 有機電界発光素子
JP4365199B2 (ja) 2002-12-27 2009-11-18 富士フイルム株式会社 有機電界発光素子
JP4365196B2 (ja) 2002-12-27 2009-11-18 富士フイルム株式会社 有機電界発光素子
JP4945057B2 (ja) 2002-12-27 2012-06-06 富士フイルム株式会社 有機電界発光素子
JP2004327313A (ja) 2003-04-25 2004-11-18 Fuji Photo Film Co Ltd 有機電界発光素子
US6936961B2 (en) 2003-05-13 2005-08-30 Eastman Kodak Company Cascaded organic electroluminescent device having connecting units with N-type and P-type organic layers
JP2004357791A (ja) 2003-06-02 2004-12-24 Sea Shell:Kk 履物
DE10338550A1 (de) 2003-08-19 2005-03-31 Basf Ag Übergangsmetallkomplexe mit Carbenliganden als Emitter für organische Licht-emittierende Dioden (OLEDs)
DE10339772B4 (de) 2003-08-27 2006-07-13 Novaled Gmbh Licht emittierendes Bauelement und Verfahren zu seiner Herstellung
JP4243237B2 (ja) 2003-11-10 2009-03-25 淳二 城戸 有機素子、有機ｅｌ素子、有機太陽電池、及び、有機ｆｅｔ構造、並びに、有機素子の製造方法
JP5137292B2 (ja) 2003-12-26 2013-02-06 株式会社半導体エネルギー研究所 発光素子、発光装置および電気器具
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4399382B2 (ja) 2005-03-16 2010-01-13 富士フイルム株式会社 有機電界発光素子
JP4399429B2 (ja) 2005-03-16 2010-01-13 富士フイルム株式会社 有機電界発光素子
JP5046548B2 (ja) 2005-04-25 2012-10-10 富士フイルム株式会社 有機電界発光素子
JP2007073704A (ja) 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007084635A (ja) 2005-09-21 2007-04-05 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子用材料、有機エレクトロルミネッセンス素子、表示装置及び照明装置
JP2007123702A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
ATE526686T1 (de) 2011-10-15
KR20090101828A (ko) 2009-09-29
JP4555358B2 (ja) 2010-09-29
EP2105967B1 (en) 2011-09-28
US8188480B2 (en) 2012-05-29
US20090236596A1 (en) 2009-09-24
JP2009231613A (ja) 2009-10-08
EP2105967A1 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101549704B1 (ko) 박막 전계 효과형 트랜지스터 및 표시 장치
KR101421304B1 (ko) 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치
KR101421303B1 (ko) 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치
US8497502B2 (en) Thin film field effect transistor and display
KR101495371B1 (ko) 유기 전계발광 표시 장치
US20090001881A1 (en) Organic el display and manufacturing method thereof
JP5330739B2 (ja) 有機ｅｌ表示装置およびその製造方法
US20090001360A1 (en) Organic el display and method for producing the same
JP2009031750A (ja) 有機ｅｌ表示装置およびその製造方法
EP2214223A2 (en) Organic electroluminescence display device
EP2135289A1 (en) Organic electroluminescent display device
JP5489410B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5191247B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010015092A (ja) 表示装置及びその製造方法
CN101652864A (zh) 有机电致发光显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 5