JPH0786269A - アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 - Google Patents
アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法Info
- Publication number
- JPH0786269A JPH0786269A JP22617893A JP22617893A JPH0786269A JP H0786269 A JPH0786269 A JP H0786269A JP 22617893 A JP22617893 A JP 22617893A JP 22617893 A JP22617893 A JP 22617893A JP H0786269 A JPH0786269 A JP H0786269A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- alumina
- gas
- alumina film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、パーティクルの少ないアル
ミナ膜を形成することのできるアルミナ膜形成方法およ
びそれを用いた薄膜トランジスタの製造方法を提供する
ことである。 【構成】 アルミナ膜を形成する基板を、アルミニウム
を含む有機金属ガスと酸化性原料ガスとに交互に曝し
て、該基板上にアルミナ膜を形成するアルミナ膜形成方
法において、該酸化性原料ガスとして、オキシド系有機
物質を用いることを特徴とする。また、前記オキシド系
有機物質は、エチレンオキシドであってもよい。
ミナ膜を形成することのできるアルミナ膜形成方法およ
びそれを用いた薄膜トランジスタの製造方法を提供する
ことである。 【構成】 アルミナ膜を形成する基板を、アルミニウム
を含む有機金属ガスと酸化性原料ガスとに交互に曝し
て、該基板上にアルミナ膜を形成するアルミナ膜形成方
法において、該酸化性原料ガスとして、オキシド系有機
物質を用いることを特徴とする。また、前記オキシド系
有機物質は、エチレンオキシドであってもよい。
Description
【０００１】
【産業上の利用分野】本発明は、アルミナ膜の形成方法
に関し、特に絶縁膜としてアルミナ膜を用いる薄膜トラ
ンジスタ（ＴＦＴ）の製造に適したアルミナ膜の形成方
法に関する。
に関し、特に絶縁膜としてアルミナ膜を用いる薄膜トラ
ンジスタ（ＴＦＴ）の製造に適したアルミナ膜の形成方
法に関する。
【０００２】
【従来の技術】図３は、従来例によるＬＣＤ用ＴＦＴの
一例を示す。透明絶縁性ガラス基板５１上にアルミニウ
ム（Ａｌ）等からなるゲート電極６２が形成されてい
る。紙面に平行な方向に配列された複数のゲート電極６
２は、紙面に平行な方向に形成された図には示さないゲ
ートバスラインによって接続されている。
一例を示す。透明絶縁性ガラス基板５１上にアルミニウ
ム（Ａｌ）等からなるゲート電極６２が形成されてい
る。紙面に平行な方向に配列された複数のゲート電極６
２は、紙面に平行な方向に形成された図には示さないゲ
ートバスラインによって接続されている。
【０００３】透明絶縁性ガラス基板５１表面には、ゲー
ト電極６２及びゲートバスラインを覆って、全面にＳｉ
Ｏ2 で形成されたゲート絶縁膜５２及びＳｉＮで形成さ
れたゲート絶縁膜５３が設けられている。ゲート絶縁膜
５３表面のゲート電極６２に対向する部分には、アモル
ファスシリコンで形成された動作半導体層５４が設けら
れている。
ト電極６２及びゲートバスラインを覆って、全面にＳｉ
Ｏ2 で形成されたゲート絶縁膜５２及びＳｉＮで形成さ
れたゲート絶縁膜５３が設けられている。ゲート絶縁膜
５３表面のゲート電極６２に対向する部分には、アモル
ファスシリコンで形成された動作半導体層５４が設けら
れている。
【０００４】動作半導体層５４のチャネル領域の表面に
はＳｉＮで形成されたチャネル保護膜５８が設けられて
いる。さらに、動作半導体層５４表面には、チャネル保
護膜５８を挟むように密着層５５、ドレイン電極５６の
積層及び密着層５９、ソース電極６０の積層が形成され
ている。
はＳｉＮで形成されたチャネル保護膜５８が設けられて
いる。さらに、動作半導体層５４表面には、チャネル保
護膜５８を挟むように密着層５５、ドレイン電極５６の
積層及び密着層５９、ソース電極６０の積層が形成され
ている。
【０００５】密着層５５、５９は、ｎ+ 型アモルファス
シリコン、ドレイン電極５６及びソース電極６０はチタ
ン（Ｔｉ）で形成されている。ドレイン電極５６上に
は、ゲートバスラインと直交するように紙面と垂直の方
向に延びたＡｌで形成されたドレインバスライン５７が
設けられている。紙面に垂直な方向に配列されたＴＦＴ
のドレイン電極は、ドレインバスライン５７によって接
続されている。
シリコン、ドレイン電極５６及びソース電極６０はチタ
ン（Ｔｉ）で形成されている。ドレイン電極５６上に
は、ゲートバスラインと直交するように紙面と垂直の方
向に延びたＡｌで形成されたドレインバスライン５７が
設けられている。紙面に垂直な方向に配列されたＴＦＴ
のドレイン電極は、ドレインバスライン５７によって接
続されている。
【０００６】各ＴＦＴのソース電極６０とゲート絶縁膜
５３の表面の一画素に対応する部分を覆うように、ＩＴ
Ｏ画素電極６１が設けられている。図３に示す構造のＴ
ＦＴでは、ＳｉＯ2 またはＳｉＮ等により形成されたゲ
ート絶縁膜５２、５３の絶縁耐圧及び誘電率が低いとい
う欠点がある。従って、絶縁破壊によるパネル欠陥を低
減することは困難である。上記欠点を解消するために、
ゲート絶縁膜としてＳｉＯ2 またはＳｉＮの代わりにア
ルミナを使用したＴＦＴが提案されている。
５３の表面の一画素に対応する部分を覆うように、ＩＴ
Ｏ画素電極６１が設けられている。図３に示す構造のＴ
ＦＴでは、ＳｉＯ2 またはＳｉＮ等により形成されたゲ
ート絶縁膜５２、５３の絶縁耐圧及び誘電率が低いとい
う欠点がある。従って、絶縁破壊によるパネル欠陥を低
減することは困難である。上記欠点を解消するために、
ゲート絶縁膜としてＳｉＯ2 またはＳｉＮの代わりにア
ルミナを使用したＴＦＴが提案されている。
【０００７】
【発明が解決しようとする課題】アルミナの膜形成に
は、トリメチルアルミニウム（ＴＭＡ）及び水を用いた
原子層デポジッション（ＡＬＤ）法が用いられている。
しかし、この方法でアルミナ膜を形成した場合、形成さ
れた膜表面に多くのパーティクルが付着するという問題
があり、実用化には至っていない。パーティクルの量
は、プラズマＣＶＤ法によって形成したＳｉＮ膜に比べ
て約５倍である。
は、トリメチルアルミニウム（ＴＭＡ）及び水を用いた
原子層デポジッション（ＡＬＤ）法が用いられている。
しかし、この方法でアルミナ膜を形成した場合、形成さ
れた膜表面に多くのパーティクルが付着するという問題
があり、実用化には至っていない。パーティクルの量
は、プラズマＣＶＤ法によって形成したＳｉＮ膜に比べ
て約５倍である。
【０００８】パーティクルが多い原因は以下のように考
えられる。ＡＬＤ法による成膜装置のチャンバ側壁、基
板ホルダ等に形成されたアルミナ膜は、水分に曝される
とひび割れが生じ膜が剥がれる。剥がれた膜は、チャン
バのリーク時等にチャンバ内に舞い上がり基板表面に付
着する。このため、パーティクルが増加すると考えられ
る。
えられる。ＡＬＤ法による成膜装置のチャンバ側壁、基
板ホルダ等に形成されたアルミナ膜は、水分に曝される
とひび割れが生じ膜が剥がれる。剥がれた膜は、チャン
バのリーク時等にチャンバ内に舞い上がり基板表面に付
着する。このため、パーティクルが増加すると考えられ
る。
【０００９】本発明の目的は、パーティクルの少ないア
ルミナ膜を形成することのできるアルミナ膜形成方法お
よびそれを用いた薄膜トランジスタの製造方法を提供す
ることである。
ルミナ膜を形成することのできるアルミナ膜形成方法お
よびそれを用いた薄膜トランジスタの製造方法を提供す
ることである。
【００１０】
【課題を解決するための手段】本発明のアルミナ膜形成
方法は、アルミナ膜を形成する基板を、アルミニウムを
含む有機金属ガスと酸化性原料ガスとに交互に曝して、
該基板上にアルミナ膜を形成するアルミナ膜形成方法に
おいて、該酸化性原料ガスとして、オキシド系有機物質
を用いることを特徴とする。
方法は、アルミナ膜を形成する基板を、アルミニウムを
含む有機金属ガスと酸化性原料ガスとに交互に曝して、
該基板上にアルミナ膜を形成するアルミナ膜形成方法に
おいて、該酸化性原料ガスとして、オキシド系有機物質
を用いることを特徴とする。
【００１１】また、前記オキシド系有機物質は、エチレ
ンオキシドであってもよい。また、本発明の薄膜トラン
ジスタの製造方法は、ゲート絶縁膜としてアルミナを含
む薄膜トランジスタの製造方法において、アルミニウム
を含む有機金属ガスとオキシド系有機物質ガスとに交互
に曝してアルミナで形成されたゲート絶縁膜を作製する
工程を含む。
ンオキシドであってもよい。また、本発明の薄膜トラン
ジスタの製造方法は、ゲート絶縁膜としてアルミナを含
む薄膜トランジスタの製造方法において、アルミニウム
を含む有機金属ガスとオキシド系有機物質ガスとに交互
に曝してアルミナで形成されたゲート絶縁膜を作製する
工程を含む。
【００１２】
【作用】酸化性原料ガスとして、水を使用せず、オキシ
ド系有機物質を使用することにより、原料ガス及び基板
を収容するチャンバ内、及び基板を装着する基板ホルダ
等に付着したアルミナ膜の剥離を防止することができ
る。このため、チャンバ内でのパーティクルの発生を防
止することができる。これにより、形成されたアルミナ
膜へのパーティクルの付着を防止することが可能にな
り、パーティクルの少ない高品質なアルミナ膜を形成す
ることが可能になる。
ド系有機物質を使用することにより、原料ガス及び基板
を収容するチャンバ内、及び基板を装着する基板ホルダ
等に付着したアルミナ膜の剥離を防止することができ
る。このため、チャンバ内でのパーティクルの発生を防
止することができる。これにより、形成されたアルミナ
膜へのパーティクルの付着を防止することが可能にな
り、パーティクルの少ない高品質なアルミナ膜を形成す
ることが可能になる。
【００１３】
【実施例】図１（Ａ）は、本発明の実施例によるＴＦＴ
の断面図、図１（Ｂ）は、平面図を示す。
の断面図、図１（Ｂ）は、平面図を示す。
【００１４】透明絶縁性ガラス基板１上にＡｌ等からな
るゲート電極１２が形成されている。紙面に平行に配列
された複数のゲート電極１２は、図１（Ｂ）に示すゲー
トバスライン１３によって接続されている。
るゲート電極１２が形成されている。紙面に平行に配列
された複数のゲート電極１２は、図１（Ｂ）に示すゲー
トバスライン１３によって接続されている。
【００１５】透明絶縁性ガラス基板１表面には、ゲート
電極１２及びゲートバスライン１３を覆って、全面にア
ルミナ（Ａｌ2 Ｏ3 ）で形成されたゲート絶縁膜２が設
けられている。ゲート絶縁膜２上には、ＳｉＮで形成さ
れた密着層３が設けられている。密着層３は、その上に
形成される動作半導体層４及び画素電極１１の密着を確
実にするためのものであり、ＴＦＴの動作上必須のもの
ではない。
電極１２及びゲートバスライン１３を覆って、全面にア
ルミナ（Ａｌ2 Ｏ3 ）で形成されたゲート絶縁膜２が設
けられている。ゲート絶縁膜２上には、ＳｉＮで形成さ
れた密着層３が設けられている。密着層３は、その上に
形成される動作半導体層４及び画素電極１１の密着を確
実にするためのものであり、ＴＦＴの動作上必須のもの
ではない。
【００１６】密着層３表面のゲート電極１２に対向する
部分には、アモルファスシリコンで形成された動作半導
体層４が設けられている。動作半導体層４のチャネル領
域の表面にはＳｉＮで形成されたチャネル保護膜８が設
けられている。さらに、動作半導体層４表面には、チャ
ネル保護膜８を挟むように密着層５、ドレイン電極６の
積層及び密着層９、ソース電極１０の積層が形成されて
いる。
部分には、アモルファスシリコンで形成された動作半導
体層４が設けられている。動作半導体層４のチャネル領
域の表面にはＳｉＮで形成されたチャネル保護膜８が設
けられている。さらに、動作半導体層４表面には、チャ
ネル保護膜８を挟むように密着層５、ドレイン電極６の
積層及び密着層９、ソース電極１０の積層が形成されて
いる。
【００１７】密着層５、９は、ｎ+ 型アモルファスシリ
コン、ドレイン電極６及びソース電極１０はチタン（Ｔ
ｉ）で形成されている。ドレイン電極６上には、ゲート
バスラインと直交するようにＡｌで形成されたドレイン
バスライン７が設けられている。図１（Ａ）の紙面に垂
直な方向に配列されたＴＦＴのドレイン電極は、ドレイ
ンバスライン７によって接続されている。
コン、ドレイン電極６及びソース電極１０はチタン（Ｔ
ｉ）で形成されている。ドレイン電極６上には、ゲート
バスラインと直交するようにＡｌで形成されたドレイン
バスライン７が設けられている。図１（Ａ）の紙面に垂
直な方向に配列されたＴＦＴのドレイン電極は、ドレイ
ンバスライン７によって接続されている。
【００１８】各ＴＦＴのソース電極１０とゲート絶縁膜
３の表面の一画素に対応する部分を覆うように、ＩＴＯ
画素電極１１が設けられている。図２は、本発明の実施
例によるＡＬＤ（原子層堆積）成膜装置を示す。ターボ
分子ポンプによって真空排気することができる円筒状の
チャンバ２０内に、基板２２を装着するための回転体２
１が共通の中心軸を持つように配置されている。回転体
２１は、その外側面に基板２２を装着し、中心軸を回転
中心として回転することができる。回転体２１の内部に
は、ヒータ２６が配置され、側面に装着された基板２２
を所望の温度に加熱することができる。
３の表面の一画素に対応する部分を覆うように、ＩＴＯ
画素電極１１が設けられている。図２は、本発明の実施
例によるＡＬＤ（原子層堆積）成膜装置を示す。ターボ
分子ポンプによって真空排気することができる円筒状の
チャンバ２０内に、基板２２を装着するための回転体２
１が共通の中心軸を持つように配置されている。回転体
２１は、その外側面に基板２２を装着し、中心軸を回転
中心として回転することができる。回転体２１の内部に
は、ヒータ２６が配置され、側面に装着された基板２２
を所望の温度に加熱することができる。
【００１９】回転体２１とチャンバ２０の内側面の間に
形成された円筒状の空間には、チャンバ２０の内側面に
沿って軸方向に平行に少なくとも４本の円筒状ノズル
が、チャンバ２０の中心軸に対して互いに対称となる位
置に配置されている。
形成された円筒状の空間には、チャンバ２０の内側面に
沿って軸方向に平行に少なくとも４本の円筒状ノズル
が、チャンバ２０の中心軸に対して互いに対称となる位
置に配置されている。
【００２０】ノズルのうち１本は、エチレンオキシドを
供給するためのエチレンオキシド用ノズル２４であり、
その対称位置に配置されたノズルは、ＴＭＡ（トリメチ
ルアルミニウム）を供給するためのＴＭＡ用ノズル２３
である。
供給するためのエチレンオキシド用ノズル２４であり、
その対称位置に配置されたノズルは、ＴＭＡ（トリメチ
ルアルミニウム）を供給するためのＴＭＡ用ノズル２３
である。
【００２１】エチレンオキシド用ノズルが配置された空
間とＴＭＡ用ノズルが配置された空間とを仕切るように
配置されたその他のノズルは、アルゴン（Ａｒ）ガス供
給用ノズル２５である。
間とＴＭＡ用ノズルが配置された空間とを仕切るように
配置されたその他のノズルは、アルゴン（Ａｒ）ガス供
給用ノズル２５である。
【００２２】このように、回転体２１とチャンバ２０内
側面の間の円筒状空間に供給されたエチレンオキシドと
ＴＭＡは、ノズル２５から供給されるＡｒガスにより互
いに混合しないように分離されている。
側面の間の円筒状空間に供給されたエチレンオキシドと
ＴＭＡは、ノズル２５から供給されるＡｒガスにより互
いに混合しないように分離されている。
【００２３】図２では、Ａｒガス供給用のノズル２５が
エチレンオキシド用ノズル２４とＴＭＡ用ノズル２３と
の間に２本ずつ配置されている場合について記載してあ
るが、エチレンオキシドとＴＭＡとが互いに混合しなけ
れば１本ずつでもよい。
エチレンオキシド用ノズル２４とＴＭＡ用ノズル２３と
の間に２本ずつ配置されている場合について記載してあ
るが、エチレンオキシドとＴＭＡとが互いに混合しなけ
れば１本ずつでもよい。
【００２４】基板２２を装着した回転体２１が回転する
ことにより、基板２２は、エチレンオキシドとＴＭＡの
２種類の原料ガス雰囲気に交互に曝されることになり、
原子レベルでのアルミナ膜の形成が行われる。
ことにより、基板２２は、エチレンオキシドとＴＭＡの
２種類の原料ガス雰囲気に交互に曝されることになり、
原子レベルでのアルミナ膜の形成が行われる。
【００２５】ＴＭＡとエチレンオキシドとの反応式は下
記の通りである。
記の通りである。
【００２６】
【数１】 ２Ａｌ（ＣＨ3 ）3 ＋３（ＣＨ2 ）2 Ｏ→Ａｌ2 Ｏ3 ＋３Ｃ4 Ｈ10 また、ＴＭＡと水との反応式は下記の通りである。
【００２７】
【数２】 ２Ａｌ（ＣＨ3 ）3 ＋３Ｈ2 Ｏ→Ａｌ2 Ｏ3 ＋６ＣＨ4 このように、エチレンオキシドを用いた場合は、供給す
る原料ガス量（モル数）は、水の場合のそれと同等であ
り、副生成ガスがメタンとプロパンの違いのみである。
る原料ガス量（モル数）は、水の場合のそれと同等であ
り、副生成ガスがメタンとプロパンの違いのみである。
【００２８】次に、図２に示すＡＬＤ成膜装置によって
下記の条件でアルミナ膜を形成し、膜表面のパーティク
ルを測定した結果を示す。まず。ガラス基板にクロム
（Ｃｒ）をスパッタ法によって約１０００Å成膜したサ
ンプル基板を回転体２１に装着する。
下記の条件でアルミナ膜を形成し、膜表面のパーティク
ルを測定した結果を示す。まず。ガラス基板にクロム
（Ｃｒ）をスパッタ法によって約１０００Å成膜したサ
ンプル基板を回転体２１に装着する。
【００２９】チャンバ２０内を２×１０-5Ｔｏｒｒまで
減圧し、成膜温度４５０℃、回転体２１の回転数は６０
ｒｐｍとした。エチレンオキシドの流量は１００ｓｃｃ
ｍ、ＴＭＡの流量は４０ｓｃｃｍとし、アルミナの膜厚
が４０００Åとなるように回転回数によって制御した。
減圧し、成膜温度４５０℃、回転体２１の回転数は６０
ｒｐｍとした。エチレンオキシドの流量は１００ｓｃｃ
ｍ、ＴＭＡの流量は４０ｓｃｃｍとし、アルミナの膜厚
が４０００Åとなるように回転回数によって制御した。
【００３０】このようにして形成したアルミナ膜の表面
上の一辺が３００ｍｍの正方形中に存在する２０μｍ以
下のパーティクルは、約３００個であった。同様の条件
の下で、エチレンオキシドの代わりに水を使用した場合
のパーティクル数は、約２０００個であった。このよう
に、水の代わりにエチレンオキシドを使用することによ
り、パーティクル数を減少することができた。
上の一辺が３００ｍｍの正方形中に存在する２０μｍ以
下のパーティクルは、約３００個であった。同様の条件
の下で、エチレンオキシドの代わりに水を使用した場合
のパーティクル数は、約２０００個であった。このよう
に、水の代わりにエチレンオキシドを使用することによ
り、パーティクル数を減少することができた。
【００３１】プラズマＣＶＤ法によって作製したＳｉＮ
膜のパーティクル数は、約４００個程度であるため、本
実施例によると、従来の方法によるＳｉＮ膜と同等また
はそれよりもパーティクル数の少ない膜を得ることがで
きる。
膜のパーティクル数は、約４００個程度であるため、本
実施例によると、従来の方法によるＳｉＮ膜と同等また
はそれよりもパーティクル数の少ない膜を得ることがで
きる。
【００３２】なお、本実施例による方法で作製したアル
ミナ膜の絶縁耐圧は、約２ＭＶ、比誘電率は約９であ
り、水を用いた場合と同様の良好な絶縁性を得ることが
できた。このように、従来のＳｉＮに比べて良好な絶縁
特性を有する絶縁膜を作製することができた。
ミナ膜の絶縁耐圧は、約２ＭＶ、比誘電率は約９であ
り、水を用いた場合と同様の良好な絶縁性を得ることが
できた。このように、従来のＳｉＮに比べて良好な絶縁
特性を有する絶縁膜を作製することができた。
【００３３】上記実施例では、ＴＭＡを分解する原料と
してエチレンオキシドを使用した場合について説明した
が、他のオキシド系有機物質でもよい。例えば、トリメ
チレンオキシド等でもよい。
してエチレンオキシドを使用した場合について説明した
が、他のオキシド系有機物質でもよい。例えば、トリメ
チレンオキシド等でもよい。
【００３４】さらに、ガラス基板の耐熱温度である約５
００℃で化学的に不安定で、酸素を供給する酸化剤的性
質を持つ有機物質を使用してもよい。例えば、トリオキ
サン（ＣＨ2 Ｏ）3 等を使用してもよい。
００℃で化学的に不安定で、酸素を供給する酸化剤的性
質を持つ有機物質を使用してもよい。例えば、トリオキ
サン（ＣＨ2 Ｏ）3 等を使用してもよい。
【００３５】また、上記実施例では、Ａｌの原料として
ＴＭＡを使用した場合について説明したが、Ａｌを含む
他の有機金属原料を使用してもよい。例えば、トリメチ
ルアミンアラン等を使用してもよい。
ＴＭＡを使用した場合について説明したが、Ａｌを含む
他の有機金属原料を使用してもよい。例えば、トリメチ
ルアミンアラン等を使用してもよい。
【００３６】上記実施例では、逆スタガ型のマトリクス
駆動用ＴＦＴについて説明したが、スタガ型のＴＦＴに
使用することもできる。さらに、ＴＦＴに限らず、シリ
コン基板上に形成するＭＯＳトランジスタのゲート絶縁
膜に使用することも可能である。
駆動用ＴＦＴについて説明したが、スタガ型のＴＦＴに
使用することもできる。さらに、ＴＦＴに限らず、シリ
コン基板上に形成するＭＯＳトランジスタのゲート絶縁
膜に使用することも可能である。
【００３７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００３８】
【発明の効果】本発明によると、パーティクルの少ない
アルミナ膜を得ることができる。このため、ゲート絶縁
膜としてアルミナ膜を使用したＴＦＴ方式液晶表示装置
の製造においては、歩留りを向上することができる。
アルミナ膜を得ることができる。このため、ゲート絶縁
膜としてアルミナ膜を使用したＴＦＴ方式液晶表示装置
の製造においては、歩留りを向上することができる。
【図１】本発明の実施例によるＴＦＴ製造方法で作製し
たＴＦＴの断面図及び平面図である。
たＴＦＴの断面図及び平面図である。
【図２】本発明の実施例によるＴＦＴ製造方法で使用す
るＡＬＤ成膜装置の概略図である。
るＡＬＤ成膜装置の概略図である。
【図３】従来のＴＦＴの断面図である。
１、５１ ガラス基板 ２、５２、５３ ゲート絶縁膜 ３、５、９、５５、５９ 密着層 ４、５４ 動作半導体層 ６、５６ ドレイン電極 ７、５７ ドレインバスライン ８、５８ チャネル保護膜 １０、６０ ソース電極 １１、６１ 画素電極 １２、６２ ゲート電極 １３ ゲートバスライン ２０ チャンバ ２１ 回転体 ２２ 基板 ２３ ＴＭＡ用ノズル ２４ エチレンオキシド用ノズル ２５ Ａｒガス用ノズル ２６ ヒータ
フロントページの続き (72)発明者 代木 育夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 アルミナ膜を形成する基板を、アルミニ
ウムを含む有機金属ガスと酸化性原料ガスとに交互に曝
して、該基板上にアルミナ膜を形成するアルミナ膜形成
方法において、 該酸化性原料ガスとして、オキシド系有機物質を用いる
ことを特徴とするアルミナ膜形成方法。 - 【請求項２】 前記オキシド系有機物質は、エチレンオ
キシドであることを特徴とする請求項１記載のアルミナ
膜形成方法。 - 【請求項３】 ゲート絶縁膜としてアルミナを含む薄膜
トランジスタの製造方法において、アルミニウムを含む
有機金属ガスとオキシド系有機物質ガスとに交互に曝し
てアルミナで形成されたゲート絶縁膜を作製する工程を
含むことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617893A JPH0786269A (ja) | 1993-09-10 | 1993-09-10 | アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617893A JPH0786269A (ja) | 1993-09-10 | 1993-09-10 | アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786269A true JPH0786269A (ja) | 1995-03-31 |
Family
ID=16841110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22617893A Withdrawn JPH0786269A (ja) | 1993-09-10 | 1993-09-10 | アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786269A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010114050A (ko) * | 2000-06-20 | 2001-12-29 | 박종섭 | 반도체 소자의 알루미늄 산화막 형성 방법 |
| KR100324822B1 (ko) * | 1999-12-28 | 2002-02-28 | 박종섭 | 반도체소자의 게이트 산화막 제조방법 |
| JP2002158224A (ja) * | 2000-08-17 | 2002-05-31 | Agere Systems Guardian Corp | 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法 |
| KR100356473B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 알루미늄 옥사이드 박막 형성 방법 |
| KR100481848B1 (ko) * | 1998-12-15 | 2006-05-16 | 삼성전자주식회사 | 화학적결함을제거한유전막제조방법 |
| KR100695511B1 (ko) * | 2004-06-07 | 2007-03-15 | 주식회사 하이닉스반도체 | 원자층 증착 방법을 이용한 반도체 소자의 Ａｌ₂Ｏ₃박막형성방법 |
| JP2008174842A (ja) * | 1999-10-06 | 2008-07-31 | Samsung Electronics Co Ltd | 原子層蒸着法を用いた薄膜形成方法 |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| JP2011029238A (ja) * | 2009-07-21 | 2011-02-10 | Fujifilm Corp | 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ |
| JP2017034103A (ja) * | 2015-08-03 | 2017-02-09 | 宇部興産株式会社 | 酸化アルミニウム膜の製造方法及び酸化アルミニウム膜の製造原料 |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1993
- 1993-09-10 JP JP22617893A patent/JPH0786269A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481848B1 (ko) * | 1998-12-15 | 2006-05-16 | 삼성전자주식회사 | 화학적결함을제거한유전막제조방법 |
| JP2008174842A (ja) * | 1999-10-06 | 2008-07-31 | Samsung Electronics Co Ltd | 原子層蒸着法を用いた薄膜形成方法 |
| KR100324822B1 (ko) * | 1999-12-28 | 2002-02-28 | 박종섭 | 반도체소자의 게이트 산화막 제조방법 |
| KR100356473B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 알루미늄 옥사이드 박막 형성 방법 |
| KR20010114050A (ko) * | 2000-06-20 | 2001-12-29 | 박종섭 | 반도체 소자의 알루미늄 산화막 형성 방법 |
| JP2002158224A (ja) * | 2000-08-17 | 2002-05-31 | Agere Systems Guardian Corp | 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法 |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| KR100695511B1 (ko) * | 2004-06-07 | 2007-03-15 | 주식회사 하이닉스반도체 | 원자층 증착 방법을 이용한 반도체 소자의 Ａｌ₂Ｏ₃박막형성방법 |
| JP2011029238A (ja) * | 2009-07-21 | 2011-02-10 | Fujifilm Corp | 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ |
| JP2017034103A (ja) * | 2015-08-03 | 2017-02-09 | 宇部興産株式会社 | 酸化アルミニウム膜の製造方法及び酸化アルミニウム膜の製造原料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786269A (ja) | アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法 | |
| EP0387892B1 (en) | Forming an insulation layer, for example in an active matrix device | |
| US6355943B1 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JP2012184509A (ja) | 基板フィルムとバリアコーティングとを含むバリア構造物およびそれを含む物品 | |
| JPS5532026A (en) | Liquid crystal display panel | |
| JPH0348671B2 (ja) | ||
| JP2940051B2 (ja) | 絶縁薄膜の形成方法 | |
| JPH06222388A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JP3294413B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH046835A (ja) | 化合物半導体装置 | |
| JPH07283147A (ja) | 薄膜形成方法 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JPH08288223A (ja) | 薄膜の製造方法 | |
| US20030010624A1 (en) | System and method for forming base coat and thin film layers by sequential sputter depositing | |
| JPH06177381A (ja) | 薄膜トランジスタマトリクスおよびその製造方法 | |
| JPH02179615A (ja) | 液晶表示装置 | |
| JPH0779003A (ja) | 半導体素子の製法 | |
| KR960039197A (ko) | 실리콘 산화막의 형성방법 및 반도체 장치의 제조방법 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06302519A (ja) | 半導体製造装置 | |
| JPH05313193A (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
| JP3100702B2 (ja) | 減圧化学反応方法及びその装置 | |
| JP2526784B2 (ja) | 金属複合酸化物薄膜の製造方法 | |
| KR950012636A (ko) | 디클로로실란과 육플루오르화 텅스텐을 사용하여 반도체 기판상에 규화 텅스텐 박막을 증착시키기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |