JP2002158224A - 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法 - Google Patents

金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法

Info

Publication number
JP2002158224A
JP2002158224A JP2001247517A JP2001247517A JP2002158224A JP 2002158224 A JP2002158224 A JP 2002158224A JP 2001247517 A JP2001247517 A JP 2001247517A JP 2001247517 A JP2001247517 A JP 2001247517A JP 2002158224 A JP2002158224 A JP 2002158224A
Authority
JP
Japan
Prior art keywords
substrate
dielectric layer
metal
silicon
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001247517A
Other languages
English (en)
Other versions
JP5177924B2 (ja
Inventor
Steigerwald Michael
ステイガーワルド マイケル
David Wilk Glen
ディヴィッド ウィルク グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of JP2002158224A publication Critical patent/JP2002158224A/ja
Application granted granted Critical
Publication of JP5177924B2 publication Critical patent/JP5177924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上に酸化金属またはケイ酸金属ゲ
ート誘電体層を形成するための方法を提供する。 【解決手段】 適当に処理された基板がチャンバ内に設
置される。有機前駆物質ガスがチャンバ内に流入する。
その後で、無機前駆物質ガスが、チャンバ内に流入す
る。有機前駆物質は、基板上に誘電体層を形成するため
に、自分自身と、無機前駆物質および基板との間の反応
に対して、触媒としての働きをする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスお
よび構成部材に関し、特に、半導体デバイスおよび構成
部材用のゲート誘電体の形成方法に関する。
【０００２】
【従来の技術】誘電体材料は、半導体デバイスの性能に
とって最も重要なものである。デバイスが小さくなれば
なるほど、また、より優れた性能が要求されればされる
ほど、半導体デバイスの誘電体層の厚さは薄くなる。同
時に、最も一般的な誘電体材料である二酸化ケイ素の誘
電率より大きな誘電率を持つ誘電体材料に対する需要が
増大する。また、半導体デバイス内の誘電体層の厚さが
薄くなればなるほど、誘電体材料の層が非常に薄い（例
えば、１００Å以下）場合でも、電荷を漏洩しない材料
に対する需要が増大する。
【０００３】
【発明が解決しようとする課題】しかし、すべての誘電
体材料が、半導体デバイスおよび構成部材で使用するた
めに許容することができる薄い誘電体層を形成するわけ
ではない。半導体デバイスは、効率、動作電力等のよう
ないくつかの性能要件を持っている。誘電体材料の層の
特性は、デバイスの性能に直接影響する。例えば、薄い
誘電体層を通してあまり大きな電流が流れると、その結
果、デバイスまたは構成部材は、必要な性能要件を満た
さなくなる（上記望ましくない電流は漏洩電流と呼ばれ
る）。漏洩電流は、すなわち、ＭＯＳＦＥＴ（金属酸化
物半導体電界効果トランジスタ）のゲート誘電体を通る
漏洩電流は、誘電体の絶縁特性（抵抗および信頼性）を
示すので、ゲート誘電体層を通って流れる漏洩電流があ
まりに大きいということは、誘電体層の抵抗および信頼
性が非常に低いことを示している。
【０００４】誘電体層とその下に位置する半導体インタ
ーフェースとの間のインターフェース状態密度も、デバ
イスの性能に影響を与える。インターフェース状態密度
は、ＭＯＳＦＥＴおよびＭＩＳ（金属−絶縁膜−半導
体）電界効果トランジスタの電流駆動（チャネルを横切
って流れる電流）および信頼性を劣化させる。それ故、
インターフェース状態密度が高すぎると、その結果、デ
バイスまたは構成部材は、必要な性能要件に適合しなく
なる。従って、許容できる漏洩特性および他の特性を持
つ薄い誘電体層を形成する誘電体材料が求められてい
る。
【０００５】
【課題を解決するための手段】本発明は、半導体デバイ
スの製造プロセスに関する。このプロセスには、単結晶
半導体基板が提供される。上記基板は、通常、デバイス
・チャネル領域、およびその中に形成された酸化フィー
ルド領域を含む。その後で、ゲート誘電体が基板上に形
成される。ゲート誘電体は、金属酸化物か、金属シリケ
ートか、またはこれらの両方である。金属シリケート材
料は、（ＭＯ２）ｘ（ＳｉＯ２）ｙという一般式で表わ
される構造を持つ。ここで、Ｍは金属であり、Ｓｉはシ
リコンであり、Ｏは酸素である。金属シリケートのこれ
らの元素の相対的なモル分率は、ｘおよびｙで表わされ
る。それ故、ｘとｙの合計は１である。金属酸化物のモ
ル分率（ｘ）は、約０．０５から約０．８であることが
望ましい。金属酸化物のモル分率は、約０．０５から約
０．５であることが望ましい。本発明は、１つまたはそ
れ以上の金属を含む金属酸化物および金属シリケートを
含む。
【０００６】本発明の誘電体材料は、有利な誘電体材料
である。何故なら、本発明の誘電体材料は、ＭＯＳＦＥ
Ｔの製造につきものの高温（すなわち、８００℃以上の
高温）に曝されても、シリコン上において熱力学的に安
定しているからである。安定している材料は、構造的お
よび化学的な「統合性」を維持する。何故なら、このよ
うな安定している材料は、基板と反応しないからであ
る。構造的に安定な材料は、形成後（例えば、非結晶状
態から多結晶状態へというような）相変化を起こさな
い。例えば、Ｔａ２Ｏ５は適当な材料ではない。何故な
ら、この材料は、７００℃でシリコンと反応して、タン
タル−シリコン−酸素界面層を形成するからである。こ
のような界面層は望ましいものではない。何故なら、そ
の厚さおよび組成を制御することができないからであ
る。本発明のプロセスにおいては、望ましくない界面層
は形成されないし、基板上に形成される酸化金属または
ケイ酸金属は安定している。
【０００７】ゲート誘電体は、処理済みのシリコン基板
面上に形成される。処理済みの面は、その上に形成され
た非常に薄い（すなわち、約１．５ナノメートル以下）
酸化物層、またはシリコン・オキシニトライド層を持
ち、この面は、水素終端面または、好適には、クリーン
なシリコン面である。クリーンな面は、当業者であれば
周知の技術により形成される。
【０００８】誘電体層は、シリコン基板の処理済み面上
に形成される。蒸着状態は、形成された二酸化ケイ素
（ＳｉＯ２）上でのケイ酸金属または酸化金属の形成を
助長するように選択される。より詳細に説明すると、酸
化シリコン上でのケイ酸金属の形成を助長するガス状の
前駆物質が選択される。
【０００９】ゲート誘電体層は、化学蒸着法（ＣＶＤ）
により形成される。ＣＶＤプロセス中には、（無機前駆
物質と呼ばれる）第１の前駆物質が、酸化金属またはケ
イ酸金属の金属成分の供給源として供給される。第１の
前駆物質は、少なくとも１つの金属を含む化合物を含
む。誘電体層がケイ酸金属である場合には、無機前駆物
質は、金属を含む化合物の他にシリコンを含む化合物を
含む。シリコンを含む化合物は、ケイ酸金属におけるシ
リコンの供給源である。それ故、誘電体材料がケイ酸金
属である場合には、第１の前駆物質は、金属およびシリ
コン両方の供給源である１つの化合物であってもよい
し、（一方が金属供給源であり、他方がシリコン供給源
である）２つの化合物であってもよい。（有機前駆物質
と呼ばれる）第２の前駆物質は、誘電体層内の酸素の供
給源として供給される。
【００１０】金属は、酸化金属誘電体層またはケイ酸金
属誘電体層を形成するのに適している、任意の金属また
は金属の組合せである。誘電体材料は、少なくとも約１
０の誘電率を持つことが好ましい。十分高い誘電率を持
つ酸化金属およびケイ酸金属を形成する金属としては、
ジルコニウム、ハフニウム、ランタン、イットリウム、
タンタル、アルミニウム、セリウムおよびチタン等があ
る。金属を含む化合物は、シリコン基板上での酸化金属
またはケイ酸金属の形成を助長する反応動力を供給する
ように選択される。より詳細に説明すると、金属を含む
化合物が分解する温度は、蒸着温度より高いことが望ま
しい。金属化合物の候補となれるものは、少なくとも２
００℃以上の分解温度を持つものである。前駆物質は、
蒸着温度より高い分解温度をもつものが望ましい。その
場合には、誘電体が形成される反応が適当に制御され
る。適当な金属化合物としては、四塩化金属（例えば、
四塩化ハフニウム）、および金属アルコキシド（例え
ば、ジルコニウムｔ−ブトキシド）等がある。金属アル
コキシドの場合には、必ず金属アルコキシドが適当な高
い揮発性を持つようにアルキル部分の炭素原子の数が６
以下であることが望ましい。
【００１１】存在する場合には、シリコンを含む化合物
は、テトラエチルオルトシリケート（ＴＥＯＳ）、シラ
ンまたはジクロロシランのようなシリコン前駆物質であ
る。このような前駆物質は、当業者にとって周知のもの
であるので、ここでは詳細な説明は省略する。シリコン
を含む化合物の分解温度も、蒸着温度より高いことが望
ましい。
【００１２】すでに説明したように、有機前駆物質は、
酸素の供給源である。有機前駆物質は、誘電体層を形成
するために、無機前駆物質およびシリコン基板の面との
反応に対して触媒作用を行う。しかし、この反応は、二
酸化ケイ素の形成を助長しない。それ故、本発明は、酸
化金属またはケイ酸金属と一緒に、二酸化ケイ素を形成
する従来技術のプロセスと比較すると、１つの利点を持
つ。何故なら、従来技術のプロセスの場合には、Ｏ２の
ような酸素の性質をもつものが、二酸化ケイ素の形成を
助長するからである。適当な有機前駆物質としては、酸
化アルキル、酸化アルキルホスフィン、アルキルスルホ
キシドおよび複素環式酸化物等がある。アルキル部分
は、１〜３の炭素原子（例えば、メチル基、エチル基お
よびプロピル基）を含む。複素環式酸化物は、オキサノ
ルボーネンおよびオキサノルボナジエンを含む。
【００１３】有機前駆物質も、それ以上になると分解を
起こす温度範囲（すなわち、その反応温度）に基づい
て、また、シリコンと反応しない副産物を供給しないと
いう性質に基づいて選択される。例えば、ジメチルスル
ホキシドは、シリコンと反応し、硫化ジメチルは、その
反応の副産物である。酸化トリメチルホスフィンは、シ
リコンと反応し、その反応の副産物が、トリメチルフォ
スフィンである。オキサノルボナジエンはシリコンと反
応し、この反応の副産物がベンゼンである。オキサノル
ボーネンは、シリコンと反応し、この反応の副産物がシ
キロヘキサジエンである。酸化エチレンはシリコン面と
反応し、酸化シリコンとエチレンを形成する。
【００１４】金属またはシリコンが蒸着する温度が、有
機前駆物質が分解する温度範囲を決める。それ故、分解
温度が蒸着温度と等しいか、またはそれより低い有機前
駆物質が選択される。
【００１５】その後で、処理済みの基板が、誘電体材料
の蒸着のために、ＣＶＤツール内に置かれる。すでに説
明したように、必ず必要な組成および特性を持つ誘電体
材料を入手することができるようにするためには、ウェ
ーハを無機前駆物質および有機前駆物質が分解する温度
以下の温度に加熱することが望ましい。本発明の出願人
は、特定の理論に固執したいとは思わないが、前駆物質
の分解温度以下の温度で、必要な反応環境が発見できる
と信じている。温度が分解温度以上になると、必要な誘
電体材料を生成しない副反応が発生する可能性が高い。
ウェーハを２つの前駆物質の低い方の分解温度より少な
くとも５０℃低い温度に加熱することが望ましい。ウェ
ーハを２つの前駆物質の低い方の分解温度の少なくとも
１００℃以下の温度に加熱することが特に望ましい。そ
れ故、ウェーハを加熱する温度は、２つの前駆物質の
（同様に、加熱分解温度と呼ばれる）分解温度により異
なる。
【００１６】有機前駆物質は、流れて基板と接触する。
有機前駆物質の流速および分圧は、無機前駆物質の流速
および分圧それぞれの少なくとも約５倍であることが望
ましい。すでに説明したように、基板の温度は、有機前
駆物質の分解温度以下である。有機前駆物質は、流れて
最初に基板に接触することが望ましいが、必ずしもそう
でなくてもよい。その後で、無機前駆物質は流動して基
板と接触する。温度および圧力は、必ず、無機前駆物質
の分子が、気相で基板面に接触するように、しかしその
上に金属または酸素を蒸着しないように選択される。こ
の点に関して、無機前駆物質を捕捉し、その後で水素終
端シリコン面に接触させるためには、シリコン面が露出
していることが望ましい。前駆物質を拍動により供給す
ることもできる。すなわち、最初に、有機前駆物質を拍
動により供給し、次に無機前駆物質を拍動により供給
し、その後で、有機前駆物質等を拍動により供給するこ
とができる。
【００１７】選択した条件の下で、有機前駆物質は、基
板上の無機前駆物質の分子の間の反応に対して触媒とし
ての働きをする。選択した条件は、無機前駆物質および
有機前駆物質の分解温度により異なる。この点につい
て、蒸着温度は、必要な誘電体を形成するために、２つ
の前駆物質の間の反応が容易に行われるように選択され
る。この反応は、誘電体が必要な厚さになるまで継続し
て行われる。誘電体膜の厚さは、ＣＶＤプロセス中に、
膜の厚さをモニタするための従来技術によりモニタされ
る。膜の厚さが必要な厚さになった場合には、反応ガス
のチャンバへの流入を停止することによりこのプロセス
は終了する。その後で、基板は冷却され、ツールから取
り出される。
【００１８】
【発明の実施の形態】本発明は、誘電体材料を有する半
導体デバイスを製造するためのプロセスに関する。より
詳細に説明すると、上記材料は、４以上の誘電率を持
つ。（二酸化ケイ素の誘電率は、約４である。）誘電率
は、１０以上であることが望ましい。このようなデバイ
スとしては、電界効果トランジスタ（ＦＥＴ）のような
能動デバイス、およびコンデンサのような受動デバイス
等がある。本発明のプロセス中、酸化金属誘電体材料ま
たはケイ酸金属誘電体材料は、半導体基板（例えば、シ
リコンまたはシリコン−ゲルマニウム（ＳｉＧｅ））上
に形成される。
【００１９】電界効果トランジスタの製造を参照しなが
ら、本発明のプロセスについて説明する。図１は、電界
効果トランジスタの略断面図である。電界効果トランジ
スタにおいては、表面に近い基板（または、ｅｐｉ層）
１００の一部は、処理中チャネル１２０と呼ばれる。チ
ャネル１２０は、電気的にソース１４０およびドレーン
１６０に接続していて、そのため、ソース１４０とドレ
ーン１６０との間に電位差があると、電流はチャネル１
２０を通って流れようとする。チャネル１２０の半導体
特性が変化して、その結果、その比抵抗を、ゲート１９
０、チャネル１２０上の導電層に加わる電圧により制御
することができる。ゲート１９０に掛かる電圧を変化さ
せることによって、チャネル１２０を通って流れる電流
の量を調整することができる。ゲート１９０およびチャ
ネル１２０は、ゲート誘電体１８０により分離してい
る。
【００２０】ゲート誘電体１８０は絶縁体であるので、
ゲート材料１９０とチャネル１２０の間には、動作中、
電流は少ししか流れないか、または全然流れない（しか
し、誘電体が薄い場合には、「トンネル」電流が観察さ
れる）。しかし、ゲート誘電体により、ゲート電圧は、
チャネル１２０内に電界を発生させることができるの
で、「電界効果トランジスタ」という名称で呼ばれるわ
けである。ゲート誘電体１８０がシリコン基板１００の
上に形成された場合には、チャネル領域１２０および酸
化フィールド領域（図示せず）がすでに形成されてい
る。
【００２１】図２−図４を参照しながら、ゲート誘電体
を形成するためのプロセスについて説明する。図２につ
いて説明すると、その上にチャネル領域２１０および酸
化フィールド領域２１５を含むシリコン基板２００が供
給される。図２の酸化フィールド領域は、浅いトレンチ
絶縁（ＳＴＩ）により形成される。ＳＴＩは、当業者で
あれば周知の方法であるので、ここでの詳細な説明は省
略する。本発明のプロセスの代わりに、酸化フィールド
領域２１５を形成するための任意の方法を使用すること
ができる。その上に誘電体層が形成される前に、基板表
面を処理することが望ましい。表面から不純物および元
からある酸化物を除去し、その上に誘電体層が形成され
る高品質の表面を供給するために、基板表面の処理が行
われる。その上に誘電体層を形成するために基板表面を
処理するための種々の技術は、当業者であれば周知のも
のであるので、ここでの詳細な説明は省略する。
【００２２】選択した技術により、基板表面は、薄い
（例えば、１．５ナノメートル以下の）二酸化ケイ素
層、またはその上に形成されたシリコン・オキシニトラ
イド層を持ち、水素終端面または、クリーンで、酸化し
ていないシリコン面である。シリコン基板上に酸化シリ
コン層を形成するための従来の手段としては、熱酸化、
ＣＶＤまたはプラズマ支援ＣＶＤ等がある。水素終端シ
リコン表面は、酸化物の層を形成し、その後で、フッ化
水素酸（約１％のフッ化水素酸）の薄い水溶液を使用し
て、短時間（例えば、２０秒）のエッチングを行うこと
により形成することができる。例をあげて説明すると、
その表面上に酸化物の層２２５を形成することにより基
板の表面の処理が行われる。
【００２３】図４について説明すると、誘電体層２３０
は、酸化金属層またはケイ酸金属層である。誘電体層
は、シリコン基板の処理面上に形成される。ゲート誘電
体層は、ＣＶＤにより形成される。ＣＶＤプロセスの場
合には、（無機前駆物質と呼ばれる）第１の前駆物質
が、誘電体の金属成分の供給源として供給される。本発
明の場合には、無機前駆物質は、その内の少なくとも１
つが金属化合物である１つまたはそれ以上の化合物を含
む場合がある。誘電体材料がケイ酸金属である実施形態
の場合には、第２の化合物は、シリコンを含む化合物で
ある。無機前駆物質の数は、形成される誘電体材料によ
り異なる。例えば、誘電体材料がケイ酸ジルコニウムで
ある場合には、誘電体材料を形成するために、２つの無
機前駆物質化合物、すなわち、ジルコニウムｔ−ブトキ
シド（金属前駆物質）およびテトラエチルオルトシリケ
ート（ＴＥＯＳ）（シリコン前駆物質）が使用される。
（有機前駆物質と呼ばれる）第２の前駆物質が、誘電体
材料内に酸素の供給源として供給される。
【００２４】金属としては、ケイ酸金属誘電体層または
酸化金属誘電体層を形成するのに適している任意の金属
を使用することができる。結果として得られる誘電体材
料は、少なくとも約１０の誘電率を持つことが望まし
い。十分高い誘電率を持つ誘電体材料を形成する金属と
しては、ジルコニウム、ハフニウム、ランタン、イット
リウム、タンタル、アルミニウム、セリウムおよびチタ
ン等がある。金属を含む化合物は、シリコン基板上での
酸化金属またはケイ酸金属の形成を助長する、反応動力
を供給するように選択される。適当な金属化合物として
は、四塩化金属（例えば、四塩化ハフニウム）、および
金属アルコキシド（例えば、ジルコニウムｔ−ブトキシ
ド）等がある。金属アルコキシドの場合には、必ず金属
アルコキシドが適当な高い揮発性を持つように、アルキ
ル部分の炭素原子の数が６以下であることが望ましい。
【００２５】有機前駆物質は、誘電体層を形成するため
に、無機前駆物質とシリコン基板の面との反応に対して
触媒作用を行う。有機前駆物質は、酸化金属またはケイ
酸金属の形成に対する酸素供給源である。本発明の出願
人は、特定の理論に固執したいとは思わないが、有機前
駆物質は、金属、シリコンおよび酸素の界面層を形成し
ないで、酸化金属またはケイ酸金属の形成を容易にする
と信じている。このような界面層は、望ましいものでは
ない。何故なら、そのような界面層上に形成された酸化
金属またはケイ酸金属層は、不安定であるからである。
さらに、そのような層の組成および厚さを制御するのは
困難である。適当な有機金属としては、酸化アルキル、
酸化アルキル・ホスフィン、アルキル・スルフォキシド
および複素環式酸化物等がある。アルキル部分は、１〜
３の炭素原子（例えば、メチル基、エチル基およびプロ
ピル基）を含む。複素環式酸化物は、オキサノルボーネ
ンおよびオキサノルボナジエンを含む。
【００２６】その後で、処理済みの基板が、誘電体材料
の蒸着のために、ＣＶＤツール内に置かれる。すでに説
明したように、ウェーハを、無機前駆物質および有機前
駆物質が分解する温度以下の温度に、また上記前駆物質
が基板上で凝縮する温度以上の温度に加熱することが望
ましい。ウェーハを、２つの前駆物質の低い方の分解温
度より５０℃低い温度に加熱することが望ましい。ウェ
ーハを、上記２つの前駆物質の低い方の分解温度より少
なくとも１００℃低い温度に加熱することが特に望まし
い。それ故、ウェーハを加熱する温度は、上記２つの前
駆物質の分解温度（同様に、加熱分解温度と呼ばれる）
により異なる。蒸着温度は、好適には、個々の前駆物質
の分解温度より低いことが好ましいが、必要な誘電体材
料を形成する反応が容易に行われるように選択される。
本発明の出願人は、特定の理論に固執したくないが、加
熱分解温度の、蒸着温度への接近に加えて、前駆物質の
加熱分解温度の相互の接近は、必要な反応が起こる可能
性があるかどうかを示すものであると信じる。
【００２７】例えば、オキサノルボーネンは、約３５０
℃から約４００℃の加熱分解温度を持つ。オキサノルボ
ーネンを使用する場合には、約３５０℃から約４００℃
の加熱分解温度で加熱分解する無機前駆物質が、同様に
選択される。ウェーハは、３００℃（すなわち、最も低
い加熱分解温度より５０℃低い温度）に加熱される。こ
れらの条件の下で、必要な誘電体が入手できる可能性が
高い。
【００２８】オキサノルボナジエンは、約２５０℃から
約３００℃の温度で加熱分解する。オキサノルボナジエ
ンを使用する場合には、約２５０℃から約３００℃の温
度で加熱分解する無機前駆物質が同様に選択される。ウ
ェーハは、２００℃の温度に加熱される。これらの条件
の下で、必要な誘電体が入手できる可能性が高い。
【００２９】アルキル・スルフォキシドは、約１５０℃
から約２００℃の温度で加熱分解する。それ故、アルキ
ル・スルフォキシド有機前駆物質を使用する場合には、
約１５０℃から約２００℃の温度で加熱分解する無機前
駆物質が同様に選択される。ウェーハは、約１００℃の
温度に加熱される。これらの条件の下で、必要な誘電体
が入手できる可能性が高い。
【００３０】酸化ホスフィンは、約２５０℃から約３０
０℃の温度で加熱分解する。それ故、酸化ホスフィン
は、約２５０℃から約３００℃の温度で加熱分解する無
機前駆物質と組み合わされる。ウェーハは、約２００℃
に加熱される。これらの条件の下で、必要な誘電体が入
手できる可能性が高い。
【００３１】有機前駆物質は、流入して最初に基板に接
触することが望ましいが、必ずしもそうでなくてもよ
い。有機前駆物質の分圧は、通常、約１ミリトールから
約１００ミリトールである。有機前駆物質の流速および
分圧は、無機前駆物質の流速および分圧それぞれの、少
なくとも約５倍から約１０倍であることが望ましい。
【００３２】その後で、無機前駆物質は流動して、基板
と接触する。１つまたはそれ以上の無機前駆物質を使用
することができる。無機前駆物質の数は、蒸着される材
料により異なる。（例えば、金属用、またはシリコン用
のような）ケイ酸金属を蒸着するには、通常、２つ以上
の無機前駆物質を必要とする。温度および圧力は、必
ず、無機前駆物質の分子が、気相で基板面に接触するよ
うに、しかしその上に金属または酸素を蒸着しないよう
に、選択される。この点に関して、無機前駆物質を捕捉
し、その後で水素終端シリコン面に接触させるために
は、シリコン面が露出していることが望ましい。基板の
近くの無機前駆物質の分圧は、主として設計段階での選
択事項であるが、約１ミリトールから約２０ミリトール
の範囲内の分圧が適当であると思われる。前駆物質は、
拍動により供給することもできる。すなわち、有機前駆
物質を拍動により供給し、その後で、無機前駆物質を拍
動により供給することもできる。
【００３３】水素または水素と窒素との混合物のような
還元ガスを無機前駆物質と一緒に供給することが望まし
い。還元ガスは、還元ガスを供給しなかった場合に基板
面と、基板近くの大気中に残留するすべての酸素との間
で発生する反応の数を少なくするために供給される。
【００３４】上記条件の下で、有機前駆物質は、基板上
の無機前駆物質の分子の間の反応に対して触媒としての
働きをする。より詳細に説明する。本発明のプロセスの
条件の下で、有機前駆物質は、シリコン基板上に酸素の
ほぼ単一の層を形成することができる。誘電体が必要な
厚さになるまで、この反応は継続して行われる。誘電体
膜の厚さは、ＣＶＤプロセス中に、膜の厚さをモニタす
るための従来技術によりモニタされる。膜の厚さが必要
な厚さになった場合には、プロセスは終了する。反応ガ
スのチャンバ内への流入を停止すると、このプロセスは
停止する。基板は周囲温度まで冷却され、その後で、ツ
ールから取り出される。
【００３５】誘電体層が形成された後で、従来のプロセ
スおよび当業者であれば周知の手段により、デバイスの
製造が完了する。従って、デバイス（例えば、ソース、
ドレーンおよびゲート）の残りの構成部材の形成につい
ては、ここでは説明しない。）
【００３６】例を挙げて説明すると、基板上に形成され
た誘電体材料は、酸化ジルコニウム（ＺｒＯ２）および
ケイ酸ジルコニウム（ＺｒＳｉＯ４）である。ジルコニ
ウムの供給源である無機前駆物質は、ジルコニウムｔ−
ブトキシド（Ｚｒ（ＯＣ４Ｈ ９）４）である。シリコン
の供給源である無機前駆物質は、ＴＥＯＳである。適当
に処理したシリコン基板が、ＣＶＤツールのチャンバ内
に置かれる。ジルコニウムｔ−ブトキシド（Ｚｒ（ＯＣ
４Ｈ９）４）の加熱分解温度は４００℃である。ＴＥＯ
Ｓの加熱分解温度は５００℃である。基板の温度は３０
０℃で安定する。
【００３７】オキサノルボナジエン（Ｃ６Ｈ６Ｏ）は、
５０ミリトールの分圧で、チャンバ内に導入される。そ
の後で、ＴＥＯＳおよびジルコニウムｔ−ブトキシド
が、チャンバ内に流入した。チャンバ内での、ジルコニ
ウムｔ−ブトキシドおよび酸化ジルコニウムの分圧は、
１０ミリトールである。オキサノルボナジエンは、他の
二酸化ケイ素層を形成しないで、半導体基板の表面上に
酸化ジルコニウム／ケイ酸ジルコニウム膜を蒸着するた
めに、自分自身と無機前駆物質との間の反応に対して、
触媒としての働きをする。膜が形成されると、反応の副
産物（ｔ−ブトキシドおよびベンゼン）が、チャンバか
らポンプにより排出される。
【００３８】いくつかの実施形態および例を参照しなが
ら本発明を説明してきた。これらの実施形態および例
は、本発明をよりよく説明するためのものである。当業
者であれば、添付の特許請求の範囲に定義する、本発明
の精神および範囲から逸脱することなしに、本明細書が
開示している実施形態および例を種々に修正することが
できることを理解することができるだろう。
【図面の簡単な説明】
【図１】電界効果トランジスタの断面図である。
【図２】製造中の半導体デバイスの断面図である。
【図３】製造中の半導体デバイスの断面図である。
【図４】製造中の半導体デバイスの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ステイガーワルド アメリカ合衆国 08836 ニュージャーシ ィ，マーチンズヴィル，ヴォセラー アヴ ェニュー 1037 (72)発明者 グレン ディヴィッド ウィルク アメリカ合衆国 07974 ニュージャーシ ィ，ニュープロヴィデンス，リヴィングス トン アヴェニュー 233−ファースト フロアー Ｆターム(参考） 4K030 AA06 AA24 BA48 CA04 DA01 FA10 LA02 LA15 5F058 BA20 BC03 BE03 BF17 BF25 BF27 BF38 BJ01 5F140 AA24 BA01 BA05 BD01 BD05 BD11 BD13 BE01 BE05 BE07 BE10 CB04

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 デバイスを製造するためのプロセスであ
    って、 半導体基板を供給するステップと、 チャンバ内に前記基板を置くことにより前記シリコン基
    板上に誘電体層を形成するステップと、 前記チャンバ内に有機前駆物質ガスと、無機前駆物質ガ
    スとを導入するステップとを含み、前記有機前駆物質ガ
    スが、その上に誘電体層を形成するために、前記無機前
    駆物質ガスと前記有機前駆物質ガスと基板との間の反応
    に対して、触媒としての働きをするプロセス。
  2. 【請求項２】 請求項１記載のプロセスにおいて、前記
    無機前駆物質が金属を含む化合物を含むプロセス。
  3. 【請求項３】 請求項２記載のプロセスにおいて、前記
    無機前駆物質が、さらに、シリコンを含む化合物を含む
    プロセス。
  4. 【請求項４】 請求項２記載のプロセスにおいて、前記
    有機前駆物質が、酸素を含む有機化合物であるプロセ
    ス。
  5. 【請求項５】 請求項４記載のプロセスにおいて、前記
    有機前駆物質が、酸化アルキル、酸化アルキル・ホスフ
    ィン、アルキル・スルフォキシドおよび複素環式酸化物
    からなるグループから選択され、前記アルキル基が、１
    〜３個の炭素原子を有するプロセス。
  6. 【請求項６】 請求項５記載のプロセスにおいて、前記
    複素環式酸化物が、オキサノルボーネンおよびオキサノ
    ルボナジエンからなるグループから選択されるプロセ
    ス。
  7. 【請求項７】 請求項１記載のプロセスが、さらに、前
    記基板を前記無機前駆物質および前記有機前駆物質の分
    解温度より低い温度に加熱するステップを含むプロセ
    ス。
  8. 【請求項８】 請求項３記載のプロセスにおいて、前記
    誘電体層がケイ酸金属を含むプロセス。
  9. 【請求項９】 請求項８記載のプロセスにおいて、前記
    誘電体層が、一般式（ＭＯ２）ｘ（ＳｉＯ２）ｙで表わ
    される構造を持ち、ここで、Ｍは少なくとも１つの金属
    であり、Ｓｉはシリコンであり、Ｏは酸素であり、ｘは
    約０．０５から約０．８であり、ｙは約０．９５から約
    ０．２であり、ｘとｙの合計が１であるプロセス。
  10. 【請求項１０】 請求項９記載のプロセスにおいて、ｘ
    が約０．０５から約０．５であり、ｙが約０．９５から
    約０．５であるプロセス。
  11. 【請求項１１】 請求項１記載のプロセスにおいて、前
    記誘電体層が、４より大きい誘電率を持つプロセス。
  12. 【請求項１２】 請求項１記載のプロセスにおいて、前
    記誘電体層が、１０以上の誘電率を持つプロセス。
  13. 【請求項１３】 請求項１記載のプロセスにおいて、さ
    らに、前記半導体基板上に前記誘電体層を形成する前に
    前記半導体基板を清掃するステップを含むプロセス。
  14. 【請求項１４】 請求項１記載のプロセスにおいて、前
    記誘電体層が、化学蒸着により前記基板上に形成される
    プロセス。
JP2001247517A 2000-08-17 2001-08-17 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法 Expired - Fee Related JP5177924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/641,160 US6479404B1 (en) 2000-08-17 2000-08-17 Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer
US09/641160 2000-08-17

Publications (2)

Publication Number Publication Date
JP2002158224A true JP2002158224A (ja) 2002-05-31
JP5177924B2 JP5177924B2 (ja) 2013-04-10

Family

ID=24571191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247517A Expired - Fee Related JP5177924B2 (ja) 2000-08-17 2001-08-17 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US6479404B1 (ja)
JP (1) JP5177924B2 (ja)
KR (1) KR100809305B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621542B1 (ko) 2004-09-13 2006-09-19 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713846B1 (en) * 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
US20030149639A1 (en) * 2002-01-22 2003-08-07 Stolakis George D. Systems and methods for providing and accessing advice over a network
US6613592B1 (en) * 2002-04-25 2003-09-02 Taiwan Semiconductor Manufacturing Company IMD oxide crack monitor pattern and design rule
US20050227500A1 (en) * 2002-03-29 2005-10-13 Tokyo Electron Limited Method for producing material of electronic device
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
ATE423306T1 (de) * 2002-11-14 2009-03-15 Fraunhofer Ges Forschung Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
US6794315B1 (en) 2003-03-06 2004-09-21 Board Of Trustees Of The University Of Illinois Ultrathin oxide films on semiconductors
US7491653B1 (en) * 2005-12-23 2009-02-17 Novellus Systems, Inc. Metal-free catalysts for pulsed deposition layer process for conformal silica laminates
US7678709B1 (en) * 2007-07-24 2010-03-16 Novellus Systems, Inc. Method of forming low-temperature conformal dielectric films
KR200451651Y1 (ko) * 2007-12-03 2011-01-05 한창식 등기구의 커버 탈착구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786269A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法
JPH11330069A (ja) * 1998-05-08 1999-11-30 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法及びその形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004462B1 (ko) * 1992-08-07 1996-04-06 삼성전자주식회사 반도체 장치의 커패시터 제조방법
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US5807785A (en) * 1996-08-02 1998-09-15 Applied Materials, Inc. Low dielectric constant silicon dioxide sandwich layer
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6306722B1 (en) * 1999-05-03 2001-10-23 United Microelectronics Corp. Method for fabricating shallow trench isolation structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786269A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd アルミナ膜形成方法およびそれを用いた薄膜トランジスタの製造方法
JPH11330069A (ja) * 1998-05-08 1999-11-30 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法及びその形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621542B1 (ko) 2004-09-13 2006-09-19 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법

Also Published As

Publication number Publication date
US6479404B1 (en) 2002-11-12
KR100809305B1 (ko) 2008-03-04
JP5177924B2 (ja) 2013-04-10
KR20020014768A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
US10692985B2 (en) Protection of high-K dielectric during reliability anneal on nanosheet structures
JP4047075B2 (ja) 半導体装置
US6762114B1 (en) Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US6486080B2 (en) Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
CN101425457B (zh) 高介电常数栅极介电材料的形成方法与半导体元件
US20040126944A1 (en) Methods for forming interfacial layer for deposition of high-k dielectrics
TWI272676B (en) Semiconductor and manufacturing method thereof
KR20000052627A (ko) 고 유전율 실리케이트 재료의 화학 기상 증착 방법
WO2000001008A9 (en) Ulsi mos with high dielectric constant gate insulator
KR20020077126A (ko) 반도체 장치 및 상보형 반도체 장치
TWI524534B (zh) 半導體裝置及其形成方法
JP2006344836A (ja) 半導体装置及びその製造方法
JP2002158224A (ja) 金属酸化物または金属シリケートゲート誘電体層を有する半導体デバイスの製造方法
JP4120938B2 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
JP2006344837A (ja) 半導体装置及びその製造方法
JP2000058832A (ja) オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
US8633119B2 (en) Methods for manufacturing high dielectric constant films
CN101364540B (zh) 半导体装置的制造方法
JP2004079931A (ja) 半導体装置の製造方法
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
US8633114B2 (en) Methods for manufacturing high dielectric constant films
US6777296B2 (en) Semiconductor device and manufacturing method thereof
JP2004158481A (ja) 半導体装置の製造方法
JP2005064052A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees