JP2008283046A - 絶縁ゲート型トランジスタ及び表示装置 - Google Patents

Abstract

【課題】移動度が高く、オン・オフ比が良好な絶縁ゲート型トランジスタを実現する。
【解決手段】活性層にＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物を用いる場合において、昇温脱離分析（ＴＤＳ測定）により水分子として観測される脱離ガスを１．４個／ｎｍ^３未満とする。また、活性層はＩｎ−Ｇａ−Ｚｎ−Ｏを含み構成された酸化物とすることが望ましい。さらに活性層はアモルファスとすることが望ましい。活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物である絶縁ゲート型トランジスタの製造方法において、活性層の成膜後の、昇温脱離分析により水分子として観測される脱離ガスを１．４個／ｎｍ^３以下とする。
【選択図】図１

Description

本発明は、絶縁ゲート型トランジスタ及び表示装置に係わり、特に、活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物である絶縁ゲート型トランジスタ及び表示装置に関する。

近年、電界効果トランジスタの活性層の材料として、例えば酸化亜鉛（ZnO）のような透明導電性酸化物を主成分として用いた系の開発が盛んに行われている（特許文献1）。

ZnOは比較的低温で薄膜形成が可能であり、高分子基板等のフレキシブル基板を用いたフレキシブルトランジスタの開発が試みられている。

例えば、非特許文献１では、ＣａＨｆＯｘバッファー層を用いることで、基板温度１５０℃において、良好なＴＦＴ特性を得ているが、室温において成膜を行い、良好なＴＦＴ特性が得られたという報告は成されていない。

ZnOは酸素空孔が生じ易く、また、雰囲気に対する感度も高いために、例えば、特許文献2では活性層を雰囲気と隔絶する保護層を付与している。

この保護層は、活性層において可動電荷が移動する領域が、雰囲気の影響を受けない範囲で、雰囲気から隔絶されるように施されていれば良いとされている。
したがって、半導体装置を作製した後の活性層に対する雰囲気の影響を抑制する目的で成されたものであり、成膜中の活性層への水分の吸着を妨げるものではない。
特開2002−76356号公報 特開2005−33172号公報 Junya Nishii, Faruque M. Hossain, Shingo Takagi, Tetsuya Aita, Koji Saikusa, Yuji Ohmaki, Isao Ohkubo, Shuya Kishimoto, Akira Ohtomo, Tomoteru Fukumura, Fumihiro Matsukura, Yuzo Ohno, Hideomi Koinuma, Hideo Ohno and Masashi Kawasaki, "High Mobility Thin Film Transistors with Transparent ZnO Channels" Japanese Journal of Applied Physics, Volume 42, No. 4A (2003) pp. L347-L349.

本発明者は酸化物半導体を活性層に用いた絶縁ゲート型トランジスタの実用化を目指し、スパッタ法を用いて研究を進めた結果、同じ装置で同条件で作製された絶縁ゲート型トランジスタでも移動度やオン・オフ比が、作製時期により異なることが分かった。

本発明の目的は、移動度が高く、オン・オフ比が良好な絶縁ゲート型トランジスタ及び表示装置を実現することにある。

本発明者は、移動度が高く、オン・オフ比が良好な、酸化物半導体を活性層に用いた絶縁ゲート型トランジスタを得るべく、各種分析を行った結果、移動度やオン・オフ比の変動の原因が活性層に含有される水分量が異なることであることを見出した。
酸化物は分極性が高く、多結晶ＳｉやアモルファスＳｉよりも水分を取り込み易い傾向がある。また、高分子材料基板等を用いてトランジスタを作製する際には、すべての構成部位を低温で成膜することが求められ、高温で成膜を行うよりも、膜中に成膜チャンバーの内壁から脱離した水分等がより取り込まれ易くなる。
本発明者は、酸化物半導体を活性層に用いた薄膜トランジスタを実用化するためには、水分の取り込み量とＴＦＴ特性の相関を解明し、良好なＴＦＴ特性を呈する組成系と、実用上で問題とならない水分取り込み量の上限を規定することが重要であることを認識し、さらに鋭意研究を進め、本発明に至ったものである。

すなわち、本発明の絶縁ゲート型トランジスタは、活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物からなり、
前記活性層は、昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ^３以下であることを特徴とする絶縁ゲート型トランジスタである。

また本発明の絶縁ゲート型トランジスタの製造方法は、活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物である絶縁ゲート型トランジスタの製造方法において、
前記活性層の成膜後の、昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ^３以下であることを特徴とする絶縁ゲート型トランジスタの製造方法である。

上記本発明の絶縁ゲート型トランジスタ及びその製造方法において、前記活性層がＩｎ−Ｇａ−Ｚｎ−Ｏを含み構成された酸化物であることが望ましい。

また、上記本発明の絶縁ゲート型トランジスタ及びその製造方法において、前記活性層がアモルファスであることが望ましい。

ここで「アモルファス」とは、X線回折測定やTEM観察による電子線回折測定において、いわゆるハローパターンのみを呈し、急峻な回折ピークを呈しない構造のことである。また、TEM観察では、長距離秩序構造が観察されない構造のことである。また、アモルファスは基本的に均質であり、粒界のような不均質構造を有しない。

本発明によれば、絶縁ゲート型トランジスタの活性層について、ＴＤＳ測定により水分子として観測される脱離ガスを１．４個／ｎｍ^３以下にすることで、移動度が高く、オン・オフ比が良好な絶縁ゲート型トランジスタを実現することができる。

本実施形態の絶縁ゲート型トランジスタにおいて、活性層としては、Ｉｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物であれば良いが、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成される酸化物層が好ましい。

また、前記活性層に水分を含有することで、ヒステリシスを示さず、しきい値電圧が安定し、かつ、再現性の良好なＴＦＴ特性を有する酸化物半導体薄膜を実現することができる。水分の含有量は１．４個／ｎｍ^３以下が好ましい。

また、本実施形態の絶縁ゲート型トランジスタが特に効果的であるのは、前記活性層がアモルファスの場合である。

トランジスタの各構成部材の成膜手法としては、スパッタ法、真空蒸着法、イオンプレーティング法、ディップ法、CVD法、MOCVD法、PCVD法等がある。この内、本発明が特に効果的であるのは、300℃以下の低温において成膜を行う場合であり、均一大面積成膜に適しているスパッタ法が好ましい。300℃よりも高い温度で成膜する場合は、膜中の水分の分布が不均一になり易く、安定したＴＦＴ特性や再現性を得にくくなる。
水分の含有量の制御法としては、本実施形態においてはスパッタ装置のロードロックチャンバーの使用と不使用、使用時の時間経過による成膜チャンバー内の水蒸気分圧の低下を用いたが、スパッタ法の場合はターゲットに水分を含有させる方法が挙げられる。この場合、成膜中の基板温度を低温にすることが好ましく、１００℃以下、より好ましくは５０℃以下の室温程度にすることが好ましい。また、この場合は温度制御が困難になり、薄膜の電気特性にばらつきが生じることがあるため、必要に応じて、３００℃以下の基板温度において成膜することも、好ましい形態である。また、パワーを下げることで安定して水分を含有させることができる。

また、成膜後に水分を含有させる方法としては、例えば水蒸気中でのアニールや、Ｈ_２Ｏの打ち込みなどが考えられる。

水分の含有量の測定法としては、昇温脱離分析法（ＴＤＳ）が挙げられる。試料にもよるが、基板表面に接触させた熱電対の温度で、数１０℃から２００℃程度にかけて、主に表面に吸着している水分の脱離ピークが観測される。次いで２００℃程度から高温において薄膜中に存在する水分の脱離ピークが観測される。

本実施形態において、昇温脱離分析により活性層から脱離する水分子はほぼ６００℃で脱離しきっていたため、定量に用いた温度範囲を、基板表面に接触させた熱電対の温度で５０℃から６００℃とした。

脱離したガス種が水分であるか否かは、Ｈ_３Ｏ^＋に相当する質量数（ｍ／ｚ）18のイオン強度と、ＯＨ^＋に相当する質量数（ｍ／ｚ）17のイオン強度が同期して変化していることから確認できる。

試料サイズが微小な場合や、絶縁膜やパッシベーション膜等により覆われている場合、半導体層の水分含有量の測定法としては、ＳＩＭＳ（２次イオン質量分析）が挙げられる。ＳＩＭＳではＨ^＋、Ｈ_２Ｏ⁻、ＯＨ⁻およびＨ_３Ｏ^＋等として観測される。

また、本実施形態において、活性層が透明な場合も好ましい形態である。この場合、トランジスタの各構成部材に同じく透明な材料を用いることで、透明トランジスタとすることができる。

また、活性層をアモルファスとするとともに、高分子基板等のフレキシブル基板を用い、さらにトランジスタの各構成部材に同じくアモルファス材料を用いることで、フレキシブルトランジスタを構成することができる。

絶縁層として好ましいのは、Al₂O₃、SiO₂、SiON、SiN、Si₃N₄の内の少なくとも１つ、または少なくとも１つを含む複合酸化物または複合酸窒化物である。また、比誘電率が高い、Sc₂O₃、TiO₂、ZnO、Ga₂O₃、SrO、Y₂O₃、ZrO₂、In₂O₃、SnO、BaO、La₂O₃、Pr₂O₃、Gd₂O₃、Yb₂O₃、HfO₂、Ta₂O₃、PbO、Bi₂O₃の内の少なくとも１つを絶縁層として用いることも好ましい形態である。

基板としては、例えば、石英ガラスやSi基板、セラミックス等があるが、例えば、ポリイミド、ポリエステル、その他の高分子材料、ガラス類、布類、紙類等をフレキシブル基板として使用することもできる。本発明が特に効果的であるのは、基板の材質の変質や、成膜中の活性層や絶縁層との熱膨張差等が問題となり、300℃以下の低温で成膜する場合である。

電極としては、Au、Ti、Ni、In、Sn、Zn、Cu、Ag等やこれらの内少なくとも１つを含む合金や酸化物がある。
素子構成はトップゲートおよびボトムゲートのいずれでも良く、また、それぞれについてトップコンタクトおよびボトムコンタクトのいずれでも良い。

次に本発明の実施例について図面を用いて説明する。ただし、以下の実施例は一例を示すもので、本発明はこれらによって何ら限定されるものではない。

本発明の第１の実施例の絶縁ゲート型トランジスタの構成及び製造方法について、図１、図２および図３に基づいて以下に説明する。図１は本発明の第1の実施例に係わる、ボトムゲート型薄膜トランジスタの構成を示す断面図である。図２は本発明の第1の実施例に係わる、活性層の昇温脱離測定結果を示す図である。図３は本発明の第1の実施例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。

まず、基板２として単結晶Ｓｉを用い、その上にゲート電極７および８としてTiおよびAuを用い、この順番で真空蒸着法により成膜した。成膜中の基板温度は約120℃である。

次に、ゲート絶縁膜６としてSiO₂を成膜した。成膜手段としてはスパッタ法を用い、基板温度は室温において成膜した。パワーを300Wとし、Arガス13sccm、O₂ガス1.2sccmの雰囲気中で、圧力0.187Paで膜厚が約100nmになるようにスパッタを行った。
なお、スパッタ装置にはロードロックが装備されており、成膜チャンバー中の水蒸気分圧は抑えられている。

次に、活性層５としてIn-Ga-Zn-O系の酸化物半導体を成膜した。In:Ga:Zn:Oの組成比は1：1：1：4であり、膜厚は約40nmである。フォトリソグラフィ法によりパターニングした後に、成膜手段としてはスパッタ法を用い、基板温度は室温において成膜した。ターゲットにはIn:Ga:Zn:Oの組成比が1：1：1：4のものを用いた。基板のバイアスを−１０V、パワーを２００Wとし、O₂分圧３％のＡｒ雰囲気中で、圧力0.5Paでスパッタを行った。本例とは別に、同じ条件で成膜した薄膜の薄膜Ｘ線回折測定（入射角 0.5度）を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。また、別に同条件で作製した単膜について、膜中の含水量をＴＤＳにより調べたところ、昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ^３であり、膜中の含水量として１．４個／ｎｍ^３の存在が確認された。昇温脱離分析による脱離ガスの量は各基板温度に対する脱離ガスの積分値である（実施例２及び比較例１においても同様である）。

次に、フォトリソグラフィ法によりソース電極３及びドレイン電極４をレジストによりパターニングする。本例ではソース電極およびドレイン電極としてAuを用い、真空蒸着法によりAuを約40nm成膜し、リフトオフ法により両電極を形成した。

特性を測定したところ、移動度が３．７０ｃｍ^２／Ｖ・ｓ、オン・オフ比は５．２×１０^６であった。

本発明の第２の実施例について、図４および図５に基づいて以下に説明する。図４は本発明の第２の実施例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。図５は本発明の第２の実施例に係わる、活性層の昇温脱離測定結果を示す図である。

第１の実施例から3ヶ月後、スパッタ装置のターゲットに含まれる水分量が低下したと考えられる時点において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系薄膜トランジスタを作製した。この間、非運転時の成膜チャンバーの圧力は１０^−５Ｐａ台を推移していた。

成膜条件および手順は実施例１と同様の条件を用いた。本例とは別に、同じ条件で成膜した薄膜の薄膜Ｘ線回折測定（入射角 0.5度）を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。また、別に同条件で作製した単膜について膜中の含水量をＴＤＳにより調べたところ、１．０個／ｎｍ^３の存在が確認された。

出来上がった薄膜トランジスタの特性を測定したところ、移動度が５．０５ｃｍ^２／Ｖ・ｓ、オン・オフ比は４．４×１０^６であった。

なお、図５に示す活性層の昇温脱離測定結果は図２に示す活性層の昇温脱離測定結果と比べて、１００℃付近の水分離脱量が減少している。これは、単膜の試料をＴＤＳ装置内の真空中で保持することで、主として膜表面に付着していた水分が離脱したためと考えられる。
［比較例１］
本発明の第１の比較例について、図６および図７に基づいて以下に説明する。図６は本発明の第１の比較例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。図７は本発明の第１の比較例に係わる、活性層の昇温脱離測定結果を示す図である。

スパッタ装置のロードロックを使用せず、成膜チャンバー中の水蒸気分圧が第１の実施例よりも高いと考えられる時点において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系薄膜トランジスタを作製した。成膜条件および手順は実施例１と同様の条件を用いた。本例とは別に、同じ条件で成膜した薄膜の薄膜Ｘ線回折測定（入射角 0.5度）を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。また、別に同条件で作製した単膜について膜中の含水量をＴＤＳにより調べたところ、４．７個／ｎｍ^３の存在が確認された。

なお、図２、図５及び図７の縦軸に示した水分脱離量は図２、図５及び図７において共通の基準に基づいて示したものではない。すなわち、図２、図５及び図７は基板表面温度に対する水分脱離量の変動傾向を示したものであり、図２、図５及び図７に示した水分脱離量の値は比較できるものはでない。

出来上がった薄膜トランジスタの特性を測定したところ、移動度が０．０４ｃｍ^２／Ｖ・ｓ、オン・オフ比は３．９×１０^４であった。
第１および第２の実施例と第１の比較例での薄膜トランジスタの特性を表１にまとめた。表１は本発明の実施例と比較例の薄膜トランジスタの特性を示した表である。

第１の実施例においては、活性層は１．４個／ｎｍ^３の水分子を含有し、移動度が３．７０ｃｍ^２／Ｖ・ｓで、アモルファスＳｉに比較して非常に大きな値が得られている。また、オン・オフ比が５．２×１０^６であり、充分なスイッチング特性が得られている。
第２の実施例においては、活性層は第１の実施例よりも少ない１．０個／ｎｍ^３の水分子を含有し、移動度が５．０５ｃｍ^２／Ｖ・ｓで第１の実施例よりも向上している。また、オン・オフ比が４．４×１０^６であり、充分なスイッチング特性が得られている。
第１の比較例においては、活性層は第１の実施例よりも多い４．７個／ｎｍ^３の水分子を含有し、移動度が０．０４ｃｍ^２／Ｖ・ｓで第１の実施例よりも大幅に低下している。また、オン・オフ比が３．９×１０^４であり、実施例１よりも大幅に低下している。
これらの結果から、活性層が含有する水分子は１．４個／ｎｍ^３以下が良好であり、より少ないことが好ましく、理想的には０個／ｎｍ^３である。

以上、本発明に関わる絶縁ゲート型トランジスタについて説明したが、絶縁ゲート型トランジスタの出力端子であるドレインに、表示素子の電極に接続することで表示装置を構成することができる。表示素子としては、有機又は無機のエレクトロルミネッセンス素子（ＥＬ素子）、液晶素子等を用いることができる。以下に表示装置の断面図を用いて具体的な表示装置構成の実施例を説明する。ここではトップゲート型トランジスタを用いた例について説明する。

たとえば図８に示すように、基体１１１上に、非晶質酸化物半導体膜１１２と、ソース電極１１３と、ドレイン電極１１４と、ゲート絶縁膜１１５と、ゲート電極１１６とから構成されるＴＦＴを形成する。そして、ドレイン電極１１４に、層間絶縁膜１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子（ＥＬ素子）を構成する。

あるいは、図９に示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１及び１２２、電極１１８、電極１２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。

上述の２例においてＴＦＴとしては、トップゲートのコプレナー型の構成で代表させたが、本実施形態は必ずしも本構成に限定されるものではない。例えば、スタガ型等他の構成も可能である。

また、上述の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。
さらに、上述の２例においては、表示素子に接続されるＴＦＴをひとつだけ図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、図中に示したＴＦＴがさらに本実施形態による別のＴＦＴに接続されていてもよく、図中のＴＦＴはそれらＴＦＴによる回路の最終段であればよい。

ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明である必要がある。

さらに本実施形態のＴＦＴでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量で可撓性を有する透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。

次に、ＥＬ素子（ここでは有機ＥＬ素子）と薄膜トランジスタを含む画素を基板上に二次元状に複数配置した表示装置について図１０を用いて説明する。

図１０において、１８１は有機EL層１８４を駆動するトランジスタであり、１８２は画素を選択するトランジスタである。また、コンデンサ１８３は選択された状態を保持するためのものであり、共通電極線１８７とトランジスタ１８２のソース部分との間に電荷を蓄え、トランジスタ１８１のゲートの信号を保持している。画素選択は走査電極線１８５と信号電極線１８６により決定される。

より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極１８５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極１８６を通してやはりパルス信号でトランジスタ１８２へと印加されて画素が選択される。そのときトランジスタ１８２がONとなり信号電極線１８６とトランジスタ１８２のソースの間にあるコンデンサ１８３に電荷が蓄積される。これによりトランジスタ１８１のゲート電圧が所望の電圧に保持されトランジスタ１８１はONになる。この状態は次の信号を受け取るまで保持される。トランジスタ１８１がONである状態の間、有機EL層１８４には電圧、電流が供給され続け発光が維持されることになる。

この図１０の例では１画素にトランジスタ２個、コンデンサー１個の構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本実施形態の低温で形成でき透明のTFTであるIn-Ga-Zn-O系のTFTを用いることにより、有効なＥＬ素子が得られる。

本発明は、絶縁ゲート型トランジスタを用いた装置、例えば、液晶やＥＬ素子を用いた表示機器、デジタル情報処理機器、携帯情報機器、撮像機器等に広く利用することができる。

本発明の第1の実施例に係わる、ボトムゲート型薄膜トランジスタの構成を示す断面図である。 本発明の第1の実施例に係わる、活性層の昇温脱離測定結果を示す図である。 本発明の第1の実施例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。 本発明の第２の実施例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。 本発明の第２の実施例に係わる、活性層の昇温脱離測定結果を示す図である。 本発明の第１の比較例に係わるボトムゲート型薄膜トランジスタのゲート電圧に対するドレイン／ソース電流を示す図である。 本発明の第１の比較例に係わる、活性層の昇温脱離測定結果を示す図である。 本発明に係わる表示装置の一例の断面図である。 本発明に係わる表示装置の他の例の断面図である。 有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配置した表示装置の構成を示す図である。

符号の説明

１ トランジスタ
２ 絶縁性基板
３ ソース電極
４ ドレイン電極
５ 活性層
６ 絶縁層
７，８ ゲート電極

Claims (10)

1. 活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物からなり、
   前記活性層は、昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ^３以下であることを特徴とする絶縁ゲート型トランジスタ。
2. 前記活性層がＩｎ−Ｇａ−Ｚｎ−Ｏを含み構成された酸化物であることを特徴とする請求項１記載の絶縁ゲート型トランジスタ。
3. 前記活性層がアモルファスであることを特徴とする請求項１又は２記載の絶縁ゲート型トランジスタ。
4. 表示素子の電極に、請求項１から３のいずれか１項に記載の絶縁ゲート型トランジスタのソース又はドレイン電極が接続されている表示装置。
5. 前記表示素子がエレクトロルミネッセンス素子である、請求項４に記載の表示装置。
6. 前記表示素子が液晶セルである、請求項４に記載の表示装置。
7. 基板上に前記表示素子及び前記絶縁ゲート型トランジスタが二次元状に複数配されている請求項４から６のいずれか１項に記載の表示装置。
8. 活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも1つを含む酸化物である絶縁ゲート型トランジスタの製造方法において、
   前記活性層の成膜後の、昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ^３以下であることを特徴とする絶縁ゲート型トランジスタの製造方法。
9. 前記活性層がＩｎ−Ｇａ−Ｚｎ−Ｏを含み構成された酸化物であることを特徴とする請求項８記載の絶縁ゲート型トランジスタの製造方法。
10. 前記活性層がアモルファスであることを特徴とする請求項８又は９記載の絶縁ゲート型トランジスタの製造方法。