JP2015166874A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2015166874A
JP2015166874A JP2015079061A JP2015079061A JP2015166874A JP 2015166874 A JP2015166874 A JP 2015166874A JP 2015079061 A JP2015079061 A JP 2015079061A JP 2015079061 A JP2015079061 A JP 2015079061A JP 2015166874 A JP2015166874 A JP 2015166874A
Authority
JP
Japan
Prior art keywords
wiring
transistor
circuit
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015079061A
Other languages
English (en)
Other versions
JP5993483B2 (ja
Inventor
木村　肇
Hajime Kimura
肇 木村
敦司 梅崎
Atsushi Umezaki
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015079061A priority Critical patent/JP5993483B2/ja
Publication of JP2015166874A publication Critical patent/JP2015166874A/ja
Application granted granted Critical
Publication of JP5993483B2 publication Critical patent/JP5993483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Abstract

【課題】正確な表示を行う表示装置を提供することを課題とする。【解決手段】オフ電流の低い酸化物半導体を有するトランジスタを用いて、回路を構成する。回路として、画素回路の他に、プリチャージ回路または検査回路を形成する。酸化物半導体を用いているため、オフ電流が低く、そのため、プリチャージ回路や検査回路において、信号や電圧が漏れて、表示に不具合を起こすという可能性が低い。その結果、正確な表示を行う表示装置を提供することが出来る。【選択図】図２

Description

本発明は、半導体装置、表示装置、液晶表示装置、発光装置又はそれらの製造方法に関す
る。特に、酸化物半導体膜を用いたトランジスタで構成された回路を有する半導体装置、
表示装置、液晶表示装置、発光装置又はそれらの作製方法に関する。
従来、液晶表示装置に代表される表示装置のスイッチング素子として、アモルファスシリ
コン等で形成されたシリコン層をチャネル層として用いた薄膜トランジスタ（ＴＦＴ）が
広く用いられている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動
度が低いもののガラス基板の大面積化に対応することができるという利点を有している。
また、近年、半導体特性を示す金属酸化物を用いてトランジスタを作製し、電子デバイス
や光デバイスに応用する技術が注目されている。例えば、金属酸化物の中で、酸化タング
ステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている
。このような金属酸化物で構成される透明半導体層をチャネル形成領域とするトランジス
タが開示されている（特許文献１）。
特開２００６−１６５５３２号公報
本発明の一態様は、ノイズの小さい半導体装置などを提供することを課題とする。または
、本発明の一態様は、絶縁耐圧の高い半導体装置などを提供することを課題とする。また
は、本発明の一態様は、消費電力の低い半導体装置などを提供することを課題とする。ま
たは、本発明の一態様は、正しい表示を行う表示装置などを提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、上記の課題の全てを解決する必要はないものとする。
上記課題を解決するために、酸化物半導体（ＯＳ：オキサイドセミコンダクター）を有す
るトランジスタ、特に、酸化物半導体を有するＭＯＳトランジスタを用いて、回路を構成
する。その酸化物半導体は、実質的に真性な半導体である。そのため、オフ電流が非常に
低い。
本発明の実施形態の一態様は、複数の画素を含む画素部と、プリチャージ回路とを有し、
プリチャージ回路は、第１のトランジスタを複数有し、複数の画素のそれぞれは、第２の
トランジスタと液晶素子とを有し、第１のトランジスタと第２のトランジスタは、酸化物
半導体を有することを特徴とする液晶表示装置が提供される。
または、本発明の実施形態の一態様は、複数の画素を含む画素部と、検査回路とを有し、
検査回路は、第１のトランジスタを複数有し、複数の画素のそれぞれは、第２のトランジ
スタと液晶素子とを有し、第１のトランジスタと第２のトランジスタは、酸化物半導体を
有することを特徴とする液晶表示装置が提供される。
または、本発明の実施形態の一態様は、複数の画素を含む画素部と、回路とを有し、回路
は、第１のトランジスタを複数有し、複数の画素のそれぞれは、第２のトランジスタと液
晶素子とを有し、複数の第１のトランジスタのゲートは、互いに電気的に接続され、複数
の第１のトランジスタの第１の端子は、互いに電気的に接続され、複数の第１のトランジ
スタの第２の端子の全ては、画素部に電気的に接続され、複数の第１のトランジスタのゲ
ートは、フローティング状態になっており、第１のトランジスタと第２のトランジスタは
、酸化物半導体を有することを特徴とする液晶表示装置が提供される。
または、本発明の実施形態の一態様は、複数の画素を含む画素部と、回路とを有し、回路
は、第１のトランジスタを複数有し、複数の画素のそれぞれは、第２のトランジスタと液
晶素子とを有し、複数の第１のトランジスタのゲートは、互いに電気的に接続され、複数
の第１のトランジスタの第１の端子は、互いに電気的に接続され、複数の第１のトランジ
スタの第２の端子の全ては、画素部に電気的に接続され、複数の第１のトランジスタの第
１の端子は、フローティング状態になっており、第１のトランジスタと第２のトランジス
タは、酸化物半導体を有することを特徴とする液晶表示装置が提供される。
上記構成において、第１のトランジスタおよび第２のトランジスタが有する酸化物半導体
は、真性半導体であることを特徴とする液晶表示装置が提供される。
開示する発明において、オフ電流の低い酸化物半導体を有するトランジスタを用いて、回
路を構成する。そのため、回路に不要な電流が漏れて入ってきてしまうことを防ぐことが
出来る。よって、回路が正常に動作しやすくなる。そのため、酸化物半導体を有するトラ
ンジスタを備えた回路を有する表示装置において、正確な表示を行うことが出来る。
半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置の信号の波形を説明するタイミングチャート。 半導体装置の信号の波形を説明するタイミングチャート。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する回路図。 半導体装置を説明する断面図。 表示装置を説明する回路図及び断面図。 表示装置を説明する断面図。 表示装置の波形を説明するタイミングチャート。 電子機器を説明する図。 電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。なお、以下に説明する構成にお
いて、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同
様な機能を有する部分の詳細な説明は省略する。
（実施の形態１）
本実施の形態では、酸化物半導体を有するトランジスタ、特に、活性層に酸化物半導体を
有するトランジスタを用いて構成された装置（半導体装置、表示装置、または、発光装置
）の一例について、図面を参照して説明する。酸化物半導体を有するトランジスタはオフ
電流が低いため、酸化物半導体を有する半導体装置などにおいて、オフ電流に起因して生
じる不具合を低減することが出来る。または、酸化物半導体を有するトランジスタは、絶
縁耐圧が高い。よって、高い電圧が加えられても正常に動作し、高い電圧が加えられてい
る時のオフ電流も低くすることができるため、オフ電流に起因して生じる不具合を低減す
ることが出来る。
図１に、本実施の形態で示す装置の一構成例を示す。本実施の形態の一態様は、画素部１
０１および回路１１１を有している。
画素部１０１には、複数の画素がマトリクス状に配置されている。ここで、画素がマトリ
クスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並
んで配置されている場合、又はギザギザな線上に配置されている場合を含むものとする。
例えば、画素１０２ａおよび画素１０２ｂは、横方向に並んで配置されている。同様に、
画素１０２ｃおよび画素１０２ｄは、横方向に並んで配置されている。さらに、画素１０
２ａおよび画素１０２ｃは、縦方向に並んで配置されている。同様に、画素１０２ｂおよ
び画素１０２ｄは、縦方向に並んで配置されている。そして、各々の画素は、配線によっ
て、互いに接続されている。縦方向に配置された画素は、上下方向に伸びる配線によって
接続され、横方向に配置された画素は、左右方向に伸びる配線によって接続されている。
例えば、画素１０２ａおよび画素１０２ｂは、配線１０４ａによって接続されている。同
様に、画素１０２ｃおよび画素１０２ｄは、配線１０４ｂによって接続されている。さら
に、画素１０２ａおよび画素１０２ｃは、配線１０３ａによって接続されている。同様に
、画素１０２ｂおよび画素１０２ｄは、配線１０３ｂによって接続されている。なお、さ
らに別の配線、例えば、全画素が接続されるような配線（共通配線、電源線など）などに
よって、画素が接続されることが可能である。なお、これら以外の画素についても、同様
に配置され、同様に接続されている。
ここで、配線１０４ａ、配線１０４ｂのように、左右方向に伸びて配置された配線は、各
画素が有するトランジスタのゲートと接続される場合がある。したがって、配線１０４ａ
、配線１０４ｂのように、左右方向に伸びて配置された配線は、ゲート信号線（ゲート配
線、ゲート線など）の機能を有することが出来る。または、配線１０４ａ、配線１０４ｂ
のように、左右方向に伸びて配置された配線には、１行ずつ選択する信号が供給され、そ
の信号がスキャンされていく場合がある。したがって、配線１０４ａ、配線１０４ｂのよ
うに、左右方向に伸びて配置された配線は、スキャン信号線（スキャン配線、スキャン線
など）の機能を有することが出来る。
または、配線１０３ａ、配線１０３ｂ、配線１０３ｃ、配線１０３ｄ、配線１０３ｅ、配
線１０３ｆ、配線１０３ｇ、配線１０３ｈ、配線１０３ｉ、配線１０３ｊ、配線１０３ｋ
、配線１０３Ｌ（配線１０３ａ乃至配線１０３Ｌ）のように、上下方向に伸びて配置され
た配線は、各画素が有するトランジスタのソースまたはドレインと接続される場合がある
。したがって、配線１０３ａ乃至配線１０３Ｌのように、上下方向に伸びて配置された配
線は、ソース信号線（ソース配線、ソース線など）の機能を有することが出来る。または
、配線１０３ａ乃至配線１０３Ｌのように、上下方向に伸びて配置された配線には、デー
タ信号、ビデオ信号、ソース信号などが供給される場合がある。したがって、配線１０３
ａ乃至配線１０３Ｌのように、上下方向に伸びて配置された配線は、データ信号線（デー
タ配線、データ線など）の機能を有することが出来る。
次に、回路１１１は、配線１０３ａ乃至配線１０３Ｌのように、上下方向に伸びて配置さ
れた配線を介して、画素部１０１または各々の画素と接続されている。回路１１１は、様
々な機能を持つ回路として構成させることが出来る。
回路１１１の詳細について示した回路構成の一例を、図２に示す。回路１１１は、一例と
しては、プリチャージ回路の機能を有することが可能であり、または、検査回路の機能を
有することが可能である。または、回路１１１は、プリチャージ回路の機能と検査回路の
機能の両方の機能を有することが可能である。ただし、本発明の実施形態の一態様は、こ
れに限定されない。
回路１１１は、トランジスタ２０１ａ、トランジスタ２０１ｂ、トランジスタ２０１ｃ、
トランジスタ２０１ｄ、トランジスタ２０１ｅ、トランジスタ２０１ｆ、トランジスタ２
０１ｇ、トランジスタ２０１ｈ、トランジスタ２０１ｉ、トランジスタ２０１ｊ、トラン
ジスタ２０１ｋ、トランジスタ２０１Ｌ（トランジスタ２０１ａ乃至トランジスタ２０１
Ｌ）を有している。配線１０３ａ乃至配線１０３Ｌは、配線２０２と、トランジスタ２０
１ａ乃至トランジスタ２０１Ｌを各々介して、接続されている。したがって、トランジス
タ２０１ａ乃至トランジスタ２０１Ｌのソース又はドレインの一方は、配線２０２に接続
され、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのソース又はドレインの他方の各
々は、それぞれ、配線１０３ａ乃至配線１０３Ｌに接続されている。そして、配線２０３
は、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのゲートと接続されている。したが
って、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのゲートは、互いに接続されてい
る。
なお、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とが出来るものである。
なお、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマ
ルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャ
ネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。
よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の
向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に
、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり
変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットで
ある電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能
動負荷を実現することが出来る。その結果、特性のよい差動回路又はカレントミラー回路
などを実現することが出来る。
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構
造のトランジスタを適用することができる。チャネルの上下にゲート電極が配置される構
造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よ
って、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネル
の上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるた
め、サブスレッショルドスイング値（Ｓ値）の改善を図ることができる。
なお、回路１１１の回路構成は、図２の回路構成に限定されず、様々な回路構成をとるこ
とが可能である。その場合の回路１１１の一例を図３に示す。したがって、図１及び図２
に関して述べた内容は、図３にも適用させることが可能である。
図３では、図２における配線２０２を複数設ける場合の例を示す。なお、図３では、配線
２０２が３本の場合について示したが、本発明の実施形態の一態様は、これに限定されず
、２本、または、４本以上にすることが可能である。配線１０３ａ乃至配線１０３Ｌは、
配線２０２ａ、配線２０２ｂまたは配線２０２ｃのいずれか１つと、トランジスタ２０１
ａ乃至トランジスタ２０１Ｌを各々介して、接続されている。したがって、トランジスタ
２０１ａ乃至トランジスタ２０１Ｌのソース又はドレインの一方は、配線２０２ａ、配線
２０２ｂまたは配線２０２ｃのいずれか１つに接続され、トランジスタ２０１ａ乃至トラ
ンジスタ２０１Ｌのソース又はドレインの他方の各々は、それぞれ、配線１０３ａ乃至配
線１０３Ｌに接続されている。そして、配線２０３は、トランジスタ２０１ａ乃至トラン
ジスタ２０１Ｌのゲートと接続されている。したがって、トランジスタ２０１ａ乃至トラ
ンジスタ２０１Ｌのゲートは、互いに接続されている。
なお、カラー表示を行う場合、表示を行う画素の各色と、配線２０２ａ、配線２０２ｂ、
または配線２０２ｃに関して、各色と、配線２０２ａ、配線２０２ｂ、または配線２０２
ｃのいずれか１つとを対応させることが可能である。例えば、配線２０２ａにトランジス
タを介して接続される配線は、赤色の画素に接続されている。したがって、配線２０２ａ
は、各々トランジスタを介して、配線１０３ａ、配線１０３ｄ、配線１０３ｇ、配線１０
３ｊに接続されている。同様に、配線２０２ｂにトランジスタを介して接続される配線は
、青色の画素に接続されている。したがって、配線２０２ｂは、各々トランジスタを介し
て、配線１０３ｂ、配線１０３ｅ、配線１０３ｈ、配線１０３ｋに接続されている。同様
に、配線２０２ｃにトランジスタを介して接続される配線は、緑色の画素に接続されてい
る。したがって、配線２０２ｃは、各々トランジスタを介して、配線１０３ｃ、配線１０
３ｆ、配線１０３ｉ、配線１０３Ｌに接続されている。なお、色は、赤青緑に限定されず
、例えば、白を追加して４色を用いることや、少し異なる赤（または青または緑）を複数
用いることも可能である。それにより、色の制御を行うことが出来る。
次に、回路１１１の回路構成の別の例を図４に示す。したがって、図１、図２および図３
に関して述べた内容は、図４にも適用させることが可能である。
図４では、図２における配線２０３を複数設ける場合の例を示す。なお、図４では、配線
２０３が３本の場合について示したが、本発明の実施形態の一態様は、これに限定されず
、２本、または、４本以上にすることが可能である。配線１０３ａ乃至配線１０３Ｌは、
配線２０２と、トランジスタ２０１ａ乃至トランジスタ２０１Ｌを各々介して、接続され
ている。したがって、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのソース又はドレ
インの一方は、配線２０２に接続され、トランジスタ２０１ａ乃至トランジスタ２０１Ｌ
のソース又はドレインの他方の各々は、それぞれ、配線１０３ａ乃至配線１０３Ｌに接続
されている。そして、配線２０３ａ、配線２０３ｂ、または配線２０３ｃのいずれか１つ
は、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのゲートと接続されている。したが
って、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのうちの一部（例えば、トランジ
スタ２０１ａ、２０１ｄ、２０１ｇ、２０１ｊ）については、ゲートは、互いに接続され
、配線２０３ａに接続されている。同様に、トランジスタ２０１ａ乃至トランジスタ２０
１Ｌのうちの別の一部（例えば、トランジスタ２０１ｂ、２０１ｅ、２０１ｈ、２０１ｋ
）については、ゲートは、互いに接続され、配線２０３ｂに接続されている。同様に、ト
ランジスタ２０１ａ乃至トランジスタ２０１Ｌのうちのさらに別の一部（例えば、トラン
ジスタ２０１ｃ、２０１ｆ、２０１ｉ、２０１Ｌ）については、ゲートは、互いに接続さ
れ、配線２０３ｃに接続されている。
なお、カラー表示を行う場合、表示を行う画素の各色と、配線２０３ａ、配線２０３ｂ、
または配線２０３ｃに関して、各色と、配線２０３ａ、配線２０３ｂ、または配線２０３
ｃのいずれか１つとを対応させることが可能である。例えば、配線２０３ａとゲートが接
続されているトランジスタを介して配線２０２と接続される配線は、赤色の画素に接続さ
れている。したがって、配線２０２は、配線２０３ａとゲートが接続されている各々のト
ランジスタを介して、配線１０３ａ、配線１０３ｄ、配線１０３ｇ、配線１０３ｊに接続
されている。同様に、配線２０３ｂとゲートが接続されているトランジスタを介して配線
２０２と接続される配線は、青色の画素に接続されている。したがって、配線２０２は、
配線２０３ｂとゲートが接続されている各々のトランジスタを介して、配線１０３ｂ、配
線１０３ｅ、配線１０３ｈ、配線１０３ｋに接続されている。同様に、配線２０３ｃとゲ
ートが接続されているトランジスタを介して配線２０２と接続される配線は、緑色の画素
に接続されている。したがって、配線２０２は、配線２０３ｃとゲートが接続されている
各々のトランジスタを介して、配線１０３ｃ、配線１０３ｆ、配線１０３ｉ、配線１０３
Ｌに接続されている。なお、色は、赤青緑に限定されず、例えば、白を追加して４つの色
を用いることも可能であり、少し異なる赤（または青または緑）を複数用いることも可能
である。それにより、色の制御を行うことが出来る。
次に、回路１１１の回路構成の別の例を図５に示す。したがって、図１、図２、図３、お
よび図４に関して述べた内容は、図５にも適用させることが可能である。
図５では、図２における配線２０２および配線２０３を複数設ける場合の例を示す。した
がって、図５は、図３における配線２０３が複数になった場合、または、図４における配
線２０２を複数設ける場合にも相当する。なお、図５では、配線２０２および配線２０３
をそれぞれ３本の場合について示したが、本発明の実施形態の一態様は、これに限定され
ず、２本、または、４本以上にすることが可能である。配線１０３ａ乃至配線１０３Ｌは
、配線２０２ａ、配線２０２ｂ、または配線２０２ｃのいずれか１つと、トランジスタ２
０１ａ乃至トランジスタ２０１Ｌを各々介して、接続されている。したがって、トランジ
スタ２０１ａ乃至トランジスタ２０１Ｌのソース又はドレインの一方は、配線２０２ａ、
配線２０２ｂ、または、配線２０２ｃのいずれか１つに接続され、トランジスタ２０１ａ
乃至トランジスタ２０１Ｌのソース又はドレインの他方の各々は、それぞれ、配線１０３
ａ乃至配線１０３Ｌに接続されている。そして、配線２０３ａ、配線２０３ｂ、または配
線２０３ｃのいずれか１つは、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのゲート
と接続されている。したがって、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのうち
の一部（例えば、トランジスタ２０１ａ、２０１ｄ、２０１ｇ、２０１ｊ）については、
ゲートは、互いに接続され、配線２０３ａに接続されている。同様に、トランジスタ２０
１ａ乃至トランジスタ２０１Ｌのうちの別の一部（例えば、トランジスタ２０１ｂ、２０
１ｅ、２０１ｈ、２０１ｋ）については、ゲートは、互いに接続され、配線２０３ｂに接
続されている。同様に、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのうちのさらに
別の一部（例えば、トランジスタ２０１ｃ、２０１ｆ、２０１ｉ、２０１Ｌ）については
、ゲートは、互いに接続され、配線２０３ｃに接続されている。
なお、カラー表示を行う場合、図２乃至図４と同様、表示を行う画素の各色と、配線２０
３ａ、配線２０３ｂ、または、配線２０３ｃや配線２０２ａ、配線２０２ｂ、または配線
２０２ｃに関して、各色と、配線２０３ａ、配線２０３ｂ、または、配線２０３ｃのいず
れか１つとを対応させることや、配線２０２ａ、配線２０２ｂ、または、配線２０２ｃの
いずれか１つとを対応させることが可能である。それにより、色の制御を行うことが出来
る。
（実施の形態２）
本実施の形態では、図２乃至図５で述べた回路１１１の動作の一例について述べる。
回路１１１は、動作方法に応じて、様々な機能を有することが出来る。一例としては、回
路１１１は、検査回路及び／又はプリチャージ回路の機能を有することが出来る。ただし
、本発明の実施形態の一態様は、これに限定されず、さらに別の機能を有することも可能
である。
まず、回路１１１をプリチャージ回路として動作させる場合の動作方法について述べる。
プリチャージを行った場合の波形を図６に示す。ある行の配線、例えば、配線１０４ａに
供給される信号波形を図６（Ａ）に示す。信号９０１は、周期９０２を有する波形である
。周期９０２は、一例としては、１フレーム期間または１サブフレーム期間に相当する場
合が多い。信号９０１は、周期９０２の中では、期間９０３の間のみ、Ｈ信号となってお
り、それ以外の期間では、Ｌ信号となっている。期間９０３は、一例としては、１ゲート
選択期間または１Ｈ期間に相当する場合が多い。図６（Ｂ）は、１ゲート選択期間を詳細
に示した場合の波形を示す。１ゲート選択期間は、前半の期間９０４と後半の期間９０５
に分けて考えることが可能である。前半の期間９０４において、予め、所定の電圧を、配
線１０３ａ乃至配線１０３Ｌに供給することが出来る。このように、予め所定の電圧を供
給する動作が、プリチャージに相当する。したがって、前半の期間９０４は、プリチャー
ジ期間であると言うことも可能である。後半の期間９０５においては、映像信号が供給さ
れる。したがって、後半の期間９０５は、信号入力期間であると言うことも可能である。
信号９０８は、一例として、配線１０３ａ乃至配線１０３Ｌのいずれか１つに供給される
信号を示している。信号９０８は、前半の期間９０４において、電位９０６と概ね等しい
電位となる。ここで、電位９０６は、基準の電位であるということが可能であり、一例と
しては、表示素子、例えば、液晶素子に供給する共通電位または対向電位と概ね等しい電
位であることが可能である。または、映像信号の電位の振幅の中間程度の電位であること
が望ましい。そして、信号９０８は、後半の期間９０５において、映像信号に応じた電位
となる。したがって、後半の期間９０５における信号９０８の電位は、ビデオ信号または
液晶素子に供給する信号の極性などにより、適宜異なる値となる。このように、予め、所
定の電圧を、配線１０３ａ乃至配線１０３Ｌに供給することにより、信号の供給をすばや
く行うことが可能となる。よって、信号の書き込み速度が速くなり、信号の書き込み時間
が短くて済むようになる。
図２の回路の場合は、信号９０７のような信号を、配線２０３に供給する。信号９０７は
、前半の期間９０４には、トランジスタ２０１ａ乃至トランジスタ２０１Ｌが導通状態に
なる（オンとなる）電圧となっている。そして、配線２０２には、電位９０６を供給する
。その結果、前半の期間９０４において、配線１０３ａ乃至配線１０３Ｌに、プリチャー
ジを行うことが出来る。
このとき、酸化物半導体を有するトランジスタを用いて、各配線の電位を制御することに
より、トランジスタのオフ電流の影響を低減できるため、電圧やノイズの漏れを低減する
ことができ、正確な電圧を配線に供給することができる。そのため、酸化物半導体を有す
るトランジスタを用いることにより、正確な表示を行うことが出来る。
このように、トランジスタ２０１ａ乃至トランジスタ２０１Ｌは、ゲート信号によってオ
ンとオフに制御する機能を有している。したがって、トランジスタ２０１ａ乃至トランジ
スタ２０１Ｌは、スイッチ機能を有することが可能である。
なお、図３の回路の場合、配線２０２ａ乃至配線２０２ｃのように、複数の配線を有して
いる。そのため、前半の期間９０４において、配線１０３ａ乃至配線１０３Ｌに、異なる
電位を供給することが可能となる。したがって、例えば、前半の期間９０４において、色
に応じて異なる電位を配線１０３ａ乃至配線１０３Ｌに供給することが可能となる。その
ため、様々な色を表現する上で最適な動作を行うことが出来る。
または、図４の回路の場合、配線２０３ａ乃至配線２０３ｃのような複数の配線を有して
いる。そのため、前半の期間９０４を、さらに、複数期間に分けることによって、トラン
ジスタ２０１ａ乃至トランジスタ２０１Ｌのいずれか一つのみを導通状態にする（オンに
する）ことが可能となる。この場合配線２０３ａ乃至配線２０３ｃに供給される信号波形
を図７に示す。信号９０７ａは配線２０３ａに供給される信号を示し、信号９０７ｂは配
線２０３ｂに供給される信号を示し、信号９０７ｃは配線２０３ｃに供給される信号を示
す。信号９０７ａは、前半の期間９０４中のさらに前半の期間にのみＨ信号となる。信号
９０７ｂは、前半の期間９０４中の中間の期間にのみＨ信号となる。信号９０７ｃは、前
半の期間９０４中の後半の期間にのみＨ信号となる。このように、前半の期間９０４を、
さらに複数の期間に分けることにより、複数の期間中の各々の期間において、配線２０２
に供給する電位を異なるようにすることにより、配線１０３ａ乃至配線１０３Ｌに供給す
る電位が異なるようにすることが出来る。したがって、前半の期間９０４において、色に
応じて、異なる電位を配線１０３ａ乃至配線１０３Ｌにそれぞれ供給することが可能とな
る。そのため、色に応じた最適な動作を行うことが出来る。
または、図５の回路の場合、配線２０２ａ乃至配線２０２ｃのような複数の配線を有して
いる。そのため、前半の期間９０４において、配線１０３ａ乃至配線１０３Ｌに、異なる
電位を供給することが可能となる。さらに、配線２０３ａ乃至配線２０３ｃのような複数
の配線を有している。そのため、前半の期間９０４を、図７に示すように、複数期間に分
けることによって、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのいずれか一つのみ
を導通状態にする（オンにする）ことが可能となる。このように、前半の期間９０４を、
さらに複数の期間に分けることにより、複数の期間中の各々の期間において、配線２０２
ａ乃至配線２０２ｃに供給する電位を異なるようにすることにより、配線１０３ａ乃至配
線１０３Ｌに供給する電位が異なるようにすることが出来る。したがって、前半の期間９
０４において、色に応じて、異なる電位を配線１０３ａ乃至配線１０３Ｌにそれぞれ供給
することが可能となる。そのため、色に応じた最適な動作を行うことが出来る。
次に、回路１１１を検査回路として動作させる場合の動作方法について述べる。まず、図
２の場合について述べる。
まず、何らかの手段によって、画素に信号を供給する。例えば、配線１０３ａ乃至配線１
０３Ｌに接続された信号線駆動回路から、配線１０３ａ乃至配線１０３Ｌに信号を供給す
る。より望ましくは、配線１０３ａ乃至配線１０３Ｌのうちの１つに信号を供給する。ま
たは、トランジスタ２０１ａ乃至トランジスタ２０１Ｌをオンにして、配線２０２を介し
て、配線１０３ａ乃至配線１０３Ｌに、より望ましくは、配線１０３ａ乃至配線１０３Ｌ
のうちの１つに、信号を供給する。または、配線１０３ａ乃至配線１０３Ｌに、より望ま
しくは、配線１０３ａ乃至配線１０３Ｌのうちの１つに、信号を供給するための針を接触
させて、信号を供給する。そして、配線１０４ａまたは配線１０４ｂなどのゲート線のい
ずれか１つにＨ信号を供給する。すると、画素内のトランジスタが正常に動作している場
合は、画素内に信号が供給される。その後、そのゲート線にＬ信号を供給する。その結果
、画素内に信号が保持される。
次に、そのゲート線にＨ信号を供給する。すると、画素内に保持されていた信号が、配線
１０３ａ乃至配線１０３Ｌに供給される。そのとき、配線２０３にＨ信号を供給して、ト
ランジスタ２０１ａ乃至トランジスタ２０１Ｌを導通状態にする。その結果、画素内に保
持されていた信号を、配線２０２を介して読み出すことが出来る。
このとき、画素内のトランジスタに不良があれば、きちんと信号を読み出すことが出来な
い。よって、その良否によって、トランジスタが正常かどうかの検査を行うことが出来る
。
そして、配線１０３ａ乃至配線１０３Ｌのうちの１つに信号を供給していた場合は、別の
１つに信号を供給し、同様の動作を繰り返す。そしてさらに、この動作を全ゲート線に渡
って行う。これにより、全画素を検査することが出来る。なお、１本のゲート線が選択さ
れている状況において、そのゲート線に接続された複数の画素のうち、１つの画素のみに
信号の供給と読み出しを行うことにより、１画素ずつ正確に検査を行うことが出来る。あ
るいは、複数の画素のうち、一部または全部の画素に信号の供給と読み出しを行うことに
より、大まかに画素を検査することが出来る。
なお、図３の場合、配線２０２ａ乃至配線２０２ｃのような複数の配線が配置されている
。したがって、複数の画素内に保持されていた信号を、配線２０２ａ乃至配線２０２ｃを
介して、同時に読み出すことが出来る。そのため、図３の場合は３本の配線が配置されて
いるので、最初に画素に信号を供給するときには、同時に３つの画素に信号を供給し、読
み出すときには、３画素を同時に読み出すことが出来る。したがって、すばやく検査を行
うことが出来る。そのため、半導体装置などを製造する工程期間が短くでき、コストを低
減することが出来る。
なお、図４の場合、配線２０３ａ乃至配線２０３ｃのような複数の配線が配置されている
。したがって、画素内に保持されていた信号を、配線２０２を介して読み出すときには、
配線２０３ａ乃至配線２０３ｃに供給する信号を順次Ｈ信号にしていくことにより、順次
信号を読みだすことが出来る。そのため、最初に画素に信号を供給するときには、同時に
複数の画素に信号を供給し、読み出すときには、１画素ずつ順次読み出すことが出来る。
したがって、すばやく検査を行うことが出来る。そのため、半導体装置などを製造する工
程期間が短くでき、コストを低減することが出来る。
なお、図５の場合、配線２０２ａ乃至配線２０２ｃのような複数の配線が配置されている
。したがって、複数の画素内に保持されていた信号を、配線２０２ａ乃至配線２０２ｃを
介して、同時に読み出すことが出来る。さらに、配線２０３ａ乃至配線２０３ｃのような
複数の配線が配置されている。したがって、画素内に保持されていた信号を、配線２０２
を介して読み出すときには、配線２０３ａ乃至配線２０３ｃに供給する信号を順次Ｈ信号
にしていくことにより、順次信号を読みだすことが出来る。したがって、すばやく検査を
行うことが出来る。そのため、半導体装置などを製造する工程期間が短くすることができ
、コストを低減することが出来る。
このような検査は、半導体装置などを製造している工程の一環として行われる。したがっ
て、半導体装置などが組み立てられて、出荷された後は、検査回路が動作することはない
。
また、トランジスタ２０１ａ乃至トランジスタ２０１Ｌのオフ電流が大きい場合は、電流
が漏れてしまう。その結果、配線１０３ａ乃至配線１０３Ｌにノイズが入ってしまう。そ
こで、酸化物半導体を有するトランジスタを、トランジスタ２０１ａ乃至トランジスタ２
０１Ｌとして使用することにより、オフ電流が低減でき、ノイズを低減することが出来る
。
このように、回路１１１は、動作方法を変えることにより、様々な機能を実現することが
可能である。したがって、回路１１１は、プリチャージ回路としての機能と、検査回路と
しての機能を両方持つことも可能である。両方の機能を持つことにより、少ない回路で多
くの機能を実現できるため、低コスト化、低消費電力化などを実現することが出来る。
（実施の形態３）
本実施の形態では、回路１１１の周辺の回路の一例について述べる。
図８に、回路１１１、画素部１０１、およびそれらの周辺の回路の一例を示す。基板５１
１上に、回路１１１および画素部１０１が配置されている。したがって、回路１１１が有
するトランジスタおよび配線は、画素部１０１が有するトランジスタおよび配線と、同時
に成膜され、同時にエッチングされ、同時にパターンが形成されている。つまり、回路１
１１と画素部１０１とは、同じプロセス工程を経て、同時に形成され、同じ基板上に形成
されている。そのため、トランジスタおよび配線が有する材料は、回路１１１と画素部１
０１とでは、同じになる。よって、画素部１０１のトランジスタが酸化物半導体を有して
いる場合は、回路１１１のトランジスタも酸化物半導体を有していることとなる。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来
る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導
体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、可
撓性基板などがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）に代表されるプラスチック、又はアクリル等の
可撓性を有する合成樹脂などがある。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板に形成すること
が可能である。こうして、部品点数の削減によるコストの低減、又は回路部品との接続点
数の低減による信頼性の向上を図ることができる。
図８（Ａ）では、回路５０１、回路５０２、回路５０３、および回路５０４は、基板５１
１とは別の基板に設けられている。したがって、一例としては、回路５０１、回路５０２
、回路５０３、または、回路５０４は、単結晶基板またはＳＯＩ基板を用いたＩＣチップ
を有して構成されている。ただし、回路５０１、回路５０２、回路５０３、及び／又は回
路５０４が、ＣＯＧ（チップオングラス）実装を用いて、基板５１１の上に設けられてい
る場合がある。
ここで、回路５０１は、回路１１１の制御、回路１１１への信号や電圧の供給、または、
回路１１１からの信号の読み出しなどを行う機能を有している。回路５０１は、回路１１
１が有する機能に応じて、それに対応した機能を有している。例えば、回路１１１がプリ
チャージ回路の機能を有する場合には、回路５０１はプリチャージの動作を制御する機能
を有している。同様に、回路１１１が検査回路の機能を有する場合には、回路５０１は検
査の動作を制御する機能を有している。同様に、回路１１１がプリチャージ回路及び検査
回路の機能を有する場合には、回路５０１はプリチャージ及び検査の動作を制御する機能
を有している。
回路５０２は、配線１０４ａ、配線１０４ｂなどに信号を供給する機能を有している。し
たがって、回路５０２は、ゲート線駆動回路（スキャンドライバ）としての機能を有する
ことが出来る。回路５０３は、配線１０３ａ乃至配線１０３Ｌに信号を供給する機能を有
している。したがって、回路５０３は、信号線駆動回路（データドライバ）としての機能
を有することが出来る。回路５０４は、回路５０２、または回路５０３の制御を行う機能
を有している。したがって、回路５０４は、コントローラ、パルス生成回路、クロック信
号生成回路、コモン電圧生成回路、タイミングジェネレータ回路、画像処理回路、または
電源回路などの機能を有することが出来る。
図８（Ｂ）では、図８（Ａ）の構成が回路５０１を有しない場合に相当する。回路１１１
が検査回路として機能する場合は、検査を行っているときには、回路５０１が必要である
が、検査が終了したあとは、回路５０１は不要である。従って、検査時には、図８（Ａ）
のように回路５０１を設け、検査終了時以降は、回路５０１を取り外すことが出来る。図
８（Ｂ）のように回路５０１が取り外された場合には、配線２０２と配線２０３はフロー
ティング状態となる。
なお、図８では、回路５０１、回路５０２、回路５０３、および回路５０４は、基板５１
１とは別の基板に設けられていたが、本発明の実施の形態の一態様は、これに限定されな
い。例えば、それらの回路の一部が基板５１１に設けられていることが可能である。一例
として、回路５０２が基板５１１上に設けられている場合の例を図９に示す。図９（Ａ）
は、図８（Ａ）と同様、回路５０１を有する構成を示し、図９（Ｂ）は、図８（Ｂ）と同
様、回路５０１を有さない構成を示す。したがって、図９では、回路１１１と画素部１０
１と回路５０２とは、同じプロセス工程を経て、同じ基板上に形成されている。よって、
画素部１０１のトランジスタが酸化物半導体を有している場合は、回路１１１のトランジ
スタおよび回路５０２のトランジスタも酸化物半導体を有していることとなる。図９（Ｂ
）のように回路５０１が取り外された場合には、配線２０２と配線２０３はフローティン
グ状態となる。
このように、回路５０２を画素部１０１と同一基板上に形成することにより、コストを低
くすることが出来る。
なお、図９とは別の場合の例として、回路５０３または回路５０３の一部も基板５１１に
設けることも可能である。回路５０３の一部の回路の一例としては、配線１０３ａ乃至配
線１０３Ｌに、アナログスイッチ（トランスファーゲート）を接続することが可能である
。同様に、回路５０４または回路５０４の一部も基板５１１に設けることも可能である。
（実施の形態４）
本実施の形態では、画素部１０１が有する画素の一例を示す。
図１０（Ａ）に、画素１０２ａの回路の一例を示す。配線１０４ａに、トランジスタ８０
１のゲートが接続されている。トランジスタ８０１の第１端子は、配線１０３ａに接続さ
れ、トランジスタ８０１の第２端子は、表示素子８０２の第１端子に接続されている。表
示素子８０２の第２端子は、配線８０３に接続されている。容量素子８０４の第１端子は
、トランジスタ８０１の第２端子と接続され、容量素子８０４の第２端子は、配線８０５
と接続されている。
ここで、配線８０３は、全ての画素において、互いに接続されていることが可能である。
そして、所定の電圧が供給されている。よって、配線８０３は、共通配線（コモン配線）
、対向電極などの機能を有することが可能である。
ここで、配線８０５は、他の画素、例えば、左右の画素において、互いに接続されている
ことが可能である。そして、所定の電圧が供給されている。よって、配線８０５は、共通
配線、容量配線などの機能を有することが可能である。
なお、トランジスタ８０１は、表示素子８０２または容量素子８０４に信号を供給するか
どうかを選択する機能を有することが可能である。したがって、トランジスタ８０１は、
スイッチ機能を有することが出来る。または、トランジスタ８０１は、スイッチングトラ
ンジスタ（スイッチ用トランジスタ）、選択用トランジスタとしての機能を有することが
可能である。
なお、容量素子８０４を省き、開口率を向上させることも可能である。その場合の回路図
を図１０（Ｂ）に示す。トランジスタ８０１として、オフ電流の低いトランジスタ、例え
ば、酸化物半導体を有するトランジスタを用いることにより、容量素子８０４を省いても
、表示素子８０２に加わる電圧を保持することが出来る。
なお、画素回路の例は、図１０の回路に限定されない。図１１（Ａ）に別の画素回路の一
例を示す。配線１０４ａに、トランジスタ１３０１のゲートが接続されている。トランジ
スタ１３０１の第１端子は、配線１０３ａに接続され、トランジスタ１３０１の第２端子
は、トランジスタ１３１１のゲートと接続されている。トランジスタ１３１１の第１端子
は、配線１３０５に接続され、トランジスタ１３１１の第２端子は、表示素子８０２の第
１端子に接続されている。表示素子８０２の第２端子は、配線１３０３に接続されている
。容量素子１３０４の第１端子は、トランジスタ１３０１の第２端子と接続され、容量素
子１３０４の第２端子は、トランジスタ１３１１の第２端子と接続されている。
なお、容量素子１３０４の第２端子が接続される配線または端子は、図１１（Ａ）に限定
されず、別の配線、例えば、配線１３０５に接続されることが可能である。
ここで、配線１３０３は、全ての画素において、互いに接続されていることが可能である
。そして、所定の電圧が供給されている。よって、配線１３０３は、共通配線、対向電極
、陰極配線、カソード線などの機能を有することが可能である。
ここで、配線１３０５は、他の画素、例えば、左右の画素または上下の画素において、互
いに接続されていることが可能である。そして、所定の電圧が供給されている。よって、
配線１３０５は、共通配線、容量配線、電源線、電流供給線、アノード線などの機能を有
することが可能である。
なお、トランジスタ１３０１は、トランジスタ１３１１または容量素子１３０４に信号を
供給するかどうかを選択する機能を有することが可能である。したがって、トランジスタ
１３０１は、スイッチ機能を有することが出来る。または、トランジスタ１３０１は、ス
イッチングトランジスタ、選択用トランジスタとしての機能を有することが可能である。
なお、トランジスタ１３１１は、表示素子８０２に信号、電圧、または、電流を供給する
かどうかを選択するスイッチ機能や、それらの大きさを制御する電流源としての機能を有
することが可能である。または、トランジスタ１３１１は、ドライブ用トランジスタとし
ての機能を有することが可能である。
なお、容量素子１３０４を省き、開口率を向上させることも可能である。その場合の回路
図を図１１（Ｂ）に示す。トランジスタ１３０１、１３１１として、オフ電流の低いトラ
ンジスタ、例えば、酸化物半導体を有するトランジスタを用いることにより、容量素子１
３０４を省いても、表示素子８０２に加わる電圧を保持することが出来る。
なお、表示素子８０２は、様々な素子を適用させることが可能であり、発光素子として機
能させることも可能である。表示素子として、発光素子８０２ａを適用した場合の回路図
を図１１（Ｂ）に示す。
なお、表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び
無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥ
Ｄ、緑色ＬＥＤ、青色ＬＥＤなど）、液晶素子、電子インク、電気泳動素子、カーボンナ
ノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが
変化する表示媒体を有するものがある。液晶素子を用いた表示装置の一例としては、液晶
ディスプレイなどがある。電子インク又は電気泳動素子を用いた表示装置の一例としては
、電子ペーパーなどがある。
ＥＬ素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層と、を
有する素子などがある。ＥＬ層の一例としては、１重項励起子からの発光（蛍光）を利用
するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（
蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、
有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成さ
れたものと無機物によって形成されたものとを含むもの、高分子の材料を含むもの、低分
子の材料を含むもの、又は高分子の材料と低分子の材料とを含むもの、などがある。ただ
し、これに限定されず、ＥＬ素子として様々なものを用いることができる。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御す
る素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお
、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方
向の電界を含む）によって制御される。また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔ
ｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖ
ｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏ
ｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒ
ｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅ
ｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔ
ｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂ
ｌｕｅ Ｐｈａｓｅ）モードなどがある。ただし、これに限定されず、液晶素子及びその
駆動方式として様々なものを用いることができる。
回路１１１が有するトランジスタは、トランジスタのレイアウトへの制限が少ない。その
ため、回路１１１が有するトランジスタ（トランジスタ２０１ａ乃至トランジスタ２０１
Ｌなど）のチャネル幅（もしくはゲート幅）Ｗは、画素が有するトランジスタ（トランジ
スタ８０１、トランジスタ１３０１、トランジスタ１３１１など）のチャネル幅（もしく
はゲート幅）Ｗよりも大きくすることが出来る。特に、酸化物半導体を有するトランジス
タは、オフ電流が小さいため、チャネル幅（もしくはゲート幅）Ｗを大きくしても、悪影
響が少ない。そして、回路１１１が有するトランジスタのチャネル幅（もしくはゲート幅
）Ｗを大きくすることによって、プリチャージや検査をすばやく行うことが出来る。同様
に、回路１１１が有するトランジスタ（トランジスタ２０１ａ乃至トランジスタ２０１Ｌ
など）のチャネル長（もしくはゲート長）Ｌは、画素が有するトランジスタ（トランジス
タ８０１、トランジスタ１３０１、トランジスタ１３１１など）のチャネル長（もしくは
ゲート長）Ｌよりも大きくすることが出来る。
（実施の形態５）
本実施の形態においては、トランジスタ２０１ａ乃至トランジスタ２０１Ｌ、トランジ
スタ８０１、トランジスタ１３０１、トランジスタ１３１１などとして、チャネル形成領
域が酸化物半導体によって構成されるトランジスタを適用する。
酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、又は二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−
Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｏ系酸化物半導体、若しくはＺｎ−Ｏ系酸化物半導体などの酸化物半導体を用い
ることができる。また、上記酸化物半導体にＳｉＯ２を添加した酸化物半導体でもよい。
また、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される物質を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及び
Ｃｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体の
うち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物
半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜ともよぶこととする。
チャネル形成領域が酸化物半導体によって構成されるトランジスタの作製方法の一形態を
、図１２を参照して説明する。
図１２（Ａ）乃至（Ｄ）は、トランジスタの断面構造の一例を示す図である。図１２（
Ａ）乃至（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート
構造の一つである。
また、図１２（Ａ）乃至（Ｄ）には、シングルゲート構造のトランジスタを示すが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとすること
ができる。
以下、図１２（Ａ）乃至（Ｄ）を用い、基板４００上にトランジスタ４１０を作製する
工程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート電極層４１１を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少な
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。また、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のガラス基板
を用いると良い。
下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分と
する合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アル
ミニウム層を単層で又は積層して形成することができる。また、ゲート絶縁層として酸化
ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いること
もできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場
合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート
絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ
以下の酸化窒化シリコン層を形成する。
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化珪素膜の形成
を行ってもよい。ここで高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密
度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加して
プラズマを発生させて、絶縁膜の成膜を行う。高密度プラズマ装置により得られた絶縁膜
は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ
装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得ら
れる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較し
た場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％
以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化
物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面
は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、
高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは
、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化
物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良
好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは
勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重
要である。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４
３０を形成する。酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系やＩｎ−Ｚｎ−Ｏ系
などの酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０として、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。この段
階での断面図が図１２（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表
的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素
の混合雰囲気下においてスパッタ法により形成することができる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１
００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン
：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお
、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布
も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎ
ｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を
成膜する。次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の
酸化物半導体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（
図１２（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能
となる。
なお、第１の加熱処理の雰囲気においては、窒素、またはヘリウム、ネオン、アルゴン
等の希ガス、乾燥空気に、水、水素などが含まれないことが好ましい。例えば、加熱処理
装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９
９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度
を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱
装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０
に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定され
ずドライエッチングを用いてもよい。
ドライエッチングに用いる酸化物半導体膜４３０のエッチングガスとしては、塩素を含
むガス（例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など）が好ましい。
ウェットエッチングに用いる酸化物半導体膜４３０のエッチング液としては、燐酸と酢
酸と硝酸を混ぜた溶液や、ＩＴＯ０７Ｎ（関東化学社製）などを用いることができる。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する
。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、
アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ
）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ
）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた
合金等が挙げられる。また、上述した元素の窒化膜を用いてもよい。また、マンガン（Ｍ
ｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウ
ム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜
は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニ
ウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜上にアル
ミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げ
られる。
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に
持たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レ
ジストマスクを除去する（図１２（Ｃ）参照）。
本実施の形態では、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、チタン膜のエッチャントとしてアンモニア過水（
３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチ
ングされ、溝部（凹部）を有する酸化物半導体層となることもある。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを
用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表
面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶
縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸
化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが
形成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、
成膜方法に水素を用いないことが重要である。
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパ
ッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素
雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットま
たはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、
酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
次いで、不活性ガス雰囲気下、乾燥空気雰囲気下、または酸素ガス雰囲気下で第２の加
熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行
う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理
を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状
態で加熱される。これにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給
される。また、ソース電極層４１５ａ又はドレイン電極層４１５ｂと酸化物半導体層の界
面近傍においては、酸素がソース電極層４１５ａ又はドレイン電極層４１５ｂへと拡散す
る。これにより、ソース領域４１４ａ及びドレイン領域４１４ｂが形成される。
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のため
の加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰
な状態とする。なお、酸素過剰な状態の酸化物半導体層の一部を図中の領域４１３として
示す。以上の工程でトランジスタ４１０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度へ
の昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成
膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒
化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態
では、保護絶縁層として保護絶縁層４０３を、窒化珪素膜を用いて形成する（図１２（Ｄ
）参照）。
本実施の形態においてトランジスタ４１０の酸化物半導体層は、ｎ型不純物である水素
を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように
高純度化することにより真性（ｉ型）とし、又は実質的に真性型としたものである。すな
わち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことに
より、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そ
うすることにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにま
ですることができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶであり、電子親和力（χ）は４
．３ｅＶであると言われている。ソース電極層及びドレイン電極層を構成するチタン（Ｔ
ｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸
化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子
であっても、室温において、オフ電流が１０−１３Ａ以下であり、Ｓ値が０．１Ｖ／ｄｅ
ｃａｄｅ（ゲート絶縁層膜厚１００ｎｍ）であることが可能である。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、トランジスタ４１０の動作を良好なものとすることができる。
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分
、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、かつ不純
物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸
素を供給することから高純度化及び電気的にＩ型（真性）化された酸化物半導体である。
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化
物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／
ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層のキャ
リア密度は、限りなくゼロに近くする。酸化物半導体層中にキャリアが極めて少ないため
、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど
好ましい。トランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ａＡ／μｍ
以下、好ましくは１０ｚＡ（ゼプトアンペア）／μｍ以下、更に好ましくは１ｚＡ／μｍ
以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらにトラン
ジスタの電気的特性が影響を受けない。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化され
た酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくす
ることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体
とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導
通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込
むことができる。
また、低温ポリシリコンを具備する薄膜トランジスタでは、酸化物半導体を用いて作製
されたトランジスタと比べて、オフ電流が１００００倍程度大きい値であると見積もって
設計を行っている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコ
ンを具備する薄膜トランジスタに比べて、保持容量が同等（０．１ｐＦ程度）である際、
電圧の保持期間を１００００倍程度に引き延ばすことができる。一例として、動画表示を
毎秒６０フレームで行う場合、１回の信号書き込みによる保持期間を１００００倍の１６
０秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での
静止画の表示を行うことができる。
（実施の形態６）
本実施の形態では、画素の一例及びその画素の駆動方法について説明する。特に、メモリ
性を有する表示素子を含む画素の一例及びその画素の駆動方法の一例について説明する。
図１３（Ａ）は、画素の回路図の一例を示す。画素５４５０は、トランジスタ５４５１、
容量素子５４５２及び表示素子５４５３を有する。トランジスタ５４５１の第１の端子は
、配線５４６１と接続される。トランジスタ５４５１の第２の端子は、容量素子５４５２
の一方の電極及び表示素子５４５３の一方の電極（画素電極ともいう）と接続される。ト
ランジスタ５４５１のゲートは、配線５４６２と接続される。容量素子５４５２の他方の
電極は、配線５４６３と接続される。表示素子５４５３の他方の電極は、電極５４５４（
コモン電極（共通電極）、対向電極、カソード電極など）と接続される。
なお、表示素子５４５３の一方の電極を、電極５４５５と示す。
ここで、図１３（Ａ）と図１０（Ａ）とを対応させると、トランジスタ５４５１はトラン
ジスタ８０１に対応し、表示素子５４５３は表示素子８０２に対応し、容量素子５４５２
は容量素子８０４に対応し、配線５４６２は配線１０４ａに対応し、配線５４６１は配線
１０３ａに対応する。
なお、表示素子５４５３は、メモリ性を有することが好ましい。表示素子５４５３又は表
示素子５４５３の駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ
型電気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方
式、粉体移動方式、電子粉流体（登録商標）方式、コレステリック液晶素子、カイラルネ
マチック液晶、反強誘電性液晶、高分子分散型液晶などがある。
このような表示素子５４５３に加える電圧は、非常に高い。そのため、表示素子５４５３
を駆動するトランジスタには、高い耐圧が必要とされる。さらに、そのような高い電圧が
加わったときにでも、オフ電流が低いことが必要となる。そこで、そのような場合のトラ
ンジスタとして、酸化物半導体を有するトランジスタを用いることにより、耐圧が高く、
オフ電流の小さいトランジスタを実現することが出来る。
図１３（Ｂ）は、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。電極
５４５４と電極５４５５との間に、複数のマイクロカプセル５４８０が配置される。複数
のマイクロカプセル５４８０は、樹脂５４８１により固定される。樹脂５４８１は、バイ
ンダとしての機能を有する。樹脂５４８１は、透光性を有するとよい。ただし、電極５４
５４と電極５４５５とマイクロカプセル５４８０とによって形成される空間には、空気又
は不活性ガスなどの気体が充填されることが可能である。このような場合、電極５４５４
と電極５４５５との一方又は両方に、粘着剤又は接着剤等を含む層を形成して、マイクロ
カプセル５４８０を固定するとよい。
マイクロカプセル５４８０は、膜５４８２と、液体５４８３と、粒子５４８４と、粒子５
４８５とを有する。液体５４８３と、粒子５４８４と、粒子５４８５とは、膜５４８２の
中に封入されている。膜５４８２は、透光性を有する。液体５４８３は、分散液としての
機能を有する。液体５４８３により、粒子５４８４及び粒子５４８５を膜５４８２内に分
散させることができる。なお、液体５４８３は、透光性を有し、無着色であるとよい。粒
子５４８４と粒子５４８５とは、互いに異なる色とする。例えば、粒子５４８４と粒子５
４８５との一方は、黒色であり、粒子５４８４と粒子５４８５との他方は、白色であると
よい。なお、粒子５４８４と粒子５４８５とは、互いの電荷密度や極性が異なるように、
帯電されているとする。例えば、粒子５４８４と粒子５４８５との一方は、正に帯電され
、粒子５４８４と粒子５４８５との他方は、負に帯電されるとよい。これにより、電極５
４５４と電極５４５５との間に電位差が生じると、粒子５４８４と粒子５４８５とは、電
界方向に応じて移動する。こうして、表示素子５４５３の反射率が変化することにより、
階調を制御することができる。ただし、マイクロカプセル５４８０の構造は、前述したも
のに限定されない。例えば、液体５４８３は、着色されることが可能である。別の例とし
て、膜５４８２の中に封入される粒子は、１種類であることが可能である。または、３種
類以上であることが可能である。別の例として、粒子５４８４及び粒子５４８５は、白色
及び黒色だけでなく、赤色、緑色、青色、シアン、マゼンダ、イエロー、エメラルドグリ
ーン、朱色などの中から選択することが可能である。
膜５４８２としては、透光性を有する材料（例えばアクリル樹脂（例えばポリメタクリル
酸メチル、ポリメタクリル酸エチルなど）、ユリア樹脂又はアラビアゴムなどの高分子樹
脂）などがある。なお、膜５４８２は、ゼラチン状であるとよい。これにより、柔軟性、
曲げ強度及び機械的強度などの向上を図ることができるため、フレキシビリティの向上を
図ることができる。または、マイクロカプセル５４８０を隙間なく且つ均一に、フィルム
などの基板に配置することができる。
液体５４８３としては、透光性を有する油性の液体を用いるとよい。具体的には、液体５
４８３としては、アルコール系溶媒（例えばメタノール、エタノールなど）、エステル（
例えば酢酸エチル又は酢酸ブチルなど）、脂肪族炭化水素（例えばアセトン、メチルエチ
ルケトン、メチルイソブチルケトン等のケトン類、ぺンタン、ヘキサン又はオクタンなど
）、脂環式炭化水素（例えばシクロへキサン又はメチルシクロへキサンなど）、長鎖アル
キル基を有するベンゼン類等の芳香族炭化水素（例えばベンゼン、トルエン、キシレン、
など）、ハロゲン化炭化水素（例えば塩化メチレン、クロロホルムなど）、カルボン酸塩
、水、若しくはその他の油類などがある。または、これらの材料の中の少なくとも２つ以
上の混合物がある。または、これらの材料又はこれらの材料の中の少なくとも２つ以上の
混合物に、界面活性剤などを配合したものなどがある。
粒子５４８４及び粒子５４８５は、各々、顔料により構成される。粒子５４８４及び粒子
５４８５を構成する顔料は、お互いに異なる色であることが好ましい。例えば、粒子５４
８４は、黒色の顔料により構成され、粒子５４８５は、白色の顔料により構成されるとよ
い。黒色の顔料としては、アニリンブラック又はカーボンブラックなどがある。白色の顔
料としては、二酸化チタン、亜鉛華（酸化亜鉛）又は三酸化アンチモンなどがある。なお
、これらの顔料には、荷電制御剤（例えば電解質、界面活性剤、金属石鹸、樹脂、ゴム、
油、ワニス又はコンパウンドなど）、分散剤（例えばチタン系カップリング剤、アルミニ
ウム系カップリング剤又はシラン系カップリング剤など）、潤滑剤又は安定化剤などを添
加することが可能である。
図１４（Ａ）は、表示素子５４５３の方式として、ツイストボール方式を用いる場合の画
素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ、
階調を制御するものである。図１３（Ｂ）との違いは、電極５４５４と電極５４５５との
間に、マイクロカプセル５４８０の代わりに、ツイストボール５４８６が配置されている
ところである。ツイストボール５４８６は、粒子５４８７と、粒子５４８７の周りに形成
されるキャビティ５４８８とにより構成される。粒子５４８７は、半球面をそれぞれある
色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子５４８７は、
半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、２つの半球面には電
荷密度や極性差が設けられている。そのため、電極５４５４と電極５４５５との間に電位
差を生じさせることにより、粒子５４８７を電界方向に応じて回転させることができる。
キャビティ５４８８は、液体で満たされている。該液体は、液体５４８３と同様なものを
用いることができる。ただし、ツイストボール５４８６は、図１４（Ａ）に示す構造に限
定されない。例えば、ツイストボール５４８６の構造は、円柱又は楕円などとすることが
可能である。
図１４（Ｂ）は、表示素子５４５３の方式として、マイクロカップ型の電気泳動方式を用
いる場合の画素の断面図を示す。マイクロカップアレイは、ＵＶ硬化樹脂等からなり複数
の凹部を有するマイクロカップ５４９１に、誘電性溶媒５４９２に分散させた帯電色素粒
子５４９３を充填し、封止層５４９４で封止することにより作製できる。封止層５４９４
と電極５４５５との間には、粘着層５４９５を形成するとよい。誘電性溶媒５４９２とし
ては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いることも可
能である。ここでは、帯電色素粒子を１種類有する場合を図示したが、帯電色素粒子を２
種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃や
圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため、
環境変化の影響を低減することができる。
図１４（Ｃ）は、表示素子５４５３の方式として、電子粉流体（登録商標）方式を用いる
場合の画素の断面図を示す。電子粉流体（登録商標）は流動性を示し、流体と粒子の特性
を兼ね備えた物質である。この方式では、隔壁５５０４でセルを区切り、セル内に電子粉
流体（登録商標）５５０２及び電子粉流体（登録商標）５５０３を配置する。電子粉流体
（登録商標）５５０２及び電子粉流体（登録商標）５５０３として、白色粒子と黒色粒子
とを用いるとよい。ただし、電子粉流体（登録商標）５５０２及び電子粉流体（登録商標
）５５０３の種類は、これに限定されない。例えば、電子粉流体（登録商標）５５０２及
び電子粉流体（登録商標）５５０３としては、白及び黒以外の２色の有色粒子を用いるこ
とが可能である。別の例として、電子粉流体（登録商標）５５０２と電子粉流体（登録商
標）５５０３との一方を省略することが可能である。
図１３（Ａ）に示すように、配線５４６１には、信号が入力されるものとする。特に、配
線５４６１には、表示素子５４５３の階調を制御するための信号（例えばビデオ信号）が
入力されるものとする。このように、配線５４６１は、信号線又はソース信号線（ビデオ
信号線又はソース線ともいう）としての機能を有するものとする。配線５４６２には、信
号が入力されるものとする。特に、配線５４６２には、トランジスタ５４５１の導通状態
を制御するための信号（例えばゲート信号、走査信号、選択信号など）が入力されるもの
とする。このように、配線５４６２は、信号線又はゲート信号線（走査信号線又はゲート
線ともいう）としての機能を有するものとする。配線５４６３には、所定の電圧が供給さ
れるものとする。配線５４６３は、容量素子５４５２と接続されている。そのため、配線
５４６３は、電源線又は容量線としての機能を有するものとする。電極５４５４には、所
定の電圧が供給されているものとする。電極５４５４は、複数の画素又は全ての画素間に
おいて、共通である場合が多い。そのため、電極５４５４は、コモン電極（共通電極、対
向電極又はカソード電極など）としての機能を有するものとする。
なお、配線５４６１、配線５４６２、配線５４６３及び電極５４５４に入力される信号又
は電圧は、上述したものに限定されず、他にも様々な信号又は様々な電圧などを入力する
ことが可能である。例えば、配線５４６３に、信号を入力することが可能である。これに
より、電極５４５５の電位を制御することができるので、配線５４６１に入力される信号
の振幅電圧を小さくすることができる。そのため、配線５４６３は、信号線としての機能
を有することが可能である。別の例として、電極５４５４に供給する電圧を変化させるこ
とにより、表示素子５４５３に印加される電圧を調整することができる。これにより、配
線５４６１に入力される信号の振幅電圧を小さくすることができる。
トランジスタ５４５１は、配線５４６１と電極５４５５との間の導通状態を制御する機能
を有する。または、トランジスタ５４５１は、配線５４６１の電位を、電極５４５５に供
給するタイミングを制御する機能を有する。または、トランジスタ５４５１は、画素５４
５０を選択するタイミングを制御する機能を有する。このように、トランジスタ５４５１
は、スイッチ又は選択用トランジスタとしての機能を有するものとする。なお、トランジ
スタ５４５１は、Ｎチャネル型とする。そのため、トランジスタ５４５１は、配線５４６
２にＨ信号が入力されるとオンになり、配線５４６２にＬ信号が入力されるとオフになる
ものとする。ただし、トランジスタ５４５１の極性は、Ｎチャネル型に限定されず、トラ
ンジスタ５４５１は、Ｐチャネル型であることが可能である。この場合、トランジスタ５
４５１は、配線５４６２にＬ信号が入力されるとオンになり、配線５４６２にＨ信号が入
力されるとオフになるものとする。容量素子５４５２は、電極５４５５と、配線５４６３
との間の電位差を保持する機能を有する。または、容量素子５４５２は、電極５４５５の
電位を所定の値に維持する機能を有する。これにより、トランジスタ５４５１がオフにな
っても、表示素子５４５３に電圧が印加し続けることができる。このように、容量素子５
４５２は、保持容量としての機能を有するものとする。ただし、トランジスタ５４５１及
び容量素子５４５２が有する機能は、前述したものに限定されず、他にも様々な機能を有
することが可能である。
次に、本実施の形態の画素の動作の概略について説明する。表示素子５４５３の階調の制
御は、表示素子５４５３に電圧を印加し、表示素子５４５３に電界を発生させることによ
り行われる。表示素子５４５３に印加される電圧の制御は、電極５４５４の電位及び電極
５４５５の電位を制御することにより行われる。具体的には、電極５４５４の電位の制御
は、電極５４５４に供給する電圧を制御することにより行われる。電極５４５５の電位の
制御は、配線５４６１に入力される信号を制御することにより行われる。なお、配線５４
６１に入力される信号は、トランジスタ５４５１がオンになることにより、電極５４５５
に供給される。
なお、表示素子５４５３にかかる電界の強度、表示素子５４５３にかかる電界の向き、及
び表示素子５４５３に電界をかける時間などの中の１つ以上を制御するにより、表示素子
５４５３の階調を制御することができる。なお、電極５４５４と電極５４５５との間に、
電位差を生じさせないことにより、表示素子５４５３の階調を保持することができる。
次に、本実施の形態の画素の動作の一例について説明する。図１５（Ａ）に示すタイミン
グチャートは、選択期間と非選択期間とを有する期間Ｔについて示す。期間Ｔは、選択期
間の開始時刻から、次の選択期間の開始時刻までの間の期間のことをいう。
選択期間では、配線５４６２にＨ信号が入力されるので、配線５４６２の電位（電位Ｖ５
４６２と示す）は、Ｈレベルとなる。そのため、トランジスタ５４５１はオンになるので
、配線５４６１と電極５４５５とは導通状態になる。これにより、配線５４６１に入力さ
れる信号は、トランジスタ５４５１を介して、電極５４５５に供給される。そして、電極
５４５５の電位（電位Ｖ５４５５と示す）は、配線５４６１に入力される信号と等しい値
となる。このとき、容量素子５４５２は、電極５４５５と、配線５４６３との間の電位差
を保持する。非選択期間では、配線５４６２にＬ信号が入力されるため、配線５４６２の
電位は、Ｌレベルになる。そのため、トランジスタ５４５１はオフになるので、配線５４
６１と電極５４５５とは非導通状態になる。すると、電極５４５５は浮遊状態になる。こ
のとき、容量素子５４５２は、選択期間における、電極５４５５と配線５４６３との間の
電位差を保持している。そのため、電極５４５５の電位は、選択期間における配線５４６
１に入力される信号と等しい値のままとなる。こうして、非選択期間において、トランジ
スタ５４５１がオフになっても、表示素子５４５３に電圧を印加し続けることができる。
以上のように、選択期間における配線５４６１に入力される信号を制御することにより、
表示素子５４５３に印加される電圧を制御することができる。つまり、表示素子５４５３
の階調の制御は、選択期間における配線５４６１に入力される信号を制御することにより
行うことができる。
なお、非選択期間における電極５４５５の電位は、トランジスタ５４５１のオフ電流、ト
ランジスタ５４５１のフィードスルー及びトランジスタ５４５１のチャージインジェクシ
ョンなどの中の１つ以上の影響により、選択期間における配線５４６１に入力される信号
と異なることがある。
なお、図１５（Ｂ）に示すように、選択期間の一部において、電極５４５５の電位を、電
極５４５４と等しい値とすることが可能である。これにより、画素５４５０が選択される
毎に、同じ信号が画素５４５０に入力され続けても、選択期間の一部において電極５４５
５の電位を変化させることにより、表示素子５４５３の電界強度を変化させることができ
る。そのため、残像を低減することができる。または、応答速度を早くすることができる
。または、画素間の応答速度のばらつきを小さくすることができ、ムラ又は残像を防止す
ることができる。このような駆動方法を実現するためには、選択期間を、期間Ｔ１と期間
Ｔ２とに分割するとよい。そして、期間Ｔ１において、配線５４６１に入力される信号を
、電極５４５４と等しい値とするとよい。なお、期間Ｔ２においては、配線５４６１に入
力される信号は、表示素子５４５３の階調を制御するために様々な値とするよい。なお、
期間Ｔ１の時間が長すぎると、表示素子５４５３の階調を制御するための信号を、画素５
４５０に書き込む時間が短くなってしまう。したがって、期間Ｔ１は、期間Ｔ２よりも短
いことが好ましい。特に、期間Ｔ１は、選択期間の１％以上２０％以下であることが好ま
しい。より好ましくは、３％以上１５％以下である。さらに好ましくは５％以上１０％以
下である。
次に、表示素子５４５３に電圧を印加する時間により、表示素子５４５３の階調を制御す
る、本実施の形態の画素の動作の一例について説明する。図１５（Ｃ）に示すタイミング
チャートは、期間Ｔａと期間Ｔｂとを有する。そして、期間Ｔａは、Ｎ（Ｎは自然数）個
の期間Ｔを有する。Ｎ個の期間Ｔは、各々、図１５（Ａ）〜（Ｂ）に示す期間Ｔと同様で
ある。期間Ｔａは、表示素子５４５３の階調を変化させるための期間（例えば、アドレス
期間、書込期間、画像書き換え期間など）である。期間Ｔｂは、期間Ｔａにおける表示素
子５４５３の階調を保持する期間（保持期間）である。
電極５４５４には、電圧Ｖ０が供給されるものとする。そのため、電極５４５４は、電位
Ｖ０である。配線５４６１には、少なくとも３つの値を有する信号が入力されるものとす
る。該信号の３つの値の電位は、各々、電位ＶＨ（ＶＨ＞Ｖ０）と、電位Ｖ０と、電位Ｖ
Ｌ（ＶＬ＜Ｖ０）とする。そのため、電極５４５５には、電位ＶＨと電位Ｖ０と電位ＶＬ
とが与えられるものとする。
期間Ｔａが有するＮ個の期間Ｔにおいて、各々、電極５４５５に与える電位を制御するこ
とにより、表示素子５４５３に印加される電圧を制御することができる。例えば、電極５
４５５に電位ＶＨが与えられることにより、電極５４５４と電極５４５５との電位差は、
ＶＨ−ＶＬとなる。これにより、表示素子５４５３に、正の電圧を印加することができる
。電極５４５５に電位Ｖ０が与えられることにより、電極５４５４と電極５４５５との電
位差は、ゼロとなる。これにより、表示素子５４５３に、電圧ゼロを印加することができ
る。電極５４５５に電位ＶＬが与えられることにより、電極５４５４と電極５４５５との
電位差は、ＶＬ−ＶＨとなる。これにより、表示素子５４５３に、負の電圧を印加するこ
とができる。以上のように、期間Ｔａでは、表示素子５４５３に、正の電圧（ＶＨ−ＶＬ
）と負の電圧（ＶＬ−ＶＨ）とゼロとを様々な順番で印加することができる。これにより
、表示素子５４５３の階調を細かく制御することができる。または、残像を低減すること
ができる。または、応答速度を速くすることができる。
なお、本実施の形態では、表示素子５４５３に正の電圧が印加されると、表示素子５４５
３の階調は、黒（第１の階調ともいう）に近づくものとする。表示素子５４５３に負の電
圧が印加されると、表示素子５４５３の階調は、白（第２の階調ともいう）に近づくもの
とする。表示素子５４５３に電圧ゼロが印加されると、表示素子５４５３の階調は、保持
されるものとする。
期間Ｔｂでは、配線５４６１に入力される信号は、画素５４５０に書き込まれないものと
する。そのため、期間Ｔｂでは、期間ＴａのＮ番目の期間Ｔにおいて電極５４５５に与え
られる電位が、電極５４５５に与えられ続ける。特に、期間Ｔｂでは、表示素子５４５３
に電界を生じさせないことにより、表示素子５４５３の階調を保持することが好ましい。
そのために、期間ＴａのＮ番目の期間Ｔにおいて、電極５４５５に電位Ｖ０が与えられる
ことが好ましい。これにより、期間Ｔｂにおいても、電極５４５５には電位Ｖ０が与えら
れるので、表示素子５４５３には電圧ゼロが印加される。そのため、表示素子５４５３の
階調を保持することができる。
なお、表示素子５４５３が次に表示する階調が、第１の階調に近いほど、期間Ｔａのうち
、電位ＶＨが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔの
うち、電位ＶＨが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａの
うち、電位ＶＨが電極５４５５に与えられる時間から電位ＶＬが電極５４５５に与えられ
る時間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５
４５５に与えられる回数から電位ＶＬが電極５４５５に与えられる回数を引いた回数を、
多くするとよい。
なお、表示素子５４５３が次に表示する階調が、第２の階調に近いほど、期間Ｔａのうち
、電位ＶＬが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔの
うち、電位ＶＬが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａの
うち、電位ＶＬが電極５４５５に与えられる時間から電位ＶＨが電極５４５５に与えられ
る時間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５
４５５に与えられる回数から電位ＶＨが電極５４５５に与えられる回数を引いた回数を、
多くするとよい。
なお、期間Ｔａにおいて、電極５４５５に与えられる電位（電位ＶＨ、電位Ｖ０、電位Ｖ
Ｌ）の組み合わせは、表示素子５４５３が次に表示する階調に依存するだけでなく、表示
素子５４５３が既に表示している階調に依存することが可能である。そのため、次に表示
素子５４５３が表示する階調が同じ場合でも、既に表示素子５４５３が表示している階調
が異なると、電極５４５５に与えられる電位の組み合わせが異なることがある。
例えば、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａにおいて
、電位ＶＨが電極５４５５に与えられる時間が長いほど、電位ＶＨが電極５４５５に与え
られる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間が長いほど、Ｎ個
の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数が多いほど、又はＮ個の期間
Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から電位ＶＬが電極５４５５に与え
られる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＬが電極５４５５に与えられ
る時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与え
られる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＬが電極５４５５に与え
られる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間を長くするとよい
。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数から電位ＶＨ
が電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより、残像を
低減することができる。
別の例として、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａに
おいて、電位ＶＬが電極５４５５に与えられる時間が長いほど、電位ＶＬが電極５４５５
に与えられる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間が長いほど
、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数が多いほど、又はＮ個
の期間Ｔのち、電位ＶＬが電極５４５５に与えられる回数から電位ＶＨが電極５４５５に
与えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＨが電極５４５５に与え
られる時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５５に
与えられる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＨが電極５４５５に
与えられる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間を長くすると
よい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から電位
ＶＬが電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより、残
像を低減することができる。
なお、Ｎ個の期間Ｔは、各々、等しい長さであるものとする。ただし、Ｎ個の期間Ｔの長
さは、これに限定されない。例えば、Ｎ個の期間Ｔのうちの少なくとも２つは、互いに異
なる長さであることが可能である。特に、Ｎ個の期間Ｔの長さを重み付けするとよい。例
えば、Ｎ＝４である場合、１番目の期間Ｔの長さを時間ｈとすると、２番目の期間Ｔの長
さを時間ｈ×２とするとよい。３番目の期間Ｔの長さを時間ｈ×４とするとよい。４番目
の期間Ｔの長さを時間ｈ×８とするとよい。このように、Ｎ個の期間Ｔの長さに重み付け
を行うことにより、画素５４５０を選択する回数を減らすことができ、且つ表示素子５４
５３に電圧を印加する時間を細かく制御することができる。よって、消費電力の削減を図
ることができる。
なお、電極５４５４には、電位ＶＨと電位ＶＬと選択的に与えることが可能である。この
場合、電極５４５５にも、電位ＶＨと電位ＶＬとを選択的に与えることが好ましい。例え
ば、電極５４５４に電位ＶＨが与えられる場合、電極５４５５に電位ＶＨが与えられると
、表示素子５４５３には電圧ゼロが印加される。電極５４５５に電位ＶＬが与えられると
、表示素子５４５３には負の電圧が印加される。一方で、電極５４５４に電位ＶＬが与え
られる場合、電極５４５５に電位ＶＨが与えられると、表示素子５４５３には正の電圧が
印加される。電極５４５５に電位ＶＬが与えられると、表示素子５４５３には電圧ゼロが
印加される。このようにして、配線５４６１に入力される信号を２値（デジタル信号）と
することができる。そのため、配線５４６１に信号を出力する回路を簡単にすることがで
きる。
なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６１及び配線５４６２には、信号
を入力しないことが可能である。つまり、配線５４６１及び配線５４６２を浮遊状態にす
ることが可能である。なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６３には、
信号を入力しないことが可能である。つまり、配線５４６３を浮遊状態にすることが可能
である。なお、期間Ｔｂ又は期間Ｔｂの一部において、電極５４５４には、電圧を供給し
ないことが可能である。つまり、電極５４５４を浮遊状態にすることが可能である。
（実施の形態７）
本実施の形態においては、電子機器の例について説明する。
図１６（Ａ）乃至図１６（Ｈ）、図１７（Ａ）乃至図１７（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端
子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン５００８、等を有することができる。
図１６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１６（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１６（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１６（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１６（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図１６（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図１６（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
１６（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図１７（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図１７（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図１７（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図１７（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。
図１６（Ａ）乃至図１６（Ｈ）、図１７（Ａ）乃至図１７（Ｄ）に示す電子機器は、様々
な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。
次に、半導体装置の応用例を説明する。
図１７（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図１７（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。
図１７（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
次に、半導体装置を、移動体と一体にして設けた例について示す。
図１７（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。
図１７（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図１７（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
このような電子機器において、オフ電流の低い酸化物半導体を有するトランジスタを用い
て、回路を構成することにより、不要な電流が漏れて入ってきてしまうことを防ぐことが
出来る。よって、回路が正常に動作しやすくなる。そのため、正確な表示を行うことが出
来る。
１０１ 画素部
１０２ａ 画素
１０２ｂ 画素
１０２ｃ 画素
１０２ｄ 画素
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３ｅ、１０３ｆ、１０３ｇ、１０３ｈ、
１０３ｉ、１０３ｊ、１０３ｋ、１０３Ｌ 配線
１０４ａ 配線
１０４ｂ 配線
１１１ 回路
２０１ａ、２０１ｂ、２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆ、２０１ｇ、２０１ｈ、
２０１ｉ、２０１ｊ、２０１ｋ、２０１Ｌ トランジスタ
２０２ａ 配線
２０２ｂ 配線
２０２ｃ 配線
２０３ａ 配線
２０３ｂ 配線
２０３ｃ 配線
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５０１ 回路
５０２ 回路
５０３ 回路
５０４ 回路
５１１ 基板
８０１ トランジスタ
８０２ 表示素子
８０２ａ 発光素子
８０３ 配線
８０４ 容量素子
８０５ 配線
９０１ 信号
９０２ 周期
９０３ 期間
９０４ 期間
９０５ 期間
９０６ 電位
９０７ 信号
９０７ａ 信号
９０７ｂ 信号
９０７ｃ 信号
９０８ 信号
１３０１ トランジスタ
１３０３ 配線
１３０４ 容量素子
１３０５ 配線
１３１１ トランジスタ

Claims (1)

  1. 複数の画素と、検査回路と、を有し、
    前記複数の画素それぞれは、第１のトランジスタを有し、
    前記検査回路は、第２のトランジスタを有し、
    前記第１のトランジスタのチャネルと前記第２のトランジスタのチャネルとは、酸化物半導体を有し、
    前記酸化物半導体は、水素、水分、水酸基又は水素化合物を除去する工程の後、酸素を添加する工程を経て形成されたものであることを特徴とする表示装置。
JP2015079061A 2010-02-11 2015-04-08 表示装置の作製方法 Active JP5993483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015079061A JP5993483B2 (ja) 2010-02-11 2015-04-08 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010028285 2010-02-11
JP2010028285 2010-02-11
JP2015079061A JP5993483B2 (ja) 2010-02-11 2015-04-08 表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011025388A Division JP5869767B2 (ja) 2010-02-11 2011-02-08 液晶表示装置、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016160937A Division JP2016200837A (ja) 2010-02-11 2016-08-19 液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2015166874A true JP2015166874A (ja) 2015-09-24
JP5993483B2 JP5993483B2 (ja) 2016-09-14

Family

ID=44353349

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011025388A Active JP5869767B2 (ja) 2010-02-11 2011-02-08 液晶表示装置、電子機器
JP2015079061A Active JP5993483B2 (ja) 2010-02-11 2015-04-08 表示装置の作製方法
JP2016160937A Withdrawn JP2016200837A (ja) 2010-02-11 2016-08-19 液晶表示装置及び電子機器
JP2017141492A Active JP6386635B2 (ja) 2010-02-11 2017-07-21 半導体装置の作製方法
JP2018149861A Withdrawn JP2018189987A (ja) 2010-02-11 2018-08-09 液晶表示装置
JP2020075228A Active JP6851530B2 (ja) 2010-02-11 2020-04-21 半導体装置の作製方法
JP2021037157A Active JP7213285B2 (ja) 2010-02-11 2021-03-09 表示装置
JP2023004221A Pending JP2023041715A (ja) 2010-02-11 2023-01-16 液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011025388A Active JP5869767B2 (ja) 2010-02-11 2011-02-08 液晶表示装置、電子機器

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016160937A Withdrawn JP2016200837A (ja) 2010-02-11 2016-08-19 液晶表示装置及び電子機器
JP2017141492A Active JP6386635B2 (ja) 2010-02-11 2017-07-21 半導体装置の作製方法
JP2018149861A Withdrawn JP2018189987A (ja) 2010-02-11 2018-08-09 液晶表示装置
JP2020075228A Active JP6851530B2 (ja) 2010-02-11 2020-04-21 半導体装置の作製方法
JP2021037157A Active JP7213285B2 (ja) 2010-02-11 2021-03-09 表示装置
JP2023004221A Pending JP2023041715A (ja) 2010-02-11 2023-01-16 液晶表示装置

Country Status (2)

Country Link
US (8) US8947337B2 (ja)
JP (8) JP5869767B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947337B2 (en) 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2014206668A (ja) 2013-04-15 2014-10-30 セイコーエプソン株式会社 電気光学装置、及び、電子機器
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2016163165A1 (ja) * 2015-04-10 2016-10-13 ソニー株式会社 表示装置、表示装置の製造方法、及び、投射型表示装置
DE102015208273A1 (de) * 2015-05-05 2016-11-10 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Anzeigen eines Prozessgeschehens zumindest einer Eisenbahnsicherungseinrichtung sowie Eisenbahnsicherungssystem mit einer derartigen Vorrichtung
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
US11074881B2 (en) 2017-07-07 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving a display device
US10984691B2 (en) * 2018-03-29 2021-04-20 Solomon Systech (Shenzhen) Limited Panel defect detection method and a display driver apparatus incorporating the same
CN109389957A (zh) * 2018-12-05 2019-02-26 惠科股份有限公司 阵列基板行驱动电路及显示装置
WO2020161775A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置
KR20220013676A (ko) * 2020-07-27 2022-02-04 엘지디스플레이 주식회사 전계 발광 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208611A (ja) * 2004-12-21 2005-08-04 Seiko Epson Corp アクティブマトリクス基板の検査方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP2009295997A (ja) * 2009-08-14 2009-12-17 Nec Corp 薄膜デバイス及びその製造方法
US20100025678A1 (en) * 2008-07-31 2010-02-04 Shunpei Yamazaki Semiconductor device and method for manufacturing the same

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
FR2674661B1 (fr) * 1991-03-26 1993-05-14 Thomson Csf Structure de commande matricielle pour ecran de visualisation.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3535878B2 (ja) 1992-04-30 2004-06-07 セイコーエプソン株式会社 アクティブマトリクスパネル
CN1146851C (zh) * 1995-02-01 2004-04-21 精工爱普生株式会社 液晶装置及液晶装置的检查方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4147594B2 (ja) 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP3521432B2 (ja) * 1997-03-26 2004-04-19 セイコーエプソン株式会社 液晶装置、電気光学装置およびそれを用いた投射型表示装置
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
JP3667548B2 (ja) 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3858486B2 (ja) * 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002116423A (ja) 2000-10-10 2002-04-19 Sharp Corp 液晶表示装置とその検査方法
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3880416B2 (ja) * 2002-02-13 2007-02-14 シャープ株式会社 アクティブマトリクス基板
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3707472B2 (ja) * 2002-03-22 2005-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI223092B (en) * 2003-07-29 2004-11-01 Primtest System Technologies Testing apparatus and method for thin film transistor display array
JP4105132B2 (ja) 2003-08-22 2008-06-25 シャープ株式会社 表示装置の駆動回路、表示装置および表示装置の駆動方法
JP4029802B2 (ja) * 2003-08-28 2008-01-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
TWI229199B (en) 2004-01-02 2005-03-11 Au Optronics Corp Testing apparatus of flat display
JP2005195854A (ja) * 2004-01-07 2005-07-21 Mitsubishi Electric Corp 画像表示装置およびその検査方法
US7407068B2 (en) 2004-01-21 2008-08-05 Klingensmith Marshall A Compliant fill tube assembly, fill tube therefor and method of use
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20050258427A1 (en) 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4207017B2 (ja) * 2004-08-10 2009-01-14 セイコーエプソン株式会社 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP4432829B2 (ja) * 2004-12-21 2010-03-17 セイコーエプソン株式会社 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5127244B2 (ja) 2006-02-03 2013-01-23 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR101337459B1 (ko) 2006-02-03 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
WO2007108177A1 (ja) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4860699B2 (ja) 2006-08-31 2012-01-25 シャープ株式会社 表示パネルおよびそれを備えた表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
EP2071553B1 (en) * 2006-09-28 2016-03-16 Sharp Kabushiki Kaisha Liquid crystal display apparatus, driver circuit, driving method and television receiver
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP2009085925A (ja) * 2007-10-03 2009-04-23 Seiko Epson Corp リーク欠陥検出方法
JP2009093023A (ja) * 2007-10-10 2009-04-30 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5401827B2 (ja) * 2008-05-20 2014-01-29 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP5288141B2 (ja) 2008-05-22 2013-09-11 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
US8193999B2 (en) * 2008-06-05 2012-06-05 Sony Corporation Display device
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011037213A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN112310633B (zh) * 2019-07-30 2022-02-01 Oppo广东移动通信有限公司 天线装置及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208611A (ja) * 2004-12-21 2005-08-04 Seiko Epson Corp アクティブマトリクス基板の検査方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
US20100025678A1 (en) * 2008-07-31 2010-02-04 Shunpei Yamazaki Semiconductor device and method for manufacturing the same
JP2009295997A (ja) * 2009-08-14 2009-12-17 Nec Corp 薄膜デバイス及びその製造方法

Also Published As

Publication number Publication date
US10718986B2 (en) 2020-07-21
US20200341309A1 (en) 2020-10-29
US20150131021A1 (en) 2015-05-14
JP2021113973A (ja) 2021-08-05
US9465271B2 (en) 2016-10-11
US20110193846A1 (en) 2011-08-11
JP2018189987A (ja) 2018-11-29
JP2020129123A (ja) 2020-08-27
US20180017819A1 (en) 2018-01-18
JP2023041715A (ja) 2023-03-24
US20230058628A1 (en) 2023-02-23
JP6386635B2 (ja) 2018-09-05
US20160377897A1 (en) 2016-12-29
JP2016200837A (ja) 2016-12-01
JP6851530B2 (ja) 2021-03-31
JP5869767B2 (ja) 2016-02-24
JP2017201422A (ja) 2017-11-09
US11500254B2 (en) 2022-11-15
US20180275439A1 (en) 2018-09-27
US11143925B2 (en) 2021-10-12
JP5993483B2 (ja) 2016-09-14
US8947337B2 (en) 2015-02-03
US20220066255A1 (en) 2022-03-03
JP7213285B2 (ja) 2023-01-26
US10007160B2 (en) 2018-06-26
JP2011186450A (ja) 2011-09-22
US9798211B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
JP6386635B2 (ja) 半導体装置の作製方法
JP7430234B2 (ja) 半導体装置
JP7203073B2 (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160819

R150 Certificate of patent or registration of utility model

Ref document number: 5993483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250