CN101868857A - 氧化物半导体材料和其制造方法、电子装置和场效应晶体管 - Google Patents

氧化物半导体材料和其制造方法、电子装置和场效应晶体管 Download PDF

Info

Publication number
CN101868857A
CN101868857A CN200880116357A CN200880116357A CN101868857A CN 101868857 A CN101868857 A CN 101868857A CN 200880116357 A CN200880116357 A CN 200880116357A CN 200880116357 A CN200880116357 A CN 200880116357A CN 101868857 A CN101868857 A CN 101868857A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor material
semiconductor layer
oxide
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880116357A
Other languages
English (en)
Inventor
长谷川彰
小广健司
福原升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN101868857A publication Critical patent/CN101868857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供氧化物半导体材料和其制造方法、电子装置和场效应晶体管。氧化物半导体材料含有Zn、Sn和O，不含有In，且电子载流子浓度大于1×1015/cm3且小于1×1018/cm3。电子装置具有包含氧化物半导体材料的半导体层，和设置在上述半导体层上的电极。场效应晶体管具有包含氧化物半导体材料的半导体层、设置在上述半导体层中并相互隔开的源电极和漏电极、和门电极，所述门电极设置在可在位于上述源电极和上述漏电极之间的上述半导体层的区域施加偏置电位的位置。

Description

氧化物半导体材料和其制造方法、电子装置和场效应晶体管
技术领域
本发明涉及发挥半导体活性层功能的氧化物半导体材料和其制造方法、以及使用该材料的场效应晶体管等电子装置。
背景技术
氧化物半导体材料被用作场效应晶体管等电子装置的材料。场效应晶体管可以列举薄膜晶体管(TFT)等，这些电子装置被用作液晶显示器或EL的驱动元件。现有的TFT中，在玻璃衬底上形成非晶质(无定形)或多晶Si层，在该Si层的两端设置源电极和漏电极，在Si层的中央或者背面侧设置门电极。作为可适用于这种电子装置的材料，尝试了数种材料。
在日本特开2003-298062号公报中，公开了在衬底上依次形成底膜、由ZnO形成的氧化物半导体膜、门绝缘膜和门电极而成的TFT。以ZnO作为材料的氧化物半导体膜可以降低晶体的形成温度。并且，在ZnO中，易于发生氧缺陷，产生大量载流子电子。
在日本特开2000-044236号公报中，公开了由ZnxMyInzO(x+3y/2+3z/2)(M为Al或者Ga，x、y、z为适当的系数)形成的非晶质氧化物膜的电极材料，该非晶质氧化物膜的电子载流子浓度为1×1018/cm3以上，优选用作透明电极。即，可知在这种含有In的氧化物中，易于产生大量载流子电子，利用这点来形成导电性高的膜。
在日本特开2006-165532号公报中，公开了将电子载流子浓度小于1×1018/cm3的非晶质氧化物膜用于通道(半导体活性层)的TFT。具体来说，使用InGaO3(ZnO)m(m为适当的系数)作为非晶质氧化物膜。即，记载了下述要点：对于InGaO3(ZnO)m的情况，通过控制成膜时氧氛围的条件，可使电子载流子浓度小于1×1018/cm3。进一步地，公开了优选不有意识地添加杂质离子、在含有氧气的氛围中成膜这样的知识，更具体来说，公开了可以在氧分压小于6.5Pa的氛围中制作透明无定形氧化物薄膜，构成常闭型(normally-off)的晶体管。
在日本特表2006-528843号公报中，公开了具有由包含锌、锡和氧的三元化合物形成的通道层的半导体装置。
即，现有的电子装置中，作为例如TFT中的通道的氧化物半导体材料，已知有ZnO(日本特开2003-298062号公报)、InGaO3(ZnO)m(日本特开2006-165532号公报)、ZnxSnyOz(日本特表2006-528843号公报)。另外，例如作为透明电极材料等的氧化物半导体材料，已知典型的材料有ITO(Indium Tin Oxide)，其他还有ZnxMyInzO(x+3y/2+3z/2)(日本特开2000-044236号公报)、InGaO3(ZnO)m(日本特开2006-165532号公报)等含有In的氧化物半导体材料。
发明内容
但是，上述这些提案的氧化物半导体材料中，电子载流子浓度难以控制在低水平，与其说是半导体，不如说表现为导电体的特性，换句话说，现有的上述氧化物半导体材料中，难以降低导电率，因此偏压条件使其难以发挥具有导体和绝缘体这两种功能的半导体功能，从这一点来看，不能说是充分的，当将这种氧化物半导体材料用于例如场效应晶体管的通道(半导体活性层)时，难以得到其充分发挥通道功能的常闭型场效应晶体管。另外，在氧化物半导体材料中含有、使用过的In为稀有金属资源，因此要求开发一种不含有In的氧化物半导体材料。
本发明是鉴于这种问题而作出的发明，其目的在于提供能耐实用的氧化物半导体材料、使用该材料的场效应晶体管等电子装置、和氧化物半导体材料的制造方法。
本发明人为了解决上述课题，对氧化物半导体材料进行了研究，结果完成了本发明。
本发明提供以下(1)～(7)。
(1)氧化物半导体材料，其含有Zn、Sn和O，不含有In，并且电子载流子浓度大于1×1015/cm3且小于1×1018/cm3。
(2)根据(1)所述的氧化物半导体材料，其中，还含有掺杂剂。
(3)根据(1)或(2)所述的氧化物半导体材料，其中，掺杂剂含有选自Al、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Ag、V、Ta、Fe、Cu、Pt、Si和F中的至少1种。
(4)根据(1)～(3)中任一项所述的氧化物半导体材料，其为非晶质。
(5)氧化物半导体材料，其具有由上述(1)～(4)中任一项所述的氧化物半导体材料形成的半导体层、和设置在半导体层上的电极。
(6)场效应晶体管，其具有由上述(1)～(4)中任一项所述的氧化物半导体材料形成的半导体层、设置在半导体层上并相互隔开的源电极和漏电极、和门电极，所述门电极设置在可在位于源电极和漏电极之间的半导体层的区域施加偏置电位的位置。
(7)氧化物半导体材料的制造方法，包括下述工序(i)～(iv)：
(i)准备含有Zn、Sn和O的氧化物靶的工序、
(ii)在溅射室(chamber)内配置衬底的工序、
(iii)在溅射室内配置上述氧化物靶的工序、
(iv)通过用稀有气体溅射配置在上述溅射室内的上述氧化物靶，将靶材料沉积在上述衬底上的工序，和
在上述溅射时，在与上述氧化物靶同时被溅射的位置进一步配置掺杂材料。
附图说明
图1是薄膜晶体管10的平面图。
图2是图1所示的薄膜1O的II-II箭头截面图。
图3表示实施例1的TFT的IV特性。
图4表示实施例2的TFT的IV特性。
图5表示实施例3的TFT的IV特性。
图6表示氧浓度和电子载流子浓度的关系。
图7表示氧浓度和电子载流子浓度的关系。
符号的说明
1G：门电极
1C：门绝缘层
1S：源电极
1D：漏电极
2：半导体层。
具体实施方式
本发明的氧化物半导体材料含有锌(Zn)、锡(Sn)和氧(O)，不含有In，并且电子载流子浓度大于1×1015/cm3且小于1×1018/cm3。
本申请发明人提供了Zn-Sn-O系的氧化物半导体材料，其中，尽管不含有In，但电子载流子浓度大于1×1015/cm3且小于1×1018/cm3。根据该氧化物半导体材料，电子载流子浓度在适当的范围，当使用这种氧化物半导体材料时，可充分发挥半导体活性层功能，因此可以特别合适用于常闭型场效应晶体管等电子装置。
氧化物半导体材料优选还含有掺杂剂。
氧化物半导体材料已经含有氧，通过还含有作为氧以外的元素的掺杂剂，可以得到具有低的电子载流子浓度、即具有充分高的薄层电阻的、更为实用的氧化物半导体材料。
氧化物半导体材料优选含有选自Al、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Ag、V、Ta、Fe、Cu、Pt、Si和F中的至少1种作为掺杂剂。
当用这些元素作为掺杂剂时，可以得到具有充分高的薄层电阻的、更为实用的氧化物半导体材料。
氧化物半导体材料优选为非晶质。
当氧化物半导体材料为非晶质时，可以得到具有高的薄层电阻的氧化物半导体材料。
本发明的电子装置具有由上述氧化物半导体材料形成的半导体层、和设置在半导体层上的电极。
电子装置由于氧化物半导体材料具有上述充分的特性，因此可以利用偏置电位来控制通过电极并在半导体层内流过的电流。
本发明的场效应晶体管具有由上述氧化物半导体材料形成的半导体层、设置在半导体层上并相互隔开的源电极和漏电极、和门电极，所述门电极设置在可在位于源电极和漏电极之间的半导体层的区域施加偏置电位的位置。
在场效应晶体管中，当在位于源电极和漏电极之间的半导体层中施加规定的偏置电位时，在源和漏之间形成通道，电流在源和漏间流过。半导体层的该区域的电阻如上所述在不施加偏置电位的状态下是高的，因此可充分发挥场效应晶体管功能。另外，当将本发明的氧化物半导体材料用于在液晶显示器等像素内形成的TFT时，通过使该氧化物半导体材料为透明的材料，可以增加像素的实质开口率。
氧化物半导体材料例如可以通过下述方法来制造，该方法包括准备含有Zn、Sn和O的氧化物靶的工序、在溅射室内配置衬底的工序、在溅射室内配置氧化物靶的工序、和用稀有气体溅射配置在溅射室内的氧化物靶，将溅射的靶材料沉积在衬底上的工序，在上述溅射时，进一步具有向溅射室内导入氧气的工序，并且适当设定在稀有气体和氧气的混合气体中含有的氧气的体积比例。
当用稀有气体溅射氧化物靶时，靶材料沉积在衬底上。在溅射时也可以将氧气与稀有气体一起导入溅射室内。
另外，氧化物半导体材料例如可以通过下述方法来制造，该方法包括准备含有Zn、Sn和O的氧化物靶的工序、在溅射室内配置衬底的工序、在溅射室内配置氧化物靶的工序、和通过用稀有气体溅射配置在溅射室内的氧化物靶而将靶材料沉积在衬底上的工序，在溅射时，在与氧化物靶同时被溅射位置进一步配置掺杂材料。掺杂材料可以列举由上述掺杂剂形成的材料、含有上述掺杂剂的氧化物、氟化物等。
当用稀有气体溅射氧化物靶时，靶材料沉积在衬底上。在该靶内或其附近配置了掺杂材料，因而在进行溅射而制造的氧化物半导体材料中还含有该掺杂剂。因此，氧化物半导体材料具有耐电子装置的实用的薄层电阻。该掺杂剂的元素可以采用上述的元素。
以下，对于实施方式所涉及的氧化物半导体材料和使用该材料的薄膜晶体管(场效应晶体管：电子装置)进行更具体的说明。并且，在说明中，同一要素使用相同的符号，省去重复的说明。
图1是薄膜晶体管10的平面图，图2是图1所示的薄膜10的II-II箭头截面图。
在门电极1G上依次层叠门绝缘层1C和隔开配置的源电极1S和漏电极1D，构成衬底1。在衬底1上沉积由氧化物半导体材料X形成的半导体层2。源电极1S和漏电极1D之间的半导体层2的区域发挥薄膜晶体管10的通道功能。
作为薄膜晶体管10的源电极1S与漏电极1D之间距离的通道长度L、作为源电极1S或漏电极1D的宽度的通道宽度W，在本例中如下所述来设定。
通道长度L＝20μm
通道宽度L＝1mm
该薄膜晶体管10具有由N型氧化物半导体材料X形成的半导体层2和设置在半导体层2上的电极(源电极1S或漏电极1D)。薄膜晶体管10中，由于氧化物半导体材料X具有下述那样的充分特性，因此可以利用偏置电位来控制通过电极并在半导体层2内流过的电流。如果使半导体层2与一个电极进行肖特基接触，并与另个电极进行欧姆接触，可以构成肖特基二极管作为电子装置，该电子装置中可以根据两个电极间的外加电压来控制流过氧化物半导体材料X内的电流。
在本例子中，该电子装置为薄膜晶体管10，其具有由氧化物半导体材料形成的半导体层2、设置在半导体层2上并相互隔开的源电极1S和漏电极1D、和门电极1G，所述门电极1G设置在可在位于源电极1S和漏电极1D之间的半导体层2的区域施加偏置电位的位置。
在薄膜晶体管10中，当对位于源电极1S和漏电极1D之间的半导体层2中施加规定的偏置电位时，在源和漏之间形成通道，电流在源电极和漏电极间流过。半导体层2的该区域的电阻如上所述，在不施加偏置电位的状态下是高的，因此可充分发挥场效应晶体管功能。
与源电极1S和漏电极1D接触的半导体区域为N型，通常由于半导体层的电阻而在N型的通道中没有电流流过，通过外加门电压，通道截面积增加，流过通道的电流量随着门电压的增加而增加。在本例中，半导体层的电阻值足够高，实质上发挥常闭型的薄膜晶体管功能。
源电极1S以及漏电极1D与半导体层2为欧姆接触，该接触区域构成源和漏。并且，Au的费米能级与本实施方式的半导体层较为类似，电荷注入的问题少，这可以利用理研计器社制的大气中光电子分光装置AC2来确认。
构成薄膜晶体管10的各要素的材料如下所示。
·门电极1G：Si
·门绝缘层1C：SiO2
·源电极1S：Au/Cr
·漏电极1D：Au/Cr
·半导体层2：氧化物半导体材料X。
并且，在构成门电极1G的Si中，以高浓度添加掺杂剂，门电极1G具有接近于金属的导电性。
接着，对于氧化物半导体材料X进行说明。
氧化物半导体材料X是含有Zn、Sn和O的非晶质的化合物半导体，由Zn-Sn-O膜(Zn∶Sn∶O的组成比为2∶1∶4)形成。氧化物半导体材料X化合了Zn、Sn和O，但不含有In，且电子载流子浓度Cx大于1×1015/cm3且小于1×1018/cm3。在本说明书中，“不含有In”是指在制造方法中没有添加In的工序，氧化物半导体材料基本不含有In的意思。氧化物半导体材料X的In含量通常小于0.01重量％。In含量可例如通过发射光谱分析法来进行。
详细来说，氧化物半导体材料X的物性根据是否存在作为掺杂剂的元素D，可以分类为以下的类型I(不含有元素D)、类型II(含有元素D)。元素D是氧以外的元素。另外，半导体层中的Zn和Sn为主成分，对于类型I(不含有元素D)的情况，这些各元素的重量和相对于总重量的比例为78重量％以上。
类型I
当不含有作为掺杂剂的元素D时，氧化物半导体材料X的物性如下述所示。Vs是表示伏秒的单位。
·构成元素：Zn、Sn、O
·电子载流子浓度Cx：1×1015/cm3＜Cx＜1×1018/cm3
·膜厚tx：10nm≤tx≤1000nm
·结晶性：非晶质
·薄层电阻Rx：104Ω/sq.≤Rx≈≤109Ω/sq.
·迁移率μx：1cm2/Vs≤μx
·In的含量WIn：WIn≈0(重量％)
类型II
当含有作为掺杂剂的元素D时，氧化物半导体材料X的物性如下述所示。
·构成元素：Zn、Sn、O
·电子载流子浓度Cx：1×1015/cm3＜Cx＜1×1018/cm3
·膜厚tx：10nm≤tx≤1000nm
·结晶性：非晶质
·薄层电阻Rx：104Ω/sq.≤Rx≤109Ω/sq.
·迁移率μx：1cm2/Vs≤μx
·In的含量WIn：WIn≈0(重量％)
·掺杂剂：元素D
·元素D的浓度CD：0摩尔％＜CD≤10摩尔％
其中，CD＝((D的摩尔数)/(D的摩尔数+Zn的摩尔数+Sn的摩尔数))×100％
本申请发明人首次提供了Zn-Sn-O系的类型I和类型II的氧化物半导体材料X，其中，尽管不含有In，但电子载流子浓度Cx大于1×1015/cm3且小于1×1018/cm3。根据该氧化物半导体材料X，电子载流子浓度Cx降低，因此载流子的迁移率μx增高至实用上可使用的程度。
即，当电子载流子浓度Cx小于1×1018/cm3且比1×1015/cm3大时，氧化物半导体材料X的导电性在适当的范围，可发挥半导体活性层功能，所述半导体活性层根据偏压的有无来进行导电性和绝缘性的转换。
电子载流子浓度Cx更优选的范围为1×1016/cm3以上且1×1017/cm3以下，当Cx在下限值以上时，有ON电流变大的效果，当为上限值以下时，有OFF电流变小的效果，可使ON电流与OFF电流之比增大。
另外，类型II的氧化物半导体材料X进一步含有元素D作为由氧以外元素构成的掺杂剂。在氧化物半导体材料X内，已经含有氧，即使在氧化物半导体材料X内添加作为氧以外元素的元素D，也可以得到具有低的电子载流子浓度Cx、即具有充分高的薄层电阻Rx的实用的氧化物半导体材料。从半导体层的经时稳定性、制造TFT的容易性等的角度考虑，氧化物半导体材料X优选是含有掺杂元素D的氧化物。
元素D可以采用选自由以下金属元素D1、半金属元素D2和非金属元素D3构成的元素组中的至少1种元素。
元素D：
金属元素D1：选自Al、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Ag、V、Ta、Fe、Cu和Pt中的至少1种
半导体元素D2：Si
非金属元素D3：F
当使用上述元素D作为掺杂剂时，可以得到具有充分高的薄层电阻的氧化物半导体材料。
另外，本实施方式的氧化物半导体材料X的结晶性为非晶质。本申请发明人可以确认下述要点，即，当氧化物半导体材料X至少为非晶质时，可以得到实用的氧化物半导体材料，但迁移率有伴随结晶性的提高而增加这样一般的倾向，因此氧化物半导体材料X即使为多结晶或单晶，也具有充分的迁移率。
上述氧化物半导体材料可以通过依次实施下述工序(i)～(iv)来制造。并且，工序(ii)和工序(iii)的顺序可以反过来。
(i)准备含有Zn、Sn和O的氧化物靶的工序、
(ii)在溅射室内配置衬底的工序、
(iii)在溅射室内配置氧化物靶的工序、
(iv)用稀有气体溅射配置在溅射室内的氧化物靶，将被溅射的靶材料沉积在衬底上的工序。
类型I
对于类型I的情况，当进行工序(iv)的溅射时，在溅射室内导入氧气。稀有气体和氧气的混合气体中所含的氧气的体积比例C气体(体积％)只要比0％大且为20％以下即可。另外，对于类型II的情况，C气体(体积％)只要为0％以上且20％以下即可。
当用稀有气体溅射氧化物靶时，靶材料沉积在衬底上。在溅射时，氧气与稀有气体一起导入溅射室内。
对于由Zn-Sn-O系的氧化物半导体材料构成的膜，如果产生氧空孔，则该氧空孔使电子载流子产生，但由于在形成膜时的溅射时导入了规定量的氧气，因此氧空孔减少，从而电子载流子浓度降低，达到耐实用的程度。
图6是表示氧浓度C气体(体积％)和电子载流子浓度(cm-3)的关系的图，C气体表示0体积％～0.1体积％的情况。另外，图7也是表示氧浓度C气体(体积％)和电子载流子浓度(cm-3)的关系的图，C气体表示0体积％～10体积％的情况。
当C气体(体积％)为0.1体积％以上且10体积％以下时，确认半导体层2在无偏压时具有充分的绝缘性，如上所述，如果将0体积％、0.1体积％、1体积％、10体积％时的电子载流子浓度的关系作图来预测电子载流子浓度，则可以预测在氧浓度C气体(体积％)为0.07体积％以上时，电子载流子浓度为不产生漏泄程度的电子载流子浓度(＝1×1018/cm-3)以下，当氧浓度C气体(体积％)为20体积％以下时，有能使ON电流较大的效果。
更优选C气体(体积％)为0.5体积％以上且5体积％以下的情况，此时，当C气体(体积％)为下限值以上时，进一步有使OFF电流较小的效果，当为上限值以下时，进一步有使ON电流较大的效果。特别是当C气体(体积％)为1体积％以上时，电子载流子浓度相对于浓度的变化率急剧降低，可以高精度地控制电子载流子浓度。
类型II
对于类型II的情况，在靶内或其附近配置了氧以外的掺杂剂，在被溅射的靶材料内进一步含有该掺杂剂。当用稀有气体溅射氧化物靶时，靶材料沉积在衬底上。由于在该靶材料中进一步含有掺杂剂，因此沉积的靶材料具有耐电子装置实用的薄层电阻。该掺杂剂的元素可以采用上述的元素。
另外，对于类型II的情况，当用不含有氧的稀有气体进行溅射时，可以在氧化物半导体材料中含有掺杂剂，以使氧化物半导体材料中的电子载流子浓度达到最适，或者当减少氧化物半导体材料中的掺杂剂，并且用不含有氧的稀有气体进行溅射时，电子载流子浓度变多，但通过用含有氧的稀有气体进行溅射，可以减少电子载流子浓度，使氧化物半导体材料中的电子载流子浓度达到最优值。
以下，对于各工序进行详细说明。
工序(i)：氧化物靶制造工序
称量氧化锌(ZnO)粉末和氧化锡(SnO2)粉末，使Zn∶Sn的摩尔比为M1∶M2，用干式球磨机进行混合。将所得混合粉末放入氧化铝制的坩埚中，在氧氛围中在T1(℃)的温度下保持H1(小时)来进行煅烧，利用干式球磨机进行粉碎。使用模具将所得煅烧粉末通过单轴压制在G1(kg/cm2)的压力下成型为圆板状，然后通过冷液静压(CIP)在G2(kg/cm2)的压力下进行加压。将所得的成型物在氧氛围中、在P1(hPa)的压力、T2(℃)的温度下保持H2(小时)进行烧制，得到烧结物。用平面磨床打磨所得烧结物的两面，制作氧化物靶。
在制造类型II的氧化物半导体材料时，在最初的混合时除了氧化锌粉末和氧化锡粉末，还混合了元素D(或其氧化物)的粉末，或者在溅射时，在靶的附近配置含有元素D的薄片(chip)。
工序(ii)：衬底准备工序
溅射室是溅射装置的溅射室，在溅射室内部配置靶的固定部件和衬底1的固定部件，这些固定部件相向配置。衬底1固定在衬底1的固定部件上。可以在衬底1的固定部件上设置加热器，调节沉积时的衬底温度。
在门电极1G上依次沉积门绝缘层1C、电极层，通过光刻将最后的电极层构图，由此形成源电极1S和漏电极1D，从而制造衬底1。
工序(iii)：氧化物靶配置工序
氧化物靶固定于溅射室内部的靶固定部件上。在固定氧化物靶和衬底1后，使溅射室为密封状态，使用真空泵排出内部的气体，使内部为真空。
工序(iv)：成膜工序
在内部达到真空后，在溅射室内导入气体种类1(类型I)或者气体种类2(类型II)，产生高频(RF)等离子体，进行氧化物靶的溅射，在衬底上沉积靶材料。本例的稀有气体为Ar，但也可以使用其他种类的稀有气体。成膜时的条件如下所述。
类型I
制造方法：RF溅射法
靶：Zn-Sn-O烧结物
气体种类R1：Ar-O2混合气体
气体种类R1中的O2体积浓度：C气体(体积％)
溅射室内压力：P2(Pa)
衬底温度：T3(℃)
溅射功率：Wp(W)
沉积时间：H3(小时)
类型II
制造方法：RF溅射法
靶：Zn-Sn-O烧结物+含有元素D的薄片
气体种类R2：Ar气
溅射室内压力：P2(Pa)
衬底温度：T3(℃)
溅射功率：Wp(W)
沉积时间：H3(小时)
各参数优选的范围如以下所述。
(a)0.5≤M1/M2≤3
(b)500≤T1≤1200
(c)1≤H1≤240
(d)100≤G1≤1000
(e)500≤G2≤10000
(f)101.325≤P1≤10132.5
(g)1000≤T2≤1600
(h)1≤H2≤240
(i)0.1≤P2≤10
(j)RT(室温＝26)≤T3≤1200
(k)1/60≤H3≤10
(l)10≤Wp≤1000
(m)0≤C气体≤20
并且，上述参数满足以下关系：
(o)G1≤G2
(p)T1≤T2
当参数至少满足上述范围时，能够制造氧化物化合物材料，该氧化物化合物材料可制造进行实用的工作的晶体管。
实施例
共通条件
利用上述的制造方法在衬底1上沉积上述氧化物化合物材料X，制造薄膜晶体管10。氧化锌粉末(ZnO)使用株式会社高纯度化学生产的、纯度为99.99％的粉末，氧化锡粉末(SnO2)使用株式会社高纯度化学生产的、纯度为99.99％的粉末。在干式球磨机中使用直径为5mm的氧化锆制的球。
并且，为了监测膜厚或膜特性，准备玻璃衬底(Corning社制1737)，并设置在同一溅射装置内。作为成膜前处理，进行了该衬底的超声波脱脂处理。
实施例1的条件
(1-1)氧化物靶的制造
M1/M2＝2
T1＝900(℃)
H1＝5(小时)
G1＝500(kg/cm2)
G2＝1600(kg/cm2)
P1＝1013(hPa)
T2＝1200(℃)
H2＝5(小时)
制造的氧化物靶(Zn-Sn-O烧结物)的密度为5.43g/cm3。用平面磨床打磨这样得到的烧结物的两面，加工成直径为76.2mm、厚度为6mm的形状，使用铟系合金结合在后板上，制作氧化物靶。
(1-2)衬底的制造：
门电极材料：Si
门绝缘膜材料：SiO2
源电极和漏电极材料：Au/Cr
通道长度L＝20μm
通道宽度W＝1mm
(1-3)成膜：
制造方法：RF溅射法
靶：Zn-Sn-O烧结物
气体种类R1：Ar-O2混合气体
氧浓度C气体：1体积％
溅射室内压力P2：0.5Pa
衬底温度T3：200℃
溅射功率Wp：50W
沉积时间H3：1小时
评价方法和评价结果：
对所得薄膜进行X射线衍射，结果未检测到明显的衍射峰，表明制作的Zn-Sn-O膜(半导体层2)的结晶性为非晶质。半导体层2的膜厚为103.7nm。另外，在玻璃衬底上形成的薄膜通过目测是透明的。另外，包括玻璃衬底在内在550nm波长下的透射率为87.8％，从波长380nm至780nm的平均透射率为85.2％。另外，所得薄膜的电阻率和迁移率通过霍尔测定(Hall measurement)求得。所得Zn-Sn-O无定形氧化物膜的电子载流子浓度为3.08×1016/cm3，电子迁移率为5.36cm2/Vs。
膜特性：
如上所述，实施例1中形成的半导体层的膜特性如以下所示。
半导体层材料：Zn-Sn-O(化合物)
结晶性：非晶质
膜厚：103.7nm
电子载流子浓度Cx：3.08×1016/cm3，
电子迁移率μx：5.36cm2/Vs。
电阻率ρx：3.67Ωcm
薄层电阻Rx：3.54×105Ω/sq
TFT的IV特性：
在位于所形成的半导体层内部的源电极和漏电极上，从半导体层的表面树立探针，使探针前端接触各电极，测定TFT的IV特性。
图3表示在室温下测定的TFT元件的电流-电压特性。漏电流Id伴随着漏电压Vd的增加而增加，因此可知通道为n型传导。这与非晶质Zn-Sn-O系氧化物膜为N型导体这样的事实不矛盾。漏电流Id表现为在漏电压Vd＝30V左右时达到饱和(pinch-off)的典型的半导体晶体管的行为。
另外，在门电压Vg＝60V时，漏电流Id＝9×10-3A的电流流过。这与可通过门偏置电位在半导体层内诱发载流子相对应。
最大电流Imax为10mA，反方向的泄漏电流也为0.01μA以下，表现为良好的晶体管特性。晶体管在开、关时的漏电流比为1×106以上。另外，从表示门电压和漏电流的关系的晶体管的传递特性的饱和区域算出的迁移率约为10cm2/Vs。
实施例2的条件
除了使溅射时的氧浓度C气体为0.1体积％以外，其他按照与实施例1相同的条件制作TFT。
评价方法和评价结果：
对所得薄膜进行X射线衍射，结果未检测到明显的衍射峰，表明制作的Zn-Sn-O膜(半导体层2)的结晶性为非晶质。膜厚为105.5nm。在玻璃衬底(Corning社制1737)上形成的膜通过目测是透明的。作为溅射的结果，所得透明导电性薄膜的电阻率和迁移率利用霍尔测定来求得。所得半导体层的电子载流子浓度为4.64×1017/cm3，电子迁移率为10.8cm2/Vs。
膜特性：
实施例2中形成的半导体层的膜特性如以下所示。
半导体层材料：Zn-Sn-O(化合物)
结晶性：非晶质
膜厚：105.5nm
电子载流子浓度Cx：4.64×1017/cm3，
电子迁移率μx：10.8cm2/Vs。
电阻率ρx：1.25Ωcm
薄层电阻Rx：1.18×105Ω/sq
TFT的IV特性：
图4表示在室温下测定的TFT元件的电流-电压特性。测定方法与实施例1相同。根据实施例2，即使在氧浓度C气体为0.1体积％的情况下，虽无法与实施例1相比，但仍可以制作具有良好晶体管特性的TFT元件。
实施例3的条件
除了使溅射时的氧浓度C气体为10体积％以外，其他按照与实施例1相同的条件制作TFT。
评价方法和评价结果：
对所得薄膜进行X射线衍射，结果未检测到明显的衍射峰，表明制作的Zn-Sn-O膜(半导体层2)的结晶性为非晶质。半导体层2的膜厚为89nm。在玻璃衬底(Corning社制1737)上形成的膜通过目测是透明的。作为溅射的结果，所得透明导电性薄膜的电阻率和迁移率通过霍尔测定来求得。所得半导体层的电子载流子浓度为5.45×1015/cm3，电子迁移率为5.02cm2/Vs。
膜特性：
实施例3中形成的半导体层的膜特性如以下所示。
半导体层材料：Zn-Sn-O(化合物)
结晶性：非晶质
膜厚：89nm
电子载流子浓度Cx：5.45×1015/cm3，
电子迁移率μx：5.02cm2/Vs。
电阻率ρx：2.28×102Ωcm
薄层电阻Rx：2.56×107Ω/sq
TFT的IV特性：
图5表示在室温下测定的TFT元件的电流-电压特性。测定方法与实施例1相同。根据实施例3，即使在氧浓度为10体积％的情况下，虽无法与实施例1相比，但仍可以制作具有良好晶体管特性的TFT元件。
比较例1的条件
除了使溅射时的氧浓度C气体为0体积％以外，其他按照用与实施例1相同的条件制作TFT。
评价方法和评价结果：
对所得薄膜进行X射线衍射，结果未检测到明显的衍射峰，表明制作的Zn-Sn-O膜(半导体层2)的结晶性为非晶质。膜厚为111.7nm。在玻璃衬底(Corning社制1737)上形成的膜通过目测是透明的。作为溅射的结果，所得透明导电性薄膜的电阻率和迁移率通过霍尔测定来求得。所得半导体层的电子载流子浓度为6.51×1018/cm3，电子迁移率为14.9cm2/Vs。
膜特性：
比较例1中形成的半导体层的膜特性如以下所示。
半导体层材料：Zn-Sn-O(化合物)
结晶性：非晶质
膜厚：111.7nm
电子载流子浓度Cx：6.51×1018/cm3，
电子迁移率μx：14.9cm2/Vs。
电阻率ρx：6.40×10-2Ωcm
薄层电阻Rx：5.73×103Ω/sq
TFT的IV特性：
所得TFT不表现晶体管特性，认为这是由于半导体层内的载流子浓度过于高，电流在源、漏之间泄漏的缘故。
实施例4的条件
除了在溅射装置的溅射室内设置实施例1中得到的氧化物靶，沿氧化物靶的腐蚀部的圆周等间隔地固定设置8块钒(V)的薄片(株式会社高纯度化学制，纯度99.9％，5×5×t1mm)，并在溅射装置内导入Ar气以外，其他按照与实施例1同样的条件形成薄膜。即，溅射时的氧浓度C气体为0体积％。
即，实施例4的成膜条件如以下所示。
制造方法：RF溅射法
靶：Zn-Sn-O烧结物+V薄片
气体种类R2：Ar气
氧浓度C气体：0体积％
溅射室内压力P2：0.5Pa
衬底温度T3：200℃
溅射功率Wp：50W
沉积时间H3：1小时
评价方法和评价结果：
将得到的膜用酸溶解，用ICP-AES(电感耦合等离子体发射光谱分析法)进行金属元素的定量，结果是，相对于氧化膜中的金属元素(Sn、Zn、V)，含有V 0.54质量％、0.93摩尔％。即，掺杂剂相对于半导体层中除氧以外的全部构成元素的摩尔比CDOPANT(CDOPANT＝((V的摩尔数)/(V的摩尔数+Zn的摩尔数+Sn的摩尔数))×100％)为0.93摩尔％。对得到的膜进行X射线衍射，结果未检测到明显的衍射峰，表明制作的Zn-Sn-O膜(半导体层)的结晶性为非晶质。该半导体层的膜厚为115.8nm。在玻璃衬底(Corning社制1737)上形成的膜通过目测是透明的。另外，包括玻璃衬底在内在550nm波长下的透射率为89.3％，从波长380nm至780nm的平均透射率为85.1％。
作为溅射的结果，所得透明导电性薄膜的电阻率和迁移率通过霍尔测定来求得。所得掺杂了钒的Zn-Sn-O膜的电阻率为1.06Ωcm，电子载流子浓度为3.45×1017/cm3，电子迁移率为17.1cm2/Vs。
膜特性：
实施例4中形成的半导体层的膜特性如以下所示。
半导体层材料：Zn-Sn-O(化合物)
结晶性：非晶质
膜厚：115.8nm
电子载流子浓度Cx：3.45×1017/cm3，
电子迁移率μx：17.1cm2/Vs。
薄层电阻Rx：9.14×104Ω/sq
掺杂剂含有率CDOPANT：0.93摩尔％
由于钒的效果，迁移率没有大幅下降，且可使载流子浓度为能够得到良好晶体管特性的1018/cm3以下。另外，掺杂元素的掺杂浓度越是增加，电子载流子浓度越有减少的倾向，由此可以控制电子载流子浓度。并且，掺杂剂含有率CDOPANT优选的范围如以下所示。
0摩尔％＜CDOPANT≤10摩尔％
当CDOPANT为下限值以上时，有载流子浓度减少至适当的数值的效果，当为上限值以下时，有下述效果，即，载流子浓度不会过度减少，由于掺杂而良好地引起固溶，不产生析出相或偏析相，不产生掺杂剂浓度分布的不均一性等。
另外，下表是测定如下成膜得到的薄膜的薄层电阻而得到的结果，除了Ga和F的情况以外，在氧化物靶的腐蚀部固定、设置1片金属(半导体)薄片(纵横尺寸为5mm×5mm，厚度＝1mm)，并在溅射装置内导入Ar气体以外，其他与实施例1同样进行。
对于掺杂元素为Ga的情况，除了在氧化物靶的腐蚀部固定、设置1个氧化镓(Ga2O3)的烧结物小球(直径为10mmφ，厚度＝3mm)，并在溅射装置内导入Ar气体以外，对于掺杂元素为F的情况，除了在氧化物靶的腐蚀部固定、设置1个掺杂了氟化锌(ZnF2)和氟化锡(SnF4)的Zn2SnO4烧结物小球(直径为10mmφ，厚度＝3mm)，并在溅射装置内导入Ar气体以外，其他与实施例1同样地成膜，测定所得薄膜的薄层电阻而得到结果。
如下表1所示，如果使用掺杂元素(Al、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Si、Ag、Ta、Fe、F、Cu、Pt)，则可以得到与上述V相同的效果。
表1掺杂元素给薄层电阻带来的影响
Figure GPA00001138413100191
TFT的IV特性：
即使对于实施例4的晶体管，也可以观察到常闭的状态。
并且，如上述那样，从易于制造场效应型晶体管等的角度考虑，优选氧化物半导体材料X是还含有掺杂元素的氧化物。即，当使用掺杂元素时，氧化物半导体材料X内的载流子浓度的控制性提高。
工业实用性
利用本发明的氧化物半导体材料，可以提供具有耐实用的低电子载流子浓度、适合用于场效应晶体管等电子装置中的氧化物半导体材料。
另外，根据本发明，可以提供易于制造氧化物半导体材料的方法。

Claims (6)

1.氧化物半导体材料，其含有Zn、Sn和O，不含有In，并且电子载流子浓度大于1×1015/cm3且小于1×1018/cm3。
2.根据权利要求1所述的氧化物半导体材料，其中，还含有掺杂剂。
3.根据权利要求2所述的氧化物半导体材料，其中，掺杂剂是选自Al、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Ag、V、Ta、Fe、Cu、Pt、Si和F中的至少1种。
4.根据权利要求1～3中任一项所述的氧化物半导体材料，其中，氧化物半导体材料为非晶质。
5.电子装置，其具有由权利要求1～4中任一项所述的氧化物半导体材料形成的半导体层、和设置在该半导体层上的电极。
6.场效应晶体管，其具有由权利要求1～4中任一项所述的氧化物半导体材料形成的半导体层、
设置在上述半导体层上且相互隔开的源电极和漏电极、和
门电极，所述门电极设置在可在位于上述源电极和上述漏电极之间的上述半导体层的区域施加偏置电位的位置。
(7)氧化物半导体材料的制造方法，其包括工序(i)～(iv)：
(i)准备含有Zn、Sn和O的氧化物靶的工序、
(ii)在溅射室内配置衬底的工序、
(iii)在溅射室内配置上述氧化物靶的工序、
(iv)通过用稀有气体溅射配置在上述溅射室内的上述氧化物靶，将靶材料沉积在上述衬底上的工序，和
在上述溅射时，在与上述氧化物靶同时被溅射的位置进一步配置掺杂材料。
CN200880116357A 2007-11-15 2008-11-12 氧化物半导体材料和其制造方法、电子装置和场效应晶体管 Pending CN101868857A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-296984 2007-11-15
JP2007296984A JP2009123957A (ja) 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
PCT/JP2008/070963 WO2009064007A1 (ja) 2007-11-15 2008-11-12 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ

Publications (1)

Publication Number Publication Date
CN101868857A true CN101868857A (zh) 2010-10-20

Family

ID=40638852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880116357A Pending CN101868857A (zh) 2007-11-15 2008-11-12 氧化物半导体材料和其制造方法、电子装置和场效应晶体管

Country Status (6)

Country Link
US (1) US20110001136A1 (zh)
EP (1) EP2219225B1 (zh)
JP (1) JP2009123957A (zh)
CN (1) CN101868857A (zh)
TW (1) TW200939470A (zh)
WO (1) WO2009064007A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104004990A (zh) * 2014-06-03 2014-08-27 上海理工大学 制备非晶态透明氧化锌薄膜的方法
CN104204279A (zh) * 2012-03-26 2014-12-10 学校法人龙谷大学 氧化物膜及其制造方法
CN107236877A (zh) * 2016-03-28 2017-10-10 日立金属株式会社 溅射靶材及其制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
KR20120093864A (ko) 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR102066532B1 (ko) * 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9293597B2 (en) * 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
TWI565078B (zh) * 2011-03-25 2017-01-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP5881681B2 (ja) * 2011-04-12 2016-03-09 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
JP6080141B2 (ja) * 2012-09-18 2017-02-15 エルジー・ケム・リミテッド 透明導電膜、透明導電膜の製造方法、電子素子、及び薄膜トランジスタ
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
JP6233233B2 (ja) * 2013-08-06 2017-11-22 三菱マテリアル株式会社 スパッタリングターゲット及びその製造方法
JP6041219B2 (ja) 2014-08-27 2016-12-07 日立金属株式会社 スパッタリングターゲット
CN105655354A (zh) 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
CN109075205A (zh) 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
JP6557750B1 (ja) * 2018-03-16 2019-08-07 株式会社コベルコ科研 スパッタリングターゲット材、及びスパッタリングターゲット
JP7373763B2 (ja) 2019-02-14 2023-11-06 パナソニックＩｐマネジメント株式会社 ＳｃＡｌＭｇＯ４単結晶基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000258375A (ja) * 1999-03-09 2000-09-22 Ngk Spark Plug Co Ltd ガスセンサ
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2005003806A (ja) * 2003-06-10 2005-01-06 Sun Tec Kk 光学素子、波長可変光フィルタおよび光アドドロップモジュール
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250369A (ja) * 2006-03-16 2007-09-27 Sumitomo Chemical Co Ltd 透明導電性膜およびその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5125162B2 (ja) * 2007-03-16 2013-01-23 住友化学株式会社 透明導電膜用材料
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104204279A (zh) * 2012-03-26 2014-12-10 学校法人龙谷大学 氧化物膜及其制造方法
CN104004990A (zh) * 2014-06-03 2014-08-27 上海理工大学 制备非晶态透明氧化锌薄膜的方法
CN107236877A (zh) * 2016-03-28 2017-10-10 日立金属株式会社 溅射靶材及其制造方法

Also Published As

Publication number Publication date
EP2219225A4 (en) 2011-01-05
EP2219225A1 (en) 2010-08-18
JP2009123957A (ja) 2009-06-04
EP2219225B1 (en) 2012-06-20
US20110001136A1 (en) 2011-01-06
TW200939470A (en) 2009-09-16
WO2009064007A1 (ja) 2009-05-22

Similar Documents

Publication Publication Date Title
CN101868857A (zh) 氧化物半导体材料和其制造方法、电子装置和场效应晶体管
KR102107592B1 (ko) 반도체 장치
KR101468591B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8957416B2 (en) Thin film transistor, manufacturing method of the same and electronic equipment
JP5526023B2 (ja) 酸化物半導体及びこれを含む薄膜トランジスタ
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US8795554B2 (en) Sputtering target for oxide semiconductor, comprising InGaO3(ZnO) crystal phase and process for producing the sputtering target
US8378342B2 (en) Oxide semiconductor and thin film transistor including the same
JP2010530634A (ja) 酸化物半導体及びそれを含む薄膜トランジスタ
Barquinha et al. Performance and stability of low temperature transparent thin-film transistors using amorphous multicomponent dielectrics
EP2165368A1 (en) Amorphous oxide and field effect transistor
CN102245531A (zh) 复合氧化物烧结体及由其构成的溅射靶
CN103855194A (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
KR20100013717A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN102403363A (zh) 双层氧化物薄膜晶体管及其制备方法
Park et al. Modification of electrode-etchant for sidewall profile control and reduced back-channel corrosion of inverted-staggered metal-oxide TFTs
CN103545377B (zh) 一种氧化物薄膜晶体管及其制造方法
CN103972297A (zh) 半导体元件结构及其制造方法
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
CN103956325A (zh) 一种多层复合氧化物高k介质薄膜晶体管的制备方法
KR101523333B1 (ko) 산화물형 반도체 재료 및 스퍼터링 타깃
CN107403832A (zh) 一种高性能薄膜晶体管及其用途
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN112018168A (zh) 氧化物半导体薄膜、薄膜晶体管及溅镀靶材

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101020