CN102245531A - 复合氧化物烧结体及由其构成的溅射靶 - Google Patents

复合氧化物烧结体及由其构成的溅射靶 Download PDF

Info

Publication number
CN102245531A
CN102245531A CN2009801497201A CN200980149720A CN102245531A CN 102245531 A CN102245531 A CN 102245531A CN 2009801497201 A CN2009801497201 A CN 2009801497201A CN 200980149720 A CN200980149720 A CN 200980149720A CN 102245531 A CN102245531 A CN 102245531A
Authority
CN
China
Prior art keywords
sintered compact
composite oxides
surface area
specific surface
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801497201A
Other languages
English (en)
Other versions
CN102245531B (zh
Inventor
矢野公规
川岛浩和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to CN201510256414.5A priority Critical patent/CN104926289A/zh
Publication of CN102245531A publication Critical patent/CN102245531A/zh
Application granted granted Critical
Publication of CN102245531B publication Critical patent/CN102245531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明为一种复合氧化物烧结体，其含有In、Zn及Sn，烧结体密度以相对密度计为90％以上、平均结晶粒径为10μm以下、体电阻为30mΩcm以下，直径10μm以上的氧化锡的凝集粒子数在每1.00mm2为2.5个以下。

Description

复合氧化物烧结体及由其构成的溅射靶
技术领域
本发明涉及含有In、Zn及Sn的复合氧化物烧结体、由其构成的溅射靶、使用该靶材获得的无定形氧化物膜及含有该氧化物膜的薄膜晶体管。
背景技术
场效应晶体管，作为半导体存储器集成电路的单位电子元件、高频信号放大元件、液晶驱动用元件等被广泛使用，是目前实用化最多的电子设备。
其中，随着近年的显示装置的日新月异的发展，不仅在液晶显示装置(LCD)中，在电致发光显示装置(EL)、场发射显示(FED)等各种显示装置中，多使用薄膜晶体管(TFT)作为在显示元件上施加驱动电压驱动显示装置的开关元件。
作为上述薄膜晶体管的材料，硅半导体化合物应用最为广泛。一般来说，在需要高速运行的高频放大元件、集成电路用元件等中使用硅单晶，在液晶驱动用元件等中由于大面积化的要求使用无定形硅。
但是，结晶性硅系薄膜在试图结晶化时，需要例如800℃以上的高温，难以在玻璃基板上或有机物基板上形成。因而，结晶性硅系薄膜不仅具有仅可形成于硅晶片或石英等耐热性高的昂贵基板上的问题，还具有在制造时需要很多能量和工序数等的问题。
另外，使用了结晶性硅系薄膜的TFT的元件构成通常限定于顶部栅极构成，因而，削减掩模张数等来降低成本是很困难的。
另一方面，可在较低温下形成的非晶性硅半导体(无定形硅)由于与结晶性硅系薄膜相比，开关速度更慢，因而作为驱动显示装置的开关元件使用时，有无法适应高速图像显示的情况。
目前，作为驱动显示装置的开关元件，使用了硅系半导体膜的元件占主流。这正是由于除了硅薄膜的稳定性、加工性的良好之外，开关速度很快等各种性能很良好。而且，这种硅系薄膜一般通过化学气相沉积法(CVD)制造。
以往的薄膜晶体管(TFT)例如具有在玻璃等基板上层叠栅电极、栅绝缘层、氢化无定形硅(a-Si:H)等半导体层、栅电极和漏电极的逆交错型结构。在图像传感器等大面积设备的领域中，具有该结构的TFT作为有源矩阵型液晶显示器所代表的平板显示器等驱动元件使用。在这些用途中，即便是以往的无定形硅，伴随着高功能化，也要求动作的高速化。
在这种状況下，由于较硅系半导体薄膜的稳定性更优异，近年来使用了氧化物的氧化物半导体薄膜备受关注。
但是，由上述金属氧化物构成的透明半导体薄膜、特别是在高温下将氧化锌结晶化而成的透明半导体薄膜的场效应迁移率(以下有时仅称作“迁移率”)低至1cm2/V·sec左右、开关比小，而且易于发生漏电流，因而工业的实用化困难。
对于含有含氧化锌的结晶质的氧化物半导体而言，进行了多种研究，但当通过工业上通常进行的溅射法进行成膜时，具有以下问题。
例如，以氧化锌为主成分的传导性透明氧化物的氧化物半导体膜易于产生氧缺陷、产生多个载流子电子，难以减小导电率。而且，在利用溅射法的成膜时，存在发生异常放电、损害成膜的稳定性、所得膜的均匀性及再现性降低的问题。
因此，当使用以氧化锌为主成分的传导性透明氧化物的氧化物半导体膜作为例如TFT活性层(沟道层)使用时，即便未施加栅电压时，在源端子及漏端子之间也会流过很大的电流、无法实现TFT的常断(normallyoff)操作的问题。另外，也难以增大晶体管的开·关比。
另外，上述TFT具有迁移率低、开关比低、漏电流大、夹断(pinch off)不明显、易于变为常断等TFT的性能降低的问题，除此之外，由于耐化学试剂性差，因而具有湿法刻蚀难等制造工艺或使用环境的限制。
以氧化锌为主成分的传导性透明氧化物的氧化物半导体膜为了提高性能需要在很高的压力下进行成膜，因而除了成膜速度变慢之外，由于需要700℃以上的高温处理，因而工业化也具有问题。另外，使用了以氧化锌为主成分的传导性透明氧化物的氧化物半导体膜的TFT在底栅构成时的电解迁移率等TFT性能低、为了提高性能，存在在顶部栅极构成下需要使膜厚为100nm以上等TFT元件构成中的限制。
为了解决这种问题，探讨了驱动由氧化铟、氧化镓及氧化锌构成的非晶质氧化物半导体膜作为薄膜晶体管的方法。另外，还探讨了用工业上量产性优异的溅射法形成由氧化铟、氧化镓及氧化锌构成的非晶质氧化物半导体膜。但是，镓为稀有金属、原料成本高，当镓的添加量很多时，具有晶体管的迁移率、S值等特性降低的问题。
公开了使用不含镓且由氧化铟、氧化锡及氧化锌构成的非晶质氧化物半导体膜的薄膜晶体管(专利文献1、非专利文献1)。另外，探讨了以氧化锡为主成分的光信息记录介质用溅射靶(专利文献2)。但是，并未进行用于将氧化物半导体用的溅射靶实用化的具体研究。
另外，透明导电膜用的ITO靶材中为了抑制结节的发生，研究了减少锡凝集的效果(专利文献3)，即便是最好的靶材也有2.6个/mm2左右，并未探讨减少到更少时的氧化物半导体用途中的效果。
现有技术文献
专利文献
专利文献1：国际公开第05/088726号小册子
专利文献2：日本特开2005-154820号公报
专利文献3：日本特开2003-64471号公报
非专利文献1：Kachirayil J.Saji et al.，JOURNAL OF THEELECTROCHEMICAL  SOCIETY，155(6)，H390-395(2008)
发明内容
本发明的目的在于提供可获得TFT特性的均匀性、TFT特性的再现性及TFT的成品率良好的TFT面板的复合氧化物烧结体以及由其构成的溅射靶。
本发明人等进行了深入研究，结果发现使用由含有结晶粒径小的铟、锡及锌的复合氧化物烧结体构成的溅射靶所获得的无定形氧化物膜在TFT特性的均匀性、TFT特性的再现性及TFT的成品率(特别是TFT的成品率提高)方面得到了优化。还发现，特别是使用由氧化锡的凝集粒子数少、含有平均空孔数少的铟、锡及锌的复合氧化物烧结体所构成的溅射靶所获得的无定形氧化物膜，在TFT特性的均匀性、TFT特性的再现性及TFT的成品率(特别是TFT的成品率提高)方面得到了优化。
本发明提供以下的氧化物烧结体等。
1.一种复合氧化物烧结体，其含有In、Zn及Sn，
烧结体密度以相对密度计为90％以上，平均结晶粒径为10μm以下，体电阻为30mΩcm以下，
直径10μm以上的氧化锡的凝集粒子数在每1.00mm2为2.5个以下。
2.根据上述1所述的复合氧化物烧结体，其中，平面方向的相对密度的偏差为1％以下，平均空孔数为800个/mm2以下。
3.根据上述1或2所述的复合氧化物烧结体，其中，In、Zn及Sn的原子比满足下式，
0＜In/(In+Sn+Zn)＜0.75
0.25≤Zn/(In+Sn+Zn)≤0.75
0＜Sn/(In+Sn+Zn)＜0.50。
4.根据上述1～3中任一项所述的复合氧化物烧结体，其中，氮含量为5ppm以下。
5.复合氧化物烧结体的制造方法，其中，
以比表面积为4～14m2/g的氧化铟粉、比表面积为4～14m2/g的氧化锡粉及比表面积为2～13m2/g的氧化锌粉为原料，制备成形体，
在1200～1550℃对所述成形体进行烧结。
6.根据上述5所述的复合氧化物烧结体的制造方法，其中，
将比表面积为6～10m2/g的氧化铟粉、比表面积为5～10m2/g的氧化锡粉及比表面积为2～4m2/g的氧化锌粉混合，制备混合粉体整体的比表面积为5～8m2/g的混合粉体，
使用湿式介质搅拌研磨机将所述混合粉体混合粉碎，使混合粉体整体的比表面积增加1.0～3.0m2/g，
将使所述比表面积增加了的混合粉体成形，制备成形体，
在氧气氛中于1250℃～1450℃对所述成形体进行烧结。
7.一种溅射靶，其由上述1～4中任一项所述的复合氧化物烧结体构成。
8.根据上述7所述的溅射靶，其中，所述复合氧化物烧结体所含的金属原子实质上为In原子、Sn原子及Zn原子，所述金属原子的比率满足下式，
0＜In/(In+Sn+Zn)＜0.40
0.25≤Zn/(In+Sn+Zn)＜0.70
0.05＜Sn/(In+Sn+Zn)＜0.25。
9.一种无定形氧化物膜，其为在室温以上450℃以下的成膜温度下对上述7或8所述的溅射靶进行溅射而获得的无定形氧化物膜，
电子载流子浓度不到1018/cm3。
10.一种薄膜晶体管，其中，上述9所述的无定形氧化物膜为沟道层。
附图说明
图1为表示本发明薄膜晶体管一实施方式的概略截面图。
具体实施方式
本发明的复合氧化物烧结体含有In、Zn及Sn，烧结体密度以相对密度的平均值计为90％以上，平均结晶粒径为10μm以下，体电阻为30mΩcm以下。
本发明的复合氧化物烧结体作为金属原子含有In、Zn及Sn。本发明的复合氧化物烧结体可含有氧缺损，也可不满足化学计量比。
另外，本发明的复合氧化物烧结体还可含有Ga、Al、Ge、Si、Zr、Hf、Cu等金属原子。
需要说明的是，本发明的复合氧化物烧结体可以是实质上为In、Zn及Sn以及任意的Ga、Al、Ge、Si、Zr、Hf、Cu的金属原子及氧，也可仅由这些成分构成。“实质上为”是指上述氧化物烧结体仅由In、Zn及Sn以及任意的Ga、Al、Ge、Si、Zr、Hf、Cu的金属原子及氧构成，除了这些成分之外也可在不损害本发明效果的范围内含有其他成分。
本发明的复合氧化物烧结体的密度以相对密度计为90％以上、优选为95％以上、更优选为98％以上。复合氧化物烧结体的密度以相对密度计小于90％时，在成膜中有靶断裂、成膜速度减慢的问题。
需要说明的是，上述相对密度是指“用混合的氧化物的密度除以重量所获得的理论密度再除以实测密度的值”。
本发明的复合氧化物烧结体的平均结晶粒径为10μm以下、优选为6μm以下、更优选为4μm以下。通过使复合氧化物烧结体的平均结晶粒径为10μm以下，可降低复合氧化物烧结体的体电阻、提高所得薄膜晶体管的TFT特性的均匀性及TFT特性的再现性。
本发明的复合氧化物烧结体的体电阻为30mΩcm以下、优选为10mΩcm以下、更优选为1mΩcm以上5mΩcm以下。通过使复合氧化物烧结体的体电阻为30mΩcm以下，可提高所得薄膜晶体管的TFT特性的均匀性及TFT特性的再现性。
本发明的复合氧化物烧结体优选直径10μm以上的氧化锡的凝集粒子数为在1.00mm2为2.5个以下、更优选为2个以下、进一步优选为1个以下、特别优选为0.5个以下。通过使复合氧化物烧结体中的直径10μm以上的氧化锡的凝集粒子数为在1.00mm2为2.5个以下，可以优化所得薄膜晶体管的TFT的成品率。推测其原因在于，通过氧化锡的凝集粒子减少、靶的电阻均匀性提高、放电稳定等。
另一方面，复合氧化物烧结体中的直径10μm以上氧化锡的凝集粒子数为在1.00mm2超过2.5个时，有难以使复合氧化物烧结体的相对密度、平均结晶粒径及体电阻最优化的问题。另外推测，在连续进行溅射时，产生以复合氧化物烧结体中氧化锡的凝集粒子为起点的异物(锡或铟的低级氧化物)、产生由于异常放电所导致的微小粒子。
需要说明的是，氧化锡的凝集粒子是指由氧化锡构成的粒子状部分。氧化锡的凝集粒子由于原料氧化锡发生分离后原样残留等原因产生，可通过使用X射线微分析仪(EPMA)等进行组成的面分析来确认。
本发明的复合氧化物烧结体在X射线衍射中，优选氧化锡相(110)的峰强度I1与在氧化锡以外的氧化物或复合氧化物相的X射线衍射图中的2θ＝15～40°范围内存在的最大峰强度I2，满足I1/I2＜1、更优选为I1/I2＜0.1。更优选无法确认氧化锡相(110)的峰强度I1。通过使I1/I2＜1，可以减少氧化锡的凝集粒子数。
本发明的复合氧化物烧结体优选平面方向的相对密度的偏差为1％以下、平均空孔数为800个/mm2以下。
上述复合氧化物烧结体的平面方向的相对密度的偏差更优选为0.5％以下、进一步优选为0.4％以下。通过使复合氧化物烧结体的平面方向的相对密度的偏差为1％以下，可优化所得薄膜晶体管的TFT特性的均匀性及TFT特性的再现性。
需要说明的是，复合氧化物烧结体的平面方向是指在制造靶时复合氧化物烧结体被削减的一侧(侵蚀侧)、是被照射等离子体的面方向。
“复合氧化物烧结体的平面方向的相对密度的偏差”是指沿着照射等离子体的面剪切的多个烧结体片的密度的偏差。
上述复合氧化物烧结体的平均空孔数更优选为500个/mm2以下、进一步优选为300个/mm2以下、特别优选为100个/mm2以下。通过使复合氧化物烧结体的平均空孔数为800个/mm2以下，可以优化所得薄膜晶体管的TFT特性的均匀性及TFT特性的再现性。
本发明复合氧化物烧结体所含的In、Zn及Sn的原子比优选满足下述式。
0＜In/(In+Sn+Zn)＜0.75
0.25≤Zn/(In+Sn+Zn)≤0.75
0＜Sn/(In+Sn+Zn)＜0.50
更优选满足下述式。
0.05≤In/(In+Zn+Sn)≤0.60
0.35≤Zn/(In+Zn+Sn)≤0.65
0.05≤Sn/(In+Zn+Sn)≤0.30
进一步优选满足下述式。
0.18≤In/(In+Zn+Sn)≤0.45
0.45≤Zn/(In+Zn+Sn)≤0.60
0.10≤Sn/(In+Zn+Sn)≤0.22
通过复合氧化物烧结体所含的In、Zn及Sn的原子比满足上述式，可以优化所得薄膜晶体管的TFT特性。另外，通过复合氧化物烧结体所含的In、Zn及Sn的原子比满足上述式，在制作薄膜晶体管时可使湿法刻蚀变得容易。
另外，作为本发明的其他方式，复合氧化物烧结体所含的In、Zn及Sn的原子比优选满足下述式。
0＜In/(In+Sn+Zn)＜0.40
0.25≤Zn/(In+Sn+Zn)＜0.70
0.05＜Sn/(In+Sn+Zn)＜0.25
更优选满足下述式。
0.2≤In/(In+Sn+Zn)＜0.33
0.25≤Zn/(In+Sn+Zn)＜0.70
0.05＜Sn/(In+Sn+Zn)＜0.15
通过满足上述范围，可以在减少了作为稀有金属的In量的状态下获得相对密度高、电阻率低的靶。另外，可优化使用上述范围的靶所获得的薄膜晶体管的TFT特性。
本发明的复合氧化物烧结优选氮含量为5ppm(原子)以下。通过使氮含量为5ppm以下，所得半导体膜的氮含量降低，可提高TFT的可靠性及均匀性。
另一方面，复合氧化物烧结体的氮含量超过5ppm时，不仅不能充分地抑制所得靶在溅射时的异常放电以及在靶表面上的吸附气体量，而且靶中的氮与铟在溅射时发生反应产生黑色氮化铟(InN)，有混入到半导体膜中、成品率降低的问题。认为其原因在于，当氮原子超过5ppm时，氮原子变成可动离子，通过栅电压应激而集中在半导体界面，产生陷阱；或者氮作为施主(donor)发挥作用，降低性能。
本发明的复合氧化物烧结体优选含有由Zn2SnO4表示的尖晶石结构化合物。复合氧化物烧结体通过含有由Zn2SnO4表示的尖晶石结构化合物，可以提高相对密度、降低体电阻。
需要说明的是，复合氧化物烧结体中存在由Zn2SnO4表示的尖晶石结构化合物可通过X射线衍射进行确认。
本发明的复合氧化物烧结体的制造方法中，作为原料粉使用氧化铟粉末、氧化锌粉末及氧化锡粉末。另外，这些化合物的复合氧化物等也可作为原料粉。
上述各原料粉的纯度通常为99.9％(3N)以上、优选为99.99％(4N)以上、更优选为99.995％以上、特别优选为99.999％(5N)以上。各原料粉的纯度小于99.9％(3N)时，由于杂质会导致半导体特性降低、可靠性降低等的问题。特别是当各原料粉的Na含量小于100ppm时，制作薄膜晶体管时可靠性提高，因而优选。
本发明中，以比表面积为4～14m2/g的氧化铟粉、比表面积为4～14m2/g的氧化锡粉及比表面积为2～13m2/g的氧化锌粉为起始原料，优选使用由比表面积为6～10m2/g的氧化铟粉、比表面积为5～10m2/g的氧化锡粉及比表面积为2～4m2/g的氧化锌粉构成的整体混合粉体的比表面积为5～8m2/g的混合粉体作为起始原料。
通过使用上述起始原料，可减少所得复合氧化物烧结体中的氧化锡的凝集粒子数、可提高TFT的成品率。另外，通过使用上述起始原料，可减小所得复合氧化物烧结体的相对密度的偏差、优化TFT特性的均匀性及TFT特性的再现性。
需要说明的是，各原料粉的比表面积优选基本相同。由此，可更有效率地进行后述的粉碎混合。具体地说，各原料粉的比表面积之比优选为1/4～4倍以内、更优选为1/2～2倍以内。各原料粉的比表面积之比不处于上述范围内时，无法进行有效率的粉碎混合，有时会在烧结体中残留原料粉粒子。
氧化铟粉、氧化锡粉及氧化锌粉的配合比并无特别限定，优选为25～65∶5～30∶5～70、更优选为35～55∶10～25∶20～55。氧化铟粉、氧化锡粉及氧化锌粉的配合比为上述范围时，有效率的混合变得容易。
例如使用湿式介质搅拌研磨机对上述起始原料进行混合粉碎，调制混合粉体。此时，优选按照使混合粉碎后的整体混合粉体的比表面积比混合粉碎前的整体混合粉体的比表面积增加1.0～3.0m2/g的方式进行粉碎，或者按照粉碎后的混合粉体的平均中位径到达0.6～1μm左右进行粉碎。
需要说明的是，混合方法并无特别限定，可通过干式法进行。
通过使用上述的混合粉体，即便不经过预烧工序及还原工序也可获得高密度的复合氧化物烧结体。由于可以省略预烧工序，因而不仅可简化制造工序，还可防止在预烧工序中的氧化锡凝集粒子的生成，还可减少氧化锡凝集粒子数。而且，还可防止由于预烧工序的锌的升华所导致的组成的偏差及相对密度的偏差的增加。
混合粉碎后的混合粉体的比表面积增加小于1.0m2/g或混合粉碎后的混合粉体的平均中位径超过1μm时，有所得复合氧化物烧结体的烧结密度不会变得足够大的情况。另一方面，当混合粉碎后的混合粉体的比表面积增加部分超过3.0m2/g或混合粉碎后的混合粉体的平均中位径小于0.6μm时，有粉碎时来自粉碎机器等的污染量(杂质混入量)增加的情况。
需要说明的是，上述比表面积可通过BET法测定，平均中位径可通过粒度分布计测定。这些值可通过利用干式粉碎法、湿式粉碎法等对混合粉体进行粉碎而调整。
对上述混合粉体进行成形制备成形体。成形体的制备可使用一直以来公知的各种湿式法或干式法。
作为干式法，可举出冷压(Cold Press)法或热压(Hot Press)法等。
作为干式法的冷压(Cold Press)法利用喷雾干燥机等将粉碎后的混合粉体干燥后进行成形，制备成形体。成形可采用公知的方法，例如加压成形、冷等静压加压、模具成形、浇铸成形、注射模塑成形。为了获得烧结密度高的烧结体(靶)，优选利用冷等静压(CIP)等加压进行成形。
如上所述，优选干燥(造粒)利用喷雾干燥机进行。造粒还可通过自然干燥进行，但通过自然干燥进行造粒时，由于原料粉末的比重差不同沈降速度有所不同，因而有发生SnO2粉末、In2O3粉末、ZnO粉末的分离，无法获得均匀造粒粉的问题。使用该不均匀的造粒粉制作烧结体时，有发生氧化锡凝集的情况或者相对密度的偏差增大的情况，成为TFT的成品率降低、偏差增加的原因。另一方面，利用喷雾干燥机进行造粒时，由于可进行急速干燥，因而不会发生上述问题。
作为湿式法，例如可使用过滤式成形法(参照日本特开平11-286002号公报)。该过滤式成形法从陶瓷原料浆料中将水分减压排水，制备成形体。
需要说明的是，在成形时，可使用聚乙烯醇或甲基纤维素、聚蜡、油酸等成形助剂。
对所制备的成形体进行烧结，制造复合氧化物烧结体。
烧结可通过将氧流通在氧气氛中或加压下进行。
在氧气氛中进行烧结时，作为氧流量优选为2～20L/min、更优选为3～15L/min。通过在氧气氛中进行烧结，可抑制锌的蒸散，可获得平均空孔数少、氧化锡的凝集粒子数少、相对密度高、相对密度的偏差小、没有空隙(空隙)的复合氧化物烧结体。另外，通过在氧气氛中进行烧结，可减小烧结体中的氮浓度、提高密度，因而可抑制溅射中的结节或颗粒的发生，可成膜膜特性优异的氧化物半导体膜。另一方面，当氧流量为上述范围外时，有由于氧的导入抑制了氧缺陷、烧结体的电阻率增高的问题。
烧结温度为1200～1550℃、优选为1250～1450℃。通过使烧结温度为1200℃以上，则可提高烧结体的相对密度、也可减少偏差、还可抑制平均空孔数。另一方面，通过使烧结温度为1550℃以下，可抑制结晶粒径的成长、抑制平均空孔数。
烧结时间通常为1～60小时、优选为2～40小时、特别优选为3～30小时。通过使烧结时间为1小时以上，可提高烧结体的相对密度、还可减少不均。另一方面，通过使烧结时间为60小时以下，可抑制结晶粒径的成长、可抑制平均空孔数。
烧结中，优选使1000℃以上的升温速度为30℃/h以上、冷却时的降温速度为30℃/h以上。当1000℃以上的升温速度小于30℃/h时，有氧化物发生分解、空孔数(针孔数)增多的问题。另一方面，当冷却时的降温速度小于30℃/h时，有所得复合氧化物烧结体的组成比发生改变的问题。
本发明的复合氧化物烧结体的制造方法还可含有还原工序。
还原工序是对所得烧结体进行还原处理，为了在整体上使烧结体的体电阻率均匀所进行的可选工序。
作为可使用的还原方法，例如可举出使用还原性气体的方法、在真空中进行烧成的方法及利用惰性气体的还原等。
作为上述还原性气体，例如可使用氢气、甲烷、一氧化碳、这些气体与氧的混合气体等。
另外，作为上述惰性气体，可使用氮气、氩气、这些气体与氧的混合气体等。
还原处理的温度通常为300～1200℃、优选为500～800℃。另外，还原处理的时间通常为0.01～10小时、优选为0.05～5小时。
本发明的复合氧化物烧结体可通过实施研磨等加工制成靶。具体地说，利用平面研磨盘对复合氧化物烧结体进行研磨，使表面粗糙度Ra为5μm以下、优选使Ra为0.3μm以下、更优选使Ra为0.1μm以下。
对进行上述研磨所获得的靶的溅射面进一步实施镜面加工，还可使平均表面粗糙度Ra为1000埃以下。该镜面加工(研磨)可使用机械研磨、化学研磨、机械化学研磨(机械研磨与化学研磨的并用)等公知的研磨技术。例如，通过利用固定磨粒抛光机(抛光液：水)抛光至#2000以上或者用游离磨粒研磨机(研磨材料：SiC糊等)进行研磨后，将研磨材料更换成金刚石糊剂实施研磨，可以获得。这种研磨方法并无特别限定。
需要说明的是，靶的清洁处理中可使用鼓风或流水洗涤等。当利用鼓风将杂质除去时，当从喷嘴所面对的一侧利用吸尘器进行吸气时，可更为有效地除去。
除了鼓风或流水洗涤之外，还可进行超声波洗涤等。超声波洗涤中，在频率数25～300KHz之间使其多重振荡而进行的方法是有效的。例如，在频率数25～300KHz之间，可以每25KHz地多重振荡12种频率数进行超声波洗涤。
通过加工所得靶、焊接在支承板上，靶变成可安装于成膜装置进行使用的溅射靶。支承板优选为铜制。焊接优选使用铟焊料。
上述加工是将靶剪切加工成可适于安装于溅射装置的形状或者为了安装在支承板等安装用夹具进行剪切加工的可选工序。
靶的厚度通常为2～20mm、优选为3～12mm、特别优选为4～6mm。另外，还可将多个靶安装于一个支承板、制成实质上为一个的靶。
靶表面优选利用第200～10000号金刚石磨石进行细加工、更优选用第400～5000号金刚石磨石进行细加工。当使用小于第200号或超过第10000号金刚石磨石时，有靶易于断裂的问题。
本发明的无定形氧化物膜通过在室温以上450℃以下的成膜温度对由本发明的复合氧化物烧结体构成的溅射靶进行溅射而获得，电子载流子浓度小于1018/cm3。
需要说明的是，本发明的无定形氧化物膜的组成通常与所用溅射靶的组成基本一致。
成膜温度优选为50℃以上300℃以下。
当成膜温度小于室温时，有由于结露而导致所获得的膜含有水分的问题。另一方面，当成膜温度超过450℃时，有基板发生变形、在膜上残留应力、发生断裂的问题。
作为上述溅射，可举出DC(直流)溅射法、AC(交流)溅射法、RF(高频率)磁控溅射法、电子束蒸镀法、离子镀法等，优选为DC溅射法。
溅射时的腔室内压力例如为DC溅射法时，通常为0.1～2.0MPa、优选为0.3～0.8MPa。为RF溅射法时，通常为0.1～2.0MPa、优选为0.3～0.8Mpa。
溅射时所投入的输出功率例如为DC溅射法时，通常为10～1000W、优选为100～300W。为RF溅射法时，通常为10～1000W、优选为50～250W。
RF溅射法的电源频率数例如为50Hz～50MHz、优选为10k～20MHz。
作为溅射时的载气，例如可举出氧气、氦气、氩气、氙气及氪气，优选为氩气与氧气的混合气体。当使用氩气与氧气的混合气体时，氩气∶氧气的流量比通常为Ar∶O2＝100～80∶0～20、优选为100～90∶0～10。
作为基板可使用玻璃、树脂(PET、PES等)等。
所得无定形氧化物膜的膜厚随成膜时间及溅射法而不同，例如为5～300nm、优选为10～120nm。
本发明的无定形氧化物膜优选可作为薄膜晶体管的沟道层使用。以下，说明本发明的无定形氧化物膜为沟道层(半导体层)的薄膜晶体管。
图1为表示本发明薄膜晶体管(场效应晶体管)的一实施方式的概略截面图。
薄膜晶体管1在基板10上形成有栅电极20。以覆盖栅电极20的方式具有栅绝缘膜30、在其上进一步层叠沟道层40。在沟道层40的两端部按照源电极50及漏电极60分别相面对而形成。薄膜晶体管1除了源电极50及漏电极60的一部分，被保护膜70覆盖。
本发明的薄膜晶体管中，沟道层(半导体层)为本发明的无定形氧化物膜。
由于本发明的无定形氧化物膜为非晶质，因而改善了与绝缘膜或保护层的密合性，即便是大面积也可容易地获得均匀的晶体管特性。
需要说明的是，半导体层为非晶质膜可以利用X射线结晶结构解析进行确认。未观测到明确的峰时，半导体层为非晶质。
本发明的无定形氧化物膜由于电子载流子浓度小于1018/cm3，因而无定形氧化物膜易于变成非简并半导体，迁移率及开关比的平衡变得良好。需要说明的是，半导体层为非简并半导体可以通过测定使用了空穴效果的迁移率与载流子密度的温度变化而判断。
半导体层(无定形氧化物膜)的电子载流子浓度优选为1013/cm3以上小于1018/cm3、更优选为1014～1017/cm3。
通过调整成膜时的氧分压或者利用后处理控制氧缺陷量、调整载流子密度，可以使半导体层为非简并半导体。
另一方面，半导体层并非是非简并半导体而是简并半导体时，由于载流子过多，因而具有闭电流·栅漏电流增加、阈值变为负值、变为常开的问题。
半导体层的带隙优选为2.0～6.0eV、更优选为2.8～5.0eV。半导体层的带隙小于2.0eV时，有吸收可见光、场效应晶体管进行错误操作的问题。而半导体层的带隙超过6.0eV时，有难以提供载流子、场效应晶体管无法发挥功能的问题。
半导体层的表面粗糙度(RMS)优选为1nm以下、更优选为0.6nm以下、进一步优选为0.3nm以下。半导体层的RMS超过1nm时，有迁移率降低的问题。
半导体层优选为维持了氧化铟的红绿柱石结构的棱共有结构的至少一部分的非晶质膜。含氧化铟的非晶质膜维持氧化铟的红绿柱石结构的棱共有结构的至少一部分可如下确认：通过利用了高亮度同步加速器放射等的微小角入射X射线散射(GIXS)求得的径向分布函数(RDF)，表示In-X(X为In、Zn)的峰处于0.30～0.36nm之间，因而可确认(F.Utsuno，et al.，Thin  Solid Films，Volume 496，2006，Pages 95-98)。
另外，当使上述0.30～0.36nm之间的RDF最大值为A、0.36～0.42之间的RDF的最大值为B时，优选原子间距离满足A/B＞0.7的关系、更优选满足A/B＞0.85的关系、进一步优选满足A/B＞1的关系、特别优选满足A/B＞1.2的关系。
A/B为0.7以下时，当使用半导体层作为晶体管的活性层时，有迁移率降低、阈值及S值变得过大的问题。可以认为其体现出非晶质膜的近距离秩序性很差。
In-In的平均键合距离优选为0.3～0.322nm、更优选为0.31～0.32nm。In-In的平均键合距离可利用X射线吸收分光法求得。
通过上述X射线吸收分光法，测定从竖起开始至高达数百eV能量的大范围的扩展X射线吸收精细结构(EXAFS)。EXAFS由所激发的原子周围的原子所导致的电子的后方散射所引起。发出的电子波与被后方散射的波产生干涉效果。干涉依赖于电子状态的波长和向周围原子行进的光路长。通过对EXAFS进行傅立叶变换，可获得径向分布函数(RDF)，由RDF的峰还可估算平均键合距离。
半导体层优选为非晶质膜，非定域能级的能量扩展度(Energy width，E0)为14meV以下。半导体层的非定域能级的能量扩展度(E0)更优选为10meV以下、进一步优选为8meV以下、特别优选为6meV以下。非定域能级的能量扩展度(E0)超过14meV时，当使用半导体层作为晶体管的活性层时，有迁移率降低、阈值或S值变得过大的问题。可以认为这体现了非晶质膜的近距离秩序性很差。
半导体层的膜厚通常为0.5～500nm、优选为1～150nm、更优选为3～80nm、特别优选为10～60nm。半导体层的膜厚处于该范围时，迁移率或开关比等TFT特性特别良好。
半导体层的膜厚小于0.5nm时，有工业上均匀成膜变难的问题。而半导体层的膜厚超过500nm时，有成膜时间变长、无法在工业上采用的问题。
基板可没有特别限定地使用公知的基板。例如，可使用硅酸碱系玻璃、无碱玻璃、石英玻璃等玻璃基板，硅基板，丙烯酸、聚碳酸酯、聚萘二甲酸乙二醇酯(PEN)等树脂基板，聚对苯二甲酸乙二醇酯(PET)、聚酰胺等高分子膜基材等。
基板或基材的厚度一般为0.1～10mm、优选为0.3～5mm。为玻璃基板时，优选进行了化学或热强化者。需要透明性或平滑性时，优选玻璃基板、树脂基板，特别优选玻璃基板。当需要轻量化时，优选树脂基板或高分子机械材料。
场效应晶体管优选有半导体层的保护膜。当没有半导体的保护膜时，在真空中或低压下有半导体的表面层的氧脱离、闭电流增高、阈值电压变负的问题。另外，即便是在大气下场效应晶体管也受到湿度等周围的影响，有阈值电压等晶体管特性不均增大的问题。
形成半导体层的保护膜的材料并无特别限定，例如可使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AIN等。其中，优选SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选SiO2、SiNx、Y2O3、Hf2O3、CaHfO3，特别优选SiO2、Y2O3、Hf2O3、CaHfO3。
这些氧化物的氧数并非必须与化学计量比一致(例如可以是SiO2也可以是SiOx)。另外，SiNx还可含有氢元素。
保护膜还可以是层叠了不同的2层以上绝缘膜的结构。
保护膜可以是结晶质、多结晶质、非晶质的任一种，从工业上易于制造的观点出发，优选为多结晶质或非晶质，更优选非晶质。保护膜并非是非晶质膜时，有界面的平滑性差、迁移率降低、阈值电压或S值变得过大的问题。
半导体层的保护膜优选为非晶质氧化物或非晶质氮化物、更优选为非晶质氧化物。保护膜并非为氧化物时，有半导体层中的氧向保护层侧移动、闭电流增高、阈值电压变为负值、显示常断状态的问题。
另外，半导体层的保护膜可以是聚(4-乙烯基苯酚)(PVP)、聚对二甲苯等有机绝缘膜。半导体层的保护膜可以具有无机绝缘膜及有机绝缘膜的2层以上层叠结构。
形成栅绝缘膜的材料并无特别限定，例如可使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等。其中，优选SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选SiO2、SiNx、Y2O3、Hf2O3、CaHfO3。
这些氧化物的氧数并非必须与化学计量比一致(例如可以是SiO2也可以是SiOx)。另外，SiNx还可含有氢元素。
栅绝缘膜还可以是层叠了不同的2层以上绝缘膜的结构。
栅绝缘膜可以是结晶质、多结晶质、非晶质的任一种，从工业上易于制造的观点出发，优选为多结晶质或非晶质。
栅绝缘膜可使用聚(4-乙烯基苯酚)(PVP)、聚对二甲苯等有机绝缘膜。另外，栅绝缘膜可以具有无机绝缘膜及有机绝缘膜的2层以上层叠结构。
形成栅电极、源电极及漏电极的各电极的材料并无特别限定，例如可使用铟锡氧化物(ITO)、铟锌氧化物、ZnO、SnO2等透明电极；Al、Ag、Cr、Ni、Mo、Au、Ti、Ta、Cu等金属电极；或含有它们的合金的金属电极。
另外，优选通过使电极为2层以上层叠体，减小接触电阻、提高界面强度。为了减小源电极及漏电极的接触电阻，还可利用等离子体处理、臭氧处理等调整半导体层与电极的界面的电阻。
本发明的场效应晶体管中，还可在半导体层与源电极·漏电极之间设置接触层。接触层优选电阻低于半导体层。
接触层的形成材料可以使用与上述半导体层相同组成的复合氧化物。即，接触层优选含有In、Zn、Sn等各元素。接触层不含这些元素时，在接触层与半导体层之间会发生元素的移动、在进行应激试验等时有阈值电压的偏移增大的问题。
本发明的场效应晶体管中，优选在半导体层与栅绝缘膜之间及/或半导体层与保护膜之间具有电阻高于半导体层的氧化物电阻层。
没有氧化物电阻层时，有发生闭电流、阈值电压变负、成为常开状态，及保护膜成膜或刻蚀等后处理工序时半导体层发生变质且特性劣化的问题。
作为氧化物电阻层可举出以下的膜。
(1)与在高于半导体层的层叠时的氧分压下进行成膜的半导体层相同组成的非晶质氧化物膜
(2)与半导体层为相同组成，但改变了组成比的非晶质氧化物膜
(3)含有In及Zn、含有与半导体层不同的元素X的非晶质氧化物膜
(4)以氧化铟为主成分的多结晶氧化物膜
(5)以氧化铟为主成分，掺杂有1种以上的Zn、Cu、Co、Ni、Mn、Mg等正二价元素的多结晶氧化物膜
氧化物电阻层当为与半导体层组成相同但改变了组成比的非晶质氧化物膜时，In组成比优选小于半导体层的In组成比。
氧化物电阻层优选为含有In及Zn的氧化物。氧化物半导体层不含该氧化物时，有在氧化物电阻层与半导体层之间发生元素的移动、在进行应激试验等时阈值电压的偏移增大的问题。
本发明的薄膜晶体管优选具有遮挡半导体层的结构(例如遮光层)。薄膜晶体管没有遮挡半导体层的结构时，有光入射进半导体层、激发载流子电子、闭电流增高的问题。
在薄膜晶体管具有遮光层时，遮光层优选为在300～800nm具有吸收的薄膜。遮光层可以设置在半导体层的上部及下部的任一者上，优选设置于上部及下部的双方上。
还可兼用遮光层作为栅绝缘膜、黑矩阵等。当遮光层仅存在于半导体层的单侧时，有需要在结构上下功夫以便光不会从没有遮光层的一侧照射至半导体层。
上述场效应晶体管的各构成层可通过本技术领域中公知的手法形成。
作为成膜方法，可使用喷雾法、浸渍法、CVD法等化学成膜方法或溅射法、真空蒸镀法、离子镀法、脉冲激光沉积法等物理成膜方法。由于载流子密度易于控制及膜质提高容易，因而优选使用物理成膜方法，由于生产率高，更优选使用溅射法。
在溅射中，可利用使用复合氧化物的烧结靶的方法、使用多个烧结靶利用共溅射的方法、使用合金靶利用反应性溅射的方法等，优选利用使用复合氧化物的烧结靶的方法。使用多个烧结靶利用共溅射的方法及使用合金靶利用反应性溅射的方法中，有均匀性或再现性变差的情况或者非定域能级的能量扩展度(E0)增大的情况，有迁移率降低、阈值电压增大等晶体管特性降低的问题。
虽可利用RF、DC、AC溅射等公知的溅射，但从均匀性或量产性(设备成本)的观点出发，优选DC溅射或AC溅射。
所形成的层可通过各种刻蚀法进行图案形成。
本发明中，优选使用本发明的溅射靶，利用DC或AC溅射成膜半导体层。通过使用DC或AC溅射，与使用RF溅射时相比，可减少成膜时的损伤。因而，为场效应晶体管时，可期待阈值电压偏移的减少、迁移率的提高、阈值电压的减少、S值的减少等效果。
本发明中，优选在半导体层成膜后在70～350℃下进行热处理。特别优选在形成半导体层和半导体层的保护膜后，在70～350℃下进行热处理。
当热处理温度小于70℃时，有所得晶体管的热稳定性或耐热性降低、迁移率降低、S值增大、阈值电压增高的问题。另一方面，当热处理温度超过350℃时，有无法使用没有耐热性的基板、花费热处理用设备费用的问题。
热处理温度优选为80～260℃、更优选为90～180℃、进一步优选为100～150℃。特别是，通过使热处理温度为180℃以下，作为基板可利用PEN等耐热性低的树脂基板，因而优选。
热处理时间通常为1秒～24小时，可根据热处理温度进行调整。
热处理温度为70～180℃时，热处理时间优选为10分～24小时、更优选为20分～6小时、进一步优选为30分～3小时。
热处理温度为180～260℃时，热处理时间优选为6分～4小时、更优选为15分～2小时。
热处理温度为260～300℃时，热处理时间优选为30秒～4小时、更优选为1分～2小时。
热处理温度为300～350℃时，热处理时间优选为1秒～1小时、更优选为2秒～30分。
上述热处理优选在惰性气体中氧分压为10-3pa以下的环境下进行或者在用保护层包覆半导体层后进行。通过在这些条件下进行热处理，可以提高再现性。
本发明的薄膜晶体管在具有接触层时，接触层的制作方法并无特别限定，可以改变成膜条件成膜与半导体层相同组成比的接触层、成膜与半导体层的组成比不同的接触层、通过对半导体层与电极的接触部分进行等离子体处理或臭氧处理提高电阻来构成接触层、在成膜半导体层时根据氧分压等成膜条件制成电阻高于半导体层的层来构成接触层。
本发明的薄膜晶体管的迁移率优选为1cm2/Vs以上、更优选为3cm2/Vs以上、进一步优选为8cm2/Vs以上。晶体管的迁移率小于1cm2/Vs时，具有开关速度变慢、无法用于大画面高精细的显示器的问题。
本发明的薄膜晶体管的开关比优选为106以上、更优选为107以上、进一步优选为108以上。
闭电流优选为2pA以下、更优选为1pA以下。闭电流超过2pA时，当将本发明的薄膜晶体管用于显示器时，有对比度变差及画面的均匀性变差的问题。
栅漏电流优选为1pA以下。栅漏电流超过1pA时，当将本发明的薄膜晶体管用于显示器时，有对比度变差的问题。
阈值电压通常为-5～10V、优选为0～4V、更优选为0～3V、进一步优选为0～2V。阈值电压小于-5V时，有变成常开状态、关闭时需要施加电压、耗电增大的问题。而阈值电压超过10V时，有驱动电压增大、耗电增大、需要高迁移率的问题。
本发明的薄膜晶体管的S值优选为0.8V/dec以下、更优选为0.3V/dec以下、进一步优选为0.25V/dec以下、特别优选为0.2V/dec以下。S值超过0.8V/dec时，有驱动电压增大、耗电增大的问题。特别是，当将本发明的薄膜晶体管用于有机EL显示器时，由于直流驱动，当使S值为0.3V/dec以下时，可大幅度降低耗电，优选。
需要说明的是，S值(Swing Factor)是指从关闭状态增加栅电压时，在从关闭状态向打开状态的过程中漏电流急剧上升，表示该陡度的值。如下式所定义，使漏电流提高1位数(10倍)时的栅电压的增加部分作为S值。
S值＝dVg/dlog(Ids)
S值越小则越急剧的竖起(《薄膜晶体管技术的全部》、鵜饲育弘著、2007年刊、工业调查会)。S值很大时，则从打开切换到关闭时需要施加很高的栅电压，有耗电增大的问题。
在50℃下对本发明的薄膜晶体管施加10μA直流电压100小时前后的阈值电压的偏移量优选为1.0V以下、更优选为0.5V以下。上述阈值电压的偏移量超过1V时，当将本发明的薄膜晶体管用于有机EL显示器时，有画质发生变化的问题。
另外，优选传递曲线中升降栅电压时的迟滞(hysteresis)小。
本发明薄膜晶体管的沟道宽W及沟道长L之比W/L通常为0.1～100、优选为0.5～20、更优选为1～8。W/L超过100时，有漏电流增加、开关比降低的问题。W/L小于0.1时，有场效应迁移率降低、夹断变得不明显的问题。
沟道长L通常为0.1～1000μm、优选为1～100μm、进一步优选为2～10μm。沟道长L小于0.1μm时，有工业上难以制造、另外漏电流增大的问题。而沟道长L超过1000μm时，有元件变得过大的问题。
实施例
以下以实施例为基础详细地说明本发明，本发明只要不超过其要旨，并非限定于以下的实施例。
实施例1
[复合氧化物烧结体的制造]
作为起始原料粉末使用下述氧化物粉末。需要说明的是，利用BET法测定这些氧化物粉末的比表面积。
(a)氧化铟粉：4N、比表面积8m2/g
(b)氧化锡粉：4N、比表面积8m2/g
(c)氧化锌粉：4N、比表面积5m2/g
按照以原子比达到(a)∶(b)∶(c)＝35∶15∶50称量并混合上述氧化物粉末，制备由(a)、(b)及(c)构成的原料混合粉体。所制备的原料混合粉体的比表面积为6.3m2/g。
使用湿式介质搅拌研磨机一边确认混合粉体的比表面积一边混合粉碎所制备的原料混合粉体。所得粉碎后的混合粉体的比表面积比原料混合粉体的比表面积增加2m2/g。
需要说明的是，作为湿式介质搅拌研磨机的粉碎介质，使用1mmφ的二氧化锆微珠。
使用喷雾干燥机干燥所得的粉碎后混合粉体之后，填充至金属模具(150mmφ20mm厚)中，使用冷压机进行加压成形制备成形体。一边流通氧气一边在氧气氛中1400℃下对该成形体烧结4小时，制造烧结体。将烧结体的制造条件示于表1。
如此，可以在不进行预烧工序的情况下获得溅射靶用烧结体。
利用X射线衍射分析所制造的烧结体。结果确认烧结体含有用Zn2SnO4表示的尖晶石结构化合物、未见氧化锡相(110)的峰强度I1。另外，烧结体中的氮含量为5ppm以下。
烧结体中的氮含量用微量全氮分析装置(TN)进行测定。微量全氮分析装置在元素分析中仅将氮(N)或者仅将或氮(N)及碳(C)作为对象元素，在用于计算氮量或氮量和碳量的分析中使用。
在TN中，在催化剂存在下使含氮无机物或含氮有机物分解、将N转换成一氧化氮(NO)，使该NO气体与臭氧发生气相反应，通过化学发光发出光，由其发光强度进行N的定量。
上述X射线衍射的测定条件如下所述。
装置：(株)理学制Ultima-III
X射线：Cu-Kα(波长
Figure BDA0000067487460000221
使用石墨单色器进行单色化)
2θ-θ反射法、连续扫描(1.0°/分)
采样间隔：0.02°
夹缝DS、SS：2/3°、RS：0.6mm
使用以下方法对所得烧结体评价氧化锡的凝集粒子数、相对密度、平均结晶粒径、体电阻(mΩcm)、最大密度差、平均空孔数、外观(色不均)及裂痕。结果示于表1。
(1)氧化锡的凝集粒子数
首先由所得烧结体剪切分析用小片，对该小片的观察面进行研磨。使用X射线微量分析(EPMA)研究该研磨面是否存在氧化锡的凝集粒子。作为分析装置使用JXA-8621MX(日本电子社制)，在倍率200倍的条件下进行锡的特性X像的面分析，将所得结果输出成图像后，计算直径10μm以上的凝集锡粒子。对于1个烧结体重复上述操作10次，进行平均，从而获得每1.00mm2的氧化锡的平均凝集粒子数。
(2)相对密度
将烧结体的任意10个位置剪切，利用阿基米德法求出其密度，将该密度的平均值作为烧结体的相对密度。
(3)相对密度的偏差
将烧结体的任意10个位置剪切，利用阿基米德法求出其密度，以该密度的平均值、最大值及最小值为基础，由下式求得。
相对密度的偏差＝(最大-最小)/平均×100(％)
(4)平均结晶粒径
将烧结体包埋于树脂中，利用粒径0.05μm的氧化铝粒子研磨其表面后，使用作为X射线微量分析(EPMA)的JXA-8621MX(日本电子社制)将研磨面放大至5000倍，测定烧结体表面的在30μm×30μm四方框内观察的结晶粒子的最大径。将该结晶粒子的最大径作为平均结晶粒径。
(5)体电阻(mΩcm)
使用电阻率计(三菱化学(株)制、Loresta)，根据四探针法(JIS R1637)对烧结体的任意10个位置测定体电阻，将其平均值作为烧结体的体电阻。
(6)平均空孔数
在烧结体的任意方向上进行镜面研磨后实施刻蚀，用SEM观察组织，计算每单位面积的直径1μm以上的空孔的个数。
(7)外观(色不均)
在来自北窗的自然光下从远离50cm的位置目视烧结体，如下分类。
◎：完全没有色不均
○：基本没有色不均
△：有若干的色不均
×：有色不均
(8)裂痕
在来自北窗的自然光下从远离50cm的位置目视烧结体，确认有无裂痕发生。
○：无
×：有
[溅射靶的制造]
从制造的烧结体中剪切靶用烧结体。使用金刚石刀截断所剪切的靶用烧结体的侧边，用平面研磨盘对表面研磨，制成表面粗糙度Ra 5μm以下的靶原材料。接着，对靶原材料的表面鼓风，进而在频率数25～300KHz之间以每25KHz多重振荡12种频率数的超声波中进行3分钟洗涤。之后，使用铟焊料将靶原材料焊接在无氧铜制的支承板制成溅射靶。溅射靶的表面粗糙度为Ra≤0.5μm、具有没有方向性的研磨面。
[TFT面板的制作]
通过以下的工序制作底栅型TFT元件。
在室温下在玻璃基板上进行RF溅射，层叠钼金属200nm后，利用湿法刻蚀进行图案形成，制作栅电极。接着，使用等离子体化学气相成长装置(PECVD)在制作有栅电极的基板上成膜SiOx，制成栅绝缘膜。将所制造的溅射靶安装在作为DC溅射法之一的DC磁控溅射法的成膜装置中，在成膜温度50℃下在栅绝缘膜上成膜无定形氧化物膜。无定形氧化物膜用霍尔效应(hall effect)测定装置(东洋テクニカ制)测定的结果为电子载流子浓度5×1017/cm3。之后，利用干式刻蚀对无定形氧化物膜进行图案形成，形成半导体层(膜厚40nm)。使用PECVD成膜SiOx，利用干式刻蚀(RIE)进行图案形成，制成第一保护层(刻蚀阻挡)。接着，利用DC溅射成膜Ti/Al/Ti层叠膜。在成膜后，利用干式刻蚀(RIE)进行图案形成，形成源电极、漏电极。进而，作为第二保护层，使用PECVD成膜SiNx，然后，形成接触孔，与外部配线相连。之后，在大气下、280℃下热处理1小时，制作沟道长10μm、沟道宽100μm的晶体管。在基板(TFT面板)内等间隔地排列形成10×10＝100个的TFT。
对TFT面板内100个元件的特性全部进行评价。结果，除了可见短路的之外，场效应迁移率在12～16cm2/(V·秒)的范围内、阈值电压在0～1.0V的范围内。特别是相邻TFT元件之间几乎未见特性的差别。
对如此获得的TFT面板的特性变化而言，使用所制作的溅射靶制作连续5批次TFT，用以下方法评价其特性。将结果示于表1。
(9)TFT特性的均匀性
测定同一面板内Vg＝6V时的开电流的最大值与最小值之比(最大值/最小值)。按照以下标准将最大值与最小值之比分类进行评价。
1.05以内：◎
1.10以内：○
1.20以内：△
超过1.20：×
(10)TFT特性的再现性
测定连续5批次中第1批次与第100批次的平均场效应迁移率之比(第1批次/第100批次)。
(11)TFT的成品率
对连续10批次的面板，进行各同一面板内100个TFT(共计1000个)的驱动确认，计算驱动的TFT数量。但除去发生短路、未驱动的TFT。按照以下标准将驱动的TFT数量分类进行评价。
999个以上驱动：◎
995个以上、小于999个驱动：○
990个以上、小于995个驱动：△
小于990个驱动：×
实施例2～7及比较例1～8
使用表1及2所示的起始原料粉末，在表1及2所示制造条件下制造烧结体，除此之外与实施例1同样地制作烧结体并进行评价，制作TFT面板进行评价。将结果示于表1及2。
需要说明的是，例如在比较例1中，烧结体的制造中包含预烧工序，预烧工序在将混合粉体粉碎后在大气下900℃下进行8小时。另外，实施例1中用喷雾干燥机进行造粒，而比较例1中例如通过自然干燥进行造粒，自然干燥为12小时。
实施例8～13
按照以原子比达到表3所示称量氧化物粉末，在下述条件下进行烧结，除此之外与实施例1同样地制作烧结体及靶。将结果示于表3。
升温速度：1℃/分
烧结温度：1480℃
烧结时间：12小时
加工：将厚度9mm烧结体的两面各研磨2mm
利用X射线衍射分析各实施例中制造的烧结体。结果如下所示。
实施例8：用In2O3表示的红绿柱石结构化合物和用Zn2SnO4表示的尖晶石结构化合物为主成分。
实施例9-13：用Zn2SnO4表示的尖晶石结构化合物为主成分。
表1
表2
Figure BDA0000067487460000281
表3
Figure BDA0000067487460000291
产业实用性
本发明的复合氧化物烧结体可作为溅射靶使用。使用本发明溅射靶形成的薄膜可作为晶体管的沟道层使用。
上述详细地说明了数个本发明的实施方式及/或实施例，本行业技术人员在实质上不会脱离本发明的新型指示及效果的情况下，容易地对作为这些示例的实施方式及/或实施例施加很多改变。因而，这些多个改变也包含在本发明的范围内。
这里引用所有该说明书中记载的文献的内容。

Claims (10)

1.一种复合氧化物烧结体，其含有In、Zn及Sn，
烧结体密度以相对密度计为90％以上，平均结晶粒径为10μm以下，体电阻为30mΩcm以下，
直径10μm以上的氧化锡的凝集粒子数在每1.00mm2为2.5个以下。
2.根据权利要求1所述的复合氧化物烧结体，其中，平面方向的相对密度的偏差为1％以下，平均空孔数为800个/mm2以下。
3.根据权利要求1或2所述的复合氧化物烧结体，其中，In、Zn及Sn的原子比满足下式，
0＜In/(In+Sn+Zn)＜0.75
0.25≤Zn/(In+Sn+Zn)≤0.75
0＜Sn/(In+Sn+Zn)＜0.50。
4.根据权利要求1～3中任一项所述的复合氧化物烧结体，其中，氮含量为5ppm以下。
5.复合氧化物烧结体的制造方法，其中，
以比表面积为4～14m2/g的氧化铟粉、比表面积为4～14m2/g的氧化锡粉及比表面积为2～13m2/g的氧化锌粉为原料，制备成形体，
在1200～1550℃对所述成形体进行烧结。
6.根据权利要求5所述的复合氧化物烧结体的制造方法，其中，
将比表面积为6～10m2/g的氧化铟粉、比表面积为5～10m2/g的氧化锡粉及比表面积为2～4m2/g的氧化锌粉混合，制备混合粉体整体的比表面积为5～8m2/g的混合粉体，
使用湿式介质搅拌研磨机将所述混合粉体混合粉碎，使混合粉体整体的比表面积增加1.0～3.0m2/g，
将使所述比表面积增加了的混合粉体成形，制备成形体，
在氧气氛中于1250℃～1450℃对所述成形体进行烧结。
7.一种溅射靶，其由权利要求1～4中任一项所述的复合氧化物烧结体构成。
8.根据权利要求7所述的溅射靶，其中，所述复合氧化物烧结体所含的金属原子实质上为In原子、Sn原子及Zn原子，所述金属原子的比率满足下式，
0＜In/(In+Sn+Zn)＜0.40
0.25≤Zn/(In+Sn+Zn)＜0.70
0.05＜Sn/(In+Sn+Zn)＜0.25。
9.一种无定形氧化物膜，其为在室温以上450℃以下的成膜温度下对权利要求7或8所述的溅射靶进行溅射而获得的无定形氧化物膜，
电子载流子浓度不到1018/cm3。
10.一种薄膜晶体管，其中，权利要求9所述的无定形氧化物膜为沟道层。
CN200980149720.1A 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶 Active CN102245531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510256414.5A CN104926289A (zh) 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-317037 2008-12-12
JP2008317037 2008-12-12
PCT/JP2009/006661 WO2010067571A1 (ja) 2008-12-12 2009-12-07 複合酸化物焼結体及びそれからなるスパッタリングターゲット

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510256414.5A Division CN104926289A (zh) 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶

Publications (2)

Publication Number Publication Date
CN102245531A true CN102245531A (zh) 2011-11-16
CN102245531B CN102245531B (zh) 2016-05-11

Family

ID=42242566

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510256414.5A Pending CN104926289A (zh) 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶
CN200980149720.1A Active CN102245531B (zh) 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510256414.5A Pending CN104926289A (zh) 2008-12-12 2009-12-07 复合氧化物烧结体及由其构成的溅射靶

Country Status (6)

Country Link
US (2) US8753548B2 (zh)
JP (2) JP5145513B2 (zh)
KR (2) KR101254906B1 (zh)
CN (2) CN104926289A (zh)
TW (2) TWI472503B (zh)
WO (1) WO2010067571A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229302A (zh) * 2010-11-26 2013-07-31 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN103579356A (zh) * 2012-08-10 2014-02-12 北京京东方光电科技有限公司 一种氧化物tft及其制备方法、显示面板和显示装置
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106435492A (zh) * 2015-08-10 2017-02-22 日立金属株式会社 氧化物溅射靶材
CN106868459A (zh) * 2015-12-11 2017-06-20 日立金属株式会社 溅射靶材
CN107946189A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
US10777662B2 (en) 2017-11-22 2020-09-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
CN112266234A (zh) * 2020-10-27 2021-01-26 先导薄膜材料（广东）有限公司 一种eitzo靶材及其制备方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861147A (en) 1997-06-09 1999-01-19 The Procter & Gamble Company Methods for controlling environmental odors on the body using compositions comprising uncomplexed cyclodextrins and perfume
KR101254906B1 (ko) * 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5604888B2 (ja) * 2009-12-21 2014-10-15 住友大阪セメント株式会社 静電チャックの製造方法
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
JP5367660B2 (ja) * 2010-08-31 2013-12-11 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5651095B2 (ja) * 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2012158512A (ja) * 2011-01-14 2012-08-23 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP5750064B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) * 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) * 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US20140102892A1 (en) * 2011-05-10 2014-04-17 Idemitsu Kosan Co., Ltd. In2o3-zno sputtering target
WO2012153507A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系スパッタリングターゲット
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5813763B2 (ja) * 2011-05-27 2015-11-17 三井金属鉱業株式会社 酸化物型半導体材料及びスパッタリングターゲット
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
KR102142845B1 (ko) 2012-05-31 2020-08-10 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟
KR20130137851A (ko) * 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
EP2881379A4 (en) * 2012-07-31 2016-03-02 Sumitomo Metal Mining Co OXIDE SINTERED BODY AND TABLET OBTAINED BY THE TREATMENT OF SAID BODY
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5883368B2 (ja) * 2012-09-14 2016-03-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR101319572B1 (ko) * 2012-12-26 2013-10-23 희성금속 주식회사 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JP6235325B2 (ja) 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
JP2015214437A (ja) * 2014-05-08 2015-12-03 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
WO2016199679A1 (ja) 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
US20200235247A1 (en) * 2017-08-01 2020-07-23 Idemitsu Kosan Co.,Ltd. Sputtering target, oxide semiconductor thin film, thin film transistor, and electronic device
CN108642458A (zh) * 2018-06-20 2018-10-12 江苏瑞尔光学有限公司 一种ito镀膜靶材及其制备方法
KR102564866B1 (ko) * 2021-07-27 2023-08-07 충북대학교 산학협력단 산화물 이중 층 기반 ｉｇｚｏ 멤트랜지스터 및 이의 제조방법
CN116768604A (zh) * 2023-06-16 2023-09-19 芜湖映日科技股份有限公司 一种高密度izto靶材的制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07100852B2 (ja) 1991-11-26 1995-11-01 株式会社ジャパンエナジー Ｉｔｏスパッタリングタ−ゲット
JP4092764B2 (ja) 1998-03-13 2008-05-28 住友金属鉱山株式会社 ＺｎＯ系焼結体
JP4567127B2 (ja) * 1999-10-27 2010-10-20 帝人株式会社 透明導電積層体
DE60042431D1 (de) * 1999-11-25 2009-07-30 Idemitsu Kosan Co Tranparentes konduktives Oxid
JP3915965B2 (ja) * 2001-05-30 2007-05-16 日鉱金属株式会社 Ｉｚｏスパッタリングターゲットの製造方法
JP4923358B2 (ja) 2001-08-21 2012-04-25 東ソー株式会社 Ｉｔｏターゲットおよびその製造方法
JP4396130B2 (ja) * 2003-04-22 2010-01-13 住友金属鉱山株式会社 Ｉｔｏ薄膜作製用ターゲットとその製造方法
EP1626416A4 (en) * 2003-05-20 2007-11-07 Idemitsu Kosan Co AMORPHOUS TRANSPARENT CONDUCTIVE FILM, SPRAY TARGET AS A RAW MATERIAL, AMORPHOUS TRANSPARENT ELECTRODE SUBSTRATE, PROCESS FOR PRODUCING THE SAME, AND COLOR FILTER FOR A LIQUID CRYSTAL DISPLAY
JP4711244B2 (ja) 2003-11-25 2011-06-29 Ｊｘ日鉱日石金属株式会社 スパッタリングターゲット
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP2006002202A (ja) * 2004-06-16 2006-01-05 Sumitomo Metal Mining Co Ltd 透明導電性薄膜製造用スパッタリングターゲットおよびその製造方法
JP4761868B2 (ja) * 2005-07-27 2011-08-31 出光興産株式会社 スパッタリングターゲット、その製造方法及び透明導電膜
KR101244092B1 (ko) 2005-09-01 2013-03-18 이데미쓰 고산 가부시키가이샤 투명 도전막, 투명 전극, 및 전극 기판 및 그의 제조 방법
JP4933756B2 (ja) * 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
KR101211747B1 (ko) 2005-09-22 2012-12-12 이데미쓰 고산 가부시키가이샤 산화물 재료 및 스퍼터링 타겟
KR101314946B1 (ko) 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
JP4894293B2 (ja) 2006-02-24 2012-03-14 東ソー株式会社 導電性セラミックス焼結体及びスパッタリングターゲット並びにその製造方法
JP4730204B2 (ja) * 2006-05-24 2011-07-20 住友金属鉱山株式会社 酸化物焼結体ターゲット、及びそれを用いた酸化物透明導電膜の製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
US8156419B2 (en) * 2008-07-17 2012-04-10 International Business Machines Corporation Intelligent preloads of views and asynchronous loading of models using the MVC design pattern
CN101650520A (zh) * 2008-08-15 2010-02-17 索尼爱立信移动通讯有限公司 移动电话的可视激光触摸板和方法
KR101254906B1 (ko) 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229302A (zh) * 2010-11-26 2013-07-31 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
US9178073B2 (en) 2010-11-26 2015-11-03 Kobe Steel, Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
CN103229302B (zh) * 2010-11-26 2016-06-29 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103579356A (zh) * 2012-08-10 2014-02-12 北京京东方光电科技有限公司 一种氧化物tft及其制备方法、显示面板和显示装置
CN106435492A (zh) * 2015-08-10 2017-02-22 日立金属株式会社 氧化物溅射靶材
CN106868459A (zh) * 2015-12-11 2017-06-20 日立金属株式会社 溅射靶材
CN106868459B (zh) * 2015-12-11 2019-04-26 日立金属株式会社 溅射靶材
CN107946189A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
CN107946189B (zh) * 2017-11-22 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
US10777662B2 (en) 2017-11-22 2020-09-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
CN112266234A (zh) * 2020-10-27 2021-01-26 先导薄膜材料（广东）有限公司 一种eitzo靶材及其制备方法

Also Published As

Publication number Publication date
CN102245531B (zh) 2016-05-11
JP5145513B2 (ja) 2013-02-20
TW201029952A (en) 2010-08-16
US8753548B2 (en) 2014-06-17
JP5894015B2 (ja) 2016-03-23
KR101549295B1 (ko) 2015-09-01
TWI472503B (zh) 2015-02-11
US8871119B2 (en) 2014-10-28
TW201307245A (zh) 2013-02-16
KR20120136407A (ko) 2012-12-18
CN104926289A (zh) 2015-09-23
JPWO2010067571A1 (ja) 2012-05-17
KR20110095311A (ko) 2011-08-24
WO2010067571A1 (ja) 2010-06-17
US20130112971A1 (en) 2013-05-09
TWI399352B (zh) 2013-06-21
US20110260121A1 (en) 2011-10-27
JP2012180274A (ja) 2012-09-20
KR101254906B1 (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
CN102245531A (zh) 复合氧化物烧结体及由其构成的溅射靶
JP6314198B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP5928856B2 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP5288142B2 (ja) 酸化物薄膜用スパッタリングターゲットおよびその製造法
US9136338B2 (en) Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
CN102132414B (zh) 场效应型晶体管、其制造方法和溅射靶
JP5096250B2 (ja) 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JPWO2009157535A6 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2010045263A (ja) 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
CN103732790A (zh) 溅射靶
TW201410903A (zh) 濺鍍靶材、氧化物半導體薄膜及其等之製造方法
CN104704138A (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant