KR101319572B1 - 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터 - Google Patents

산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터 Download PDF

Info

Publication number
KR101319572B1
KR101319572B1 KR1020120153205A KR20120153205A KR101319572B1 KR 101319572 B1 KR101319572 B1 KR 101319572B1 KR 1020120153205 A KR1020120153205 A KR 1020120153205A KR 20120153205 A KR20120153205 A KR 20120153205A KR 101319572 B1 KR101319572 B1 KR 101319572B1
Authority
KR
South Korea
Prior art keywords
oxide
thin film
film transistor
substrate
atomic
Prior art date
Application number
KR1020120153205A
Other languages
English (en)
Inventor
윤원규
양승호
임선권
이승이
Original Assignee
희성금속 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 희성금속 주식회사 filed Critical 희성금속 주식회사
Priority to KR1020120153205A priority Critical patent/KR101319572B1/ko
Application granted granted Critical
Publication of KR101319572B1 publication Critical patent/KR101319572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터에 관한 것이다. 더욱 상세하게는, 본 발명은 박막 트랜지스터의 소자 특성이 신뢰성을 가지기 위해서 산화 인듐 분말과 산화 갈륨 분말에 금속 이온 M(Hf, V)으로 특정지어지는, Hf 산화물과 V 산화물이 모두 포함되는, 산화물(V는 5족 원소)이 (M+Ga)/(M+In+Ga) 원자수 비로 0.05~20원자%로 포함되어 있는 산화물 반도체 타겟을 제작하였다. 제조된 산화물 반도체 타겟을 활용하여 신뢰성이 우수한 박막 트랜지스터 특성을 보인다.
본 발명은 장시간 성막한 경우에 있어서도 박막 트랜지스터의 특성 변화가 적은 스퍼터링 타겟을 개발하였다. 또한, 박막 트랜지스터를 형성했을 때에 이동도, 광에 대한 민감도의 특성이 우수한 박막 트랜지스터를 제작하였다.

Description

산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터{Oxide sputtering targets having an excellent stability of the oxide thin film transistors and thin film transistor using this}
본 발명은 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터에 관한 것이다. 더욱 상세하게는, 본 발명은 박막 트랜지스터의 소자 특성이 신뢰성을 가지기 위해서 산화 인듐 분말과 산화 갈륨 분말에 금속 이온 M(Hf, V)으로 특정지어지는 산화물(V는 5족 원소)이 (M+Ga)/(M+In+Ga) 원자수 비로 0.05~20원자%로 포함되어 있는 산화물 반도체 타겟을 제작하였다. 제조된 산화물 반도체 타겟을 활용하여 신뢰성이 우수한 박막 트랜지스터에 관련된 것이다.
액정을 기반으로 하는 디스플레이의 소자 중에, 구동전압을 인가하여 표시 하여 장치를 구동시키는 박막 트랜지스터가 널리 사용되어지고 있다. 박막 트랜지스터는 게이트 전극, 절연막, 반도체, 소스/드레인 전극으로 구성되어 있으며, 이 중 반도체층은 전기적으로 안정적이어야 하며, 에칭 특성이 우수해야 한다. 실리콘계 재료의 경우 전기적 안정성과 가공성이 우수한 장점을 가지고 있지만, 가시광 영역을 흡수하기 때문에 광 입사에 의한 캐리어의 발생에 의해 박막 트랜지스터의 오작동을 일으킬 수 있다는 단점이 있다.
이뿐만 아니라 실리콘계 재료의 경우, 아몰퍼스 실리콘을 성막함에 있어서 약 200℃이상의 고온 공정을 요구하기 때문에 제조 비용이 상승되며, 폴리머 기판 증착이 어렵기 때문에 차 후 플랙시블 디스플레이 적용의 난점이 있다.
실리콘계 재료 대신에 투명 산화물 반도체를 이용한 박막 트랜지스터의 개발이 활발히 이루어지고 있다. 투명 산화물 반도체의 경우 기판에 가열 없이 성막이 가능하며, 약 10 cm2/Vs이상의 이동도를 나타내며, 종래의 실리콘계 재료를 사용할 경우 보다 투명 산화물 반도체를 사용하는 경우 박막 트랜지스터의 구조가 단순하게 변경이 가능하다. 투명 산화물 반도체의 재료 중 인듐, 갈륨, 아연, 산소를 구성 원소로 하는 InGaZnO계 재료가 대표적이다. InGaZnO는 InGaO3(ZnO)x 조성의 다결정 소결체를 타겟으로 제작하여 스퍼터링법, 펄스 레이저 증착법, 전자빔증착법 등의 기상법에 의한 성막이 가능하며, 양산성에 있어서 스퍼터링법이 가장 적합하다.
본 발명에서는 상기와 같은 종래 기술의 문제점인 박막 트랜지스터의 소자 특성이 향상됨에 따라 신뢰성이 저하되는 문제를 해결하기 위하여 금속 이온 M(Hf, V) 원소를 첨가한 트랜지스터와 그 제조 방법을 제공하고자 한다.
상기 목적을 달성하기 위한 본 발명은 산화 인듐 분말과 산화 갈륨 분말 금속 이온 M(Hf, V) 으로 특정지어지는 산화물이 (M+Ga)/(M+In+Ga)원자수 비로 0.05~20원자%를 포함하는 소결체를 제작하였으며, 본 소결체의 상대비중은 95%이상으로 제조되는 것을 특징으로 하는 비저항이 1x10-2 Ωcm 이하인 산화물 반도체 소결체에 관한 것이다. Hf, V는 각 4, 5족 원소로 산화 인듐 분말과 산화 갈륨 분말에 첨하였을 때 박막 내 캐리어는 미세적으로 증가 시켜서 이동도에는 큰 영향을 주진 않지만 신뢰성 특성에서는 우수한 특성을 보인다. Hf, V을 과량 첨가할 경우 박막 내 캐리어가 증가하여 이동도가 저하된다. 본 소결체를 산화물 반도체로 사용한 박막 트랜지스터의 경우 이동도는 20 cm2/vs 특성을 확보하였다.
본 발명은 장시간 성막한 경우에 있어서도 박막 트랜지스터의 특성 변화가 적은 스퍼터링 타겟을 개발하였다. 또한, 박막 트랜지스터를 형성했을 때에 이동도, 광에 대한 민감도의 특성이 우수한 박막 트랜지스터를 제작하였다.
도 1는, 본 발명의 실시예에 따른 트랜지스터의 단면도이다.
도 2는, 본 발명의 실시예 및 비교예에 의해 제조된 트랜지스터의 이동도 소자 특성을 나타내는 도면이다.
도 3은, 본 발명의 실시예 및 비교예에 의해 제조된 트랜지스터의 광에 의한 민감도의 특성을 나타내는 도면이다.
도 4는, 본 발명의 실시예 1에 의해 제조된 트랜지스터의 광에 의한 민감도의 특성을 나타내는 그래프이다.
도 5는, 본 발명의 비교예 1에 의해 제조된 트랜지스터의 광에 의한 민감도의 특성을 나타내는 그래프이다.
이하 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다. 본 발명은 전자 캐리어 농도가 높은 아몰퍼스 산화물을 제공하고, 그 아몰퍼스 산화물을 채널층으로 이용한 박막 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명에 사용되는 산화물 소결체는 금속 이온 M(Hf, V)으로 특정지어지는, Hf 산화물과 V 산화물이 모두 포함되는, 산화물(V는 5족 원소)이 (M+Ga)/(M+In+Ga) 원자수 비로 0.05~20원자%이며, 상대 밀도 95%이상, 비저항은 1x10-2Ωcm이하 인 산화물 소결체이다. 상대 밀도 낮을 경우 스퍼터링 타겟으로 사용하여 성막 하는 경우 노듈이 발생하여 이상방전이 발생할 가능성이 높아진다. 여기서 상대 밀도란 소결체의 (실측 밀도/이론 밀도)x100으로 하여 계산하는 값이다. 실측 밀도의 경우 소결체를 보통 1기압, 4℃물에서 측정하여 밀도를 산출한다. 상기 산화물 소결체를 스퍼터링법에 의하여 산화물 박막을 기판에 성막 할 수 있으며, 트랜지스터로 제작이 가능하다.
즉, 박막 트랜지스터는 산화물 반도체 소결체를 사용해 스퍼터링법에 의해 산화물 박막을 기판에 성막하여 제작된 아몰퍼스 산화물을 채널층으로 이용한 것을 특징으로 한다. 제작된 박막 트랜지스터는 편광 표시장치에 포함되어 활용된다.
산화물 소결체를 제조 시에 (M+Ga)/(M+In+Ga) 원자수 비로 0.05~20원자%를 가지는 경우 금속 이온M(Hf, V)이 인듐과 갈륨의 타겟 안정화 및 소결체 내의 산소를 흡착하여 트랜지스터의 소자 특성인 이동도의 약간의 감소를 보이지만 광 신뢰성에서는 우수한 특성을 관찰할 수 있다. 그러나 (M+Ga)/(M+In+Ga) 원자수 비가 0.05원자%이하의 경우 첨가원소의 영향성이 적어 소자 특성의 향상이 미비하다.
본 발명의 실시예에 의하여 더욱 상세하게 설명한다. 단 하기의 실시예들은 본 발명을 예시하는 것으로서, 본 발명의 내용이 실시예에 의해 한정되는 것은 아니다.
[ 실시예 1]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 금속 이온M의 각 산화 분말을 각 금속 원자 중량 기준으로 인듐 89.68원자%, 갈륨 10원자%, 첨가화합물M 0.32원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 98%이고, 비저항은 3x10-3Ωcm로 측정되었다. 본 소결체를 이용하여 채널층(A1)으로 한 트랜지스터 제작하였다. 본 실시예의 트랜지스터는 기판(유리)(B)상에 게이트 전극(G1)가 형성될 수 있다. 기판(B)은 유리기판, 금속기판, 플라스틱 기판, 플라스틱 필름 등 통상의 반도체 소자 공정에서 사용 가능한 다양한 기판 중 어느 하나이다. 게이트 전극(G1)는 일반적으로 전극물질로 형성될 수 있다. 기판(B)상에 게이트 전극(G1)을 덮는 게이트 절연층(GI1)이 형성될 수 있다.
게이트 절연층(GI1)은 실리콘 산화물층이나 실리콘 질화물층일 수 있다. 소스 전극(S1)과 드레인 전극(D1)층을 일반적으로 전극 물질로 형성 후에 채널층(A1)을 형성한다. 채널층(A1)은 소스 전극(S1)와 드레인 전극(D1)층에 위에 형성될 수도 있다. 게이트 전극(G1)은 상기 채널층(A1) 아래에 구비되고, 소스 전극(S1) 및 드레인 전극(D1)은 상기 채널층(A1) 하면에 접촉되는 것을 특징으로 한다. 채널층(A1)을 형성 시에 고주파(RF) 스퍼터를 이용하여 Power Density는 0.5~3.6 W/cm2, 아르곤과 산소 혼합가스를 이용하여 증착하였다. 채널층(A1)을 형성 후에는 기판(B)상에 스퍼터 성막한 후에 추가로, O2/(Ar+O2)의 비율이 0.2~1의 산소를 함유한 분위기에서 후열처리 온도를 100~400℃에서 진행한다. 열처리하는 것을 포함하여 채널층(A1)이 구성이 완료되면 채널층(A1)을 보호하기 위해 보호층(P1)을 형성하였다. 본 구조로 트랜지스터 소자를 제작하였으며, 소자 특성을 측정하는 방법으로는 트랜지스터의 드레인 전극(D1)과 소스 전극(S1)에 각 0.1V 및 10V의 전압을 인가하여 트랜지스터의 특성 변화를 관찰한다. 트랜지스터의 특성을 측정한 결과 도 2와 같은 결과를 얻었다.
트랜지스터의 광에 대한 민감도(ΔVth)는 광조사 전의 ΔVtha와 광조사 후 ΔVthb의 차이를 나타낸 것이다. 광 민감도가 클수록 광에 의한 트랜지스터의 특성 변화가 크기 때문에 트랜지스터의 신뢰성이 감소된다. 본 트랜지스터로 광에 대한 민감도를 측정한 결과 도 3과 도 4와 같은 결과를 얻었다.
또한 박막 트랜지스터의 이동도는 20 cm2/vs 인 것을 특징으로 한다.
[ 실시예 2]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 금속 이온M의 각 산화 분말을 금속 원자 중량 기준으로 인듐 88.06원자%, 갈륨 9.82원자%, 첨가화합물M 2.12원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 97.5%이고, 비저항은 2.5x10-3Ωcm로 측정되었다. 본 소결체를 실시예 1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3 과 같이 우수한 소자 특성이 구현되었다.
[ 실시예 3]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 금속 이온M의 각 산화 분말을 금속 원자 중량 기준으로 인듐 85.1원자%, 갈륨 9.49원자%, 첨가화합물M 5.48원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 97.7%이고, 비저항은 4x10-3Ωcm로 측정되었다. 본 소결체를 실시예 1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3 과 같이 우수한 소자 특성이 구현되었다.
[ 실시예 4]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 금속 이온M의 각 산화 분말을 금속 원자 중량 기준으로 인듐 82.11원자%, 갈륨 9.15원자%, 첨가화합물M 8.78원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 97.5%이고, 비저항은 6x10-3Ωcm로 측정되었다. 본 소결체를 실시예 1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3 과 같이 우수한 소자 특성이 구현되었다.
[ 비교예 1]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3)의 각 산화 분말을 금속 원자 중량 기준으로 인듐 89.97원자%, 갈륨 10.03원자% 비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 96%이고, 비저항은 7.8x10-3Ωcm로 측정되었다. 본 소결체를 실시예1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3, 5 와 같이 소자의 특성이 저하되었다.
[ 비교예 2]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 금속 이온M의 각 산화 분말을 금속 원자 중량 기준으로 인듐 89.94원자%, 갈륨 10.03원자%, 첨가화합물M 0.03원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 96.5%이고, 비저항은 6x10-3Ωcm로 측정되었다. 본 소결체를 실시예1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3 과 같이 소자의 특성이 저하되었다.
[ 비교예 3]
분말의 평균 입자 크기가 1.0㎛인 산화인듐(In2O3), 1.5㎛의 산화갈륨(Ga2O3), 첨가화합물M의 각 산화 분말을 금속 원자 중량 기준으로 인듐 71.68원자%, 갈륨 7.99원자%, 첨가화합물M 20.33원자%비율로 칭량 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 94%이고, 비저항은 1x10-2Ωcm로 측정되었다. 본 소결체를 실시예1과 같이 트랜지스터를 제작하여 소자 특성과 광민감성을 측정한 결과 도 2, 3 과 같이 소자의 특성이 저하되었다.
실시예 및 비교예에 따른 각 분말 조성 및 산화물 반도체 타겟의 상대밀도 및 비저항을 정리하여 표 1에 나타내었다.
구분 산화인듐(at%) 산화갈륨(at%) 첨가화합물(at%) 상대밀도(%) 비저항(x10-3Ωcm)
실시예1 89.68 10 0.32 98 3
실시예2 88.06 9.82 2.12 97.5 2.5
실시예3 85.1 9.49 5.48 97.7 4
실시예4 82.11 9.15 8.78 97.5 6
비교예1 89.97 10.03 - 96 7.8
비교예2 89.94 10.03 0.03 96.5 6
비교예3 71.68 7.99 20.33 94 10
A1: 채널층
P1: 보호층
S1: 소스 전극
D1: 드레인 전극
GI1: 절연층
G1: 게이트 전극
B: 기판

Claims (8)

  1. 산화 인듐 분말과 산화 갈륨 분말에 금속 이온 M(Hf, V)으로 특정지어지는, Hf 산화물과 V 산화물이 모두 포함되는, 산화물(V는 5족 원소)이 (M+Ga)/(M+In+Ga) 원자수 비로 0.05~20원자%로 포함되어 있는 것을 특징으로 하는 산화물 반도체 소결체.
  2. 제 1항에 있어서,
    산화물 반도체 소결체의 비저항은 1x10-2Ωcm, 상대밀도 95%인 것을 특징으로 하는 산화물 반도체 소결체.
  3. 제 1항 또는 제 2항에 기재된 산화물 반도체 소결체를 사용해 스퍼터링법에 의해 산화물 박막을 기판에 성막하여 제작된 아몰퍼스 산화물을 채널층으로 이용한 것을 특징으로 하는 박막 트랜지스터.
  4. 제 3항에 있어서,
    상기 기판은 유리기판, 금속기판, 플라스틱 기판, 플라스틱 필름 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
  5. 제 3항에 있어서,
    기판상에 스퍼터 성막한 후에 추가로, O2/(Ar+O2)의 비율이 0.2~1의 산소를 함유한 분위기에서 100~400℃에서 열처리하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제 3항에 있어서,
    박막 트랜지스터의 이동도는 20 cm2/vs 인 것을 특징으로 하는 박막 트랜지스터.
  7. 제 3항에 있어서,
    게이트 전극은 상기 채널층 아래에 구비되고, 소스 전극 및 드레인 전극은 상기 채널층 하면에 접촉되는 것을 특징으로 하는 박막 트랜지스터.
  8. 제 3항에 있어서,
    박막 트랜지스터가 편광 표시장치에 포함되는 것을 특징으로 하는 박막 트랜지스터.
KR1020120153205A 2012-12-26 2012-12-26 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터 KR101319572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120153205A KR101319572B1 (ko) 2012-12-26 2012-12-26 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153205A KR101319572B1 (ko) 2012-12-26 2012-12-26 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR101319572B1 true KR101319572B1 (ko) 2013-10-23

Family

ID=49638763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153205A KR101319572B1 (ko) 2012-12-26 2012-12-26 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101319572B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030048A (ko) * 2001-07-17 2004-04-08 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명 도전막
JP2007224386A (ja) 2006-02-24 2007-09-06 Sumitomo Metal Mining Co Ltd 透明導電膜製造用焼結体ターゲット及びそれを用いて製造される透明導電膜、透明導電性基材
KR20110095311A (ko) * 2008-12-12 2011-08-24 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030048A (ko) * 2001-07-17 2004-04-08 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명 도전막
JP2007224386A (ja) 2006-02-24 2007-09-06 Sumitomo Metal Mining Co Ltd 透明導電膜製造用焼結体ターゲット及びそれを用いて製造される透明導電膜、透明導電性基材
KR20110095311A (ko) * 2008-12-12 2011-08-24 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟

Similar Documents

Publication Publication Date Title
Barquinha et al. Toward high-performance amorphous GIZO TFTs
KR101398332B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
US8188467B2 (en) Amorphous oxide and field effect transistor
Kamiya et al. Roles of hydrogen in amorphous oxide semiconductor
KR101291977B1 (ko) 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
CN1998087B (zh) 非晶形氧化物和薄膜晶体管
Liang et al. Recent progress of deep ultraviolet photodetectors using amorphous gallium oxide thin films
US8303856B2 (en) Conductive laminated body and method for preparing the same
US20090090914A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
US20160118501A1 (en) Thin-film transistor and method for manufacturing same
KR102530123B1 (ko) 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터
KR20130036296A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
Yang et al. Effects of silicon doping on the performance of tin oxide thin film transistors
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
Dai et al. Preparation and electrical properties of N-doped ZnSnO thin film transistors
CN103325842A (zh) 氧化物半导体薄膜及一种薄膜晶体管
KR101251134B1 (ko) 투명 도전 산화막, 이의 제조방법, 인듐-주석 복합 산화물,및 소결체
Sun et al. Investigation of optoelectronic performance in In, Ga co-doped ZnO thin films with various In and Ga levels
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
KR101319572B1 (ko) 산화물 박막 트랜지스터의 안정성이 우수한 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
Liu et al. Enhancing transparent thin-film transistor device performances by using a Ti-doped GaZnO channel layer
KR101005973B1 (ko) 도전 적층체 및 이의 제조방법
KR20080072136A (ko) 투명 전도성 박막 및 이의 제조방법
Park et al. Synergistic combination of amorphous indium oxide with tantalum pentoxide for efficient electron transport in low-power electronics

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 7