KR20080072136A - 투명 전도성 박막 및 이의 제조방법 - Google Patents

투명 전도성 박막 및 이의 제조방법 Download PDF

Info

Publication number
KR20080072136A
KR20080072136A KR1020070010432A KR20070010432A KR20080072136A KR 20080072136 A KR20080072136 A KR 20080072136A KR 1020070010432 A KR1020070010432 A KR 1020070010432A KR 20070010432 A KR20070010432 A KR 20070010432A KR 20080072136 A KR20080072136 A KR 20080072136A
Authority
KR
South Korea
Prior art keywords
thin film
transparent conductive
conductive thin
substrate
sputtering
Prior art date
Application number
KR1020070010432A
Other languages
English (en)
Other versions
KR100862593B1 (ko
Inventor
박종완
문연건
김쇄현
문대용
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070010432A priority Critical patent/KR100862593B1/ko
Publication of KR20080072136A publication Critical patent/KR20080072136A/ko
Application granted granted Critical
Publication of KR100862593B1 publication Critical patent/KR100862593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 투명 전도성 박막 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 In이 도핑된 ZnO를 포함하고, 다결정 구조를 가지는 투명 전도성 박막과, 이를 제조하기 위해 기판을 가열하고 스퍼터링 타켓을 이용하여 상기 기판 상에 박막을 형성하고, 상기 얻어진 박막을 100 내지 500 ℃로 열처리하는 투명 전도성 박막의 제조방법에 관한 것이다.
상기 스퍼터링 타겟은 90 내지 95 중량%의 ZnO와 5 내지 10 중량%의 In2O3를 포함하여 스퍼터링에 의해 기판 상에 투명 전도성 박막을 형성한다. 상기 투명 저도성 박막은 다결정 구조를 가지고, 높은 캐리어 농도 및 이동도 및 낮은 저항치를 가져 평판 디스플레이의 투명 전극이나 박막 트랜지스터의 채널층으로 바람직하게 적용되고, 식각 공정에서 에칭율이 초당 3 내지 5 mm를 가져 에칭 속도의 조절이 가능하다.
ZnO, 산화인듐, 스퍼터링, 전도성 박막, 에칭 속도

Description

투명 전도성 박막 및 이의 제조방법{SPUTTERING TARGET, TRANSPARENT CONDUCTIVE THIN FILM AND METHOD OF FABRICATING THEREOF}
도 1은 기판 온도에 따른 박막의 X-선 회절 패턴.
도 2는 기판 온도에 따른 박막의 주사전자현미경 사진.
도 3은 기판 온도 변화에 따라 박막의 조성비를 보여주는 러더포드 백산란 스펙트럼(Rutherford backscattering spectrometry, RBS).
도 4는 기판 온도에 따른 박막의 광투과율을 보여주는 그래프.
도 5는 열처리 온도에 따른 투명 전도성 박막의 X-선 회절 패턴.
도 6은 열처리 온도에 따른 투명 전도성 박막의 캐리어 농도 변화를 보여주는 그래프.
도 7은 열처리 온도에 따른 투명 전도성 박막의 캐리어 이동도 변화를 보여주는 그래프.
도 8은 열처리 온도에 따른 투명 전도성 박막의 비저항 수치 변화를 보여주는 그래프.
도 9는 열처리 온도에 따른 투명 전도성 박막의 광투과율을 보여주는 그래프.
도 10은 본 발명에 따른 투명 전도성 박막과 AZO, GZO의 시간에 따른 에칭율 을 보여주는 그래프.
본 발명은 투명 전도성 박막 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 평판 디스플레이의 전극이나 박막 트랜지스터의 채널층으로 적용되고, 에칭 속도의 조절이 가능한 투명 전도성 박막 및 이의 제조방법에 관한 것이다.
1907년에 글로우 방전 장치의 챔버에서 증착된 카드뮴(Cd) 금속막을 산화시켜서 투명한 전기 전도막이 얻어질 수 있음을 보인 최초의 보고 이후 투명 전도 산화물의 상업적 이용 가능성이 대두되었다. 이후 본격적인 연구개발 및 상용화는 1960년대에 시작되었으며 스퍼터링법에 의한 SnO2 조성의 투명 전도성 박막이 개발되어 건축용 창(window), 광전셀(photovoltaic cell), 평판 디스플레이 장치의 기판 등으로 사용되고 있다.
투명 전도성 박막의 재질로는 안티몬이나 불소가 첨가된 산화주석(SnO2), 알루미늄이나 갈륨이 도핑된 산화아연(ZnO), 주석이 도핑된 산화인듐(In2O3)이 포함된다. 그 중에서도 주석이 첨가된 산화인듐(인듐틴 옥사이드, Indium Tin Oxide, 이하 ‘ITO’라 한다)의 막은 우수한 전기적 특성의 포함하고 제조가 용이하여 가장 널리 사용되고 있다. 그러나 ITO는 인듐을 포함하고 있어 독성 물질이라는 점과 고가라는 한계를 나타내고 있다.
이에 ITO의 대체 물질 개발 연구가 다양하게 이루어져 왔다. 상기 ITO의 대체 물질로서 ZnO는 가격이 비교적 저렴하고, 무독성이고, 화학적으로 안정할 뿐만 아니라 내구성 및 열적 안정성이 우수한 장점으로 인해 많은 연구가 진행되고 있다.
국내특허공개 제2004-99483호에서는 경사 조성 층을 갖는 ITO-Zn 또는 ZnO-Al의 복합 박막 구조를 갖는 투명 도전 박막을 제안하고 있다.
국내특허공개 제2006-9548호는 펄스 주파수 및 기판 온도 환경에서 ZnO:Al 세라믹을 타겟으로 이용하여 펄스 DC 마그네트론 스퍼터링으로 알루미늄이 도핑된 산화 아연 박막을 증착하는 방법을 개시하고 있다.
국내특허공개 제2006-46691호는 In2O3 분말, WO3 분말, ZnO 분말을 포함하는 스퍼터링 타겟을 이용하여 비정질의 투명 전도성 박막을 제조함을 언급하고 있다.
국내특허공개 제2006-9945호는 In2O3를 주성분으로 하고, 여기에 ZnO 및 Re, Nb,W, Mo 및 Zr로부터 선택된 1종 또는 2종 이상의 제 3 금속을 포함하는 투명 도전막의 제조를 제안하고 있다.
상기 특허들에서 언급되는 투명 도전막은 ITO를 대체하여 LCD, 평판 디스플레이 소자나 태양 전지와 같은 광소자의 투명전극 또는 전자파 차폐막 등 다양한 산업 분야에 적용이 가능하다.
그러나 상기 박막들은 전술한 분야에 적용하기 위해선 박막 증착 후 에칭 공정이 필수적인데, ZnO 기반의 박막은 막 내 Zn의 함량에 따라 에칭 속도가 급격히 증가하는 문제가 있어 실제 공정에 적용하기 어려운 문제를 안고 있다(Tadatsugu Minami etc, Transparent conduction zinc-co-doped ITO films prepared by magnetron sputtering, Thin Solid Films vol.373, p.189-194, 2000). 이에 ZnO 박막 내 Zn 원소의 함량을 줄이거나 다른 조성을 첨가하여 에칭 속도를 낮출 수는 있으나, ZnO 박막 내 캐리어 이동도 및 농도가 감소하여 전기적 특성이 떨어지는 문제가 다시 발생하였다(Shingo Suzuki etc., Transparent coducting V-co-doped AZO thin films prepared by magnetron sputtering, Thin Solid Films vol.434, p.14-19, 2003).
따라서 ITO와 동등 이상의 전기적 및 광학적 특성을 가질 뿐만 아니라 에칭 공정의 조절이 용이한 재질의 개발이 요구된다.
상기한 문제를 해소하기 위한 본 발명의 목적은 다결정 구조를 가지고, 높은 캐리어 농도 및 이동도 및 낮은 저항을 가져 평판 디스플레이의 전극이나 박막 트랜지스터의 채널층으로 적용되고, 식각 공정에서 에칭율이 초당 3 내지 5 mm를 가져 에칭 속도를 조절할 수 있는 투명 전도성 박막 및 이의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명은
In이 도핑된 ZnO를 포함하고, 다결정 구조를 가지는 투명 전도성 박막을 제공한다.
상기 투명 전도성 박막은 In:O:Zn의 원자비가 0.06∼0.08: 0.9∼1.1: 1이고, 비저항이 8× 10-4 내지 5× 10-3 Ωcm이고, 85% 이상의 투과도를 가지며, 3 내지 5 nm/sec의 에칭율을 갖는다.
또한 본 발명은
기판을 가열하고 스퍼터링 타겟을 이용하여 상기 기판 상에 박막을 형성하는 단계; 및
얻어진 박막을 100 내지 500 ℃로 열처리하는 단계를 포함하는 투명 전도성 박막의 제조방법을 제공한다.
이때 상기 스퍼터링 타겟은 90 내지 95 중량%의 ZnO와 5 내지 10 중량%의 In2O3를 포함한다.
상기 기판은 50 내지 300 ℃, 바람직하기로 200 내지 250 ℃로 가열한 후 스퍼터링을 수행하고, 상기 열처리는 바람직하기로 100 내지 300 ℃에서 수행한다.
또한 본 발명은 상기 투명 전도성 박막을 평판 디스플레이의 전극이나 박막 트랜지스터의 채널층으로 적용하는 용도를 제공한다.
이하 본 발명을 더욱 상세히 설명한다.
본 발명에 의해 ZnO 기반의 산화물 반도체의 에칭 속도의 조절이 가능해 짐에 따라서 기존의 상용화 되고 있는 투명전극인 ITO와 박막 트랜지스터의 채널층인 비정질 수소화된 실리콘의 대체 물질의 가능성이 확대되며, 이에 따라 생산 비용의 절감, 친환경성 뿐만 아니라, 산화물 반도체의 투명성으로 광전도 현상 없이 트랜 지스터는 동작 가능하며 빛의 불필요한 손실도 없기 때문에 전력 소비량도 적게 되는 효과가 있다.
상기 투명 전도성 박막은
a) 기판을 가열하고 스퍼터링 타겟을 이용하여 상기 기판 상에 박막을 형성하는 단계; 및
b) 얻어진 박막을 100 내지 500 ℃로 열처리하는 단계를 포함한다.
먼저, 단계 a)에서는 스퍼터링 장치 내에 상기한 스퍼터링 타겟을 이용하여 기판 상에 박막을 형성한다.
스퍼터링(sputtering)법은 높은 운동에너지를 지닌 입자를 고체 상태나 액체상태의 물질 표면(타겟)에 충돌함으로서 운동량을 전달하여 타겟(target)으로부터 증착할 물질을 떼어내고, 떼어낸 물질(원자 또는 이온)을 기판에 증착하는 방법이다. 이때 기판에 증착할 물질을 타겟으로부터 떼어내는 방법으로는 전압차에 의해 가속화된 이온을 이용한다. 이온을 가속하여 타겟으로부터 증착할 물질을 떼어내고 기판에 증착하기 위해서는 챔버 내에 이온을 공급할 수 있는 플라즈마 상태가 유지되어야 한다.
이러한 스퍼터링 타겟을 이용한 박막 형성은 RF 스퍼터링법, 또는 DC 스퍼터링법이 가능하며, 바람직하기로 생산성 또는 막 특성을 고려하여 DC 스퍼터링법이 보다 바람직하다.
이때 증착을 위한 장치 또한 공지된 장치가 가능하며, 일예로 상기 장치는 확산 펌프와 로터리 펌프가 구비되어 고진공을 만들고 유지하는 진공챔버를 구비하 고, 기판을 가열하기 위한 히터와 상기 히터 상에 위치하여 투명 도전성 박막이 형성되는 기판을 설치하고, 자석이 구비되어 자기장을 형성할 수 있는 음극을 위치하고, 상기 음극 상에 상기 기판과 20 내지 100 mm의 소정 거리로 이격하여 투명 도전성 박막의 원료를 포함하는 스퍼터링 타겟이 위치한다.
특히 본 발명에서는 In이 도핑된 ZnO를 포함하는 투명 전도성 박막 제조를 위해 ZnO와 In2O3가 혼합된 스퍼터링 타겟을 사용한다.
바람직하기로 상기 스퍼터링 타겟은 최종 얻어지는 투명 전도성 박막 내 Zn, In 및 O의 원자비를 고려하여 90 내지 95 중량%의 ZnO와 5 내지 10 중량%의 In2O3가 혼합된 것을 사용한다. 이때 상기 ZnO 및 In2O3의 함량이 상기 범위를 벗어나게 되면 원하는 제조된 투명 전도성 박막의 캐리어 이동도 및 농도가 감소하고 저항이 상승하여 도전성이 저하된다. 또한 박막의 투과율이 저하되고, 실제 박막의 에칭 공정시 에칭 속도의 조절이 어려운 문제가 발생하므로, 상기 범위 내에서 적절히 사용한다.
이러한 스퍼터링 타겟은 평균 입경이 1 ㎛ 이하의 ZnO와 In2O3 분말을 상기 범위로 볼밀 공정을 통해 혼합하고, 성형 프레스를 이용하여 펠렛 형태로 제조하여 사용한다.
이어 상기 펠렛을 1000 내지 1500 ℃에서 10 내지 15 시간 동안 열처리하여 고밀도의 소결체를 제조한 후 스퍼터링 타겟으로 사용하기 위한 형상으로 가공한다. 상기 가공된 소결체를 구리 또는 몰리브덴의 백킹 플레이트에 접합하여 스퍼 터링 타겟으로 사용한다.
상기 장치를 이용한 투명 전도성 박막은 오일 확산 펌프와 로터리 펌프를 이용하여 진공챔버 내 압력을 2× 10-6 Torr 이하로 유지시키고, 스퍼터링 가스를 통과시킨다.
이때 스퍼터링 가스로는 고순도의 아르곤 가스가 바람직하며, 투명 전도성 박막의 비저항을 내리기 위해서는 필요에 따라 산소 가스를 혼합 주입한다.
다음으로, 진공챔버 내 압력을 5× 10-2 내지 1× 10-4 Torr로 유지하면서 기판을 가열하고, 음극에 50 내지 300 W의 전압을 인가하여 스퍼터링 타겟과 기판 사이에 플라즈마를 형성한다.
만약 상기 진공챔버 내 압력이 상기 범위 미만이면 플라즈마의 안정성이 악화되고, 이와 반대로 상기 범위를 초과하면 타겟으로의 인가 전압을 높이기 어려워지므로 상기 범위 내에서 적절히 수행한다. 또한, 상기 스퍼터링 타겟의 인가 전압이 50 V 미만에서는 성막 속도가 느려 생산성이 부족하고, 300 W를 초과하면 양질의 막을 수득하기 어려워지기 때문에, 상기와 동일한 조건이 바람직한 것이다.
특히 스퍼터링시 기판의 가열 조건은 투명 전도성 박막의 특성에 크게 영향을 주기 때문에, 상기 온도 범위에 대한 제어가 필수적이다. 즉, 기판의 온도가 증가할수록 스퍼터링 타겟으로부터 나온 입자가 안정된 격자 위치로 도달할 수 있는 충분한 에너지가 공급되어 제조되는 투명 전도성 박막의 결정 입자 크기가 증가한다.
이에 본 발명에서는 스퍼터링시 상기 기판을 50 내지 300 ℃, 바람직하기로 200 내지 250 ℃로 가열하여 수행한다. 그러나 기판의 온도가 50 ℃ 미만인 경우 상기 에너지를 충분히 공급하지 못함에 따라 투명 전도성 박막이 안정적으로 형성되지 않는 문제가 발생한다. 이와 반대로 기판의 온도가 300 ℃를 초과하는 경우 과잉 에너지의 공급으로 인해 기판에서의 재스퍼터링(re-sputtering)이 발생하여 결정성이 감소되거나, 아연 성분 자체의 높은 증기압 특성으로 인해 투명 전도성 박막 내 아연의 함량이 감소하여 원하는 수준의 전기 전도도를 얻을 수 없다.
이때 증착에 사용되는 기판은 본 발명에서 특별히 한정하지 않으며, 통상적으로 사용되는 소다 라임 재질의 유리 기판 또는 석영 기판이 가능하다.
이어 이러한 플라즈마 상태의 불활성 이온이 스퍼터링 타겟을 때리면 타겟 물질이 스퍼터링되어 기판에 박막을 형성한다.
상기한 단계를 거쳐 제조된 박막은 막 내 In:O:Zn의 원자비가 0.079:1.053:1이고, 캐리어 농도가 2.0× 1020 내지 7.0× 1020cm- 3 이고, 캐리어 이동도가 5.0 내지 9.0 cm2/Vs, 비저항 수치가 1.0× 10-3 내지 4.5 × 10-3Ωcm이고, 85% 이상의 투과도를 갖는다.
다음으로, 단계 b)에서는 상기 단계 a)에서 성막된 박막을 진공 하에서 100 내지 500 ℃, 바람직하기로 100 내지 300 ℃에서 10 분 내지 20 시간 동안 열처리하여 기판 상에 투명 전도성 박막을 형성한다.
이때 열처리는 통상의 열처리 장치를 이용하여 수행하며, 본 발명에서 그 장 치를 한정하지는 않는다.
이러한 열처리를 통해 투명 도전성 박막의 결정도가 증가하여 막 밀도가 증가하고, 캐리어의 이동도 및 농도가 더욱 증가하여 상기 박막의 전기적 특성이 더욱 향상되는 효과가 있다. 만약 열처리 온도가 상기 범위 미만이면 전술한 바의 효과를 얻을 수 없고, 이와 반대로 상기 범위를 초과하면 Zn 원자의 휘발이 발생하여 원하는 수준의 전기 전도도를 얻을 수 없다.
상기한 단계를 거쳐 제조된 투명 전도성 박막은 다결정 구조를 가지고, 막 내 In:Zn:O의 원자비가 0.06∼0.08 : 0.9∼1.1 : 1이고, 비저항이 8× 10-4 내지 5× 10-3 Ωcm이고, 85% 이상의 투과도를 갖는다.
이러한 투명 전도성 박막은 에칭율이 3 내지 5 nm/sec를 가져 에칭 속도의 조절이 가능하다.
특히 본 발명에 따른 투명 전도성 박막은 평판 디스플레이의 전극이나 박막 트랜지스터의 채널층으로 바람직하게 적용한다.
구체적으로, 본 발명에 따른 투명 전도성 박막에 의해 ZnO 기반의 산화물 반도체의 에칭 속도의 조절이 가능해 짐에 따라서 기존의 상용화 되고 있는 투명전극인 ITO와 박막 트랜지스터의 채널층인 비정질 수소화된 실리콘의 대체 물질의 가능성이 확대된다. 이에 따라 생산 비용의 절감, 친환경성 뿐 아니라, 산화물 반도체의 투명성으로 광전도 현상 없이 트랜지스터는 동작 가능하며 빛의 불필요한 손실도 없기 때문에 전력 소비량도 적게 되는 효과가 있다.
이하 본 발명을 하기 실시예를 통해 더욱 상세히 설명하겠는 바, 이러한 실시예는 본 발명을 설명하기 위한 일 예시일 뿐 이들에 의해 본 발명이 한정되는 것은 아니다.
[실시예]
실시예 1
ZnO(순도 99.99%)와 In2O3(순도 99.99%)를 9:1의 중량비로 혼합하여 볼밀을 수행하고, 직경 4인치, 두께 6 mm로 성형한 다음, 구리로 백본딩하여 스퍼터링 타겟을 제조하였다.
상기 스퍼터링 타겟을 DC 마그네트론 스퍼터링 장치 내 음극 상에 설치하고, 상기 스퍼터링 타겟과 40 mm 간격으로 이격하여 50 × 50 × 1 mm 크기의 유기 기판을 위치시켰다.
이어 오일 확산 펌프와 로터리 펌프를 사용하여 진공 상태를 유지하였다. 챔버 내의 진공도가 2 × 10-6 Torr 이하에 도달하였을 때, 고순도 아르곤 가스를 챔버 내로 통과시켰다. 챔버를 5 × 10-3 Torr로 유지하면서, 기판을 가열하면서 100 W의 DC 전력을 인가하여 스퍼터링에 사용할 플라즈마를 형성하고, 기판 상에 100 nm의 두께로 박막을 제조한 다음, 2 × 10-6 Torr에서 2 시간 동안 열처리를 수행하여 투명 전도성 박막을 제조하였다.
실험예 1: 기판 온도 변화에 따른 박막의 물성 분석
(1) X-선 회절 패턴 분석
상기 실시예 1과 동일하게 수행하되, 기판의 온도를 50 ℃, 100 ℃, 200 ℃, 250 ℃ 내지 300 ℃로 변화시켜가며 수행하여 기판 상에 박막을 형성하였다.
도 1은 기판 온도에 따른 박막의 X-선 회절 패턴이다.
도 1을 참조하면, 기판 온도가 증가함에 따라 투명 전도성 박막의 피크 강도(peak intensity)가 증가함을 알 수 있으며, 이는 투명 전도성 박막의 결정성이 증가함을 의미한다. 상기 피크 강도는 250 ℃에서 최대 피크를 나타내었으며, 300 ℃에서는 고온에서의 아연의 휘발에 따라 상기 회절 피크가 다소 감소하는 경향을 나타내었다.
(2) 주사전자현미경 분석
도 2는 기판 온도에 따른 박막의 주사전자현미경 사진으로, 이때 (a)는 50 ℃, (b)는 100 ℃, (c)는 200 ℃, (d)는 250 ℃, (e)는 300 ℃에서 수행하여 얻어진 박막의 주사전자현미경 사진이다.
도 2를 참조하면, 스퍼터링시 기판의 온도가 상승함에 따라 투명 전도성 박막의 결정성이 증가하여 결정 입자(grain size)의 크기 또한 점차적으로 증가함을 알 수 있다. 이러한 결정성의 증가는 기판의 가열에 의해 스퍼터링된 입자가 안정된 격자 위치로 도달할 수 있는 충분한 열 에너지가 공급되어 원자의 이동도가 증가하기 때문이다.
또한 도 2의 (a) 내지 (e)에 따른 박막은 다결정(polycrystal) 구조를 가짐을 알 수 있다.
(3) 전기적 특성 분석
기판의 온도 변화에 따라 제조된 박막의 비저항, 캐리어 농도, 이동도와 같은 전기적 특성을 측정하였으며, 이때 얻어진 결과를 하기 표 1에 나타내었다. 상기 비저항, 캐리어 농도 및 이동도는 Hall 측정기(Hall Measurment System, Bio-Rad, HL5500)와 4-point probe(Chang-Min Ltd., SR-100)를 이용하여 측정하였다.
기판온도 캐리어 농도 이동도 비저항
50 ℃ 6.79×1020 cm-3 5.37 cm2/Vs 1.99×10-3 Ωcm
100 ℃ 4.87×1020 cm-3 6.59 cm2/Vs 1.50×10-3 Ωcm
150 ℃ 2.54×1020 cm-3 8.22 cm2/Vs 3.42×10-3 Ωcm
250 ℃ 3.12×1020 cm-3 7.11 cm2/Vs 3.25×10-3 Ωcm
300 ℃ 2.86×1020 cm-3 6.48 cm2/Vs 4.04×10-3 Ωcm
상기 표 1을 참조하면, 기판의 온도가 100 ℃일 경우, 박막 내 In 원자가 ZnO의 Zn 원자의 자리에 치환되어 자유전자를 제공하여, 적절한 캐리어의 농도 및 이동도를 형성하여 가장 낮은 비저항 값이 측정됨을 알 수 있다. 이러한 결과는 후속 공정에서 열처리를 통해 박막의 결정화를 더욱 진행시켜 In 원자가 Zn의 원자 자리에 더욱 원활하게 치환되어 다수의 캐리어 전자를 생성하게 되어 그 전기적 특성을 더욱 향상시킬 수 있다.
(4) 조성비 분석
도 3은 기판 온도 변화에 따른 박막의 조성비를 보여주는 러더포드 백산란 스펙트럼(Rutherford backscattering spectrometry, RBS)로, (a)는 기판 온도가 100 ℃인 경우, (b)는 300 ℃인 경우를 보여준다. 이때 각 피크는 분석된 원소를 보여준다.
도 3의 (a)를 참조하면, 기판 온도를 100 ℃로 하여 스퍼터링된 박막은 In, Zn 및 O를 포함하며, 이때 In:O:Zn의 조성비는 0.079:1.053:1로 정확한 조성비를 가짐을 확인하였다.
또한 도 3의 (b)를 참조하면, 기판 온도를 300 ℃로 하여 스퍼터링된 박막은 In, Zn 및 O를 포함하며, 이때 In:Zn:O의 조성비는 0.068:0.91:1로 정확한 조성비를 가짐을 확인하였다.
이러한 결과를 통해 기판 온도가 증가할수록 Zn의 함량이 휘발되고, 300 ℃ 보다는 150 내지 250 ℃에서 상대적으로 In의 함량이 높은 조성비로 존재함에 따라 캐리어 농도가 보다 더 증가함을 알 수 있다.
(5) 광투과율 분석
기판 온도에 따른 박막의 광투과율을 측정하였으며, 얻어진 결과를 하기 도 4에 나타내었다.
도 4는 기판 온도에 따른 박막의 광투과율을 보여주는 그래프이다.
도 4를 참조하면, 기판 온도의 변화와 무관하게 박막은 400 내지 700 nm 파장의 가시광선 영역에서 빛의 투과 특성을 나타내고, 85% 이상의 우수한 광투과율 특성을 보인다.
실험예 2: 열처리 온도에 따른 투명 전도성 박막의 특성 분석
(1) X-선 회절 패턴 분석
열처리 온도에 따른 투명 전도성 박막의 결정성을 알아보기 위해, 상기 실시예 1과 동일하게 수행하되, 250 ℃로 가열된 기판에 스퍼터링하여 In이 도핑된 ZnO 박막을 형성하고, 이를 2× 10-6 Torr에서 각각 100 ℃, 300 ℃, 500 ℃로 2 시간 동안 열처리하여 투명 전도성 박막을 제조하였다.
도 5는 열처리 온도에 따른 투명 전도성 박막의 X-선 회절 패턴을 보여준다. 이때 비교예로 열처리를 수행하지 않은 박막의 패턴을 나타내었다.
도 5를 참조하면, 스퍼터링 후 얻어진 박막을 100 ℃, 300 ℃, 500 ℃에서 각각 열처리를 수행함에 따라 결정화도가 증가함을 알 수 있다. 또한 열처리 온도가 증가함에 따라 결정화도 역시 증가함을 보였으며, 이를 통해 스퍼터링 후 열처리를 통해 투명 전도성 박막의 막 특성을 향상시킬 수 있음을 확인하였다.
(2) 전기적 특성 분석
열처리 온도에 따른 투명 전도성 박막의 비저항, 캐리어 농도, 이동도와 같은 전기적 특성을 측정하였으며, 얻어진 결과를 하기 표 2 및 도 6 내지 도 8에 나타내었다.
열처리 캐리어 농도 이동도 비저항
100 ℃ 1.03×1021 cm-3 3.38cm2/Vs 1.79×10-3 Ωcm
300 ℃ 5.78×1020 cm-3 8.3cm2/Vs 8.9×10-4 Ωcm
500 ℃ 1.47×1020 cm-3 7.96cm2/Vs 4.72×10-3 Ωcm
열처리 안함 8.91×1020 cm-3 1.27cm2/Vs 5.5×10-3 Ωcm
도 6 내지 도 8은 열처리 온도에 따른 투명 전도성 박막의 비저항, 캐리어 농도, 이동도와 같은 전기적 특성의 변화를 보여주는 그래프이다.
도 6 및 도 7을 참조하면, 100 ℃에서 열처리를 하는 경우 캐리어 농도와 이동도가 증가하였으며, 이러한 특성은 열처리 온도가 300 ℃ 이후에서 약간 감소하는 경향을 나타내었다.
그러나 도 8과 같이 열처리를 수행함에 따라 막의 비저항 수치가 감소하였으며, 300 ℃에서 가장 적은 비저항 수치를 보였다. 특히 300 ℃에서의 비저항 수치는 8.9× 10-4 Ωcm로, 이는 열처리를 수행하지 않은 경우의 5.5× 10 -3 Ω cm와 비교하여 보면 그 수치가 매우 작음을 알 수 있다.
(5) 광투과율 분석
열처리 온도에 따른 투명 전도성 박막의 광투과율을 측정하였으며, 얻어진 결과를 하기 도 9에 나타내었다.
도 9는 열처리 온도에 따른 투명 전도성 박막의 광투과율을 보여주는 그래프이다.
도 9를 참조하면, 열처리 온도의 변화와 무관하게 투명 전도성 박막은 400 내지 700 nm 파장의 가시광선 영역에서 빛의 투과 특성을 나타내고, 85% 이상의 우수한 광투과율 특성을 보인다.
실험예 3: 투명 전도성 박막의 에칭율 분석
상기 실시예 1과 동일하게 수행하되, 기판 온도를 300 ℃로 가열하고 스퍼터링 후 300 ℃에서 2시간 동안 열처리를 수행하여 투명 전도성 박막을 제조하였다.
상기 투명 전도성 박막이 실제 평판 디스플레이 소자의 전극으로 응용 가능성 테스트를 위한 에칭 특성을 평가를 실시하였다. 이때 에칭 특성은 HCl 수용액에서의 에칭 테스트를 통하여 에칭율을 측정하였고, 에칭 후에는 표면 형상의 관찰을 통하여 잔사 여부를 확인하였다. 에칭 온도는 상온 (15 ℃)을 유지하였고, 에천트는 0.05 M HCl 수용액을 사용하여 실시하였다. 이때 얻어진 결과를 하기 표 3 및 도 10에 나타내었으며, 비교를 위해 종래 공지된 AZO(Al2O3 도핑된 ZnO) 및 GZO(Ga2O3 도핑된 ZnO)를 나타내었다.
투명 전도성 박막의 에칭된 두께(nm) AZO 박막의 에칭된 두께(nm) GZO 박막의 에칭된 두께(nm)
에칭 시간 10 sec 12.1 nm 89 nm -
20 sec 66.9 nm 212 nm 0.5
30 sec 92.8 nm 283 14.8
40 sec - - 32.2
에칭율(nm/sec) 3.03 9.73 0.60
도 10은 본 발명에 따른 투명 전도성 박막과 AZO, GZO의 시간에 따른 에칭율을 보여주는 그래프이다.
상기 표 3 및 도 10을 참조하면, AZO 및 GZO의 에칭 특성은 시간에 따른 에칭율이 선형적으로 증가함을 알 수 있다. 또한 본 발명에 따른 투명 전도성 박막의 경우도 상기와 마찬가지로 시간에 따른 에칭 특성이 선형적으로 변화하고, 3.03 nm/sec의 에칭율을 보여, 에칭 속도의 조절이 가능함을 알 수 있다.
전술한 바와 같이, 본 발명은 ZnO와 In2O3를 포함하는 스퍼터링 타겟을 이용하여 기판 상에 투명 전도성 박막을 형성하였다. 상기 투명 전도성 박막의 전기 전도도 및 광투과 특성이 우수하여 각종 평판 디스플레이의 투명 전극이나 빠른 응답속도를 요구하는 박막트랜지스터의 채널층에 적용 가능하다.

Claims (17)

  1. In이 도핑된 ZnO를 포함하고, 다결정 구조를 가지는 투명 전도성 박막.
  2. 제1항에 있어서,
    상기 투명 전도성 박막은 막 내 In:O:Zn의 원자비가 0.06∼0.08 : 0.9∼1.1 : 1인 것인 투명 전도성 박막.
  3. 제1항에 있어서,
    상기 투명 전도성 박막은 비저항이 8× 10-4 내지 5× 10-3 Ωcm 인 것인 투명 전도성 박막.
  4. 제1항에 있어서,
    상기 투명 전도성 박막은 85% 이상의 투과도를 갖는 것인 투명 전도성 박막.
  5. 제1항에 있어서,
    상기 투명 전도성 박막은 에칭율이 3 내지 5 nm/sec인 것인 투명 전도성 박막.
  6. 기판을 가열하고 스퍼터링 타켓을 이용하여 상기 기판 상에 박막을 형성하는 단계; 및
    얻어진 박막을 100 내지 500 ℃로 열처리하는 단계를 포함하는 투명 전도성 박막의 제조방법.
  7. 제6항에 있어서,
    상기 기판을 50 내지 300 ℃로 가열한 후 박막을 형성하는 것인 투명 전도성 박막의 제조방법.
  8. 제6항에 있어서,
    상기 기판을 200 내지 250 ℃로 가열한 후 박막을 형성하는 것인 투명 전도성 박막의 제조방법.
  9. 제6항에 있어서,
    상기 스퍼터링 타겟은 90 내지 95 중량%의 ZnO와 5 내지 10 중량%의 In2O3을 포함하는 것인 투명 전도성 박막의 제조방법.
  10. 제6항에 있어서,
    상기 스퍼터링은 DC 스퍼터링법인 것인 투명 전도성 박막의 제조방법.
  11. 제6항에 있어서,
    상기 스퍼터링은 진공챔버 내 압력을 2× 10-6 Torr 이하로 유지시켜 수행하는 것인 투명 전도성 박막의 제조방법.
  12. 제6항에 있어서,
    상기 스퍼터링은 진공챔버 내 압력을 5× 10-2 내지 1× 10-4 Torr로 유지시켜 수행하는 것인 투명 전도성 박막의 제조방법.
  13. 제6항에 있어서,
    상기 스퍼터링은 50 내지 300 W의 전압을 인가하여 수행하는 것인 투명 전도성 박막의 제조방법.
  14. 제6항에 있어서,
    상기 스퍼터링으로 형성된 박막은 캐리어 농도가 2.0×1020 내지 7.0×1020cm- 3 이고, 캐리어 이동도가 5.0 내지 9.0 cm2/Vs, 비저항 수치가 1.0× 10-3 내지 4.5 × 10-3Ωcm인 것인 투명 전도성 박막의 제조방법.
  15. 제1항에 있어서,
    상기 열처리는 100 내지 300 ℃에서 수행하는 것인 투명 전도성 박막의 제조방법.
  16. 제1항의 투명 전도성 박막을 포함하는 평판 디스플레이용 투명 전극.
  17. 제1항의 투명 전도성 박막을 포함하는 박막 트랜지스터용 채널층.
KR1020070010432A 2007-02-01 2007-02-01 투명 전도성 박막 및 이의 제조방법 KR100862593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010432A KR100862593B1 (ko) 2007-02-01 2007-02-01 투명 전도성 박막 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010432A KR100862593B1 (ko) 2007-02-01 2007-02-01 투명 전도성 박막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20080072136A true KR20080072136A (ko) 2008-08-06
KR100862593B1 KR100862593B1 (ko) 2008-10-09

Family

ID=39882522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010432A KR100862593B1 (ko) 2007-02-01 2007-02-01 투명 전도성 박막 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100862593B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018230A2 (ko) * 2010-08-04 2012-02-09 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
US8846460B2 (en) 2009-06-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9054137B2 (en) 2009-06-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
RU2787936C1 (ru) * 2022-04-04 2023-01-13 Акционерное общество "Сатурн", (АО "Сатурн") Установка для проведения испытаний на термостойкость образцов батарей фотоэлектрических

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108126B1 (ko) * 2009-03-26 2012-02-08 희성금속 주식회사 산화아연계 박막 및 투명전도막의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
DE10235758A1 (de) * 2002-08-05 2004-02-26 Degussa Ag Dotiertes Zinkoxidpulver, Verfahren zu seiner Herstellung und Verwendung
JP2006012783A (ja) * 2004-05-21 2006-01-12 Tdk Corp 透明導電材料、透明導電ペースト、透明導電膜及び透明電極

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846460B2 (en) 2009-06-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9054137B2 (en) 2009-06-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9136115B2 (en) 2009-06-30 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9576795B2 (en) 2009-06-30 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9831101B2 (en) 2009-06-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10062570B2 (en) 2009-06-30 2018-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10090171B2 (en) 2009-06-30 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10796908B2 (en) 2009-06-30 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012018230A2 (ko) * 2010-08-04 2012-02-09 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
WO2012018230A3 (ko) * 2010-08-04 2012-05-10 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
RU2787936C1 (ru) * 2022-04-04 2023-01-13 Акционерное общество "Сатурн", (АО "Сатурн") Установка для проведения испытаний на термостойкость образцов батарей фотоэлектрических

Also Published As

Publication number Publication date
KR100862593B1 (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
EP1734150B1 (en) Oxide sintered body, oxide transparent conductive film and manufacturing method thereof
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
JP3906766B2 (ja) 酸化物焼結体
JP5376750B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
KR102062280B1 (ko) 산화물 반도체 박막 및 박막 트랜지스터
TWI274739B (en) Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
JP6414946B2 (ja) 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット
US9768316B2 (en) Oxide semiconductor thin film and thin film transistor
KR20140071502A (ko) 투명 도전막의 제조 방법, 투명 도전막의 제조 장치, 스퍼터링 타겟 및 투명 도전막
KR20110000627A (ko) 도전체 및 그 제조 방법
KR20090063946A (ko) 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
US20120160663A1 (en) Sputter Deposition and Annealing of High Conductivity Transparent Oxides
US8476105B2 (en) Method of making a transparent conductive oxide layer and a photovoltaic device
KR100862593B1 (ko) 투명 전도성 박막 및 이의 제조방법
JP2007246318A (ja) 酸化物焼結体、その製造方法、酸化物透明導電膜の製造方法、および酸化物透明導電膜
KR100859148B1 (ko) 고평탄 투명도전막 및 그 제조 방법
KR20150080849A (ko) 복합체 투명 전극
KR101512819B1 (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
KR20140006700A (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
JP4370868B2 (ja) 酸化物焼結体及びスパッタリングターゲット、酸化物透明電極膜の製造方法
KR20120071100A (ko) 투명 전도막의 제조 방법 및 이에 의해 제조된 투명 전도막
KR20150062797A (ko) 투명 전도성 박막
JPH01283369A (ja) Ｉｔｏ透明導電膜形成用スパッタリングターゲット
JPH0765167B2 (ja) Ｉｔｏ透明導電膜用スパッタリングターゲット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee