KR20140006700A - 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터 - Google Patents

산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터 Download PDF

Info

Publication number
KR20140006700A
KR20140006700A KR1020120155995A KR20120155995A KR20140006700A KR 20140006700 A KR20140006700 A KR 20140006700A KR 1020120155995 A KR1020120155995 A KR 1020120155995A KR 20120155995 A KR20120155995 A KR 20120155995A KR 20140006700 A KR20140006700 A KR 20140006700A
Authority
KR
South Korea
Prior art keywords
zinc oxide
sputtering target
slurry
thin film
based sputtering
Prior art date
Application number
KR1020120155995A
Other languages
English (en)
Inventor
박재우
김동조
김도현
전우석
박주옥
손인성
윤상원
이건효
이용진
이윤규
Original Assignee
삼성코닝정밀소재 주식회사
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사, 삼성디스플레이 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to JP2013132754A priority Critical patent/JP2014005538A/ja
Priority to TW102122557A priority patent/TW201404909A/zh
Priority to CN201310258587.1A priority patent/CN103510056A/zh
Priority to US13/927,754 priority patent/US20130341181A1/en
Publication of KR20140006700A publication Critical patent/KR20140006700A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터에 관한 것으로서 더욱 상세하게는 DC 스퍼터링이 가능하고, 이를 통해 증착되는 차단막의 접촉성 및 에칭 특성을 향상시킬 수 있는 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터에 관한 것이다.
이를 위해, 본 발명은 산화갈륨이 5~40wt% 도핑되어 있는 산화아연으로 이루어진 소결체; 및 상기 소결체의 후면에 접합되어 상기 소결체를 지지하는 백킹 플레이트를 포함하는 것을 특징으로 하는 있는 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터를 제공한다.

Description

산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터{ZnO BASED SPUTTERING TARGET, METHOD OF FABRICATING THEREOF AND THIN FILM TRANSISTOR HAVING SHIELDING LAYER DEPOSITED BY THE SAME}
본 발명은 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터에 관한 것으로서 더욱 상세하게는 DC 스퍼터링이 가능하고, 이를 통해 증착되는 차단막의 접촉성 및 에칭 특성을 향상시킬 수 있는 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터에 관한 것이다.
액정 표시장치 또는 전자발광(electroluminescence) 표시장치는 표시 성능이 우수하고 소비 전력이 적다. 이 때문에 액정 표시장치 또는 전자발광 표시장치는 휴대전화, 퍼스널 컴퓨터, 워드 프로세서, 텔레비전 등의 표시기기에 널리 이용되고 있다. 이들 표시기기는 박막트랜지스터라는 미세한 패턴에 의해 형성된 트랜지스터를 통해 구동된다. 이때, 박막트랜지스터를 이루는 미세 패턴들은 서로 다른 물질들이 여러 증착법에 의해 박막으로 코팅되고 에칭에 의해 형성된다. 이러한 미세 패턴들에서 전극은 게이트, 소스, 드레인 전극으로 나뉘어 진다. 전극 물질로는 Al, Mo 등이 사용되어 왔으나 디스플레이가 더 높은 화질 구현을 위해 고정세화됨에 따라 더 높은 전기 전도도를 갖는 물질이 필요하게 되었다. 이에 대한 방안으로 금속물질 중에서 전기 전도도가 높고 값이 저렴한 구리가 전극 물질로 각광받게 되었고, 구리를 전극 물질로 활용하려는 연구가 연구기관 및 산업체에서 진행되고 있다.
여기서, 구리전극은 전기 전도도가 우수하기 때문에 다른 전극들에 비해 더 얇은 상태에서도 동일한 특성을 구현할 수 있어, 공정에서 텍트 타임(tact time) 단축이 가능하고, 이에 따라, 생산 원가를 절감할 수 있다. 뿐만 아니라 구리전극은 높은 전기 전도도를 요구하는 고 사양 제품에도 적용이 가능하다.
하지만, 구리전극은 다른 물질과의 반응성이 좋아 박막트랜지스터의 구성에 있어 구리전극의 상부 혹은 하부에 다른 물질로 구성된 층으로 확산되거나 반응하여 박막트랜지스터의 성능을 저하시키는 문제점이 있다. 특히, 소스, 드레인 전극의 상부에 페시베이션(passivation)으로 명명되는 보호층이 증착될 때, 이에 의해 구리가 산화되어 구리와 보호층과의 접촉성을 저하되고, 이에 따라, 보호층이 박리되거나 박막트랜지스터의 성능이 저하되는 문제점이 있다.
이에 따라, 구리전극 형성을 위해 구리를 패터닝하는 에칭공정에서 별도의 추가 공정 없이 동시에 에칭이 가능하고 구리가 다른 층으로 확산 혹은 반응하는 것을 억제할 수 있는 차단막을 도입하는 것에 대한 관심이 높아지고 있다.
대한민국 공개특허공보 제2010-0107571호(2010.10.06.)
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 DC 스퍼터링이 가능하고, 이를 통해 증착되는 차단막의 접촉성 및 에칭 특성을 향상시킬 수 있는 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터를 제공하는 것이다.
이를 위해, 본 발명은 산화갈륨이 5~40wt% 도핑되어 있는 산화아연으로 이루어진 소결체; 및 상기 소결체의 후면에 접합되어 상기 소결체를 지지하는 백킹 플레이트를 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟을 제공한다.
여기서, 상기 산화아연계 스퍼터링 타겟은 비저항이 100Ω·㎝ 이하일 수 있다.
이때, 상기 산화아연계 스퍼터링 타겟은 DC 스퍼터링이 가능한 타겟일 수 있다.
또한, 상기 산화아연계 스퍼터링 타겟은 인가 파워밀도가 0.1~8W/㎠일 수 있다.
그리고 상기 산화아연계 스퍼터링 타겟은 밀도가 5.3g/㎤ 이상일 수 있다.
아울러, 상기 소결체 내의 상기 산화갈륨 응집체는 1㎛ 미만의 크기로 분포되어 있을 수 있다.
또한, 상기 소결체는 3족 원소 및 4족 원소 중 적어도 하나의 원소를 포함할 수 있다.
한편, 본 발명은, 게이트 전극, 소스 전극, 드레인 전극 및 배선을 이루는 구리층; 상기 산화아연계 스퍼터링 타겟을 이용한 스퍼터링 공정을 통해 상기 구리층 상에 증착된 차단막; 및 상기 차단막 상에 증착된 산화물층을 포함하는 것을 특징으로 하는 박막트랜지스터를 제공한다.
여기서, 상기 차단막은 10~5000Å의 결정 크기를 가질 수 있다.
또한, 상기 차단막은 30~50㎚ 두께로 증착될 수 있다.
이때, 상기 차단막은 100~1×10-4Ω·㎝의 비저항을 나타낼 수 있다.
한편, 본 발명은, 산화아연 대비 5~40wt%의 중량비로 상기 산화아연에 산화갈륨을 첨가하여 슬러리로 제조하는 슬러리 제조단계; 상기 슬러리를 건조하여 과립분말로 만드는 건조단계; 상기 과립분말을 성형하여 성형체로 만드는 성형단계; 및 상기 성형체를 소결하여 소결체로 만드는 소결단계를 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법을 제공한다.
여기서, 상기 슬러리 제조단계는, 산화갈륨을 증류수와 제1 분산제의 혼합액과 혼합한 후 습식밀링하는 제1 분산과정, 및 상기 제1 분산과정을 통해 만들어진 현탁액에 제2 분산제와 산화아연을 혼합하여 상기 슬러리로 만들고, 상기 슬러리를 습식밀링하는 제2 분산과정을 포함할 수 있다.
이때, 상기 제1 분산과정에서는 상기 산화갈륨의 평균입경이 0.2~0.6㎛가 되도록 제어할 수 있다.
또한, 상기 제1 분산과정에서는 상기 제1 분산제를 상기 산화갈륨 대비 0.1~2wt% 첨가할 수 있다.
그리고 상기 제2 분산과정에서는 상기 제2 분산제를 상기 산화아연 대비 0.3~2.5wt% 첨가할 수 있다.
아울러, 상기 제2 분산과정에서는 상기 슬러리의 평균입경이 0.1~0.5㎛가 되도록 제어할 수 있다.
게다가, 상기 슬러리 제조단계는 상기 슬러리에 바인더를 첨가하는 과정을 더 포함할 수 있다.
또한, 상기 소결단계에서는 공기 및 산소 분위기 하에서 1400~1600℃의 온도로 상기 성형체를 소결할 수 있다.
본 발명에 따르면, 산화아연에 산화갈륨을 도핑시킴으로써, 안정적인 DC 스퍼터링이 가능한 고밀도의 스퍼터링 타겟을 제조할 수 있다.
또한, 본 발명에 따르면, 이러한 스퍼터링 타겟을 통해, 박막트랜지스터 제조 시 구리가 전극으로 사용될 수 있는 게이트 전극, 소스, 드레인 전극 상부에 SiOx 계열의 산화물 보호층이 증착될 때, CuOx가 형성되는 것을 방지하여 구리전극과 보호층의 접촉성을 향상시킬 수 있고, 디스플레이에 적용 가능하나 높은 투과율을 갖는 차단막을 구리전극 상에 증착, 즉, 구리전극과 산화물 보호층 사이에 형성시킬 수 있다.
또한, 본 발명에 따르면, 스퍼터링 타겟을 통해 구리전극과 동시에 에칭할 수 있고, 언더컷(undercut)이나 팁(tip)을 유발하지 않도록 에칭 속도를 용이하게 조절할 수 있어, 구리전극의 침식 등에 의한 문제점을 발생시키지 않는 차단막을 증착시킴으로써, 박막트랜지스터 제조 공정의 용이성 및 단순화에 기여할 수 있다. 즉, 본 발명에 따른 스퍼터링 타겟을 통해 증착되는 차단막은 별도의 패터닝 공정 없이 구리전극 패터닝 공정 시 이와 함께 패터닝될 수 있다.
도 1은 본 발명의 실시 예에 따른 스퍼터링 타겟 제조방법을 통해 만들어진 소결체에 대한 EPMA 분석 결과.
도 2는 본 발명의 실시 예에 따른 스퍼터링 타겟을 통해 증착된 차단막 유, 무에 따른 구리의 확산 경향에 대한 SIMS 분석 결과.
도 3은 차단막의 조성에 따른 에칭 특성을 비교하기 위해 촬영한 투과전자현미경 사진.
도 4는 본 발명의 실시 예에 따라 제조된 스퍼터링 타겟을 통해 증착된 차단막이 구리의 산화에 미치는 영향을 관찰하기 위해 전자현미경으로 촬영한 이미지.
도 5는 비교 예로, 구리-망간 합금으로 이루어진 스퍼터링 타겟을 통해 증착된 차단막이 구리의 산화에 미치는 영향을 관찰하기 위해 전자현미경으로 촬영한 이미지.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟은 최근 이슈가 되고 있는 구리전극이 적용된 평판 디스플레이를 구성하는 박막트랜지스터의 제작과정에서, 게이트 전극, 소스 전극, 드레인 전극 및 금속배선 등으로 사용되는 구리가 예컨대, 이의 상부에 형성되는 보호층인 산화물층으로 확산 또는 산화물층과 반응하는 것을 억제하는 동시에 투과율이 높아 디스플레이에 적용이 가능하며 기존의 에칭 조건에서 구리와 동시 에칭이 가능하고, 언더컷(undercut)이나 팁(tip)을 유발하지 않도록 에칭 속도를 용이하게 조절할 수 있는 산화아연계 차단막의 증착을 위한 타겟이다.
이러한 산화아연계 스퍼터링 타겟은 소결체 및 백킹 플레이트(backing plate)를 포함하여 형성된다.
소결체는 산화갈륨이 5~40wt% 도핑되어 있는 산화아연으로 이루어진다. 여기서, 산화갈륨이 5wt% 미만으로 도핑되면, 이를 통해 증착되는 산화아연계 차단막의 비저항이 낮아 투명 전도막용으로 사용하기는 적당하나 박막트랜지스터 제작 시 에칭 속도가 너무 빠르고, 에칭 시 언더컷에 의한 침식 문제 및 팁(tip)을 발생시키게 된다. 그리고 산화갈륨이 40wt%를 초과하여 도핑되면, DC 스퍼터링 가능한 타겟을 구현할 수 없게 된다. 이때, 더욱 바람직하게는 산화갈륨이 15~30wt% 도핑될 수 있다.
본 발명의 실시 예에서, 산화갈륨은 산화아연에 균일하게 분산되어 있고, 소결체 내의 산화갈륨 응집체는 1㎛ 미만의 크기로 분포되어 있다. 이에 따라, 소결체의 국부적인 저항 균일도(uniformity)는 10% 이내가 되고, 조성 균일도도 ±10% 이내여서, 이를 통해 증착되는 차단막에도 균일한 특성이 구현될 수 있다. 아울러, 본 발명의 실시 예에서, 소결체는 In, Al 등의 3족 원소 및 Zr, Si, Sn 등의 4족 원소 중 적어도 하나의 원소를 포함할 수 있다.
백킹 플레이트는 소결체를 지지하는 역할을 하는 부재로, 도전성 및 열전도성이 우수한 구리, 바람직하게는 무산소 구리, 티탄, 스테인리스 강으로 이루어질 수 있다. 이러한 백킹 플레이트는 예컨대, 인듐으로 이루어진 본딩재를 매개로 소결체의 후면에 접합되어 산화아연계 스퍼터링 타겟을 구성하게 된다.
이와 같이, 소결체와 백킹 플레이트로 이루어지는 산화아연계 스퍼터링 타겟은 100Ω·㎝ 이하의 비저항을 갖는다. 또한, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟은 5.3g/㎤ 이상의 고밀도를 갖는데, 이에 따라, 높은 인가 파워밀도 예컨대, 인가 파워밀도가 0.1~8W/㎠로 적용된 DC 스퍼터링 시에도 이상방전 없이 안정적이 방전이 가능한 특성을 갖는다. 또한, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟은 일반적인 스퍼터링 타겟에 전형적으로 나타나는 흑화 현상이 적어, 스퍼터링 증착 공정 시 파티클에 의한 불량이 최소화된다. 이때, 이와 같은 특성을 갖는 산화아연계 스퍼터링 타겟은 제조 공정 제어를 통해 구현될 수 있는데, 이는 하기의 산화아연계 스퍼터링 타겟 제조방법에서 보다 상세히 설명하기로 한다.
한편, 상술한 바와 같이, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟은 박막트랜지스터의 산화아연계 차단막 증착에 사용된다. 즉, 박막트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 배선을 이루는 구리층과 이의 상부에 증착되는 보호층이 산화물층으로 이루어진다. 이때, 구리층 상부에 예컨대, SiOx 계열의 산화물층이 증착될 경우 구리층을 이루는 구리가 반응하여 CuOx가 형성된다. 이와 같이, 구리의 반응으로 인한 CuOx가 형성되면, 구리층의 색이 변색되고 산화물층과의 접촉성이 저하되어 산화물층이 박리되거나 박막트랜지스터의 특성 저하가 발생하게 된다. 이 때문에, 박막트랜지스터 제조 시 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟을 이용하여 구리층 상에 산화아연계 차단막을 증착시키면, 구리층과 산화물층의 반응을 억제할 수 있다. 이때, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟을 통해 증착된 차단막은 10~5000Å의 결정 크기를 갖는다. 또한, 차단막은 30~50㎚ 두께로 증착될 수 있고, 이 경우, 100~1×10-4Ω·㎝의 비저항을 나타낸다. 이때, 이러한 차단막을 특성을 구현하기 위해서는 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟을 사용하여 증착함과 아울러, 스퍼터링 시 아르곤 가스와 산소 가스를 소정의 비율로 혼합하여 사용하는 것이 바람직하다.
그리고 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟은 제작 조건에 따라 단일상 혹은 복합상의 차단막을 형성할 수 있으나 기본적으로 육방정계 층상화합물로 이루어지는 차단막을 형성할 수 있다. 이때, 이와 같은 산화아연계 스퍼터링 타겟을 통해 증착된 차단막은 산화아연 기반의 결정구조에서 c-축으로 결정이 배열되기 때문에 에칭 시 약산으로도 쉽게 에칭되어 에칭액의 농도 및 타겟의 조성 조정을 통해 쉽게 에칭속도를 제어할 수 있다. 따라서, 차단막은 별도의 공정추가 없이 기존에 사용되던 구리층 에칭액으로 구리층과 일광 에칭될 수 있어, 박막트랜지스터 제조 공정의 용이성 및 단순화에 기여할 수 있다. 이때, 이러한 차단막의 에칭 특성을 보다 향상시키기 위해, 증착된 차단막을 200~400℃의 온도 범위에서 10~120분간 열처리할 수 있다.
이하, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟 제조방법에 대해 설명하기로 한다.
상술한 바와 같은 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟을 통해 증착 및 성막된 차단막의 특성을 모두 구현하기 위해서는 산화아연계 스퍼터링 타겟의 제조 조건이 고도로 제어되어야 한다. 이를 위해, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟 제조방법은 슬러리 제조단계, 건조단계, 성형단계 및 소결단계를 포함한다.
슬러리 제조단계는 산화아연 대비 5~40wt%의 중량비로 상기 산화아연에 산화갈륨을 첨가하여 슬러리로 제조하는 단계이다. 이러한 슬러리 제조단계는 제1 분산과정과 제2 분산과정으로 구분될 수 있다.
먼저, 제1 분산과정에서는 산화갈륨을 증류수와 분산제의 혼합액과 섞어 분산 평균 입경이 0.1~0.8㎛가 되도록 습식밀링한다. 이때, 첨가되는 분산제는 산화갈륨 대비 0.1~2wt%일 수 있다. 이때, 분산제는 습식밀링을 통해 만들어진 현탁액에서 산화갈륨 및 후속 공정을 통해 첨가되는 산화아연의 표면에 쉽게 흡착될 수 있는 구조를 가지고 있어야 한다. 이를 위해, 구연산과 같은 유기산이나 폴리카르본산 등을 분산제로 사용할 수 있다. 또한, 분산제는 산화아연 및 산화갈륨 입자의 고 분산 특성을 구현하기 위해 현탁액의 pH를 변경시키지 않아야 한다. 이를 위해, 폴리카르본산 염(salt)과 같은 예컨대, 폴리아크릴산 암모늄 염, 폴리 아크릴산 아민염 등의 분산제를 사용할 수 있다. 제1 분산과정에서는 이와 같은 방법을 통해 산화갈륨을 분산시킨다.
그 다음, 제2 분산과정에서는 산화갈륨이 분산된 현탁액에 산화갈륨이 5~40wt%의 중량비, 바람직하게는 15~30wt% 중량비를 갖도록 산화아연을 첨가하고, 이 산화아연 대비 0.3~2.5wt%의 분산제를 첨가하여 슬러리를 만들고, 이 슬러리의 평균 입경이 0.1~0.5㎛가 되도록 습식밀링한다. 여기서, 분산제의 첨가량과 슬러리의 평균 입경은 서로 밀접한 관련이 있다. 즉, 분산조건과 입경비가 맞지 않을 경우 후속공정을 통해 만들어지는 소결체 내부에는 그 자체로는 전기적 특성이 없는 산화아연과 산화갈륨의 응집으로 인해, 소결체의 저항이 국부적으로 급격히 증가하는 결과를 초래하게 된다. 이러한 결과는 최종적으로 만들어지는 산화아연계 스퍼터링 타겟의 안정적인 DC 스퍼터링을 방해할 뿐만 아니라 이를 통해 증착된 박막에 있어서도 조성의 균일도에 심각한 영향을 미칠 수 있다. 또한, 본 발명의 실시 예와 같이, 산화갈륨 및 슬러리의 분산 입경을 조절하는 것은 소결온도와도 밀접한 관련이 있다. 즉, 상기의 범위로 분산 입경을 제어하지 못할 경우 고온 소결 시 산화아연의 비정상적인 휘발을 유발할 수 있다.
한편, 제2 분산과정 완료 후 만들어진 슬러리에 바인더를 첨가한다. 이때, 사용되는 바인더는 슬러리를 분말로 건조시킨 후 성형하는 과정에서 성형체의 성형 강도를 유지하기 위해 첨가되는 것으로, 폴리비닐알콜, 폴리에틸렌 글리콜 등이 사용될 수 있다. 여기서, 바인더는 슬러리 내 산화갈륨 및 산화아연 분말 대비 0.01~5wt%, 바람직하게는 0.5~3wt% 첨가될 수 있다. 바인더의 첨가량은 소결체의 소결밀도에 큰 영향을 미친다. 즉, 바인더의 첨가량이 상기 범위를 벗어나게 되면, 과립분말을 성형하는 과정에서 성형밀도가 저하되고, 이는 소결밀도 저하로 이어지게 된다. 이때, 소결밀도 저하는 소결체 내부에 기공이 형성되는 것을 의미하는 것으로 국부적인 고저항을 초래하게 되어, DC 스퍼터링 가능한 산화아연계 스퍼터링 타겟을 만드는데 장애 요소로 작용하게 된다.
본 발명의 실시 예와 같이 습식밀링을 단계적으로 나누어 실시하는 이유는 다음과 같다. 건식 원료 분말 상태의 평균입경이 모두 다르고, 분말 자체의 경도와 응집도가 다르기 때문에 한꺼번에 혼합하여 습식밀링을 할 경우 각각의 원료분말을 원하는 입경으로 제어하기 어렵다. 이렇게 되면, 소결체 제조 시 산화갈륨이 산화아연 매트릭스에 균일하게 분산되지 못하고 국부적인 뭉침 현상이 발생하여 결국, 타겟의 전기적 특성 및 기계적 물성을 저하시키게 된다. 따라서, 이러한 문제점을 해결하기 위해, 불순물을 순차적으로 수계에서 원하는 입경으로 균일하게 분산시킨 후 최종적으로 산화아연을 첨가하여 산화아연을 분산과 동시에 불순물 즉, 산화갈륨이 산화아연과 균일하게 혼합될 수 있도록 단계적으로, 즉, 제1 분산과정과 제2 분산과정으로 나누어 분산시키는 것이다.
다음으로, 건조단계는 슬러리를 건조하여 과립분말로 만드는 단계이다. 이 단계에서는 슬러리를 분무건조법으로 건조시켜 과립분말을 만들 수 있다.
다음으로, 성형단계는 과립분말을 성형체로 만드는 단계이다. 이 단계에서는 콜드 프레스(유압 프레스)와 냉간 등방압(CIP) 성형을 통해 과립분말을 성형체로 제조한다.
다음으로, 소결단계는 성형체를 소결하여 소결체로 만드는 단계이다. 소결단계에서는 공기 및 산소 분위기 하에서 1400~1600℃의 온도로 성형체를 소결한다. 여기서, 상기의 소결온도는 산화갈륨이 도핑된 산화아연계 스퍼터링 타겟을 제조하는데 있어, 타겟의 저항이 DC 스퍼터링 가능한 1×10-3~50Ω 사이에서 제어되도록 하는 온도이다. 이와 같은 소결단계는 고밀도화 및 저저항을 갖도록 하는 과정으로 공정이 진행될 수 있다.
마지막으로, 이와 같이 제조한 소결체를 백킹 플레이트와 접합시키면, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟의 제조가 완료된다. 본 발명의 실시 예에 따라 제조된 산화아연계 스퍼터링 타겟의 비저항은 100Ω·㎝ 이하로, DC 스퍼터링에 의해 박막트랜지스터 제조 시 구리층 상에 차단막을 안정적으로 성막할 수 있다. 이때, 성막 시 DC 스퍼터링 인가 파워밀도는 0.1~8W/㎠ 범위 내에서 자유롭게 제어할 수 있다. 물론, 이를 벗어난 범위 내에서도 글로우 방전을 일으키는 것은 가능하나 이상방전 등의 문제가 발생할 확률이 높고 타겟에 균열을 초래할 가능성이 매우 높아 산업적으로는 이용가치가 없게 된다.
본 발명의 실시 예에 따라 제조된 산화아연계 스퍼터링 타겟을 이용하여 DC 스퍼터링을 통해 박막 즉, 차단막을 증착하였을 때 얻을 수 있는 차단막의 비저항은 조성에 따라 30㎚ 두께 기준으로 100~1×10-4Ω·㎝가 될 수 있다. 이때, 산화아연계 스퍼터링 타겟으로 차단막 증착 시 챔버의 기본 진공도는 1×10-7~1×10-5 torr 범위 내에서 조절되어야 한다. 초기 진공도는 낮으면 낮을수록 양질의 박막을 얻을 수 있으나, 산업설비에서 초고진공을 유지하는 것은 비용을 증가시키므로, 상기의 범위로 진공도를 유지한다면, 본 발명의 실시 예에 따라 제조된 산화아연계 스퍼터링 타겟을 통해서도 양질의 차단막을 얻을 수 있다. 아울러, 차단막 증착 시 차단막의 결정화도 및 저항을 제어하기 위해 산소와 같은 반응성 기체를 아르곤 기체와 함께 주입할 수 있다. 그리고 이와 같이 증착된 차단막은 200~400℃로 열처리될 수 있다.
이와 같이, 본 발명의 실시 예에 따라 제조된 산화아연계 스퍼터링 타겟을 통해 구리층 상에 증착된 차단막 및 열처리된 차단막은 박막트랜지스터 공정 상에서 구리층 에칭에 사용되는 약액에 대해 하부막과 상부막과의 사이에서 우수한 에칭 직진성으로 인해, 언더컷(undercut)이나 팁(tip)을 유발하지 않는다. 에칭속도가 너무 느리면 양산성이 저하되고 에칭속도가 너무 빠르면 공정 제어가 어려운데, 본 발명의 실시 예에 따른 산화아연계 스퍼터링 타겟을 통해 차단막을 성막하고, 이를 에칭하게 되면, 적절한 에칭속도로 제어가 가능해져, 불균일한 에칭성으로 인한 문제는 방지될 수 있다.
실시 예 1
산화갈륨의 중량대비 1.0wt%의 분산제가 첨가된 증류수에 약 4㎛의 평균입경을 갖는 산화갈륨을 스퍼터링 타겟의 전체 중량 대비 20wt%가 되도록 첨가한 후 분산된 평균입경이 0.3㎛가 되도록 습식밀링법에 의해 분쇄/분산시켰다. 이후, 산화아연 대비 0.5wt%의 분산제와 0.5㎛의 평균입경을 갖는 산화아연을 첨가하여 최종 분산 입경이 0.2㎛가 되도록 습식밀링하였다. 이때, 분산제로는 폴리아크릴 산 아민염을 사용하였다. 최종적인 산화아연계 슬러리가 얻어진 후 바인더로 PVA 1.0wt%, PEG 0.5wt%를 첨가하여 1회 더 밀링하여 균일한 슬러리를 제조하였다. 그 다음, 분무 건조법으로 슬러리를 과립분말로 제조하고, 이를 축방향 프레스로 압축한 후 냉간 정수압 성형을 하였다.
그 다음, 제조된 성형체를 공기/산소 분위기 하에서, 1550℃로 15시간 동안 소결하였다. 소결이 완료된 소결체의 비저항은 5.0×10-3Ω·㎝을 나타내었고, 소결밀도는 5.67g/㎤를 나타내었다. 제조된 소결체를 EPMA 분석을 통해 산화아연 내에 분포된 산화갈륨 응집체를 관찰하여 그 결과를 도 1에 나타내었다. 도 1을 보면, 산화아연 매트릭스 내에 분포되어 있는 산화갈륨의 크기가 모두 1㎛ 이하로 균일하게분산되어 있는 것을 확인할 수 있었다.
실시 예 2
실시 예 1에 따라 제조된 소결체를 구리로 이루어진 백킹 플레이트에 접합시켜 스퍼터링을 실시하였다. 스퍼터링 조건은 챔버의 기본 압력이 1×10-6 torr, 구동 압력이 0.5Pa로 제어하였고, 100℃, 순수 아르곤 분위기에서 플라즈마 방전을 일으켜 증착을 실시하였다. 이때, 타겟의 크기는 565㎜×690㎜였고, 인가된 파워는 DC 10㎾였으며, 박막의 두께는 30㎚로 증착하였다. 그리고 박막이 증착된 기판으로는 비알칼리성 유리와 그 위에 산화물 반도체인 IGZO층이 미리 적층된 기판을 사용하였다. IGZO층 위에 30㎚ 두께로 증착된 GZO 박막 위에 전극 소재인 구리를 증착한 샘플(a)과 IGZO층 위에 구리를 증착한 샘플(b)로 구리가 IGZO층으로 확산하는지에 대해 SIMS를 통해 분석하였고 그 결과를 도 2에 나타내었다. 도 2의 (a)를 보면, 구리의 확산이 산화갈륨이 첨가된 산화아연 박막(GZO)에 의해 방지되는 현상을 확인할 수 있었고, 이에 반해, 도 2의 (b)를 보면, 순수 IGZO층 위에 구리를 증착한 경우 구리 성분이 IGZO층으로 확산되었음을 확인할 수 있었다.
또한, 박막트랜지스터 구조에서, 소스, 드레인 전극 상부에 SiOx층이 적층될 때 본 발명에 따른 스퍼터링 타겟에 의해 증착된 차단막이 구리 보호층 역할을 하는지 확인하기 위해 비알칼리성 유리와 그 위에 구리층이 미리 적층된 기판을 사용하였고, 본 발명에 따른 스퍼터링 타겟으로 산화갈륨이 첨가된 산화아연 박막을 증착한 후에 CVD 공법을 이용하여 SiOx 박막을 증착한 샘플(a)과 산화인듐이 첨가된 산화아연 박막을 증착한 후에 CVD 공법을 이용하여 SiOx 박막을 증착한 샘플(b)에 대해 구리 에칭 약액을 이용하여 에칭한 후 잔사가 남는지를 투과전자현미경으로 확인하여 도 3에 나타내었다. 도 3을 보면, 본 발명의 비교 예인 (b)의 경우에만 잔사가 남아 있음을 확인할 수 있었다.
그리고 도 4 및 도 5는 구리전극 상에 차단막으로 사용되는 물질을 달리하는 경우 CuOx 형성 유무를 관찰한 사진으로, 도 4의 (a)와 (b)는 구리전극 상에 본 발명에 따른 스퍼터링 타겟을 통해 차단막 증착 후 그 상부에 SiOx 박막 증착 전, 후를 보여주고 있고, 도 5의 (a)와 (b)는 구리전극 상에 구리-망간 타겟을 통해 차단막 증착 후 그 상부에 SiOx 박막 증착 전, 후를 보여주고 있다. 도 4를 보면, SiOx 박막 증착 전, 후 변화가 없지만, 도 5를 보면, SiOx 박막 증착 전, 후 소자에 변화가 발생됨을 확인할 수 있었다. 이를 정리하면, 본 발명에 따른 스퍼터링 타겟을 통해 구리전극 상에 산화갈륨이 도핑된 산화아연계 차단막을 형성하면, SiOx 박막을 형성하더라도 구리전극과 SiOx 박막 간의 반응이 차단막에 의해 억제되지만, 구리전극 상에 구리-망간 차단막을 형성하면, 이 차단막은 구리전극과 SiOx 박막 간의 반응을 억제하는데 기여하지 못해, 이들 간의 반응에 의해 CuOx가 형성되고, 이는 결국, 구리 전극과 SiOx 박막 간의 접촉성 및 나아가 박막트랜지스터의 특성을 저하시키는 결과를 초래하게 된다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (19)

  1. 산화갈륨이 5~40wt% 도핑되어 있는 산화아연으로 이루어진 소결체; 및
    상기 소결체의 후면에 접합되어 상기 소결체를 지지하는 백킹 플레이트;
    를 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  2. 제1항에 있어서,
    비저항이 100Ω·㎝ 이하인 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  3. 제2항에 있어서,
    DC 스퍼터링이 가능한 타겟인 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  4. 제3항에 있어서,
    인가 파워밀도가 0.1~8W/㎠인 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  5. 제1항에 있어서,
    밀도가 5.3g/㎤ 이상인 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  6. 제1항에 있어서,
    상기 소결체 내의 상기 산화갈륨 응집체는 1㎛ 미만의 크기로 분포되어 있는 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  7. 제1항에 있어서,
    상기 소결체는 3족 원소 및 4족 원소 중 적어도 하나의 원소를 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟.
  8. 게이트 전극, 소스 전극, 드레인 전극 및 배선을 이루는 구리층;
    제1항에 따른 산화아연계 스퍼터링 타겟을 이용한 스퍼터링 공정을 통해 상기 구리층 상에 증착된 차단막; 및
    상기 차단막 상에 증착된 산화물층;
    을 포함하는 것을 특징으로 하는 박막트랜지스터.
  9. 제8항에 있어서,
    상기 차단막은 10~5000Å의 결정 크기를 갖는 것을 특징으로 하는 박막트랜지스터.
  10. 제8항에 있어서,
    상기 차단막은 30~50㎚ 두께로 증착된 것을 특징으로 하는 박막트랜지스터.
  11. 제10항에 있어서,
    상기 차단막은 100~1×10-4Ω·㎝의 비저항을 나타내는 것을 특징으로 하는 박막트랜지스터.
  12. 산화아연 대비 5~40wt%의 중량비로 상기 산화아연에 산화갈륨을 첨가하여 슬러리로 제조하는 슬러리 제조단계;
    상기 슬러리를 건조하여 과립분말로 만드는 건조단계;
    상기 과립분말을 성형하여 성형체로 만드는 성형단계; 및
    상기 성형체를 소결하여 소결체로 만드는 소결단계;
    를 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  13. 제12항에 있어서,
    상기 슬러리 제조단계는,
    산화갈륨을 증류수와 제1 분산제의 혼합액과 혼합한 후 습식밀링하는 제1 분산과정, 및
    상기 제1 분산과정을 통해 만들어진 현탁액에 제2 분산제와 산화아연을 혼합하여 상기 슬러리로 만들고, 상기 슬러리를 습식밀링하는 제2 분산과정을 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  14. 제13항에 있어서,
    상기 제1 분산과정에서는 상기 산화갈륨의 평균입경이 0.2~0.6㎛가 되도록 제어하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  15. 제13항에 있어서,
    상기 제1 분산과정에서는 상기 제1 분산제를 상기 산화갈륨 대비 0.1~2wt% 첨가하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  16. 제13항에 있어서,
    상기 제2 분산과정에서는 상기 제2 분산제를 상기 산화아연 대비 0.3~2.5wt% 첨가하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  17. 제13항에 있어서,
    상기 제2 분산과정에서는 상기 슬러리의 평균입경이 0.1~0.5㎛가 되도록 제어하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  18. 제13항에 있어서,
    상기 슬러리 제조단계는 상기 슬러리에 바인더를 첨가하는 과정을 더 포함하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
  19. 제12항에 있어서,
    상기 소결단계에서는 공기 및 산소 분위기 하에서 1400~1600℃의 온도로 상기 성형체를 소결하는 것을 특징으로 하는 산화아연계 스퍼터링 타겟 제조방법.
KR1020120155995A 2012-06-26 2012-12-28 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터 KR20140006700A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013132754A JP2014005538A (ja) 2012-06-26 2013-06-25 酸化亜鉛系スパッタリングターゲット、その製造方法、およびこれを通じて蒸着された遮断膜を有する薄膜トランジスタ
TW102122557A TW201404909A (zh) 2012-06-26 2013-06-25 氧化鋅系濺鍍靶、其製造方法、具有使用其沉積之阻絕層之薄膜電晶體、以及製造薄膜電晶體之方法
CN201310258587.1A CN103510056A (zh) 2012-06-26 2013-06-26 氧化锌基溅射靶及其制造方法和薄膜晶体管
US13/927,754 US20130341181A1 (en) 2012-06-26 2013-06-26 Zinc oxide-based sputtering target, method of manufacturing the same, and thin-film transistor having barrier layer deposited using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120068354 2012-06-26
KR20120068354 2012-06-26

Publications (1)

Publication Number Publication Date
KR20140006700A true KR20140006700A (ko) 2014-01-16

Family

ID=50141576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155995A KR20140006700A (ko) 2012-06-26 2012-12-28 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터

Country Status (2)

Country Link
KR (1) KR20140006700A (ko)
TW (1) TW201404909A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060216A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 박막트랜지스터 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
EP3210952B1 (en) * 2015-02-27 2019-05-01 JX Nippon Mining & Metals Corporation Oxide sintered compact, oxide sputtering target, and oxide thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060216A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 박막트랜지스터 기판
US11682705B2 (en) 2014-11-19 2023-06-20 Samsung Display Co., Ltd. Thin film transistor substrate

Also Published As

Publication number Publication date
TW201404909A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
JP6414946B2 (ja) 薄膜トランジスタおよびそのための酸化亜鉛系スパッタリングターゲット
JP2014005538A (ja) 酸化亜鉛系スパッタリングターゲット、その製造方法、およびこれを通じて蒸着された遮断膜を有する薄膜トランジスタ
JP6006202B2 (ja) Ｉｎ２Ｏ３−ＳｎＯ２−ＺｎＯ系スパッタリングターゲット
WO2012153522A1 (ja) Ｉｎ２Ｏ３－ＺｎＯ系スパッタリングターゲット
KR20080069607A (ko) 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
US20040222089A1 (en) Sputtering target and transparent electroconductive film
EP1431414A1 (en) Sputtering target and transparent electroconductive film
JP2011184715A (ja) 酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法
JP6266853B1 (ja) 酸化物焼結体、スパッタリングターゲット及び酸化物半導体膜
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
KR20140006700A (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
TW201638013A (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
KR101512819B1 (ko) 산화아연계 스퍼터링 타겟, 그 제조방법 및 이를 통해 증착된 차단막을 갖는 박막트랜지스터
JP2012106879A (ja) 酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法
KR20080072136A (ko) 투명 전도성 박막 및 이의 제조방법
JP2012140673A (ja) 酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法
Itose et al. In 2 O 3—SnO 2—ZnO sputtering target
JP2012140276A (ja) 酸化亜鉛系透明導電膜形成材料、それを用いたターゲット、酸化亜鉛系透明導電膜の形成方法および透明導電性基板
JP2012131689A (ja) 酸化物焼結体、酸化物混合体、それらの製造方法およびそれらを用いたターゲット

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application