TW200939470A - Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor - Google Patents

Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor Download PDF

Info

Publication number
TW200939470A
TW200939470A TW097143797A TW97143797A TW200939470A TW 200939470 A TW200939470 A TW 200939470A TW 097143797 A TW097143797 A TW 097143797A TW 97143797 A TW97143797 A TW 97143797A TW 200939470 A TW200939470 A TW 200939470A
Authority
TW
Taiwan
Prior art keywords
semiconductor material
oxide semiconductor
oxide
semiconductor layer
electrode
Prior art date
Application number
TW097143797A
Other languages
English (en)
Inventor
Akira Hasegawa
Kenji Kohiro
Noboru Fukuhara
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200939470A publication Critical patent/TW200939470A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

200939470 六、發明說明： 【發明所屬之技術領域】 本發明是關於作為半導體活性層而發揮功能之氧化物 ‘半導體材料及其製造方法、及採用此材料的場效電晶體等. 之電子裝置。 【先前技術】 氧化物半導體材料係作為場效電晶體等電子裝置的 材料使用。以％效電晶體而言係例示有薄膜電晶體（TFT〉 © 等。這些電子裝置係作為液晶顯示器或電致發光 (electroluminescence: EL)的驅動元件使用。習知的丁 ft 係在玻璃基板上形成非晶質（am〇rph〇us)或多晶si層，在 該Si層的兩端設置源極電極和汲極電極，在以層的中央 或背面側設置閘極電極。已嘗試幾種材料來作為這種電子 裝置所能適用的材料。 日本特開2003-298062號公報中揭示的薄膜電晶體 ❹（TFT)係在基板上依序形成基底膜、由Zn〇所組成的氧化物 半導體膜、間極絕緣膜、以及閘極電極而形成。以Zn〇為 ^料之氧化物半賴膜，可以降低結晶的形成溫度。此外， 就ZnO而言，容易產生氧缺陷並產生多數的載體電子。 胺^本特開044236號公報中揭示之非晶質氧化物 -、、電極材料係由 ZnxMyInz〇(x+3y/2+3z/2)(i^ A1 或 Ga，χ、 y、z為適當的係數）所組成，該非晶質氧化 電子 ，為卿c“上，適合作為透輪 知疋利用在這種含有In的氧化物中容易產生多數個載體 320774 200939470 _ 電子之情形，進行導電性很高之膜的形成。. 日本特開2006-165532號公報中褐示的薄膜電晶體 (TFT)係將電子載體濃度不到id〇i8/cm3的非晶質氧化物 *膜用於通道(半導體活性層）。具體上是用InGaCKZnO)〆!!! '為適當的係數)來作為非晶質氧化物膜。亦即，所記載的要 點為’在InGafKZnO%的情況，藉控制成膜時之氧氛圍的 條件，即能夠將電子載體濃度設定為不到lxl〇18/cm3。再 ❹者，揭示有下述之發現：最好是不刻意添加雜質離子，而 在含有氧氣的氛圍中進行成膜，更具體而言，可以在氧分 壓不到6. 5 pa的氛圍，製作透明非晶質氧化物薄膜，以構 成常關（normally off)型的電晶體。. 曰本特表2006-528843號公報中揭示的半導體裝置係 具有由含有鋅、錫以及氧的三元化合物所組成的通道層。 亦即在習知的電子裝置中，例如當作TFT之通道的氧 化物半導體材料者，已知有：Zn〇(日本特開別⑽―別撕2 ❿號公報）、InGa〇3(zn〇)n(日本待開2〇〇6_165532號公報）、
ZnxSny0z(日本特表2〇〇6_528843號公報），又例如當作透明 電極材料等氧化物半導體材料者，已知有：以ITOdndium Tin 〇xide)為代表，其他還有ΖηΛΐ遠如〜2)(日本特 啁 2000 044236 號公報h inGaOKZnO%(日本特開 2006- 165532諱公報）等含ιη之氧化物半導體材料。 【發明内容】 '然而，在這些提案的氧化物半導體材料中，對於電子 載體濃度不容易降低，與錢是顯示半導體之特性倒像是 320774 5 200939470 顯示導電體的特性的這點，換言之，就習 — 半導體材料而言，對於不容易降低導電^知的上述氣化物 據偏壓條件而具有導體和絕續:體雙方的功处致使不容易依 .功能的這點，尚不足以對應，將這之作為半導體 '如用於場效電晶體的通道（半導體活性層）時半導體射料例 °另外，含 資源，故追 作為通道功能之.常關型的場效電晶體會有困要獲得足以 在氧化物半導體材料加以應用的In為稀 ❹ 求未含有In之氧化物半導體材料。 本發明係鑑於這些問題而提案，Αα 开目的是提供會用上 堪用的氧化物半導體材料、採用此材粗+ 讨之場效電晶體等電 子裝置、及氧化物半導體材料的製造方法。— 本發明人等為了要解決上述課題’針對氧化物半導體 材料進行探討的結果，終於完成本發明。 本發明提供以下的（1)至（7)項： (1)含有辞(Ζη)、錫（Sn)以及氧（0)但不含銦（Ιη)，且電子 ❹載體濃度大於lxl015/cm3 ’不到lxi〇i8/cm3之氧化物半導 體材料。、 C2)如同（1)項所述，其中，還含有摻雜物之氧化物半專體 材料。 (3) 如同(1)或（2)項所述，其中’摻雜物含有從由Ai、2r、
Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、Ag、v、Ta、Fe、Cu、
Pt、Si以及F_所組成的群體中所選出的至少一種之氧化物 半導體材料。， (4) 如同（1)至（3)項中任一項所述，其中，氧化物半導體材 ^ · . 6 . 320774 200939470 料為非晶質之氧化物半導體材料。 (5)具備有：由前迷（1)至（4)項中任一項所述之氧化物半導 體材料所組成之半導體層、及設置在半導艨層之電極之氧 .化物半導體材料。 ' (6)具備有：由前逑（1)至（4)項中任一項所述之氧化物半導 體材科所組成之半導體層、設置在半導體層且相互隔開之 源極電極和汲極電極、及設置在可針對位於源極電極與汲 ❾極電極之間之半導體層的區域施加偏壓電位的位置之閘極 電極之場效電晶體。 (7)包括以下的步驟（i)至（iv)之氧化物半導體材料的製造 方法， (I) 備妥含有Zn、Sn以及0的氧化物標靶之步驟、 (II) 將基板配置在處理室内之步驟、 (i ii)將刖迷氣化物標乾配置在處理室内之步驟、 〇 ^ιν)將被配置在前述處理室内之前述氧化物標粗，用 步驟氧體予以機錢’藉此將標崎料沉積在前述基板上之 以及前述賤_時 , 的位置，還配置^ 在與前述氧化物標靶同時進行濺鍍 ^雜物材料。 【實施方式】 本發明的氣化私、..： '錮 C Τ η、 不到ΐχίο18/ 3 且電子載體濃度大於1><1〇 CQ1 〇 及氧（0)，但不含^半導體材料係含有鋅（Zn)、錫（Sn)以 15 cm' 由本案發明人等， 提供··雖不含銦（In)，但電子載體 320774 200939470 濃度大於lxl〇15/cm3，不到lxl018/cm3之Zn-Sn-Ο系的氧 化物半導體材料。依據該氧化物半導體材料，電子載體濃 . 度在適切的範圍，使用這種氧化物半導體材料時，因足以 . 作為半導體活性層功能，故具體而言，可以適切地用於常 . 關型的場效電晶體等電子裝置。 氧化物半導體材料最好是還含有摻雜物。 氧化物半導體材料已經含有氧，但還含有氧以外的元 素之摻雜物，藉此可以獲得具有低電子載體濃度，亦即具 ® 有足夠高的薄片電阻之更加實用的氧化物半導體材料。 氧化物半導體材料最好是含有由A1、Zr、Mo、Cr、W、 Nb、Ti、Ga、Hf、Ni、Ag、V、Ta、Fe、Cu、Pt、Si 以及 F 所組成的群體中選出的至少一種，作為摻雜物。 用這些元素來作為摻雜物的情況，可以獲得具有足夠 高的薄片電阻之更實用的氧化物半導體材料。 氧化物半導體材料最好是非晶質。 & 氧化物半導體材料為非晶質時，可以獲得具有高薄片 電阻之氧化物半導體材料。 本發明的電子裝置具備有：由前述的氧化物半導體材 料所組成之半導體層、及設置在半導體層之電極。 電子裝置因氧化物半導體材料如同上述具有足夠的特 性，所以可以藉由偏壓電位來控制經由電極流入半導體層 内的電流。 本發明的場效電晶體具備有：由前述的氧化物半導體 材料所組成的半導體層、設置在半導體層且相互隔開之源 8 _ 320774 200939470 .極電極和汲極電極、及設置在可對位於源極電極與圾極電 極之間之半導體層的區域施加偏壓電位的位置之閘極電 極。 ‘ 場效電晶體中，當對位於源極電極與汲極電極之間之 -半導體層施加預定的偏壓電位時，會在源極與汲極之間形 成通道’使電流流入源極與汲極之間。如同上述，在不施 加偏壓電位的狀態下，半導體層之該區域的電阻彳艮高，故 .可.以充分作為％效電晶體發揮功能_。另外，將本發明的氧 ® 化物半導體材料用於被形成在液晶顯示器等的像素内之薄 膜電晶體（TFT)時，該氧化物丰導體材料變成透明，藉此可 以使像素的實質開口率增加。 氧化物半導體材料係例如以下述方法即可以進行製 造：具備有··備妥含有Zn、Sn以及〇的氧化物標靶之步驟、 將基板配置在處理室内之步驟、將氧化物標乾配置在處埋 室内之步驟、及將被配置在處理室内之氧化物樣乾，用稀 0 有氣體予以濺鍍，藉此將被濺鍍過的標靶材料沉積在基板 上之步驟，還其備有:在上述濺鍍時，將氧氣導入處理室 内之步驟’將含在稀有氣體與氧氣的混合氣體中之氧氣的 體積比例予以適當地設定的方法。 當氧化物標靶用稀有氣體進行濺鍍時，標靶材料會沉 積在基板上。躁鑛時亦可將氧氣與稀有氣體一起導入處理 室内。 另外’氧化物半導體材料係例如以下述方法即可以進 行製造：具備有：備妥含有Zn、Sn以及〇的氧化物標乾之 320774 9 200939470 -步驟、=基板配置在處理f内之步驟、將氧化物標把配置 =處理室内之步驟、及將被配置在處理室内之氧化物標 •之步用稀有氣體予以濺鍍，藉此將標靶材料沉積在基板上 置’，驟，並在濺鍍時，在與氧化物標靶同時進行濺鍍的位 述的=配置摻雜物材料的方法。摻雜物材料係例示有由前 氟化物=材所組成之材料、含有前述的摻雜物之氧化物、 〇 沉當將氧化物標靶用稀有氣體進行濺鍍時，標靶材料會 ^積在基板上。因在此標靶内或其附近配置有摻雜物材 摻斤以在經藏鑛進行製造之氧化物半導體材料還含有該 雜物。因此，氧化物半導體材料具有電子裝置眘用 堪用沾接" 啊溥片電阻。該摻雜物可以採用以上的元素。 料、，下’針對實施形態的氧化物半導體材料及採用此材 明的薄祺電晶體（場效電晶體：電子裝置）更具體地進行說 。此外，說明中，相同要件用祖同的圖號，其重複說明 n 別省略。 . . . . · - 第1圖為薄膜電晶體10之平面圖。第2圖為第/圖所 示之絲祕 q π示丄園尸/τ /專膜電晶體10的ΙΙ-ΙΙ箭頭之剖面圖。 置、在閘極電極1G上依序配置閘極絕緣層lc及被隔開配 h的源極電極is和汲極電極1D，構成基板丨。在基板丨上 二積由氣化物半導體材料X所組成之半導體層2。源極電 與汲極電極1D之間之半導體層2的區域係作為薄膜 曰日艘10的通道發揮功能。 本例中’薄膜電晶體10之源極電極1S與.；?及極電極d 320774 10 200939470 之間的距離（也就是通道長度）L、源、極電極ls或汲極電極 1D的寬度（也就是通道寬度）W，係設定成以下的尺寸： 通道長度L=2〇Am • 通道寬度w= 1 mm 該薄膜電晶體10具備有:由⑱的氧化 X所組成之半導體層2、及被設置在半導體層 ： ❹ 〇 ===極電極1D)。薄膜電晶體1G因氧化物半導 體^枓X如同下述具有充分的特性，所以可以藉由偏壓電 位來控制經由電極流人半導體層2内的電流。可成 特基二極體來作為電子裝置，該電 2子裝㈣是令半導體層 “c的電㈣特基接觸，令另—方的電極_接 物半雙方電極間的施加電壓來控制流入氧化 物牛導體材枓X内的電流。 由童:例中’該電子裝置為薄膜電晶體10，具備有 由氧化物+導體材料所被 體層2且相互隔開之心冷 ㈣^被双置在+導 置在可對位於源極電極、==和沒極電極1D、及被設 寬極1s與汲極電極1D之間之半導體層 2的區域施罐電位的位置之閘極電極ig。 薄膜電晶體1G中’當對位於源極電極18餘極電極 1D之間之半^體層2施加預定的偏壓電位時，則會在源極 與及極之間形成it道’使電流流人源極與没極之間。如同 上述，在未施加偏壓電位的狀態T，半導體層2的該區域 的電阻很肖’㈣以充分作為場效電晶體發揮功能。 與源極電極is和沒極電極1D相接觸的半導體區域為 11 320774 200939470 N型’通常是因半導體層的電阻使電流不會流入N型的通 道’藉由施加閘極電壓，使通道剖面積增加，並隨著閘極 電壓的增加，使流入通道的電流量增加。本實施例中，半 *導體層的電阻值十分高，實質上作為常關型的薄膜電晶體 ' 發揮功能。 ’ 源極電極1S和汲極電極ο係與半導體層2呈歐姆接 觸，其接觸區域係構成源極和沒極。此外，經由日本理研 ❹°十器公司製造的大氣中光電子分光裝置⑽確認到下述情 形：本實施形態的半導體層與如的費米能階（Fennilevel) 比較類似’電荷注入的問題报少。 構成薄膜電晶體1G之各要件的材料如同以下所述： 閑極電極1G : S i 閘極絕緣膜1C : Si〇2 源極電極IS . Au/Cr 没極電極ID : Au/Cr 半導體層2:氧化物半導體材料χ :蕾在構成閉極電極1(?的&高濃度地添加有摻雜 物’閘極電極1G具有接近金屬的導電性。 其次’針對氧化物半導體材料X進行說明。 氧化物半導體材料X為含有Zn、s ° 。 化合物半導體，由Zn—Sn-〇膜（Zn:Sn 之#日日 '的 1 · ’ 0的組成比值為2 : μ人4)所組成。氧化物半導體材料Χ係Zn、Sn以及〇進朽 化广者，不過不含In，且電子載體濃度cx大於副15/ cm ’不到lxi〇18/cm3。本說明書中，「 不含In」係代表$ 320774 12 200939470 造方法中沒有添加In的步驟，氧化物半導體材料實質上不 ^ 含In。氧化物半導體材料X中In含量通常是不到0. 01重 量％。In含量則是例如利用發光分光分析法進行測定。 , 詳細說明的話，氧化物半導體材料X的物性係依照作 „ 為摻雜物的元素D有無存在，可以分類成以下的型式1(不 含元素D)、及型式II(含有元素D)。元素D為氧以外的元 素。另外，半導體層中的Zn和Sn為主成分，而在型式1(不 含元素D)的情況，這些各元素的重量和相對於全體重量的 ❹ 比例為78重量％以上。 型式I : 不含作為摻雜物的元素D的情況，如同以下所述。其 中，Vs為表示電壓秒的單位。 構成元素：Zn、Sn、0 電子載體濃度 Cx : lxl015/cm3<Cx< lxl018/cm3 膜厚 tx : 10 nmStxSIOOO nm ❽ 結.晶性.非晶質 薄片電阻 Rx : 104D/sq. SRxS109D/sq. 移動度 β χ . 1 cm./ Vs S χ In的含量Win : Win与0(重量％) 型式II : 氧化物半導體材料x的物性為含有作為摻雜物的元素 D的情況，如同以下所述。 構成元素：Zn、Sn、0 電子載體濃度 Cx : lxl015/cm3<Cx< lxl018/cm3 13 320774 200939470 膜厚 tx : 10 nmStxSiooo nm 結晶性：非晶質 薄片電阻 Rx : 1〇4Ω /sq· $ RxS 109Ω /sq. 移動度…：1 cm2/Vs$心 In的含量Win : Win〜〇(重量％)
摻雜物：元素D 兀素0的濃度Cd: 0莫耳％<cDS10莫耳％ Ο Ο + 0准，Cd== { (D的莫耳數）/(D的莫耳數+ Zn的莫耳套 n的莫耳數）丨X 100% 盡與由本案發明人等’首先提供：雖不含銦（In) ’但電子 系 ^度 CX 大於 lxlQVcm3、不到 ixiQl8/en^ Zn_Sn_( 物半S式I和型式11的氧化物半導體材料X。依據該氧化 體材料X，由於電子載體濃度Gx降低，故載體的 動度I變高到實質上可以使用程度。 1015/^ ’在電子載體濃度Cx不到lxl〇18/cm3、大於1> 的範ζ η’氧化物半導體材料χ的導電性成為適切 半導體活性層發:::壓的有無來轉換導電性與絶緣性之 1〇1Vxltr ^ Cx lxl〇Vcm^^ > lx ，的效果’Cx為有，有導，流變 政果另Γ二大導通電流與切斷、流的、比:斷電流_ 夕，型式II的氧化物半導體 320774 200939470 ❹ 導體材料χ_6經含錢，不過 兀素D添加到氧化物半導體材料χ内吏将氣以外的 具有很低的電子额濃度Cx料獲得實用 Rx之氧化物半導體材料。基於半c⑼薄片電随 =ΤΠ的製造容易度等，氣化物半的缝過時間穩定 ’— 體柯料X最好是含 有摻雜物元素D而形成之氣化物 元素D可以採用從由以下的金屬_ D2、以及非金屬元素D3所組成的元疋紊 元素。 元素D : 金屬.元素D1 .從由Al、1 乙r、U〇、 Ga、Hf 、心:=:
Ni、、vCr'W、Nb、n 及卜所組成的，舻？a、Fe、Cu 半導體元素D2: Si 赞中選
Ti 以 出的一種
非金屬元素D3 : F
Q 可以獲得具有 採用上述的元素來作為摻雜物的情況， 足夠高的薄片電阻之氧化物半導體材， 另外，本實施形態中’氧化物半導 v « , 等體材料X的結晶性 為非晶質。依據本案發明人，確認到下述要點：氧化物半 導體材料X至少在非晶質的情況，可以獲得實用的氧化物 半導體材料；不過移動度會有隨著提升結晶性而增加的一 般性趨勢，故被認為即使氧化物半導體材料X為多晶或單 晶仍具有足夠的移動度。 、 上述的氧化物半導體材料係依照依序執行以下的步驟 15 320774 200939470 (i)至（iv)進行製造。此外，舟 .、 可以相反。卜*驟㈤與步驟Uii)的順序 :i)(f文含有Zn、Sn以及〇的氧化物標靶之步驟 (11)將基板配置在處理室内之步驟 (出）將氧化物縣配置在處理室内之步驟 ㈤被配置在處理室内之氧化物縣，用稀有氣體 而將被雜過的躲材料沉積在基板上之步驟 〇 導入的Γ，在步驟(iv)進行藏鏡時，係將氧氣 穑 ^稀有氣體與氧氣的混合氣體中氧氣之體 :Z:(vol%)大於。％、且為2〇%以下即可。另外， .士情況’ CgaS(V〇1%)為〇%以上、20%以下即可。 ^當氧化物餘㈣有氣體進行濺鍍時 ，標靶材料則會 >几積在基板上。濺鍍時氧氣與稀有氧體一起導入處理室。. a由Ζη/η 0系的氧化物半導體材料所構成的膜產生氧 、時該氧人雖會使電子載體產生，不㈣在膜形成時也 就是濺鍍時導入量的氣氣，所以氧六減少，因此，電 子載，濃度降制實用上堪用的程度。 第6圖為表示氧滚度Cgas(v〇i%)與電手載體㈣-3)的 關係之圖形’且是表示‘為Q奶1%至Q.! _%的情況。 另外’第7圖也是表示氧濃度Ccas(v〇1%)與電子載體（cm-3) 的關係之圖形’且是表示CGAS為0 V〇l%至10 vol%的情 況 CGAs(vol%)為0. 1 ν〇ι%以上、10 vol%以下的情況 16 320774 200939470 確認到半導體層2在無偏壓時具有充分的絕緣性，如同上 述，將 0 νοί%、0. 1 vol%、1 vol%、10 vol% 時之電 子載體濃度的關係予以圖形化，以預測電子載體濃度，則 . 被預測出氧濃度Cgas為0.07 vol%以上時變成不會發生洩 . 漏的程度之電子載體濃度（ = lxl018cm_3)以下，氧濃度CGAS 為20 vol%以下時具有可以加大導通電流的效果。
Cgas(vo1%)為0· 5 vol%以上、5 vol%以下的情況則 更加理想，於此情況中，Cgas(V〇1%)為下限值以上時具有 〇 可以更加減小切斷電流的效果，且上限值以下時具有可以 更加加大導通電流的效果。尤其，Cgas( VO1 %)為1 vol%以 上，電子載體濃度對於濃度的變化率急遽降低，可以高精 度地控制電子載體濃度。 型式II : . 型式II的情況，在標靶内或該附近配置氧以外的摻# 物，在被藏鑛的標把材料内還含有該摻雜物。氧化物標乾 ^ 用稀有氣體進行濺鍍，則標靶材料會沉積在基板上。因在 該標靶材料還含有該摻雜物，所以被沉積的標靶材料，具 有電子裝置之實用上堪用的薄片電阻。該摻雜物的元素可 以採用上述的元素。 另外，在型式II的情況，使用不含氧的稀有氣體進行 濺鍍時可以在氧化物半導體材料中含有摻雜物，以使氧化 物半導體材料中的電子載體濃度成為最適值，而在減少氧 化物半導體材料中的摻雜物，且用不含氧的稀有氣體進行 濺鍍時，電子載體濃度會變多，然而可在含氧的稀有氣體 17 320774 200939470 進行濺鍍，藉此使電子載體濃度減少，以卜 材料中的電子載體濃度變為最適值、 將氧化物半導體 以下，針對各步驟詳細進行說明。 , 步驟（i ”氧化物標乾餐作击气 - 以Zn ·· Sn的莫耳比值成為Ml : M2的方、 ,(ZnO)粉末和氧化錫（Sn〇2)粉末予以秤量式，將氧化鋅 (ball mill)進行混合、將獲得的混合粉末\用乾式球磨機 的坩堝中’在氧氛圍中，以保持耵枚八到氧化鋁製 ❹結，再用乾式球磨機進行粉粹。用模具逯間）進行預燒 Giag/cm2)的壓力’將獲得的預燒結‘末模機以 後，2用冷均壓機（cip : cold isostatic press): /cm )的壓力進行加壓。在氧氛圍中，以壓力pi(hpa)、T2 (C)保持Η2(小時），將獲得的成形體予以燒成，獲得燒結 體。用平面研削盤來研磨所獲得燒結體的兩面，製作氧化 物標乾。 ❹ 此外，製造型式II的氧化物半導體材料時’在氧化辞 粉末和氧化錫粉末之外，將元素D(或該氧化物）的粉末， 在最初的混合時進行混合，或在濺鍍時，將含有元素D的 碎片（chip)配置在標乾的附近。 童屬111):基柘準隻步驟 處理室是濺鍍裝置的處理室，在處理室内部配置有標 輕的口疋構件及基板1的固定構件，該兩固定構件則是對 向配置著。基板1固定在基板1的固定構件。此外，在基 板1的固定構件設有加熱器，可以調整沉積時的基板溫度s 320774 200939470 此外，在閘極電極1G上依序沉積閘極絕緣層1C、電 極層，利用微影技術，將最後的電極層予以圖案處理，藉 由此方式來形成源極電極1S和汲極電極1D，以製造基板1。 、 步驟（iii) :氧化物標乾配置步驟 : 氧化物標靶固定在處理室内部之標靶的固定構件。固 定氧化物標靶和基板1之後，將處理室設定為密閉狀態， * 用真空泵來將内部的氣體予以排氣，使内部成為真空。 步驟(iv):成膜步驟 © 内部成為真空之後，將氣體種1(型式I)或氣體種2(型 式II)導入處理室内，使高頻（RF)電漿產生，以進行氧化 物標靶的濺鍍，將標靶材料沉積在基板上。本例的稀有氣 體為氬氣（Ar)，不過也能夠用其他種類的稀有氣體。成膜 時的條件，如同以下所述。 型式I : - 製造方法：RF濺鍍法 熟 > 標乾：Zn-Sn-Ο燒結體 氣體種R1 : Ar-0dl合氣體 氣體種R1中〇2的體積濃度：CGAS(vol%) 處理室内壓力：P2(Pa) 基板溫度：T3(°C) 濺鍍電力：Wp(W) 沉積時間：H3(小時） 型式11 : 製造方法：RF、濺鍍法 19 320774 200939470 標乾：Zn-Sn-Ο燒結體+含有D元素的碎片 氣體種R2:Ar氣體 處理室内壓力：P2(Pa) 4 基板溫度：T3(°C) . 濺鍍電力：Wp(W) 沉積時間：H3(小時） 与 … . 各參數的適當範圍，如同以下所述。 (a)0. 5^M1/M2^3 ❹（b)500-Tl-1200 Cc)l^H1^240
(d) lOO^Gl^lOOO (e) 500^G2^ 10000 (f) 101. 325SP1S10132. 5 (g) 1000‘T2‘1600 (h) l^H2^240 ❹（i)0.1-P2-10 (j) RT(室溫= 26)-T3-1200 (k) l/60^H3^10
(l) IO^Wp^IOOO (m) 0^ Cgas^ 20 此外，上述的參數，符合以下的關係。 (o)Gl^G2 (ρ)Τ1^Τ2 咸認為：在參數至少符合上述的範圍的情況中，可以 20 320774 200939470 製造出能夠製造進行實用性的動作之電晶體的氧化物化合 物材料。 實施例 共同條件： Λ _ 用上述的製造方法，將上述的氧化物化合物材料Χ沉 積在基板1上，製造薄膜電晶體10。採用純度99 99%之 日本高純度化學公司製造的氧化辞粉末（ΖηΟ)，並採用純度 99. 99%之日本高純度化學公司製造的氧化錫粉末 © (SnOO。乾式球磨機則是採用直徑5 mm之锆製的球珠。 此外’為了監視膜厚或膜特性，備妥玻璃基板（日未康 寧公司製造的型號1737) ’設置在相同濺鍍處理裝置内。 進行該基板的超音波脫脂洗淨來作為成膜前處理。 實施例1的條件； (1-1)氧化物標靶的製造：
Ml/M2 = 2 〇 Tl = 900(°〇
Hl = 5(小時） G1 = 500(kg/cm2) G2= 1600(kg/Gin2)
Pl = 1013(hPa) T2= 1200(°C) H2 = 5(小時） 製造的氧化物標靶（Zn-Sn-0的燒結體）的密度為5.43 g/cm3。將以此方式所獲得之燒結體的兩面，用平面研削 320774 21 200939470 盤進行研磨，加工成直徑76. 2 mm、庙* / 乙咖1、厚度6 mm，再用銦系 合金來黏著在背板（backing s mate)，以製作氧化物標靶。 (1-2)基板的製造： 閘極電極材料：Si , 閘極絕緣膜材料：Si〇2 源極和沒極電極材科： 通道長度1=20/ζιη 通道寬度W= 1 mm 〇 (1-3)成膜： 製造方法：RF濺鍍法 標乾：Zn-Sn-Ο燒結體 氣體種R1 : Ar-〇2混合氣體 氧濃度 C(；as : 1 vol%
處理室内壓力P2 : 〇. 5 Pa 基板溫度T3 : 200°C $ 濺鍍電力Wp : 50W 沉積時間H3 : 1小時 評估方法和評估結果： 針對獲得的薄膜進行X線繞射的結果，並未檢測出明 確的繞射尖峰，表示製作出來之Zn-Sn-Ο膜（半導體層2) 的結晶性為非晶質。半導體層2的膜厚為103. 7 nm。另外， 形成在玻璃基板的薄膜，經目視為透明。另外，包含玻璃 基板之波長550 nm的透射率為87. 8%，從波長380 nm至 780 nm為止之平均的透射率為85. 2%。另外，獲得的薄膜 22 320774 200939470 之比電阻和移動度係以霍爾法測定予以求出。獲得之 Zn-Sn-Ο非晶質氧化物膜的電子載體濃度為3 〇8χ1〇16/ cm3，電子移動度為5. 36 cm2/Vs。， 膜特性： 以上’實施例1所形涘之半導體層的膜特性，如以下 所述。... 半導體層材料：Zn-Sn-0(化合物） 結晶性··非晶質 膜厚.103. 7 nm 電子載體濃度Cx : 3.08xl016/cm3 電子移動度: 5. 36 cm2/Vs 比電阻px : 3. 67Ωαη * 薄片電阻 3.54 X l〇5Q/sq. 薄膜電晶體（TFT)的電流-電壓特性： ❹ 從半導體層的表面，將探針豎立在位於被形成的半 •層内部之源極電師祕電極上’令探針尖端接觸到 電極，測定TFT的電流-電壓特性。 主第3圖為表示在室溫下所測定之tft元件的電流-電 故β隨著;及極電壓Vd的增加，没極電流Id跟著增加 ^通道為W傳導。這點與非晶質的系氧 在、：《1 Ν型傳導體的事實並不相矛盾。没極電流Id顯示 體之^:壓Vd=3〇V左右飽和(夾止)之典型的半導體電 ，係有汲極電流Id=9x 另外，在閘極電壓Vg：-60v時 320774 200939470 ι〇-3Α的電流流動。此係對應於可利用閘極偏壓電位在半導 體層内誘發載體的情形。 最大電流Imax為10 mA，反方向的漏電流也為〇 〇1 /A以下，顯示良好的電晶體特性。電晶體導通/切斷時 '的汲極電流比值為IxlG6以上。另外，由表示_電壓與沒 ，極電流的關係之電晶體的傳達特性的飽和區域所算出的移 動度約為10 cm2/Vs。 實施例2的條件： & 除了將濺鍍時的氧濃度Cgas設定為〇,丨ν〇ι%以外，在 與實施例1相同的條件下製作TFT。 評估方法和評估結果： 針對獲得的膜進行X線繞射的結果，並未檢測出明確 的繞射尖峰，辦製作出來之Zn备0膜（半導體層2)的 結晶性為非晶質。膜厚為1G5· 5 nm。魏基板（日本康寧 公司製造的型號Π37)上所成膜的膜，經目視為透明。錢 鐘處理的結果’獲得之透叫電性_的比電阻和移動度 係以霍爾法測定予以求出。獲得之半導體層的電子載體漢 度為 4. 64xl017/cm3 ’ 電子移動度為 1〇. 8 cm2/Vs。 膜特性： 實施例2所形成之半導體層的膜特性，如同以下所述。 半導體層材料：Zn-Sn-0(化合物) 結晶性：非晶質 膜厚：105.5 nm 電子载體濃度Cx : 4. 64xl017/em3 320774 24 200939470 電子移動度;ί/χ: 10. 8 cm2/Vs 比電阻px : 1. 25Ωαη 薄片電阻 Rx : 1. 18xl05D/sq. • 薄膜電晶體（TFT)的電流-電壓特性： 第4圖為表示在室溫下所測定之邙了元件的電流-電壓 * 特性。測定方法則是與實施例1相同。依據實施例2，即 使氧濃度為〇. 1 vol%的情況，雖達不到實施例1的程度， 的但仍可以製作具有良好的電晶體特性之TFT元件ό ϋ實施例3的條件： 除了將減鍍時的氧濃度CGAS設定為1〇 ν〇ι%以外，在 與實施例1相同的條件下製作TFT。 評估方法和評估結果： 針對獲得的膜進行X線繞射的結果，並未檢測出明確 射尖+，表示製作出來之Zn-Sn-Ο膜（半導體層2)的 結晶性為非晶f。半導體層2的膜厚為89,玻璃基板（曰 〇本康寧公司製造的型號1737)上所成膜的膜，經目視為透 明。錢鐘處理的結果’獲得之透明導電性薄膜的 比電阻和 移動度係以霍爾法測定予以求出。獲得之半導體層的電子 载體/農度為5.45xiG15/em3，電子移動度為5. Q2韻2/以。 膜特性： . ' ,實施例3所形成之半導體層的膜特性，如同以下所述。 半、體層材料：Zn-Sn-Ο(化合物） 結晶性：非晶質 膜厚：89 nm 320774 25 200939470 電子載體濃度Cx : 5.45xl015/cm3 電子移動度//χ: 5. 02 cm2/Vs 比電阻 P X : 2. 28 X 102 Ω cm , 薄片電阻 Rx : 2. 56 X 107D/sci. 、 薄膜電晶體（TFT)的電流-電壓特性： ， 第5圖為表示在室温下所測定之TFT元件的電流-電壓 特性。測定方法則是與實施例1相同。依據實施例3’即 使氧濃度Cgas為1〇 vol%的情況，雖達不到實施例1的程 ® 度，但仍可以製作具有良好的電晶體特性之TFT元件。 比較例1的條件： 除了將濺鍍時的氧濃度CGAS設定為0 vol%以外’在與 實施例1相同的條件下製作TFT。 評估方法和評估結果： 針對獲得的膜進行X線繞射的結果，並未檢測出明確 的繞射尖峰，表示製作出來之Zn_sn-〇膜（半導體層2)的 ❹結晶性為非晶質。膜厚為m.7nm。玻璃基板（曰本康寧 公司製造的型號^737)上所成膜的膜，經目視為透明。濺 軸理的結果，獲得之透明導電性薄膜的比電阻和移動度 係以霍爾法測定予以.求出。獲得之半導體層的電子載體濃 度為6· 51Xl〇Vcm3 ’電子移動度為14. 9 Cm2/VS。 膜特性： 比較例1所形成之半導體層的膜特性，如同以下所述。 半導體層㈣：2n'Sn-0(化合物） 結晶性：非晶質 26 320774 200939470 膜厚：111. 7 nm 電子載體濃度Cx : 6. 51xl018/cm3 電子移動度//χ: 14. 9 cm2/Vs f 比電阻 ρ χ : 6. 40xl(r2Dcm . 薄片電阻 Rx : 5. 73xl03D/sq. 薄膜電晶體（TFT)的電流-電壓特性： 獲得的TFT並沒有顯示電晶體特性，此咸認為：半導 體層内的載體濃度過高，在源極/汲極間會洩漏電流之故。 ❹ 實施例4的條件： 除了將實施例1中所獲得的氧化物標靶設置在濺鑛裝 置的處理室内，將釩（V)的碎片（日本高純度化學公司製 造，純度99.9%，5x5xtl mm)8片，沿著氧化物標靶之侵 蝕部的圓周，隔著相等間隔固定設置，再將Ar氣體導入到 濺鍍裝置内以外，在與實施例1相同的條件下形成薄膜。 亦即，濺鍍時的氧濃度CGAS為0 vol%。 @ 即是實施例4的成膜條件，如同以下所述。 製造方法：RF濺鍍法 標靶：Zn-Sn-0燒結體+ V碎片 氣體種R2 : Ar氣體 氧濃度 Cgas : 0 vol% 處理室内壓力P2 : 0. 5 Pa 基板溫度T3 : 200°C 濺鍍電力Wp : 50f 沉積時間H3 : 1小時 27 320774 200939470 評估方法和評估結果： 用酸來溶解所獲得的膜，再用ICP-AES(感應耦合電漿 原子發射光譜儀）進行金屬元素的測量的結果，相對於氧化 -膜中的金屬元素（Zn、Sn、0)，V含有0.54重量％、0.98 .莫耳％。亦即，摻雜物相對於半導體層中的氧除外的全部 .構成元素之莫耳比值.Cdgpant ( Cdqpant = ((V的莫耳數）/(V的 莫耳數+ Zn的莫耳數+ Sn的莫耳數）)χ 1〇〇%)為〇 93莫 耳％。針對獲得的膜進行X線繞射的結果，並未檢測出明 ❹確的繞射尖峰’表示製作出來之摻雜釩的Zn—Sn_0膜（半導 體層2)的結晶性為非晶質。該半導體層的膜厚為115 8nm。 玻璃基板（日本康寧公司製造的型號1737)上所成膜的膜， 經目視為透明。另外，包含玻璃基板之波長550 nm的透射 率為89. 3%，從波長380 nm至780 nm為止之平均的透射 率為85.1% 〇 濺鐘處理的結果，獲得的透明導電薄膜的比電阻、載 ⑩體濃度以及移動度係以霍爾法測定予以求出。獲得之鈒摻 雜之Zn-Sn_〇膜的比電阻為ι. 〇6Ωαη，電子載體濃度為 3·45χ1017/(：πι3,電子移動度為 17. j cm2/Vs。 膜特性： . · · - 實施例4所形成之半導體層的膜特性，如同以下所述。 半導體層材料：Zn-Sn-0(化合物） 結晶性：非晶質 膜厚：115. 8 nm 電子載體濃度Cx: 3· 45xl017/cm3 320774 28 200939470 電子移動度: 1Μ em2/Vs 薄片電阻 Rx : 9. i4xl〇4Q/sq· 摻雜物含有率Cd_t : 〇. 93莫耳％ 利用叙的效果，未大鴨降低移動度，可以 良好的電晶趙特性赠心下。另:3 元素的摻雜物濃度增加，則有愈增加電子載體濃 ^減^趨勢，藉由此方式，能夠控制電子載體濃度。 Ο U 冥耳 ％ < Cdopant g 1 〇 莫耳％ ·. 當值，具枝錢妓減少到適 ==少’順利地物來摻雜的固』= 出相或偏_，未發生摻雜物濃度分布的不均等性等的效 果0 另卜以下的表中為，除了 Ga及F的情況，係除了金 ❹属（半導體)碎片（縱橫尺寸5醜5 mm，厚度=1麵）！片固 疋《ν置在氧化物標靶的侵蝕部、並將紅氣體導入濺鑛裝置 内以外與實施例1同樣，測定成膜過後的薄膜之薄片 阻的結果。 在摻雜物元素為Ga的情況，係除了將氧化鎵（Ga.2〇3) 的燒、〇體顆粒（直徑l〇mm0，厚度= 3mm)l個固定設置在 氧化物標靶的侵蝕部以外，在摻雜物元素為F的情況，係 除了將摻雜了氣化鋅（2ηρ2)及i化錫（純4)之Zn2Sn〇4的燒 ’、.〇體顆粒（直彼1 〇丽必，厚度=3丽）1個固定設置在氧化 320774 29 200939470 物標的侵#部、再將Ar氣體導人濺鍍裝置内以外，與實 施例1同樣地測定成膜過後的薄膜之薄月電阻的結果。 如以下的表1所示，採用摻雜物元素（M、Zr、M〇、Cr、 w、Nb、Τι、Ga、Hf、Ni、Si、Ag、Ta、Fe、F、Cu、Pt) .的話，可以獲得與上述的V同樣的效果。
TFT的電流-電壓特性： 即使是實施例4的電晶體仍觀察到常關的狀態。 320774 30 200939470 此外，如同上述，基於製造場效型電晶體的容易度， ; 氧化物半導體材料X最好是還含有摻雜物元素而形成之氧 化物。亦即，採用摻雜物元素時，氧化物半導體材料X内 ( 之載體濃度的控制性則會提升。 . (產業上的可利用性） 依據本發明的氧化物半導體材料，提供具有實用上堪 用的低電子載體濃度，適用於場效電晶體等電子裝置之氧 化物半導體材料。另外，依據本發明，提供容易製造氧化 β 物半導體材料的方法。 【圖式簡單說明】 第1圖為薄膜電晶體10之平面圖。 第2圖為第1圖所示之薄膜電晶體10的ΙΙ-ΙΙ箭頭之 剖面圖。 第3圖為表示實施例1中TFT的電流-電壓特性。 第4圖為表示實施例2中TFT的電流-電壓特性。 ^ 第5圖為表示實施例3中TFT的電流-電壓特性。 第6圖為表示氧濃度與電子載體濃度的關係。 第7圖為表示氧濃度與電子載體濃度的關係。 【主要元件符號說明】 1 基板 1C 閘極絕緣層 1D 没極電極 1G 閑極電極 1S 源極電極 2 半導體層 10 薄膜電晶體 31 320774

Claims (1)

  1. 200939470 七、申請專利範圍： ' 1. 一種氧化物半導體材料，其特徵為： 含有鋅（Zn)、錫（Sn)以及氧（0)但不含銦（In)，且 電子載體濃度大於lxl〇15/cm3，不到lxl018/cm3。 -t „ 2.如申請專利範圍第1項之氧化物半導體材料，其中，還 含有掺雜物。 3. 如申請專利範圍第2項之氧化物半導體材料，其中，摻 雜物為從由 ΑΊ、Zr、Mo、Cr、W、Nb、Ti、Ga、Hf、Ni、 ® Ag、V、Ta、Fe、Cu、Pt、S i以及F所組成的群體中選 出的至少一種。 4. 如申請專利範圍第1至3項中任一項之氧化物半導體材 料，其中，氧化物半導體材料為非晶質。 5. —種電子裝置，其特徵為，具備有： 由如申請專利範圍第1至4項中任一項之氧化物半 導體材料所組成之半導體層；及 @ : 設置在前述半導體層之電極。 6. —種場效電晶體，其特徵為，具備有： 由如申請專利範圍第1至4項中任一項之氧化物半 導體材料所組成之半導體層； 設置在前述半導體層且相互隔開之源極電極和汲 極電極；及 設置在可針對位於前述源極電極與前述汲極電極 之間之前述半導體層的區域施加偏壓電位的位置之閘 極電極。 32 320774 200939470 7. —種氧化物半導體材料的製造方法，其特徵為，包括以 下的步驟（i)至（iv): (i) 備妥含有Zn、Sn以及0的氧化物標乾之步驟、 (ii) 將基板配置在處理室内之步驟、 (iii) 將前述氧化物標靶配置在處理室内之步驟、 (iv) 將被配置在前述處理室内之前述氧化物標 靶，用稀有氣體予以濺鍍，藉此將標靶材料沉積在前述 基板上之步驟， 〇 以及前述濺鍍時，在與前述氧化物標靶同時進行濺 鍍的位置，還配置摻雜物材料。 ❹ 33 320774
TW097143797A 2007-11-15 2008-11-13 Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor TW200939470A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296984A JP2009123957A (ja) 2007-11-15 2007-11-15 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ

Publications (1)

Publication Number Publication Date
TW200939470A true TW200939470A (en) 2009-09-16

Family

ID=40638852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143797A TW200939470A (en) 2007-11-15 2008-11-13 Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor

Country Status (6)

Country Link
US (1) US20110001136A1 (zh)
EP (1) EP2219225B1 (zh)
JP (1) JP2009123957A (zh)
CN (1) CN101868857A (zh)
TW (1) TW200939470A (zh)
WO (1) WO2009064007A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907334B2 (en) 2010-04-20 2014-12-09 Kobe Steel, Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9287408B2 (en) 2011-03-25 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Field-effect transistor, and memory and semiconductor circuit including the same
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US10002949B2 (en) 2009-11-06 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
KR20170085148A (ko) 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102142835B1 (ko) * 2009-10-09 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
JP5592952B2 (ja) * 2010-07-30 2014-09-17 株式会社日立製作所 酸化物半導体装置
KR101501629B1 (ko) * 2011-04-12 2015-03-11 미쓰이 긴조꾸 고교 가부시키가이샤 산화물형 반도체 재료 및 스퍼터링 타깃
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
JP5996227B2 (ja) * 2012-03-26 2016-09-21 学校法人 龍谷大学 酸化物膜及びその製造方法
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
WO2014046480A1 (ko) 2012-09-18 2014-03-27 주식회사 엘지화학 투명 전도성막 및 이의 제조방법
KR101445478B1 (ko) 2012-10-15 2014-09-30 청주대학교 산학협력단 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
JP6233233B2 (ja) * 2013-08-06 2017-11-22 三菱マテリアル株式会社 スパッタリングターゲット及びその製造方法
CN104004990B (zh) * 2014-06-03 2016-08-24 上海理工大学 制备非晶态透明氧化锌薄膜的方法
JP6041219B2 (ja) 2014-08-27 2016-12-07 日立金属株式会社 スパッタリングターゲット
CN105655354A (zh) * 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法
JP6557750B1 (ja) * 2018-03-16 2019-08-07 株式会社コベルコ科研 スパッタリングターゲット材、及びスパッタリングターゲット
JP7373763B2 (ja) 2019-02-14 2023-11-06 パナソニックＩｐマネジメント株式会社 ＳｃＡｌＭｇＯ４単結晶基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000258375A (ja) * 1999-03-09 2000-09-22 Ngk Spark Plug Co Ltd ガスセンサ
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2005003806A (ja) * 2003-06-10 2005-01-06 Sun Tec Kk 光学素子、波長可変光フィルタおよび光アドドロップモジュール
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250369A (ja) * 2006-03-16 2007-09-27 Sumitomo Chemical Co Ltd 透明導電性膜およびその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5125162B2 (ja) * 2007-03-16 2013-01-23 住友化学株式会社 透明導電膜用材料
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002949B2 (en) 2009-11-06 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI647849B (zh) * 2009-11-06 2019-01-11 日商半導體能源研究所股份有限公司 半導體裝置
US8907334B2 (en) 2010-04-20 2014-12-09 Kobe Steel, Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9287408B2 (en) 2011-03-25 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Field-effect transistor, and memory and semiconductor circuit including the same
US9548395B2 (en) 2011-03-25 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Field-effect transistor including oxide semiconductor, and memory and semiconductor circuit including the same
TWI597842B (zh) * 2011-03-25 2017-09-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
US9859443B2 (en) 2011-03-25 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Field-effect transistor, and memory and semiconductor circuit including the same

Also Published As

Publication number Publication date
EP2219225A1 (en) 2010-08-18
EP2219225B1 (en) 2012-06-20
US20110001136A1 (en) 2011-01-06
WO2009064007A1 (ja) 2009-05-22
EP2219225A4 (en) 2011-01-05
JP2009123957A (ja) 2009-06-04
CN101868857A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
TW200939470A (en) Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
TWI487118B (zh) Semiconductor device
JP6137111B2 (ja) 酸化物焼結体および半導体デバイスの製造方法
TW201017890A (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device
US8207530B2 (en) Oxide semiconductor and thin film transistor including the same
TW200915579A (en) Thin film transistor
JP6341198B2 (ja) 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
KR20130018300A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
CN105118854B (zh) 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
CN109196626A (zh) 金属氮氧化物半导体膜的制造方法及金属氮氧化物半导体膜
CN105009298B (zh) 氧氮化物半导体薄膜
JP2004193446A (ja) 半導体装置の製造方法および薄膜トランジスタの製造方法
CN103903988B (zh) 氧化物半导体制造方法
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
WO2018143005A1 (ja) 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
Choi et al. A comparison of Ga: ZnO and Ga: ZnO/Ag/Ga: ZnO source/drain electrodes for In–Ga–Zn–O thin film transistors
TW201526118A (zh) 半導體裝置及半導體裝置之製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
TW201250865A (en) Oxide-type semiconductor material and sputtering target
Jeon et al. Characteristics of gallium-doped zinc oxide thin-film transistors fabricated at room temperature using radio frequency magnetron sputtering method
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置