CN105118854B - 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置 - Google Patents

金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置 Download PDF

Info

Publication number
CN105118854B
CN105118854B CN201510379122.0A CN201510379122A CN105118854B CN 105118854 B CN105118854 B CN 105118854B CN 201510379122 A CN201510379122 A CN 201510379122A CN 105118854 B CN105118854 B CN 105118854B
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor films
metallic element
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510379122.0A
Other languages
English (en)
Other versions
CN105118854A (zh
Inventor
袁广才
闫梁臣
徐晓光
王磊
彭俊彪
兰林锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
BOE Technology Group Co Ltd
Original Assignee
South China University of Technology SCUT
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, BOE Technology Group Co Ltd filed Critical South China University of Technology SCUT
Priority to CN201510379122.0A priority Critical patent/CN105118854B/zh
Publication of CN105118854A publication Critical patent/CN105118854A/zh
Priority to US15/038,127 priority patent/US9806097B2/en
Priority to PCT/CN2015/096946 priority patent/WO2017000503A1/en
Priority to EP15860002.3A priority patent/EP3317899A4/en
Application granted granted Critical
Publication of CN105118854B publication Critical patent/CN105118854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置，属于平板显示领域。所述金属氧化物半导体薄膜的成分为金属氧化物；所述金属氧化物包括第一金属元素、第二金属元素和第三金属元素；所述第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；所述第二金属元素为钙元素、锶元素和钡元素中的至少一者；所述第三金属元素为钛元素和锡元素中的至少一者。本发明能够提高薄膜晶体管的迁移率。

Description

金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
技术领域
本发明涉及平板显示领域，特别涉及一种金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置。
背景技术
近年来，在平板显示领域，尤其是在有机电致发光显示(OLED)领域，薄膜晶体管(TFT，Thin Film Transistor)受到广泛应用。
目前薄膜晶体管由栅极、绝缘层、有源层、源极、漏极等部件组成，其中，制作有源层的主要材料为硅材料，例如，可以为非晶硅等硅材料。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
由于硅材料存在迁移率低等缺点，导致制作出来的薄膜晶体管也存在迁移率低的缺点。
发明内容
为了提高薄膜晶体管的迁移率，本发明提供了一种金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置。所述技术方案如下：
一种金属氧化物半导体薄膜，所述金属氧化物半导体薄膜的成分为金属氧化物；
所述金属氧化物包括第一金属元素、第二金属元素和第三金属元素；
所述第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；
所述第二金属元素为钙元素、锶元素和钡元素中的至少一者；
所述第三金属元素为钛元素和锡元素中的至少一者。
所述金属氧化物的化学表达式为MxA1-xBOδ，其中0.001≤x≤0.5，δ>0，M为第一金属元素、A为第二金属元素，B为第三金属元素。
所述金属氧化物半导体薄膜具有由多种结晶相组成的混合相。
所述多种结晶相中包括钙钛矿相。
除所述钙钛矿相以外的结晶相至少包括所述第一金属元素的氧化物、所述第二金属元素的氧化物和所述第三金属元素的氧化物中的至少一者。
除所述钙钛矿相以外的结晶相还包括非钙钛矿结构的三元或四元金属氧化物。
所述钙钛矿相的晶胞属于立方晶系；
所述第一金属元素位于所述晶胞的部分顶点位置，所述第二金属元素位于所述晶胞的体心位置，氧元素位于所述晶胞的面心位置，所述第三金属元素位于所述晶胞中除所述部分顶点位置以外的顶点位置。
所述金属氧化物半导体薄膜在预设质量浓度的盐酸下的刻蚀速率小于10nm/min，其中，预设质量浓度大于或等于3％且小于或等于10％。
所述金属氧化物半导体薄膜中的晶粒大小介于2至300nm之间。
所述薄膜的厚度介于10至200nm。
一种制备金属氧化物半导体薄膜的方法，所述方法包括：
将金属氧化物材料制备成靶材，其中金属氧化物包括第一金属元素、第二金属元素和第三金属元素；所述第二金属元素为钙元素、锶元素和钡元素中的至少一者；所述第三金属元素为钛元素和锡元素中的至少一者；所述第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；
对所述靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜。
所述将金属氧化物材料制备成靶材之前，还包括：
将包括所述第一金属元素的第一氧化物粉末、包括所述第二金属元素的碳酸物粉末和包括所述第三金属元素的第二氧化物粉末按预设比例混合均匀得到混合物；
在第一预设温度下对所述混合物进行烧结处理得到包括所述第一金属元素、第二金属元素和第三金属元素的金属氧化物。
所述将金属氧化物材料制备成靶材，包括：
将所述金属氧化物研磨成粉末，将所述粉末压片成材料片；
对所述材料片进行机械加工制得靶材。
所述第一氧化物粉末、所述碳酸物粉末和所述第二氧化物粉末之间的比例为(x/2):(1-x):1，0.001≤x≤0.5。
所述对所述靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜之后，还包括：
对所述金属氧化物半导体薄膜进行后退火操作，且后退火操作的温度介于200度至300度。
所述预设处理操作为物理气相沉积的操作。
一种薄膜晶体管，所述薄膜晶体管的有源层材料为所述金属氧化物半导体薄膜。
所述有源层的厚度介于10nm至200nm。
一种制备薄膜晶体管的方法，所述方法包括：
采用上述制备金属氧化物半导体薄膜的方法制备得到金属氧化物半导体薄膜；
对所述金属氧化物半导体薄膜进行图形化处理得到薄膜晶体管的有源层。
一种阵列基板，所述阵列基板包括所述薄膜晶体管。
一种显示设备，所述显示设备包括所述阵列基板。
在本发明实施例中，由于薄膜晶体管的有源层的成分为包括第一金属元素、第二金属元素、第三金属元素的金属氧化物，由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，金属氧化物半导体薄膜中包括这些金属元素，可以使薄膜晶体管具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点。
附图说明
图1是本发明实施例1提供的一种钙钛矿相的晶胞结构示意图；
图2-1是本发明实施例2提供的第一种制备金属氧化物半导体薄膜的方法流程图；
图2-2是本发明实施例2提供的第二种制备金属氧化物半导体薄膜的方法流程图；
图3是本发明实施例3提供的一种薄膜晶体管结构示意图；
图4是本发明实施例4提供的一种制备薄膜晶体管的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
本发明实施例提供了一种金属氧化物半导体薄膜，该金属氧化物半导体薄膜可以用于制作薄膜晶体管的有源层等。
该金属氧化物半导体薄膜的成分为金属氧化物；
该金属氧化物包括第一金属元素、第二金属元素和第三金属元素；
第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；
第二金属元素为钙元素、锶元素和钡元素中的至少一者；
第三金属元素为钛元素和锡元素中的至少一者。
由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，金属氧化物半导体薄膜中包括这些金属元素，可以使金属氧化物半导体薄膜具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点；另外，这些金属元素易于形成结晶相，所以制备金属氧化物半导体薄膜的工艺简单，减少制备难度，且这三种金属元素中不包含价格昂贵的贵金属镓元素，都为普通的金属元素，所以降低制备金属氧化物半导体薄膜的成本。
可选的，该金属氧化物的化学表达式为MxA1-xBOδ，其中0.001≤x≤0.5，δ>0，M为第一金属元素，A为第二金属元素、B为第三金属元素。
其中，化学表达式为MxA1-xBOδ的金属氧化物可以由三种物质制备得到，该三种物质分别为包括第一金属元素的第一氧化物，包括第二金属元素的碳酸物和包括第三金属元素的第二氧化物，且第一氧化物、碳酸物和第二氧化物三者之间的配比可以为预设比例。
其中，预设比例可以为摩尔百分比，例如摩尔百分比可以为(x/2):(1-x):1，即第一氧化物、碳酸物和第二氧化物三者之间的配比为(x/2):(1-x):1。
这种配比制备的金属氧化物半导体薄膜更容易形成多种结晶相，更容易形成钙钛矿相的结晶相。
可选的，包括第一金属元素的第一氧化物的化学表达式可以为M2O3，包括第二金属元素的碳酸物的化学表达式可以为ACO3，包括第三金属元素的第二氧化物的化学表达式可以为BO2。
在制备金属氧化物半导体薄膜时，可以将按预设比例将第一氧化物粉末、碳酸物粉末和第二氧化物粉末混合均匀成混合物；然后在预设温度下对该混合物进行高温烧结处理形成化学表达式为MxA1-xBOδ的金属氧化物。该预设温度可以为介于900至1650度。
其中，需要说明的是：在高温烧结处理的过程中碳酸物ACO3中的碳元素C会形成二氧化碳等气体挥发，所以形成化学表达式为MxA1-xBOδ的金属氧化物不含碳元素C。
形成的化学表达式为MxA1-xBOδ的金属氧化物为一种金属氧化物，而该一种金属氧化物的化学结构稳定性较高，所以可以提高金属氧化物半导体薄膜的稳定性。化学表达式为MxA1-xBOδ的金属氧化物可以为氧化镧锶锡LaxSr1-xSnOδ和氧化铟钡钛InxBa1-xTiOδ等。
可选的，该金属氧化物半导体薄膜具有由多种结晶相组成的混合相。多种结晶相可以减小金属氧化物半导体薄膜内的晶粒的大小，提高金属氧化物半导体薄膜的均匀性，降低过剩载流子浓度，对金属氧化物半导体薄膜的结构起到支撑作用。
可选的，该多种结晶相中包括钙钛矿相。其中，钙钛矿相可以对金属氧化物半导体薄膜的结构起到支撑作用，另外，钙钛矿相是一种薄膜相，在金属氧化物薄膜制备过程中容易形成，因此降低制备金属氧化物半导体薄膜的难度。
可选的，除钙钛矿相以外的结晶相至少包括第一金属元素的氧化物、第二金属元素的氧化物和第三金属元素的氧化物中的至少一者。其中，除钙钛矿相以外的其他结晶相可以减小金属氧化物半导体薄膜内的晶粒的大小，提高金属氧化物半导体薄膜的均匀性，达到降低过剩载流子浓度的效果。
进一步地，除钙钛矿相以外的其他结晶相中还可以包括非钙钛矿结构的三元或四元金属氧化物。但不包括晶界杂相。
参见图1，该钙钛矿相的晶胞属于立方晶系；
在钙钛矿相的晶胞结构中，第一金属元素M位于晶胞的部分顶点位置，第二金属元素A位于晶胞的体心位置，氧元素O位于晶胞的面心位置，第三金属元素B位于晶胞中除该部分顶点位置以外的顶点位置。
钙钛矿结构的立方体晶胞，如图1所示，此时A处于晶胞的顶点，B处于晶胞的体心，氧处于晶胞的面心，M取代部分A的位置(所以在图1中未画出第一金属元素M，而在图1中存在部分顶位置的黑圆圈实为第一金属元素M)。因为M是三价的，A是二价的，所以M取代A后会有富余的电子出现，形成n掺杂，故M的掺杂量可以调控材料的载流子浓度和迁移率。另一方面，钙钛矿结构容易形成金属离子轨道交叠，形成电子通道。故，钙钛矿结构的金属氧化物半导体薄膜也具有较高的电子迁移率。
立方晶系的钙钛矿相可以增加材料的稳定性，可以简化制备金属氧化物半导体薄膜的工艺。
可选的，该金属氧化物半导体薄膜在预设质量浓度的盐酸下的刻蚀速率小于10nm/min。其中，预设质量浓度大于或等于3％且小于或等于10％，例如为4％、5％、6％、7％、8％或9％等。
可选的，该金属氧化物半导体薄膜中的晶粒大小介于2至300nm之间。其中，晶粒大小介于2至300nm之间的金属氧化物半导体薄膜的均匀性较高，即提高了金属氧化物半导体薄膜的均匀性。
可选的，该金属氧化物半导体薄膜的厚度介于10至200nm。其中，厚度介于10至200nm的金属氧化物半导体薄膜制备的有源层稳定性较高。
在本发明实施例中，由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，金属氧化物半导体薄膜中包括这些金属元素，可以使金属氧化物半导体薄膜具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点；另外，这些金属元素易于形成结晶相，所以制备金属氧化物半导体薄膜的工艺简单，减少制备难度，且这三种金属元素中不包含价格昂贵的贵金属镓元素，都为普通的金属元素，所以降低制备金属氧化物半导体薄膜的成本。
实施例2
参见图2-1，本发明实施例提供了一种制备金属氧化物半导体薄膜的方法，包括：
步骤101：将金属氧化物材料制备成靶材，其中金属氧化物包括第一金属元素、第二金属元素和第三金属元素；第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；第二金属元素为钙元素、锶元素和钡元素中的至少一者；第三金属元素为钛元素和锡元素中的至少一者。
步骤102：对该靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜。
在本发明实施例中，采用金属氧化物制备金属氧化物半导体薄膜，由于该金属氧化物包括第一金属元素、第二金属元素和第三金属元素；第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；第二金属元素为钙元素、锶元素和钡元素中的至少一者；第三金属元素为钛元素和锡元素中的至少一者；金属氧化物半导体薄膜中包括这些金属元素，可以使金属氧化物半导体薄膜具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点；另外，这些金属元素易于形成结晶相，所以制备金属氧化物半导体薄膜的工艺简单，减少制备难度，且这三种金属元素中不包含价格昂贵的贵金属镓元素，都为普通的金属元素，所以降低制备金属氧化物半导体薄膜的成本。
参见图2-2，对于图2-1的过程，可以具体为：
步骤201：将包括第一金属元素的第一氧化物粉末、包括第二金属元素的碳酸物粉末和包括第三金属元素的第二氧化物粉末按预设比例混合均匀得到混合物。
其中，预设比例可以为摩尔百分比，例如摩尔百分比可以为(x/2):(1-x):1，所以第一氧化物粉末、碳酸物粉末和第二氧化物粉末之间的比例为(x/2):(1-x):1，0.001≤x≤0.5。
可选的，包括第一金属元素的第一氧化物的化学表达式可以为M2O3，包括第二金属元素的碳酸物的化学表达式可以为ACO3，包括第三金属元素的第三氧化物的化学表达式可以为BO2，其中M为第一金属元素、A为第二金属元素，B为第三金属元素。
例如，第一氧化物、碳酸物和第二氧化物可以分别为氧化镧La2O3、碳酸锶SrCO3和氧化锡SnO2。相应地，将La2O3、SrCO3和SnO2粉末按照(x/2)：(1-x)：1的比例混合均匀得到混合物。
再如，第一氧化物、碳酸物和第二氧化物可以分别为氧化铟In2O3、碳酸钡BaCO3和氧化钛TiO2。相应地，将In2O3、BaCO3和TiO2粉末按照(x/2)：(1-x)：1的比例混合均匀得到混合物。
步骤202：在第一预设温度下对该混合物进行烧结处理得到包括第一金属元素、第二金属元素和第三金属元素的金属氧化物。
其中，第一预设温度介于900至1650度。在高温烧结处理的过程中碳酸物ACO3中的碳元素C会形成二氧化碳等气体挥发，所以得到的金属氧化物的化学表达式为MxA1-xBOδ，且该金属氧化物不含碳元素C。在高温下得到的金属氧化物为块状的烧结块。
例如，在900至1650度的温度下，对由La2O3、SrCO3和SnO2粉末组成的混合物进行高温烧结处理得到块状的InxBa1-xTiOδ烧结块。再如，在900至1650度的温度下，对由In2O3、BaCO3和TiO2粉末组成的混合物进行高温烧结处理得到块状的InxBa1-xTiOδ烧结块。其中，第一预设温度视x含量而定，x含量越高，烧结温度越高。
步骤203：将金属氧化物材料制备成靶材。
具体地，将金属氧化物的烧结块研磨成粉末，将研磨的粉末压片成材料片，在第二预设温度下，对该材料片进行烧结，对经过烧结处理的材料片进行机械加工制得靶材。
其中，第二预设温度可以为1000至1800度。对材料片进行烧结处理可以提高材料片的硬度，便于机械加工。
步骤204：对该靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜。
具体地，在预设的沉积温度下，对靶材采用物理气相沉积的操作制备成金属氧化物半导体薄膜。
步骤205：对金属氧化物半导体薄膜进行后退火操作，且后退火操作的温度介于200度至300度。
对金属氧化物半导体薄膜进行后退火操作，有利于改善金属氧化物半导体薄膜特性。
接下来举两个具体实例来说明上述过程，第一实例以制备LaxSr1-xSnOδ氧化物半导体薄膜为例，先将La2O3、SrCO3和SnO2粉末按照(x/2)：(1-x)：1的比例混合均匀，然后在900～1450℃的温度下烧结；再研磨成细粉，压片成型后，在1000～1800℃的温度下烧结制得靶材。将所制备的靶材安装在溅射仪上，通过溅射的方法制备薄膜，溅射衬底温度为500℃，后退火温度为300℃，厚度为40nm。所制备的薄膜经检测具有钙钛矿晶相以及SnO2的晶相，其中钙钛矿晶相Sr占据晶胞的顶点位置，Sn占据晶胞的体心位置，La取代部分Sr的位置；晶粒大小约为2～80nm。薄膜的带隙为3.5～4.2eV之间。当x为0.001、0.1和0.5时，金属氧化物半导体薄膜在预设质量浓度的盐酸下的刻蚀速率分别2、3和8nm/min，其中，预设质量浓度大于或等于3％且小于或等于10％，用于制备的有源层的薄膜晶体管的场效应迁移率为1.6、12.8和0.3cm2/Vs。
第二实例以制备InxBa1-xTiOδ氧化物半导体薄膜为例，先将In2O3、BaCO3、和TiO2粉末按照(x/2)：(1-x)：1的比例混合均匀，然后在900～1450℃的温度下烧结；再研磨成细粉，压片成型后，在1000～1800℃的温度下烧结制得靶材。将所制备的靶材安装在溅射仪上，通过溅射的方法制备薄膜，溅射衬底温度为200℃，后退火温度为450℃。所制备的薄膜经检测具有钙钛矿晶相结构、BaO晶相以及SnO2的晶相，其中钙钛矿晶相Ba占据晶胞的顶点位置，Ti占据晶胞的体心位置，In取代部分Ba的位置。晶粒大小约为40～200nm。薄膜的带隙为3.6～4.2eV之间。当x为0.001、0.1和0.5时，有源层在预设质量浓度的盐酸下的刻蚀速率分别1、2和10nm/min，对应的薄膜晶体管的场效应迁移率为0.6、18和12cm2/Vs。可以看出，InxBa1-xTiOδ材料制备而成的有源层具有较高的迁移率，最高迁移率为18cm2V-1s-1，高于IGZO的迁移率。
在本发明实施例中，制备金属氧化物半导体薄膜的金属氧化物包括第一金属元素、第二金属元素和第三金属元素、由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，使得制备的金属氧化物半导体薄膜中包括这些金属元素，可以使金属氧化物半导体薄膜具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点；另外，这些金属元素易于形成结晶相，所以制备氧化物半导体薄膜的工艺简单，减少制备难度，且这三种金属元素中不包含价格昂贵的贵金属镓元素，都为普通的金属元素，所以降低制备金属氧化物半导体薄膜的成本。
实施例3
本发明实施例提供了一种薄膜晶体管，该膜晶体管的有源层材料为实施例1或2中的任一种金属氧化物半导体薄膜。其中，该有源层的厚度介于10nm至200nm。
如图3所示，该薄膜晶体管可以为背沟道刻蚀结构，设置有衬底a01、栅极a02、绝缘层a03、有源层a04、源漏电极a05、钝化层a06。
栅极a02位于衬底a01之上，绝缘层a02位于衬底和栅极之上，有源层a02覆盖在绝缘层的上表面并与栅极对应，源极和漏极相互间隔并分别与有源层a04的两端电极相连，钝化层a06覆设于有源层a04、源极和漏极的裸露面的上表面。
衬底a01可以为玻璃衬底、金属衬底，也可以为聚合物衬底。衬底具有缓冲层和水氧阻隔层。当衬底a01为金属衬底时衬底a01具体为金属箔，当衬底a01为聚合物衬底时，衬底a01可以为PEN、PET或者PI。
作为栅极a02的金属化导电层可以为铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、银(Ag)、金(Au)、钽(Ta)、钨(W)、铬(Cr)单质或者合金，也可以为ITO(Indium Tin Oxides，纳米铟锡)等其它导电薄膜。
金属导电层可以为单层金属薄膜，或由单层Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金中任意两层以上组成的多层薄膜；金属导电层的厚度为100nm至2000nm。
作为栅极绝缘层a03的绝缘薄膜为基于SiO2、Si3N4、Al2O3、Ta2O5或Y2O3等绝缘薄膜的单层薄膜，或是多种绝缘材料组成的多层薄膜，绝缘层的厚度为50nm～500nm。
有源层a04为具有钙钛矿相和至少一种其它结晶相的无机金属氧化物半导体薄膜。有源层成分的化学表达式为MxA1-xBOδ，其中0.001≤x≤0.5，δ>0,A是Ca、Sr或Ba中的至少一种，B是Ti或Sn中的一种，M是Sc、Y、稀土元素、Al或In中的至少一种，晶粒的大小介于2～300nm之间，厚度为10nm～200nm，在5％浓度的盐酸下的刻蚀速率小于10nm/min。
作为源漏电极a05的导电薄膜层为Al、Cu、Mo或者Ti单质薄膜层，或以上述金属单质作为主体的合金材料构成的薄膜层。
导电薄膜层的厚度通常为100nm～2000nm。
钝化层a06的绝缘薄膜为SiO2、Si3N4、Al2O3、Y2O3、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯薄膜，或是以上绝缘材料组成的多层薄膜，厚度为50nm～2000nm。
在本发明实施例中，由于薄膜晶体管的有源层的成分为包括第一金属元素、第二金属元素、第三金属元素的金属氧化物，由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，金属氧化物半导体薄膜中包括这些金属元素，可以使薄膜晶体管具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点。
实施例4
本发明实施例提供了一种制备薄膜晶体管的方法，包括：
首先，采用实施例2提供的方法制备得到金属氧化物半导体薄膜；
然后，对该金属氧化物半导体薄膜进行图形化处理得到薄膜晶体管的有源层。
在本发明实施例中，制备的薄膜晶体管可以为顶栅结构或底栅结构，接下来以制备底栅结构的薄膜晶体管为例进行说明，而制备顶栅结构的薄膜晶体管与制备底栅结构的薄膜晶体管的过程大体相同，在此不再详细说明。
参见图4，制备底栅结构的薄膜晶体管，可以为：
步骤401：在基板上图形化栅极；
步骤402：在该栅极上，采用图形化方式对金属氧化物半导体薄膜进行处理得到有源层；
步骤403：在该有源层上图形化源极和漏极。
进一步地，还可以在有源层、源极和漏极的裸露表面覆设钝化层。
参见图3，制备的薄膜晶体管可以为背沟道刻蚀结构，设置有衬底a01、栅极a02、绝缘层a03、有源层a04、源漏电极a05、钝化层a06，补底a01即为基板。
其中，栅极a02是通过溅射、真空蒸发或溶液处理的方法在基板上制备导电薄膜，并通过遮挡掩膜或光刻的方法图形化制备而成。
绝缘层a03是通过阳极氧化法、热氧化法、物理气相沉积法或化学气相沉积法制备相应的薄膜，并通过遮挡掩膜或光刻法图形化制备而成。
有源层a04是一种具有钙钛矿结构的金属氧化物半导体薄膜，可以通过如工艺制备而成，包括第一至第三的步骤：
第一步为靶材制备步骤，具体为：以摩尔百分比计将M2O3、ACO3、和BO2粉末按照(x/2):(1-x):1的比例混合均匀，然后在900～1650℃的温度下烧结；烧结后再研磨成细粉，压片成型后，再以1000～1800℃的温度烧结，经机械加工后制得靶材。
第二叔为薄膜沉积步骤，具体为：以所制备的靶材，采用物理气相沉积的方法制备金属氧化物半导体薄膜，沉积温度为200℃～500℃；物理气相沉积包括溅射、脉冲激光沉积以及原子层沉积等。
第三步为后退火步骤，具体为：对所制备的金属氧化物半导体薄膜进一步在300℃～500℃的温度下后退火。
第四步：在绝缘层a03上对后退火的金属氧化物半导体薄膜通过遮挡掩膜法或光刻法图形化有缘层a04。
其中，源极和漏极是采用真空蒸镀或溅射的方法制备一层导电层，并采湿法刻蚀的方法图形化同时制备源漏电极a05。而钝化层a06可通过PECVD法沉积而成。
在本发明实施例中，制备的薄膜晶体管的有源层的成分为包括第一金属元素、第二金属元素、第三金属元素的金属氧化物，由于第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者，第二金属元素为钙元素、锶元素和钡元素中的至少一者，第三金属元素为钛元素和锡元素中的至少一者，金属氧化物半导体薄膜中包括这些金属元素，可以使薄膜晶体管具有电子迁移率高、带隙宽、器件的性能均匀性好、电流开关比高、光稳定性好、亚阈值摆幅低和抗酸能力强等特点。
实施例5
本发明实施例提供了一种阵列基板，该阵列基板包括薄膜晶体管，该薄膜晶体管可以为上述实施例3和4所述的薄膜晶体管。
实施例6
本发明实施例提供了一种显示设备，该显示设备包括如实施例5所述的阵列基板。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种金属氧化物半导体薄膜，其特征在于，所述金属氧化物半导体薄膜的成分为金属氧化物；
所述金属氧化物包括第一金属元素、第二金属元素和第三金属元素；
所述第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；
所述第二金属元素为钙元素、锶元素和钡元素中的至少一者；
所述第三金属元素为钛元素和锡元素中的至少一者；
所述金属氧化物半导体薄膜具有由多种结晶相组成的混合相。
2.如权利要求1所述的金属氧化物半导体薄膜，其特征在于，所述金属氧化物的化学表达式为MxA1-xBOδ，其中0.001≤x≤0.5，δ>0，M为第一金属元素、A为第二金属元素，B为第三金属元素。
3.如权利要求1所述的金属氧化物半导体薄膜，其特征在于，所述多种结晶相中包括钙钛矿相。
4.如权利要求3所述的金属氧化物半导体薄膜，其特征在于，除所述钙钛矿相以外的结晶相至少包括所述第一金属元素的氧化物、所述第二金属元素的氧化物和所述第三金属元素的氧化物中的至少一者。
5.如权利要求3或4所述的金属氧化物半导体薄膜，其特征在于，除所述钙钛矿相以外的结晶相还包括非钙钛矿结构的三元或四元金属氧化物。
6.如权利要求3所述的金属氧化物半导体薄膜，其特征在于，所述钙钛矿相的晶胞属于立方晶系；
所述第一金属元素位于所述晶胞的部分顶点位置，所述第二金属元素位于所述晶胞的体心位置，氧元素位于所述晶胞的面心位置，所述第三金属元素位于所述晶胞中除所述部分顶点位置以外的顶点位置。
7.如权利要求1至4、6任一项权利要求所述的金属氧化物半导体薄膜，其特征在于，所述金属氧化物半导体薄膜在预设质量浓度的盐酸下的刻蚀速率小于10nm/min，其中，预设质量浓度大于或等于3％且小于或等于10％。
8.如权利要求1至4、6任一项权利要求所述的金属氧化物半导体薄膜，其特征在于，所述金属氧化物半导体薄膜中的晶粒大小介于2至300nm之间。
9.如权利要求1至4、6任一项权利要求所述的金属氧化物半导体薄膜，其特征在于，所述薄膜的厚度介于10至200nm。
10.一种制备金属氧化物半导体薄膜的方法，其特征在于，所述方法包括：
将金属氧化物材料制备成靶材，其中金属氧化物包括第一金属元素、第二金属元素和第三金属元素；所述第二金属元素为钙元素、锶元素和钡元素中的至少一者；所述第三金属元素为钛元素和锡元素中的至少一者；所述第一金属元素为钪元素、钇元素、稀土元素、铝元素和铟元素中的至少一者；
对所述靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜，其中所述金属氧化物半导体薄膜具有由多种结晶相组成的混合相。
11.如权利要求10所述的方法，其特征在于，所述将金属氧化物材料制备成靶材之前，还包括：
将包括所述第一金属元素的第一氧化物粉末、包括所述第二金属元素的碳酸物粉末和包括所述第三金属元素的第二氧化物粉末按预设比例混合均匀得到混合物；
在第一预设温度下对所述混合物进行烧结处理得到包括所述第一金属元素、第二金属元素和第三金属元素的金属氧化物。
12.如权利要求10或11所述的方法，其特征在于，所述将金属氧化物材料制备成靶材，包括：
将所述金属氧化物研磨成粉末，将所述粉末压片成材料片；
对所述材料片进行机械加工制得靶材。
13.如权利要求11所述的方法，其特征在于，所述第一氧化物粉末、所述碳酸物粉末和所述第二氧化物粉末之间的比例为(x/2):(1-x):1，0.001≤x≤0.5。
14.如权利要求10、11或13任一项权利要求所述的方法，其特征在于，所述对所述靶材通过预设处理操作进行处理，得到金属氧化物半导体薄膜之后，还包括：
对所述金属氧化物半导体薄膜进行后退火操作，且后退火操作的温度介于200度至300度。
15.如权利要求10所述的方法，其特征在于，所述预设处理操作为物理气相沉积。
16.一种薄膜晶体管，其特征在于，所述薄膜晶体管的有源层材料为如权利要求1至9任一项权利要求所述的金属氧化物半导体薄膜。
17.如权利要求16所述的薄膜晶体管，其特征在于，所述有源层的厚度介于10nm至200nm。
18.一种制备薄膜晶体管的方法，其特征在于，所述方法包括：
采用如权利要求10至15任一项权利要求所述的方法制备得到金属氧化物半导体薄膜；
对所述金属氧化物半导体薄膜进行图形化处理得到薄膜晶体管的有源层。
19.一种阵列基板，其特征在于，所述阵列基板包括如权利要求16或17所述的薄膜晶体管。
20.一种显示设备，其特征在于，所述显示设备包括如权利要求19所述的阵列基板。
CN201510379122.0A 2015-07-01 2015-07-01 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置 Active CN105118854B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510379122.0A CN105118854B (zh) 2015-07-01 2015-07-01 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
US15/038,127 US9806097B2 (en) 2015-07-01 2015-12-10 Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
PCT/CN2015/096946 WO2017000503A1 (en) 2015-07-01 2015-12-10 Metal oxide semiconductor thin film, thin-film-transistor, and their fabricating methods, and display apparatus
EP15860002.3A EP3317899A4 (en) 2015-07-01 2015-12-10 THIN METAL OXIDE SEMICONDUCTOR LAYER, THIN FILM TRANSISTOR, AND METHODS OF MAKING SAME, AND DISPLAY APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510379122.0A CN105118854B (zh) 2015-07-01 2015-07-01 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置

Publications (2)

Publication Number Publication Date
CN105118854A CN105118854A (zh) 2015-12-02
CN105118854B true CN105118854B (zh) 2019-03-01

Family

ID=54666804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510379122.0A Active CN105118854B (zh) 2015-07-01 2015-07-01 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置

Country Status (4)

Country Link
US (1) US9806097B2 (zh)
EP (1) EP3317899A4 (zh)
CN (1) CN105118854B (zh)
WO (1) WO2017000503A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118854B (zh) 2015-07-01 2019-03-01 京东方科技集团股份有限公司 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same
CN108807672B (zh) * 2017-04-28 2020-03-17 清华大学 有机薄膜晶体管及其制备方法
US11329133B2 (en) * 2018-11-20 2022-05-10 Micron Technology, Inc. Integrated assemblies having semiconductor oxide channel material, and methods of forming integrated assemblies
WO2020180322A1 (en) * 2019-03-06 2020-09-10 Hewlett-Packard Development Company, L.P. Semiconductor materials
CN114649408A (zh) * 2020-12-18 2022-06-21 京东方科技集团股份有限公司 金属氧化物半导体材料、靶材及其制备方法、薄膜晶体管及其制备方法
CN113066858A (zh) * 2021-05-07 2021-07-02 深圳戴尔蒙德科技有限公司 一种高性能BaSnO3基透明导电薄膜和薄膜晶体管及其制备技术

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127235A (zh) * 1994-09-23 1996-07-24 标准石油公司 透氧混合导电膜
CN104218096A (zh) * 2014-09-23 2014-12-17 华南理工大学 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137367B1 (ko) * 2005-01-20 2012-04-20 삼성전자주식회사 표면이 개질된 반도체 전극, 염료 감응 광 전지, 태양전지 및 그 제조 방법, 제조에 사용되는 고분자 조성물
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
WO2009078370A1 (ja) * 2007-12-14 2009-06-25 Ngk Spark Plug Co., Ltd. ガスセンサ
KR101265227B1 (ko) * 2010-04-28 2013-05-24 한국과학기술원 박막트랜지스터용 금속 산화물 반도체 제조용 용액 조성물
EP2583309A4 (en) * 2010-06-17 2014-10-01 Polymers Crc Ltd ELECTRODE AND COLOR-SENSITIZED SOLAR CELL
WO2012172898A1 (ja) * 2011-06-16 2012-12-20 富士電機株式会社 強相関酸化物電界効果素子
TWI544263B (zh) * 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
TWI560878B (en) * 2011-11-04 2016-12-01 Dongwoo Fine Chem Co Ltd Method of manufacturing array substrate for liquid crystal display, method of forming metal line, and etching solution composition for metal oxide semiconductor layer
KR20150019310A (ko) * 2013-08-13 2015-02-25 한국전자통신연구원 코어-쉘 나노입자, 이의 제조방법 및 이를 이용한 가스 센서
US20150087110A1 (en) * 2013-09-21 2015-03-26 Northwestern University Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
US10243141B2 (en) * 2013-12-23 2019-03-26 Korea Research Institute Of Chemical Technology Precursor of inorganic/organic hybrid perovskite compound
CN105118854B (zh) * 2015-07-01 2019-03-01 京东方科技集团股份有限公司 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127235A (zh) * 1994-09-23 1996-07-24 标准石油公司 透氧混合导电膜
CN104218096A (zh) * 2014-09-23 2014-12-17 华南理工大学 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管

Also Published As

Publication number Publication date
EP3317899A4 (en) 2019-03-13
EP3317899A1 (en) 2018-05-09
WO2017000503A1 (en) 2017-01-05
CN105118854A (zh) 2015-12-02
US9806097B2 (en) 2017-10-31
US20170170208A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
CN105118854B (zh) 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
US8779419B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
CN104218096B (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
TW200939470A (en) Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor
WO2007058248A1 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI739840B (zh) 金屬氧氮化物半導體膜之製造方法及金屬氧氮化物半導體膜
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
TW201428980A (zh) 半導體材料、包含該半導體材料的電晶體、以及包含該電晶體的電子元件
WO2017122618A1 (ja) 非晶質複合金属酸化物の製造方法
US9917205B2 (en) Oxide semiconductor thin film, thin film transistor, manufacturing method and device
CN105552080A (zh) 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN207217551U (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极
CN103474356B (zh) 一种氮氧锌薄膜的制备方法
TW201526118A (zh) 半導體裝置及半導體裝置之製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant