CN111162092B - 包括薄膜晶体管的显示装置及其制造方法 - Google Patents

包括薄膜晶体管的显示装置及其制造方法 Download PDF

Info

Publication number
CN111162092B
CN111162092B CN201910998681.8A CN201910998681A CN111162092B CN 111162092 B CN111162092 B CN 111162092B CN 201910998681 A CN201910998681 A CN 201910998681A CN 111162092 B CN111162092 B CN 111162092B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor layer
display device
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910998681.8A
Other languages
English (en)
Other versions
CN111162092A (zh
Inventor
徐廷锡
尹弼相
朴世熙
卢智龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202311065416.7A priority Critical patent/CN117253892A/zh
Publication of CN111162092A publication Critical patent/CN111162092A/zh
Application granted granted Critical
Publication of CN111162092B publication Critical patent/CN111162092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种包括薄膜晶体管的显示装置及其制造方法。所述显示装置包括：基板；在基板上的像素驱动器；和与像素驱动器连接的显示元件，其中像素驱动器包括：在基板上的导电层；在导电层上的缓冲层；在缓冲层上的半导体层；栅极电极，栅极电极的至少一部分与半导体层的至少一部分交叠；和分别与半导体层连接的源极电极和漏极电极，其中缓冲层包括与导电层交叠的平坦部和与导电层的外围交叠的台阶部，其中半导体层包括在缓冲层上的第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层，其中第一氧化物半导体层的宽度大于第二氧化物半导体层的宽度，并且第一氧化物半导体层的至少一部分设置在缓冲层的台阶部上。

Description

包括薄膜晶体管的显示装置及其制造方法
技术领域
本发明涉及一种包括薄膜晶体管的显示装置及其制造方法。
背景技术
可在玻璃基板或塑料基板上制造薄膜晶体管，由此薄膜晶体管广泛用作诸如液晶显示装置或有机发光装置之类的显示装置中的开关装置或驱动装置。
根据用于有源层的材料，薄膜晶体管可大致分为具有非晶硅有源层的非晶硅薄膜晶体管、具有多晶硅有源层的多晶硅薄膜晶体管、和具有氧化物半导体有源层的氧化物半导体薄膜晶体管。
非晶硅在短时间内沉积并且形成为有源层，由此非晶硅薄膜晶体管(a-Si TFT)具有制造时间短和制造成本低的优点。同时，由于低迁移率和阈值电压的变化，其具有电流驱动效率较差的缺点。因而，非晶硅薄膜晶体管难以用于有源矩阵有机发光装置(AMOLED)。
可通过沉积非晶硅并将沉积的非晶硅结晶来获得多晶硅薄膜晶体管(poly-SiTFT)。多晶硅薄膜晶体管具有高电子迁移率和较大稳定性、实现薄外形和高分辨率以及高功效的优点。多晶硅薄膜晶体管可包括低温多晶硅(LTPS)薄膜晶体管和多晶硅薄膜晶体管。然而，制造多晶硅薄膜晶体管的工艺不可避免地需要将非晶硅结晶的步骤，由此由于制造步骤数量增加而导致制造成本增加。此外，其具有在高温下结晶的缺点。因而，多晶硅薄膜晶体管难以应用于大尺寸显示装置。
具有高迁移率并且根据氧含量而具有较大电阻变化的氧化物半导体薄膜晶体管(Oxide semiconductor TFT)的一个优点在于易于获得所需的特性。此外，对于制造氧化物半导体薄膜晶体管的工艺来说，氧化物的有源层在相对较低的温度下形成，由此可降低制造成本。此外，由于氧化物的特性，氧化物半导体是透明的，由此有利于实现透明显示装置。然而，与多晶硅薄膜晶体管相比，氧化物半导体薄膜晶体管具有相对较低的稳定性和电子迁移率。
近来，随着高分辨率电视或移动产品中像素密度的增加，大量的像素布置在很小的空间中，使得对于制造工艺来说需要高水平的稳定性。因而，对于制造工艺来说必须增加薄膜晶体管的稳定性。
发明内容
鉴于上述问题作出了本发明，本发明的一个目的是提供一种有利于提高缓冲层或绝缘层的稳定性的显示装置及其制造方法。
本发明的另一个目的是提供一种包括半导体层的显示装置，所述半导体层包括依次沉积的多个氧化物半导体层，其中对应于位于下部的半导体层的第一氧化物半导体层用作抵抗对缓冲层或绝缘层的损坏的物理保护膜，从而提高缓冲层或绝缘层的结构稳定性。
本发明的再一个目的是提供一种显示装置，通过提高的缓冲层或绝缘层的结构稳定性防止其他导体与薄膜晶体管的源极电极或漏极电极之间不必要的电连接而能够防止源极电极与漏极电极之间的短路。
根据本发明的一个方面，可通过提供一种显示装置实现上述和其他目的，所述显示装置包括：基板；在所述基板上的像素驱动器；和与所述像素驱动器连接的显示元件，其中所述像素驱动器包括：在所述基板上的导电层；在所述导电层上的缓冲层；在所述缓冲层上的半导体层；栅极电极，所述栅极电极的至少一部分与所述半导体层的至少一部分交叠；和分别与所述半导体层连接的源极电极和漏极电极，其中所述缓冲层包括与所述导电层交叠的平坦部和与所述导电层的外围交叠的台阶部，其中所述半导体层包括在所述缓冲层上的第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层，其中所述第一氧化物半导体层的宽度大于所述第二氧化物半导体层的宽度，并且所述第一氧化物半导体层的至少一部分设置在所述缓冲层的台阶部上。
在一个或多个实施方式中，所述第二氧化物半导体层设置在所述缓冲层的平坦部上。
在一个或多个实施方式中，所述第一氧化物半导体层从所述缓冲层的平坦部延伸至所述缓冲层的台阶部。
在一个或多个实施方式中，所述第一氧化物半导体层包含镓(Ga)，并且所述第一氧化物半导体层中镓(Ga)的浓度高于所述第二氧化物半导体层中镓(Ga)的浓度。
在一个或多个实施方式中，对于原子数，基于总的金属元素，所述第一氧化物半导体层包含50原子百分比或大于50原子百分比的镓(Ga)。
在一个或多个实施方式中，在相同蚀刻状态下，所述第一氧化物半导体层的蚀刻速率低于所述第二氧化物半导体层的蚀刻速率。
在一个或多个实施方式中，所述第一氧化物半导体层的宽度比所述第二氧化物半导体层的宽度相对大了0.2μm～5μm。
在一个或多个实施方式中，所述第一氧化物半导体层的宽度大于所述导电层的宽度。
在一个或多个实施方式中，所述第一氧化物半导体层具有5nm～25nm的厚度。
在一个或多个实施方式中，所述导电层是遮光层。
在一个或多个实施方式中，所述导电层是配置成向所述像素驱动器提供信号的配线。
在一个或多个实施方式中，所述半导体层、所述栅极电极、所述源极电极和所述漏极电极构成驱动薄膜晶体管，所述驱动薄膜晶体管用于控制施加至所述显示元件的驱动电压。
根据本发明的另一方面，提供一种制造显示装置的方法，包括：在基板上形成导电层；在所述导电层上形成具有平坦部和台阶部的缓冲层；在所述缓冲层上形成第一氧化物半导体材料层和第二氧化物半导体材料层；通过将所述第一氧化物半导体材料层和所述第二氧化物半导体材料层图案化形成具有第一氧化物半导体层和第二氧化物半导体层的半导体层；和在所述半导体层上形成栅极绝缘膜和栅极电极，其中所述第一氧化物半导体层的宽度大于所述第二氧化物半导体层的宽度，并且所述第一氧化物半导体层的至少一部分设置在所述缓冲层的台阶部上。
在一个或多个实施方式中，通过金属-有机化学气相沉积(MOCVD)形成所述第一氧化物半导体材料层和所述第二氧化物半导体材料层。
在一个或多个实施方式中，所述第一氧化物半导体材料层中镓的浓度高于所述第二氧化物半导体材料层中镓的浓度。
在一个或多个实施方式中，对于原子数为，基于总的金属元素，所述第一氧化物半导体材料层包含50原子百分比或大于50原子百分比的镓(Ga)。
在一个或多个实施方式中，所述第一氧化物半导体材料层具有5nm～25nm的厚度。
根据本发明的一个实施方式，半导体层中包括的位于下部的第一氧化物半导体层用作抵抗对缓冲层或绝缘层的损坏的物理保护膜，从而可提高缓冲层或绝缘层的结构稳定性。
根据本发明的另一个实施方式，提高了缓冲层或绝缘层的结构稳定性，从而可防止薄膜晶体管的源极电极与漏极电极之间的短路，由此防止显示装置中的缺陷，并且提高驱动稳定性。
除了如上所述本发明的效果以外，所属领域技术人员还将从本发明的描述清楚地理解到本发明的附加优点和特征。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的目的、特征和其他优点，其中：
图1是示出根据本发明一个实施方式的显示装置的示意图；
图2是图1的任意一个像素的电路图；
图3是示出图2的像素的平面图；
图4A是沿图3的I-I’的剖面图，图4B是沿图3的I-I’的另一剖面图；
图5是示出根据本发明一个实施方式的薄膜晶体管的示意性平面图；
图6A是沿图5的II-II’的剖面图，图6B是沿图5的II-II’的另一剖面图；
图7A是示出根据本发明一个实施方式的半导体层的外围的剖面图；
图7B是示出第一氧化物半导体层的尾部的长度与镓(Ga)的含量之间的关系的图表；
图7C是示出第一氧化物半导体层的尾部的长度与厚度之间的关系的图表；
图8A是示出根据比较例的薄膜晶体管的示意性平面图；
图8B是沿图8A的III-III’的剖面图；
图8C是示出产生裂缝的示意性剖面图；
图9是示出根据本发明另一个实施方式的显示装置的像素的电路图；
图10是示出根据本发明另一个实施方式的显示装置的像素的电路图；
图11A至图11F是示出根据本发明一个实施方式的制造显示装置的方法的剖面图；
图12A至图12D是示出根据本发明另一个实施方式的制造显示装置的方法的剖面图；
图13A至图13F是示出根据比较例的制造显示装置的方法的剖面图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”描述的情况下，还可存在另外的部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”、“在……之下”和“在……之后”时，可包括其间不接触的情况，除非使用了“正好”或“直接”。当提到第一元件位于第二元件“上”时，其不意味着在图中第一元件必须位于第二元件上方。所涉及对象的上部和下部可根据对象的定位而变化。因而，第一元件位于第二元件“上”的情况在图中或在实际配置中包括第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
术语“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应仅基于各个方向彼此严格垂直的几何关系进行解释，在本发明的部件能够在功能上操作的范围内，其可指具有更宽指向性的方向。
应当理解，术语“至少一个”包括与任意一个项目有关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可包括选自第一元件、第二元件和第三元件中的两个或更多个元件的所有组合以及第一元件、第二元件和第三元件的每一个元件。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，尽管在不同的附图中绘出，但相同或相似的元件由相同的参考标记表示。
在本发明的实施方式中，为了便于解释，源极电极和漏极电极彼此区分开。然而，可互换地使用源极电极和漏极电极。因而，源极电极可以是漏极电极，漏极电极可以是源极电极。此外，本发明任意一个实施方式中的源极电极在本发明另一实施方式中可以是漏极电极，本发明任意一个实施方式中的漏极电极在本发明另一实施方式中可以是源极电极。
在本发明的一个或多个实施方式中，为便于解释，源极区域与源极电极区分开，漏极区域与漏极电极区分开。然而，本发明的实施方式不限于这种结构。例如，源极区域可以是源极电极，漏极区域可以是漏极电极。此外，源极区域可以是漏极电极，漏极区域可以是源极电极。
图1是示出根据本发明一个实施方式的显示装置100的示意图。
如图1中所示，根据本发明一个实施方式的显示装置100包括显示面板110、栅极驱动器120、数据驱动器130和控制器140。
显示面板110包括栅极线GL和数据线DL、以及布置在栅极线GL和数据线DL的交叉部分处的像素P。像素P包括显示元件710、以及配置成驱动显示元件710的像素驱动器PDC(见图2)。通过驱动像素P在显示面板110上显示图像。
控制器140控制栅极驱动器120和数据驱动器130。
控制器140通过利用从外部系统(未示出)提供的垂直/水平同步信号和时钟信号输出用于控制栅极驱动器120的栅极控制信号GCS和用于控制数据驱动器130的数据控制信号DCS。此外，控制器140采样从外部系统提供的输入视频数据，然后重新排列采样的视频数据，并且将重新排列后的数字视频数据RGB提供至数据驱动器130。
栅极控制信号GCS包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)、起始信号(Vst)和栅极时钟(GCLK)。此外，栅极控制信号GCS中可包括用于控制移位寄存器的控制信号。
数据控制信号DCS包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器130向显示面板110的数据线DL提供数据电压。详细地说，数据驱动器130将从控制器140提供的视频数据RGB转换为模拟数据电压，并且将模拟数据电压提供至数据线DL。
栅极驱动器120在1帧周期顺序地向栅极线GL提供栅极脉冲(GP)。在此，“1帧”是指通过利用显示面板110输出一个图像的时段。此外，栅极驱动器120在1帧周期中的不提供栅极脉冲(GP)的其余时段向栅极线GL提供用于使开关装置截止的栅极截止信号。下文中，栅极脉冲(GP)和栅极截止信号(Goff)统称为扫描信号(SS)。
根据本发明的一个实施方式，栅极驱动器120可设置在显示面板110上。将栅极驱动器120直接设置在显示面板110上的结构可称为面板内栅极(GIP)结构。
图2是图1的任意一个像素P的电路图，图3是示出图2的像素P的平面图，图4A是沿图3的I-I’的剖面图。
参照图2、图3和图4A，根据本发明一个实施方式的显示装置100可包括基板210、基板210上的像素驱动器PDC、以及与像素驱动器PDC连接的显示元件710(或发光元件)。像素驱动器PDC包括薄膜晶体管(TR1，TR2)。
图2的电路图对应于包括用作发光装置710的有机发光二极管(OLED)的显示装置100中的一个像素P的等效电路图。图2的像素驱动器PDC包括对应于开关晶体管的第一薄膜晶体管TR1和对应于驱动晶体管的第二薄膜晶体管TR2。
第一薄膜晶体管TR1与栅极线GL和数据线DL连接，并且第一薄膜晶体管TR1通过经由栅极线GL提供的扫描信号SS导通或截止。
数据线DL将数据电压Vdata提供至像素驱动器PDC并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电压线PL向显示元件710提供驱动电压Vdd，第二薄膜晶体管TR2控制驱动电压Vdd。在此，驱动电压Vdd是用于驱动对应于显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1导通时通过数据线DL提供的数据电压Vdata提供至与发光元件710连接的第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充入在设置于第二薄膜晶体管TR2的源极电极S2与栅极电极G2之间的第一电容器C1中。第一电容器C1对应于存储电容器(Cst)。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供至对应于显示元件710的有机发光二极管(OLED)的电流量，由此可控制从显示元件710发射的光的灰度级。
参照图3和图4A，像素驱动器PDC设置在基板210上。
基板210可由玻璃或塑料形成。基板210可由具有柔性的塑料，例如，聚酰亚胺(PI)形成。
像素驱动器PDC包括基板210上的导电层(LS1，LS2)；导电层(LS1，LS2)上的缓冲层220；缓冲层220上的半导体层(A1，A2)；栅极电极(G1，G2)，栅极电极的至少一部分与半导体层(A1，A2)交叠；以及与半导体层(A1，A2)连接的源极电极(S1，S2)和漏极电极(D1，D2)。
导电层(LS1，LS2)由诸如金属之类的导电材料形成。导电层(LS1，LS2)可具有遮光特性。
根据本发明的一个实施方式，导电层(LS1，LS2)用作能够阻挡从外部提供的光并且保护半导体层(A1，A2)的遮光层。然而，本发明的实施方式不限于此。导电层(LS1，LS2)可以是配置成向像素驱动器PDC提供信号的线(DL，GL，PL)之中的任意一种。
缓冲层220设置在导电层(LS1，LS2)上。缓冲层220由绝缘材料形成，并且缓冲层220保护半导体层(A1，A2)免受外部引入的湿气或氧的影响。例如，缓冲层220可由诸如硅氧化物或硅氮化物之类的绝缘材料形成。缓冲层220防止导电层(LS1，LS2)与显示装置100的其他配线或电极电连接。
缓冲层220包括与导电层(LS1，LS2)交叠的平坦部221和与导电层(LS1，LS2)的外围交叠的台阶部222。缓冲层220的台阶部222可在随后的工艺，例如，配线或电极的蚀刻工艺中被部分地损坏或丢失。当缓冲层220的台阶部222被损坏或丢失时，难以利用缓冲层220充分保护导电层(LS1，LS2)，由此可能导致与导电层(LS1，LS2)的绝缘有关的问题。根据本发明的一个实施方式，可提供一种能够防止缓冲层220的台阶部222被损坏或丢失的结构。
第一薄膜晶体管TR1的半导体层A1和第二薄膜晶体管TR2的半导体层A2设置在缓冲层220上。第一薄膜晶体管TR1的半导体层A1在与第一导电层LS1交叠的同时设置。为了保护第一薄膜晶体管TR1的半导体层A1，在平面结构中，第一薄膜晶体管TR1的半导体层A1被第一导电层LS1完好地覆盖。
第二薄膜晶体管TR2的半导体层A2在与第二导电层LS2交叠的同时设置。为了保护第二薄膜晶体管TR2的半导体层A2，在平面结构中，第二薄膜晶体管TR2的半导体层A2被第二导电层LS2完好地覆盖。
半导体层(A1，A2)包括缓冲层220上的第一氧化物半导体层(A11，A21)和第一氧化物半导体层(A11，A21)上的第二氧化物半导体层(A12，A22)。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)用作用于支撑第二氧化物半导体层(A12，A22)的支撑层，第二氧化物半导体层(A12，A22)用作沟道层。半导体层(A1，A2)的沟道大体形成在第二氧化物半导体层(A12，A22)中。
为了稳定地形成沟道，第二氧化物半导体层(A12，A22)可设置在缓冲层220的平坦部221上。详细地说，相对于平面图来说，第二氧化物半导体层(A12，A22)可设置在缓冲层220的平坦部221的区域中。
第二氧化物半导体层(A12，A22)可包括氧化物半导体材料。例如，第二氧化物半导体层(A12，A22)可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、ITO(InSnO)类氧化物半导体、IGZO(InGaZnO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体和ITZO(InSnZnO)类氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第二氧化物半导体层(A12，A22)可由所属领域技术人员公知的其他氧化物半导体材料形成。
除了用于支撑第二氧化物半导体层(A12，A22)的支撑层以外，第一氧化物半导体层(A11，A21)还可用作用于保护缓冲层220的保护层。
第一氧化物半导体层(A11，A21)可具有比第二氧化物半导体层(A12，A22)的宽度大的宽度。根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的至少一些部分可设置在缓冲层220的台阶部222上。因此，第一氧化物半导体层(A11，A21)可保护缓冲层220的台阶部222。
详细地说，可在形成半导体层(A1，A2)的工艺之后执行形成像素驱动器PDC中包括的配线或电极的蚀刻工艺。在这种情况下，第一氧化物半导体层(A11，A21)保护缓冲层220的台阶部222，由此防止缓冲层220的台阶部222由于蚀刻工艺而丢失。
根据本发明的一个实施方式，为了保护缓冲层220的台阶部222，第一氧化物半导体层(A11，A21)可在从缓冲层220的平坦部221延伸至缓冲层220的台阶部222的同时设置。此外，第一氧化物半导体层(A11，A21)可在远离第二氧化物半导体层(A12，A22)的方向上从缓冲层220的台阶部222进一步延伸。
用于保护缓冲层220的第一氧化物半导体层(A11，A21)具有优良的膜稳定性。
为了提高膜稳定性，第一氧化物半导体层(A11，A21)可包含镓(Ga)，其中镓(Ga)与氧形成稳定键合，镓氧化物具有优良的膜稳定性。因而，当氧化物半导体层包含镓(Ga)时，可实现优良的膜稳定性并且可提高对蚀刻的耐受性。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)可包括IGZO(InGaZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料和GO(GaO)类氧化物半导体材料之中的至少一种。
为了优良的膜稳定性和提高的对蚀刻的耐受性，对于原子数，基于总的金属元素，第一氧化物半导体层(A11，A21)可包含50原子百分比(at％)或大于50原子百分比的镓(Ga)。当第一氧化物半导体层(A11，A21)的总金属元素中镓(Ga)的含量为50原子百分比或大于50原子百分比时，第一氧化物半导体层(A11，A21)可具有优良的膜稳定性和优良的对蚀刻的耐受性。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的所有金属元素可以是镓(Ga)。在这种情况下，第一氧化物半导体层(A11，A21)可由GO(GaO)类氧化物半导体材料形成，第一氧化物半导体层(A11，A21)的总金属元素中镓(Ga)的含量可以是100原子百分比。
考虑到与第二氧化物半导体层(A12，A22)的亲和性以及第一氧化物半导体层(A11，A21)的电稳定性，相较于总金属元素，第一氧化物半导体层(A11，A21)可包含90原子百分比或小于90原子百分比的镓(Ga)。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)中镓(Ga)的浓度高于第二氧化物半导体层(A12，A22)中镓(Ga)的浓度。
第二氧化物半导体层(A12，A22)具有比第一氧化物半导体层(A11，A21)强的电特性，并且具有比第一氧化物半导体层(A11，A21)弱的膜稳定性和弱的对蚀刻的耐受性。
根据本发明的一个实施方式，在相同蚀刻状态下，第一氧化物半导体层(A11，A21)的蚀刻速率相对低于第二氧化物半导体层(A12，A22)的蚀刻速率。因而，在相同蚀刻条件下，即使第二氧化物半导体层(A12，A22)通过蚀刻被去除，但第一氧化物半导体层(A11，A21)仍可保留。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的宽度可比第二氧化物半导体层(A12，A22)的宽度相对大了0.2μm～5μm。
第一氧化物半导体层(A11，A21)的宽度可根据缓冲层220的平坦部221的宽度而变化，并且还可根据缓冲层220的台阶部222之间的距离而变化。
当缓冲层220的平坦部221的宽度与第二氧化物半导体层(A12，A22)的宽度近似时，第一氧化物半导体层(A11，A21)与第二氧化物半导体层(A12，A22)之间的宽度差可很小。然而，当第一氧化物半导体层(A11，A21)与
第二氧化物半导体层(A12，A22)之间的宽度差为0.2μm或小于0.2μm时，缓冲层220的平坦部221可能不会被充分保护。因而，根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的宽度比第二氧化物半导体层(A12，A22)的宽度相对大了至少0.2μm。
同时，当第一氧化物半导体层(A11，A21)的宽度过大时，其可能成为形成其他配线和接触孔的障碍。因而，根据本发明的一个实施方式，当第一氧化物半导体层(A11，A21)的宽度大于第二氧化物半导体层(A12，A22)的宽度时，第一氧化物半导体层(A11，A21)与第二氧化物半导体层(A12，A22)之间的宽度差不超过5μm。就是说，第一氧化物半导体层(A11，A21)与第二氧化物半导体层(A12，A22)之间的宽度差为5μm或小于5μm。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的宽度大于导电层(LS1，LS2)的宽度。当导电层(LS1，LS2)用作遮光层时，一般来说导电层(LS1，LS2)的宽度大于半导体层(A1，A2)的宽度，从而保护半导体层(A1，A2)。然而，根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)的宽度大于导电层(LS1，LS2)的宽度，从而保护缓冲层220的台阶部222。
第一氧化物半导体层(A11，A21)与第二氧化物半导体层(A12，A22)之间的宽度差可根据形成半导体层(A1，A2)的工艺的蚀刻时间段、第一氧化物半导体层(A11，A21)的厚度以及第一氧化物半导体层(A11，A21)中包含的镓(Ga)的含量而变化。
根据本发明的一个实施方式，第一氧化物半导体层(A11，A21)可具有5nm～25nm的厚度。当第一氧化物半导体层(A11，A21)的厚度小于5nm时，缓冲层220的台阶部222可能不会被第一氧化物半导体层(A11，A21)充分保护，并且可能不会充分确保第一氧化物半导体层(A11，A21)的宽度。同时，当第一氧化物半导体层(A11，A21)的厚度大于25nm时，半导体层(A1，A2)的总厚度增加，使得不利于显示装置100的薄化。
根据本发明的一个实施方式，可通过金属-有机化学气相沉积(MOCVD)形成第一氧化物半导体层(A11，A21)和第二氧化物半导体层(A12，A22)。当通过金属-有机化学气相沉积(MOCVD)形成第一氧化物半导体层(A11，A21)和第二氧化物半导体层(A12，A22)时，可在没有任何表面损坏的情况下沉积半导体层(A1，A2)，并且可实现稳定精细的膜。因此，可利用第一氧化物半导体层(A11，A21)有效保护缓冲层220。
参照图4A，栅极绝缘膜240设置在半导体层(A11，A21)上，其中栅极绝缘膜240具有绝缘特性。
栅极电极(G1，G2)设置在栅极绝缘膜240上。栅极电极(G1，G2)可以是从栅极线GL延伸的部分或者栅极线GL的一部分。
钝化层230设置在栅极电极(G1，G2)上。
源极电极(S1，S2)和漏极电极(D1，D2)设置在钝化层230上。根据本发明的一个实施方式，为了便于解释，源极电极(S1，S2)和漏极电极(D1，D2)彼此区分开。然而，可互换地使用源极电极(S1，S2)和漏极电极(D1，D2)。因而，源极电极(S1，S2)可以是漏极电极(D1，D2)，漏极电极(D1，D2)可以是源极电极(S1，S2)。
根据本发明的一个实施方式，第一薄膜晶体管TR1中包括的源极电极S1和漏极电极D1彼此分隔开并且与第一薄膜晶体管TR1的半导体层A1连接。第二薄膜晶体管TR2中包括的源极电极S2和漏极电极D2彼此分隔开并且与第二薄膜晶体管TR2的半导体层A2连接。
此外，数据线DL和驱动电源线PL设置在钝化层230上。根据本发明的一个实施方式，第一薄膜晶体管TR1的源极电极S1与数据线DL连接。第二薄膜晶体管TR2的漏极电极D2与驱动电源线PL连接。
根据本发明的一个实施方式，缓冲层220的台阶部222被第一氧化物半导体层(A11，A21)保护，由此可防止缓冲层220的台阶部222丢失，并且可防止在缓冲层220或钝化层230中产生裂缝。结果，可防止导电层(LS1，LS2)与源极电极(S1，S2)之间或导电层(LS1，LS2)与漏极电极(D1，D2)之间的短路，由此防止源极电极(S1，S2)与漏极电极(D1，D2)之间的短路。
如图4A中所示，第一薄膜晶体管TR1包括半导体层A1、栅极电极G1、源极电极S1和漏极电极D1，并且第一薄膜晶体管TR1用作用于控制施加至像素驱动器PDC的数据电压Vdata的开关晶体管。
第二薄膜晶体管TR2包括半导体层A2、栅极电极G2、源极电极S2和漏极电极D2，并且第二薄膜晶体管TR2用作用于控制施加至显示元件710的驱动电压Vdd的驱动晶体管。
平坦化层270设置在源极电极(S1，S2)、漏极电极(D1，D2)、数据线DL和驱动电源线PL上。设置平坦化层270用来将第一薄膜晶体管TR1和第二薄膜晶体管TR2的上表面平坦化，并且保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在平坦化层270上。显示元件710的第一电极711通过设置在平坦化层270中的接触孔与第二薄膜晶体管TR2的源极电极S2连接。
堤层750设置在第一电极711的外围。堤层750限定显示元件710的发光区域。
发光层712设置在第一电极711上，并且第二电极713设置在发光层712上，由此完成显示元件710。图4A中所示的显示元件710是有机发光二极管(OLED)。因而，根据本发明一个实施方式的显示装置100对应于有机发光显示装置。
在图4A中，第一氧化物半导体层(A11，A21)从缓冲层220的平坦部221延伸至缓冲层220的台阶部222。图4A仅显示了本发明的一个实施方式，但不限于图4A的结构。第一氧化物半导体层(A11，A21)可从缓冲层220的台阶部222进一步延伸。
图4B是沿图3的I-I’的另一剖面图。参照图4B，第一氧化物半导体层(A11，A21)可在远离第二氧化物半导体层(A12，A22)的方向上从缓冲层220的台阶部222进一步延伸。在对像素驱动器PDC的其他元件的操作没有影响的情况下，第一氧化物半导体层(A11，A21)的延伸范围没有限制。
例如，第一氧化物半导体层(A11，A21)可延伸为与缓冲层220上的第一电容器C1相邻。然而，为了防止由第一氧化物半导体层(A11，A21)的延伸导致的不必要的电学不稳定性，第一氧化物半导体层(A11，A21)不与第一电容器C1接触，并且不位于第一电容器C1的两个电极(C11，C12)之间。
图5是示出根据本发明一个实施方式的薄膜晶体管TR2的示意性平面图，图6A是沿图5的II-II’的剖面图。
根据本发明的一个实施方式，宽度定义为平面上两个相对的边之间的距离。在图5中，与垂直方向上两个边之间的距离对应的“W1”、“W2”和“L1”表示第一氧化物半导体层A21、第二氧化物半导体层A22和导电层LS2的每一个的宽度。此外，在图5中，与水平方向上两个边之间的距离对应的“W3”、“W4”和“L2”表示第一氧化物半导体层A21、第二氧化物半导体层A22和导电层LS2的每一个的宽度。
在比较宽度的尺寸时，可比较水平方向上的宽度，或者可比较垂直方向上的宽度。例如，当比较宽度的尺寸时，可彼此比较“W1”、“W2”和“L1”，或者可彼此比较“W3”、“W4”和“L2”。
例如，当第一氧化物半导体层A21的宽度(W1，W3)大于第二氧化物半导体层A22的宽度(W3，W4)时，其可表示为“W1>W2”，或“W3>W4”。
参照图5和图6A，第一氧化物半导体层A21的宽度可大于第二氧化物半导体层A22的宽度(W1>W2，或W3>W4)。
根据本发明的一个实施方式，第一氧化物半导体层A21的宽度大于导电层LS2的宽度(W1>L1，或W3>L2)。
根据本发明的一个实施方式，导电层LS2的宽度大于第二氧化物半导体层A22的宽度(L1>W2，或L2>W4)。
在图5和图6A中，第一氧化物半导体层(A11，A21)从缓冲层220的平坦部221延伸至缓冲层220的台阶部222，但不限于这种结构。第一氧化物半导体层(A11，A21)可从缓冲层220的台阶部222进一步延伸。
图6B是沿图5的II-II’的剖面图。参照图6B，第一氧化物半导体层(A11，A21)可在远离第二氧化物半导体层(A12，A22)的方向上从缓冲层220的台阶部222进一步延伸。在对像素驱动器PDC的其他元件的操作没有影响的情况下，第一氧化物半导体层(A11，A21)的延伸范围没有限制。例如，第一氧化物半导体层(A11，A21)可延伸到为第一电容器C1相邻。
图7A是示出根据本发明一个实施方式的半导体层A2的外围的剖面图，图7B是示出第一氧化物半导体层A21的尾部的长度与镓(Ga)的含量之间的关系的图表，图7C是示出第一氧化物半导体层A21的尾部的长度与厚度之间的关系的图表。
参照图7A，第一氧化物半导体层A21的宽度大于第二氧化物半导体层A22的宽度。结果，第一氧化物半导体层A21具有从第二氧化物半导体层A22的端部延伸的部分，其中延伸的部分可称为尾部。第一氧化物半导体层A21的尾部的长度对应于第一氧化物半导体层A21与第二氧化物半导体层A22之间的宽度差。
当通过沉积形成第一氧化物半导体层A21的材料和形成第二氧化物半导体层A22的材料并且与形成第二氧化物半导体层A22的材料一起蚀刻形成第一氧化物半导体层A21的材料来图案化半导体层A2时，第一氧化物半导体层A21的尾部的长度可根据第一氧化物半导体层A21中包含的镓(Ga)的含量和第一氧化物半导体层A21的厚度而变化。
参照图7B，随着第一氧化物半导体层A21中包含的镓(Ga)的含量(原子百分比)增加，第一氧化物半导体层A21的尾部的长度也增加。
参照图7C，随着第一氧化物半导体层A21的厚度增加，第一氧化物半导体层A21的尾部的长度增加，并且随着第一氧化物半导体层A21中包含的镓的含量(原子百分比at％)增加，第一氧化物半导体层A21的尾部的长度增加。
在图7C中，第一氧化物半导体层A21中包含的铟(In)与锌(Zn)的含量比为1:1，并且基于铟(In)、锌(Zn)和镓(Ga)的总原子数，镓(Ga)的含量为50％、60％和70％。
图8A是示出根据比较例的薄膜晶体管的示意性平面图，图8B是沿图8A的III-III’的剖面图，图8C是示出产生裂缝的示意性剖面图。
参照图8A和图8B，半导体层A2形成为单层结构，并且半导体层A2的宽度小于导电层LS2的宽度。
参照图8B，半导体层A2不能保护缓冲层220的台阶部222。结果，在形成栅极电极G2的蚀刻工艺中，在导电层LS2的外围上方可发生缓冲层220的丢失。当存在缓冲层220的丢失时，导电层LS2的外围上方的缓冲层220的厚度变小，由此缓冲层220可被损坏。
参照图8C，钝化层230设置在缓冲层220上，并且源极电极S2和漏极电极D2设置在钝化层230上。当在导电层LS2的外围上方由于缓冲层220的缓冲丢失而导致缓冲层220被损坏并丢失时，在缓冲层220和钝化层230中可产生裂缝(seam)。当存在裂缝时，在导电层LS2与源极电极S2之间可产生短路，并且在导电层LS2与漏极电极D2之间可产生短路，由此在源极电极S2与漏极电极D2之间可产生短路。
当在源极电极S2与漏极电极D2之间可产生短路时，可导致第二薄膜晶体管TR2的缺陷。此外，当在第二薄膜晶体管TR2中产生缺陷时，可在显示装置100中产生缺陷，由此劣化显示装置100的画面质量。
图9是示出根据本发明另一个实施方式的显示装置200的任意一个像素P的电路图。图9是有机发光显示装置的像素P的等效电路图。
图9中所示的显示装置200的像素P包括对应于显示元件710的有机发光二极管(OLED)和配置成驱动显示元件710的像素驱动器PDC。显示元件710与像素驱动器PDC连接。
在像素P中具有配置成向像素驱动器PDC提供信号的信号线(DL，GL，PL，RL，SCL)。
数据电压Vdata提供至数据线DL，扫描信号SS提供至栅极线GL，用于驱动像素的驱动电压Vdd提供至驱动电压线PL，基准电压Vref提供至基准线RL，并且感测控制信号SCS提供至感测控制线SCL。
参照图9，当第(n)像素P的栅极线称为“GLn”时，相邻的第(n-1)像素P的栅极线称为“GLn-1”，对应于第(n-1)像素P的栅极线的“GLn-1”用作第(n)像素P的感测控制线SCL。
例如，如图9中所示，像素驱动器PDC包括：与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)；第二薄膜晶体管TR2(驱动晶体管)，其配置成根据通过第一薄膜晶体管TR1传送的数据电压Vdata来控制提供至显示元件710的电流水平；和配置成感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(基准晶体管)。
第一电容器C1位于显示元件710与第二薄膜晶体管TR2的栅极电极G2之间。第一电容器C1称为存储电容器(Cst)。
随着第一薄膜晶体管TR1通过提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传送至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL、以及显示元件710与第二薄膜晶体管TR2之间的第一节点n1连接。第三薄膜晶体管TR3通过感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至第二薄膜晶体管TR2的栅极电极G2。形成在第二薄膜晶体管TR2的源极电极S2和栅极电极G2之间的第一电容器C1被充入数据电压Vdata。
当第二薄膜晶体管TR2导通时，由于用于驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2提供至显示元件710，由此从显示元件710发射光。
图9中所示的第一薄膜晶体管TR1和第二薄膜晶体管TR2可具有与图3、图4A和图4B中所示的第一薄膜晶体管TR1和第二薄膜晶体管TR2相同的沉积结构。
图10是示出根据本发明另一个实施方式的显示装置300的任意一个像素P的电路图。
图10中所示的显示装置300的像素P包括对应于显示元件710的有机发光二极管(OLED)和配置成驱动显示元件710的像素驱动器PDC。显示元件710与像素驱动器PDC连接。
像素驱动器PDC包括薄膜晶体管(TR1，TR2，TR3，TR4)。
在像素P中具有配置成向像素驱动器PDC提供信号的信号线(DL，EL，GL，PL，SCL，RL)。
与图9的像素P相比，图10的像素P进一步包括发光控制线EL。发光控制信号EM提供至发光控制线EL。
此外，与图9的像素驱动器PDC相比，图10的像素驱动器PDC进一步包括对应于发光控制晶体管的第四薄膜晶体管TR4，其配置成控制第二薄膜晶体管TR2的发光时间点。
参照图10，当第(n)像素P的栅极线称为“GLn”时，相邻的第(n-1)像素P的栅极线称为“GLn-1”，对应于第(n-1)像素P的栅极线的“GLn-1”用作第(n)像素P的感测控制线SCL。
第一电容器C1位于显示元件710与第二薄膜晶体管TR2的栅极电极G2之间。此外，第二电容器C2位于显示元件710的一个电极与第四薄膜晶体管TR4的端子之中的被提供驱动电压Vdd的端子之间。
随着第一薄膜晶体管TR1通过提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传送至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL连接。第三薄膜晶体管TR3通过感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传送至第二薄膜晶体管TR2，或者阻挡驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流提供至第二薄膜晶体管TR2，由此从显示元件710发射光。
图10中所示的第一薄膜晶体管TR1和第二薄膜晶体管TR2可具有与图3、图4A和图4B中所示的第一薄膜晶体管TR1和第二薄膜晶体管TR2相同的结构。
除了上述结构以外，根据本发明另一个实施方式的像素驱动器PDC还可以以各种结构形成。例如，像素驱动器PDC可包括五个或更多个薄膜晶体管。
下文中，将参照图11A至图11F描述根据本发明一个实施方式的制造显示装置100的方法。
图11A至图11F是示出根据本发明一个实施方式的制造显示装置100的方法的剖面图。
参照图11A，在基板210上形成导电层(LS1，LS2)，并且在导电层(LS1，LS2)上形成缓冲层220。导电层(LS1，LS2)用作遮光层。缓冲层220包括与导电层(LS1，LS2)交叠的平坦部221和与导电层(LS1，LS2)的外围交叠的台阶部222。
参照图11B，在缓冲层220上顺序地形成第一氧化物半导体材料层251和第二氧化物半导体材料层252。结果，形成半导体材料层250。
第一氧化物半导体材料层251可包括IGZO(InGaZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料和GO(GaO)类氧化物半导体材料之中的至少一种。
第二氧化物半导体材料层252可包括氧化物半导体材料。例如，第二氧化物半导体材料层252可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、ITO(InSnO)类氧化物半导体、IGZO(InGaZnO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体和ITZO(InSnZnO)类氧化物半导体之中的至少一种。
可通过金属-有机化学气相沉积(MOCVD)形成第一氧化物半导体材料层251和第二氧化物半导体材料层252。结果，可提供具有优良膜质量的氧化物半导体材料层251和252。
第一氧化物半导体材料层251中镓(Ga)的浓度高于第二氧化物半导体材料层252中镓(Ga)的浓度。对于原子数，基于总的金属元素，第一氧化物半导体材料层251可包含50原子百分比或大于50原子百分比的镓(Ga)。
第一氧化物半导体材料层251可具有5nm～25nm的厚度。
参照图11C，通过将第一氧化物半导体材料层251和第二氧化物半导体材料层252图案化来形成半导体层(A1，A2)。半导体层(A1，A2)包括第一氧化物半导体层(A11，A21)和第二氧化物半导体层(A12，A22)。
第一薄膜晶体管TR1的半导体层A1在与第一导电层LS1交叠的同时设置。第二薄膜晶体管TR2的半导体层A2在与第二导电层LS2交叠的同时设置。
第一氧化物半导体层(A11，A21)具有比第二氧化物半导体层(A12，A22)的宽度相对较大的宽度。第一氧化物半导体层(A11，A21)的至少一些部分可设置在缓冲层220的台阶部222上。因此，第一氧化物半导体层(A11，A21)覆盖并保护缓冲层220的台阶部222。然而，本发明的一个实施方式不限于这种结构。第一氧化物半导体层(A11，A21)可从缓冲层220的台阶部222进一步延伸(见图4B和6B)。
参照图11D，在半导体层(A1，A2)上形成栅极绝缘膜240和栅极电极(G1，G2)。
参照图11E，在栅极电极(G1，G2)上形成钝化层230，并且在钝化层230上形成源极电极(S1，S2)和漏极电极(D1，D2)。第一薄膜晶体管TR1中包括的源极电极S1和漏极电极D1彼此分隔开并且与第一薄膜晶体管TR1的半导体层A1连接。第二薄膜晶体管TR2中包括的源极电极S2和漏极电极D2彼此分隔开并且与第二薄膜晶体管TR2的半导体层A2连接。
此外，在钝化层230上形成数据线DL和驱动电源线PL。第一薄膜晶体管TR1的源极电极S1与数据线DL连接，并且第二薄膜晶体管TR2的漏极电极D2与驱动电源线PL连接。
根据本发明的一个实施方式，缓冲层220的台阶部222被第一氧化物半导体层(A11，A21)保护，从而可防止在缓冲层220的台阶部222中缓冲层220的缓冲丢失，并且可防止在缓冲层220或钝化层230中产生裂缝。结果，可防止导电层(LS1，LS2)与源极电极(S1，S2)之间或导电层(LS1，LS2)与漏极电极(D1，D2)之间的短路，由此防止源极电极(S1，S2)与漏极电极(D1，D2)之间的短路。
通过图11E的工艺，可完成包括栅极电极(G1，G2)、源极电极(S1，S2)和漏极电极(D1，D2)的薄膜晶体管(TR1，TR2)。
参照图11F，在源极电极(S1，S2)、漏极电极(D1，D2)、数据线DL和驱动电源线PL上形成平坦化层270。在平坦化层270中形成接触孔。
此外，在平坦化层270顺序地形成第一电极711、发光层712和第二电极713，由此形成显示元件710。在第一电极711的外围形成堤层750，由此限定显示元件710的发光区域。
通过上面的工艺，形成了显示元件710。
图12A至图12D是示出根据本发明另一个实施方式的制造显示装置100的方法的剖面图。
参照图12A，在基板210上形成导电层(LS1，LS2)，在导电层(LS1，LS2)上形成缓冲层220，并且在缓冲层220上顺序地形成第一氧化物半导体材料层251和第二氧化物半导体材料层252。图12A是通过组合图11A和图11B获得的。结果，形成半导体材料层250。
参照图12B，在半导体材料层250上形成光刻胶层(PR)310。光刻胶层(PR)310可由负型光刻胶材料或正型光刻胶材料形成。根据本发明的一个实施方式，光刻胶层310可由正型光刻胶材料形成。
在光刻胶层310上方设置图案掩模610。然后，通过图案掩模610照射光L，由此执行光刻胶层310的曝光。
图案掩模610可以是半色调掩模。参照图12B，图案掩模610可以是包括透射部611、半透射部612和遮光部613的半色调掩模。
通过使用图案掩模610进行曝光，光刻胶层310被选择性曝光。
参照图12C，将选择性曝光的光刻胶层310显影，由此形成光刻胶图案321和322。
参照图12D，通过利用光刻胶图案321和322作为掩模执行蚀刻工艺，将第一氧化物半导体材料层251和第二氧化物半导体材料层252图案化，由此形成半导体层(A1，A2)。半导体层(A1，A2)包括第一氧化物半导体层(A11，A21)和第二氧化物半导体层(A12，A22)。
之后，可通过与图11D和图11F相同的工艺制造显示装置100。
图13A至图13F是示出根据比较例的制造显示装置的方法的剖面图。
参照图13A，在基板210上形成导电层(LS1，LS2)，在导电层(LS1，LS2)上形成缓冲层220，并且在缓冲层220上形成半导体层(A1，A2)。
在图13A中，半导体层(A1，A2)的宽度小于导电层(LS1，LS2)的宽度。因而，缓冲层220的台阶部222未被半导体层(A1，A2)覆盖。
参照图13B，在半导体层(A1，A2)上形成用于栅极绝缘膜的绝缘材料层241，并且在用于栅极绝缘膜的绝缘材料层241上形成用于栅极电极的导电材料层261。
参照图13C，在用于栅极电极的导电材料层261上形成光刻胶图案410。然后，利用光刻胶图案410作为掩模执行蚀刻工艺，从而形成栅极电极(G1，G2)。
参照图13D，在通过利用光刻胶图案410作为掩模执行蚀刻工艺来形成栅极电极(G1，G2)之后，执行干蚀刻DE工艺。
参照图13E，通过干蚀刻DE工艺选择性地去除用于栅极绝缘膜的绝缘材料层241，由此形成栅极绝缘膜240。
参照图13E，在形成栅极绝缘膜240的干蚀刻DE工艺中，缓冲层220可部分丢失。在导电层(LS1，LS2)的外围上方的缓冲层220中可产生台阶差。这种台阶差对应于被干蚀刻DE工艺过量去除的突出部。结果，产生了缓冲层220的缓冲丢失。
详细地说，参照图13E，与本发明的一个实施方式不同，缓冲层220的台阶部222未被第一氧化物半导体层(A11，A21)保护，由此在缓冲层220的台阶部222中产生缓冲层220的缓冲丢失，从而在缓冲层220中产生裂缝。
参照图13F，通过灰化工艺去除光刻胶图案410。在灰化工艺中，缓冲层220可部分丢失。
因此，当缓冲层220的台阶部222未被第一氧化物半导体层(A11，A21)保护时，在缓冲层220的台阶部222中可产生缓冲层220的缓冲丢失，并且在缓冲层220中可产生裂缝。因而，当在缓冲层220上形成源极电极(S1，S2)和漏极电极(D1，D2)时，在导电层(LS1，LS2)与源极电极(S1，S2)之间或者在导电层(LS1，LS2)与漏极电极(D1，D2)之间可产生短路。
对于所属领域的技术人员将显而易见的是，上述本发明不受上述实施方式和附图的限制，在不背离本发明的精神或范围的情况下，可在本发明中做出各种替换、修改和变化。因此，本发明的范围由所附权利要求书限定，从权利要求书的含义、范围和等同概念得到的所有变型或修改都落入本发明的范围内。

Claims (20)

1.一种显示装置，包括：
基板；
在所述基板上的像素驱动器；和
与所述像素驱动器连接的显示元件，
其中所述像素驱动器包括：在所述基板上的导电层；在所述导电层上的缓冲层；在所述缓冲层上的半导体层；栅极电极，所述栅极电极的至少一部分与所述半导体层的至少一部分交叠；和分别与所述半导体层连接的源极电极和漏极电极，
其中所述缓冲层包括与所述导电层交叠的平坦部和与所述导电层的外围交叠的台阶部，
其中所述半导体层包括在所述缓冲层上的第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层，
其中所述第一氧化物半导体层的宽度大于所述第二氧化物半导体层的宽度，并且
所述第一氧化物半导体层的至少一部分设置在所述缓冲层的台阶部上，
其中所述第一氧化物半导体层包含镓(Ga)，并且所述第一氧化物半导体层中镓(Ga)的浓度高于所述第二氧化物半导体层中镓(Ga)的浓度。
2.根据权利要求1所述的显示装置，其中所述第二氧化物半导体层设置在所述缓冲层的平坦部上。
3.根据权利要求1所述的显示装置，其中所述第一氧化物半导体层从所述缓冲层的平坦部延伸至所述缓冲层的台阶部。
4.根据权利要求1所述的显示装置，其中对于原子数，基于总的金属元素，所述第一氧化物半导体层包含50原子百分比或大于50原子百分比的镓(Ga)。
5.根据权利要求1所述的显示装置，其中在相同蚀刻状态下，所述第一氧化物半导体层的蚀刻速率低于所述第二氧化物半导体层的蚀刻速率。
6.根据权利要求1所述的显示装置，其中所述第一氧化物半导体层的宽度比所述第二氧化物半导体层的宽度相对大了0.2μm～5μm。
7.根据权利要求1所述的显示装置，其中所述第一氧化物半导体层的宽度大于所述导电层的宽度。
8.根据权利要求1所述的显示装置，其中所述第一氧化物半导体层具有5nm～25nm的厚度。
9.根据权利要求1所述的显示装置，其中所述导电层是遮光层。
10.根据权利要求1所述的显示装置，其中所述导电层是配置成向所述像素驱动器提供信号的配线。
11.根据权利要求1所述的显示装置，其中所述半导体层、所述栅极电极、所述源极电极和所述漏极电极构成驱动薄膜晶体管，所述驱动薄膜晶体管用于控制施加至所述显示元件的驱动电压。
12.根据权利要求3所述的显示装置，其中所述第一氧化物半导体层在远离所述第二氧化物半导体层的方向上从所述缓冲层的台阶部进一步延伸。
13.根据权利要求1所述的显示装置，其中所述像素驱动器还包括位于所述缓冲层上的电容器，其中所述第一氧化物半导体层与所述电容器相邻，但不与所述电容器接触，并且不位于所述电容器的两个电极之间。
14.一种制造显示装置的方法，包括：
在基板上形成导电层；
在所述导电层上形成具有平坦部和台阶部的缓冲层；
在所述缓冲层上形成第一氧化物半导体材料层和第二氧化物半导体材料层；
通过将所述第一氧化物半导体材料层和所述第二氧化物半导体材料层图案化形成具有第一氧化物半导体层和第二氧化物半导体层的半导体层；和
在所述半导体层上形成栅极绝缘膜和栅极电极，
其中所述第一氧化物半导体层的宽度大于所述第二氧化物半导体层的宽度，并且
所述第一氧化物半导体层的至少一部分设置在所述缓冲层的台阶部上，
其中所述第一氧化物半导体材料层中镓的浓度高于所述第二氧化物半导体材料层中镓的浓度。
15.根据权利要求14所述的方法，其中通过金属-有机化学气相沉积(MOCVD)形成所述第一氧化物半导体材料层和所述第二氧化物半导体材料层。
16.根据权利要求14所述的方法，其中对于原子数为，基于总的金属元素，所述第一氧化物半导体材料层包含50原子百分比或大于50原子百分比的镓(Ga)。
17.根据权利要求14所述的方法，其中所述第一氧化物半导体材料层具有5nm～25nm的厚度。
18.根据权利要求14所述的方法，其中所述第一氧化物半导体层从所述缓冲层的平坦部延伸至所述缓冲层的台阶部。
19.根据权利要求18所述的方法，其中第一氧化物半导体层在远离所述第二氧化物半导体层的方向上从所述缓冲层的台阶部进一步延伸。
20.根据权利要求14所述的方法，还包括在所述缓冲层上形成电容器，其中所述第一氧化物半导体层与所述电容器相邻，但不与所述电容器接触，并且不位于所述电容器的两个电极之间。
CN201910998681.8A 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法 Active CN111162092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311065416.7A CN117253892A (zh) 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180135718A KR20200052592A (ko) 2018-11-07 2018-11-07 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
KR10-2018-0135718 2018-11-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311065416.7A Division CN117253892A (zh) 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111162092A CN111162092A (zh) 2020-05-15
CN111162092B true CN111162092B (zh) 2023-09-12

Family

ID=70459008

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311065416.7A Pending CN117253892A (zh) 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法
CN201910998681.8A Active CN111162092B (zh) 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311065416.7A Pending CN117253892A (zh) 2018-11-07 2019-10-21 包括薄膜晶体管的显示装置及其制造方法

Country Status (3)

Country Link
US (2) US11063103B2 (zh)
KR (1) KR20200052592A (zh)
CN (2) CN117253892A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230077268A (ko) * 2021-11-25 2023-06-01 엘지디스플레이 주식회사 유기전계발광 표시 장치
KR20240062165A (ko) * 2022-10-26 2024-05-09 삼성디스플레이 주식회사 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091898A (ko) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR20110025604A (ko) * 2009-09-04 2011-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN103367455A (zh) * 2012-04-02 2013-10-23 三星显示有限公司 半导体器件和薄膜晶体管
CN107452768A (zh) * 2016-06-01 2017-12-08 三星显示有限公司 有机发光二极管显示器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091898A (ko) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR20110025604A (ko) * 2009-09-04 2011-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN103367455A (zh) * 2012-04-02 2013-10-23 三星显示有限公司 半导体器件和薄膜晶体管
CN107452768A (zh) * 2016-06-01 2017-12-08 三星显示有限公司 有机发光二极管显示器及其制造方法

Also Published As

Publication number Publication date
US20210305341A1 (en) 2021-09-30
US11063103B2 (en) 2021-07-13
CN117253892A (zh) 2023-12-19
US11678518B2 (en) 2023-06-13
US20200144347A1 (en) 2020-05-07
CN111162092A (zh) 2020-05-15
KR20200052592A (ko) 2020-05-15

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
US10580799B2 (en) Thin film transistor and display device comprising the same
KR102708746B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
US11107843B2 (en) Array substrate, manufacturing method thereof, and display panel
KR102546780B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US11887991B2 (en) Display apparatus and method of manufacturing the same
CN111162092B (zh) 包括薄膜晶体管的显示装置及其制造方法
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
US11950487B2 (en) Display apparatus and method of manufacturing the same
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
CN114664947A (zh) 薄膜晶体管和包含该薄膜晶体管的显示设备
KR102700475B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN112992926B (zh) 包括薄膜晶体管的显示设备及其制造方法
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
US20240215341A1 (en) Display panel, display device, and method for manufacturing display device
CN118281008A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备
CN114361260A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
KR20230034845A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN114695453A (zh) 包括交叠的像素驱动电路的显示设备
CN118263331A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant