CN114695559A - 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN114695559A
CN114695559A CN202111622115.0A CN202111622115A CN114695559A CN 114695559 A CN114695559 A CN 114695559A CN 202111622115 A CN202111622115 A CN 202111622115A CN 114695559 A CN114695559 A CN 114695559A
Authority
CN
China
Prior art keywords
gate electrode
active layer
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111622115.0A
Other languages
English (en)
Inventor
白朱爀
李道炯
丁灿墉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210175278A external-priority patent/KR20220095117A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114695559A publication Critical patent/CN114695559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置，其中所述薄膜晶体管包括第一栅电极、与第一栅电极隔开并包含沟道部分的有源层以及与有源层隔开并基于有源层设置在第一栅电极的相反侧的第二栅电极，其中第一栅电极的至少一部分与第二栅电极不重叠，且第二栅电极的至少一部分与第一栅电极不重叠，沟道部分与第一和第二栅电极中的至少一个重叠，沟道部分的一部分仅与第一和第二栅电极中的一个重叠，而所述沟道部分的另一部分仅与第一和第二栅电极中的另一个重叠，有源层包含第一有源层和设置在第一有源层上的第二有源层，第一和第二有源层中的任意一个具有比两者中的另一个更高的氢浓度和更低的氧浓度。

Description

薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显 示装置
相关申请的交叉引用
本申请要求2020年12月29日提交的韩国专利申请No.10-2020-0186700和2021年12月9日提交的韩国专利申请No.10-2021-0175278的权益，上述专利申请通过引用在此被并入，如同其完整地在本文中被阐述一样。
技术领域
本公开涉及薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，薄膜晶体管已被广泛地用作诸如液晶显示装置或有机发光装置的显示装置的开关元件或驱动元件。
薄膜晶体管可基于构成有源层的材料被分类为其中非晶硅被用作有源层的非晶硅薄膜晶体管、其中多晶硅被用作有源层的多晶硅薄膜晶体管，以及其中氧化物半导体被用作有源层的氧化物半导体薄膜晶体管。
由于非晶硅可以在短时间内沉积以形成有源层，非晶硅薄膜晶体管(a-Si TFT)具有制造过程时间短且生产成本低的优点。另一方面，非晶硅薄膜晶体管的缺点在于，其被限制用于有源矩阵有机发光二极管(AMOLED)，因为由于低迁移率而导致电流驱动能力不佳且存在阈值电压的变化。
多晶硅薄膜晶体管(poly-Si TFT)通过沉积非晶硅并使沉积的非晶硅晶化而制成。多晶硅薄膜晶体管的优点在于，电子迁移率高、稳定性优异、可实现薄型化和高分辨率以及功率效率(功效)高。多晶硅薄膜晶体管的一个示例为低温多晶硅(LTPS)薄膜晶体管。然而，由于制造多晶硅薄膜晶体管的过程需要使非晶硅晶化的步骤，归因于过程步骤的数量增加并且需要在高温下晶化，制造成本增加。因此，难以将多晶硅薄膜晶体管应用于大型(大尺寸)显示装置。此外，由于多晶特性，难以确保多晶硅薄膜晶体管的均匀性。
具有高迁移率且根据氧含量具有大的电阻变化的氧化物半导体薄膜晶体管(TFT)具有可易于获得期望的特性的优点。此外，由于在制造氧化物半导体薄膜晶体管的过程期间构成有源层的氧化物可在相对低的温度下生长，氧化物半导体薄膜晶体管的制造成本降低。考虑到氧化物的特性，由于氧化物半导体是透明的，因此有利于实现透明显示器。然而，与多晶硅薄膜晶体管相比，氧化物半导体薄膜晶体管具有稳定性和电子迁移率劣化的问题。
当氧化物半导体薄膜晶体管(TFT)长时间在接通(ON)状态下被驱动时，阈值电压趋向于持续地变化。由于TFT的驱动特征的这种变化，装置的寿命可能缩短，图像质量可能降低，且可能需要昂贵的补偿技术和附加电路。因此，需要改善氧化物半导体薄膜晶体管的驱动稳定性。
发明内容
考虑到上述问题给出了本公开，并且本公开的目的在于提供一种薄膜晶体管，其具有顶栅结构和底栅结构的特性，以最小化阈值电压的变化量(或变化率)。
本公开的另一目的在于提供一种薄膜晶体管，其由于在一个沟道部分中存在经受顶栅影响的部分和经受底栅影响的部分而具有改善的驱动稳定性。
本公开的又一目的在于提供一种薄膜晶体管，其由于使阈值电压沿正(+)方向移动的部分和使阈值电压沿负(-)方向移动的部分在一个沟道部分中彼此串联连接而具有改善的驱动稳定性。
本公开的再一目的在于提供一种薄膜晶体管，其包含具有过量氧区域和过量氢区域的沟道部分。
本公开的再一目的在于提供一种薄膜晶体管，其可通过在过量氧区域中由电子陷阱引起阈值电压沿正(+)方向移动并通过在过量氢区域中由空穴陷阱引起阈值电压沿负(-)方向移动来最小化阈值电压的变化。
本发明的再一目的在于提供一种制造所述薄膜晶体管的方法。
本发明的再一目的在于提供一种包括所述薄膜晶体管的显示装置。
除了上述本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的附加目的和特征。
根据本公开的一个方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括第一栅电极；与第一栅电极隔开的有源层，其包含沟道部分；以及第二栅电极，与有源层隔开且基于(换句话说，相对于)有源层设置在第一栅电极的相反侧。第一栅电极的至少一部分与第二栅电极不重叠，并且第二栅电极的至少一部分与第一栅电极不重叠。沟道部分与第一栅电极和第二栅电极中的至少一个重叠，沟道部分的一部分仅与第一栅电极和第二栅电极中的一个重叠，且沟道部分的另一部分仅与第一栅电极和第二栅电极中的另一个重叠。有源层包含第一有源层(所述第一有源层包含氧化物半导体材料)和设置在第一有源层上的第二有源层，所述第二有源层包含氧化物半导体材料，并且第一有源层和第二有源层中的任意一个具有比第一有源层和第二有源层中的另一个更高的氢浓度和更低的氧浓度。
沟道部分可以包含与第一栅电极重叠且与第二栅电极不重叠的第一沟道区域，以及与第二栅电极重叠且与第一栅电极不重叠的第二沟道区域。
第一沟道区域定位于沟道部分的一端，并且第二沟道区域定位于沟道部分的另一端。
有源层包含彼此分离并分别与沟道部分连接的第一连接部分和第二连接部分。
第一连接部分与第一沟道区域接触，并且第二连接部分与第二沟道区域接触。
第一连接部分可以不与第二栅电极重叠，并且第二连接部分可以不与第一栅电极重叠。
第一连接部分的至少一部分可以与第一栅电极重叠。
第一栅电极的一部分和第二栅电极的一部分可以彼此重叠。
沟道部分的一部分可以与第一栅电极和第二栅电极两者均重叠。
薄膜晶体管可进一步包括设置在第一栅电极与有源层之间的供氢层。
薄膜晶体管可进一步包括设置在有源层与第二栅电极之间的供氧层。
第一有源层和第二有源层可以具有相同的金属成分。
第一有源层可以具有比第二有源层更高的氢浓度，并且第二有源层可以具有比第一有源层更高的氧浓度。
薄膜晶体管可以进一步包括有源层上的供氢层。
第一有源层可以具有比第二有源层更高的氧浓度，并且第二有源层可以具有比第一有源层更高的氢浓度。
第一有源层可以具有与第一栅电极重叠的第一区域，并且第一区域可以具有比第一有源层的其他区域的氢浓度更高的氢浓度。
第二有源层可以具有与第二栅电极重叠的第二区域，并且第二区域可以具有比第二有源层的其他区域的氧浓度更高的氧浓度。
根据本公开的另一方面，可以通过提供包括上述薄膜晶体管的显示装置来实现上述和其他目的。
根据本公开的另一方面，可以通过提供一种制造薄膜晶体管的方法来实现上述和其他目的，所述方法包括：在基板上形成第一栅电极，在第一栅电极上形成第一栅绝缘层，在第一栅绝缘层上形成有源层，以及在有源层上形成第二栅电极，其中，第一栅电极的至少一部分与第二栅电极不重叠并且第二栅电极的至少一部分与第一栅电极不重叠，有源层具有沟道部分，并且沟道部分与第一栅电极和第二栅电极中的至少一个重叠，有源层包含第一有源层和第一有源层上的第二有源层，并且第一有源层和第二有源层中的任意一个具有比第一有源层和第二有源层中的另一个更高的氢浓度和更低的氧浓度。
根据所述制造薄膜晶体管的方法，第一栅电极和第二栅电极可以被形成为使得第一栅电极的一部分和第二栅电极的一部分彼此重叠。
所述制造薄膜晶体管的方法可以进一步包括在第一栅电极上形成第一栅绝缘层之前在第一栅电极上形成供氢层。
所述制造薄膜晶体管的方法可以进一步包括在有源层上形成第二栅电极之前对有源层的表面进行氧处理。
所述氧处理可以包括用N2O气体处理有源层的表面。
在有源层上形成第二栅电极可以包括在有源层上形成第二栅电极图案。
所述制造薄膜晶体管的方法可以进一步包括通过使用第二栅电极图案作为掩模对有源层进行导电化处理(使有源层导电化)。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的上述和其他目的、特征和其他优点，其中：
图1是图示出根据本公开的一个实施例的薄膜晶体管的横截面视图；
图2是图示出图1所示的薄膜晶体管的沟道部分的局部横截面视图；
图3是图示出根据本公开的另一实施例的薄膜晶体管的横截面视图；
图4A和4B是图示出根据本公开的又一实施例的薄膜晶体管的横截面视图；
图5A和5B分别是图示出根据本公开的再一实施例的薄膜晶体管的横截面视图；
图6是图示出根据本公开的再一实施例的薄膜晶体管的横截面视图；
图7和8是图示出根据比较示例的薄膜晶体管的横截面视图；
图9是图示出阈值电压的变化的曲线图；
图10A、10B和10C是图示出阈值电压随时间的变化的曲线图；
图11A至11M是图示出制造根据本公开的一个实施例的薄膜晶体管的方法的过程视图；
图12是图示出根据本公开的一个实施例的显示装置的示意性视图；
图13是图示出图12的任一像素的电路(视)图；
图14是图示出根据本公开的另一实施例的显示装置的任一像素的电路图；
图15是图示出根据本公开的又一实施例的显示装置的任一像素的电路图；
图16是图示出根据本公开的再一实施例的显示装置的任一像素的电路图。
具体实施方式
将通过以下参考附图描述的实施例来阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同形式来体现(或实现)，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例以便本公开将是彻底和完整的，并且将本公开的范围充分传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施例的附图中公开的形状、大小(尺寸)、比率、角度、数量只不过为示例，并因此，本公开不限于图示的细节。在整个说明书中，相同(类似)的附图标记指代相同(类似)的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时，将省略该详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可以添加另一部分。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确的描述，该元件被解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“～之上”、“～上方”、“～下方”和“～近旁”时，除非使用“仅”或“直接”，否则两个其他部分之间可以布置一个或多个部分。
本文中可以使用诸如“…下方”、“…下面”、“下”、“…上方”和“上”的空间相对术语，以容易地描述图中所示的一个或多个元件与另一个或多个元件的关系。应当理解，除了图中所描绘的取向之外，这些术语旨在涵盖装置的不同取向。例如，如果图中所示的装置颠倒，则被描述为布置在另一装置“下方”或“下面”的装置可以布置在另一装置“上方”。因此，示例性术语“…下方或下面”可以包括“…下方或下面”和“…上方”的取向。同样，示例性术语“…上方”或“…上”可以包括“…上方”和“…下方或下面”的取向。
在描述时间关系时，例如，当时间顺序被描述为“在…之后”、“继…之后”、“紧接在…之后”和“在…之前”时，除非使用“仅”或“直接”，否则可以包括不连续的情况。
应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件进行区分。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
术语“至少一个”应当理解为包含相关联所列项中的一个或多个的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个以及第一项、第二项或第三项中选出或提出的所有项的组合。
如本领域技术人员可以充分理解的那样，本公开的各种实施例的特征可以部分或整体地彼此接合(耦合)或组合，并且可以以各种方式彼此互操作并且在技术上驱动。本公开的实施例可以彼此独立地实施，也可以以相互依存的关系一起实施。
在附图中，相同或类似的元件用相同的附图标记来表示，即使它们在不同的附图中描绘。在整个附图中，将尽可能使用相同的参考标号来指代相同或相似的部分。
在本公开的实施例中，为了便于描述，将源电极和漏电极相互区分开来。然而，源电极和漏电极可以互换使用。源电极可以是漏电极，而且漏电极可以是源电极。此外，本公开的任一实施例中的源电极可以是本公开的另一实施例中的漏电极，并且本公开的任一实施例中的漏电极可以是本公开的另一实施例中的源电极。
在本公开的一些实施例中，为了便于描述，将源区与源电极区分开来，以及将漏区与漏电极区分开来。然而，本公开的实施例不限于这种结构。例如，源区可以是源电极，而且漏区可以是漏电极。此外，源区可以是漏电极，而且漏区可以是源电极。
图1是图示出根据本公开的一个实施例的薄膜晶体管100的横截面视图。
根据本公开的一个实施例的薄膜晶体管100包含(或包括)第一栅电极121、有源层140和第二栅电极122。
有源层140被设置成与第一栅电极121(间)隔开。有源层140的至少一部分与第一栅电极121重叠。
第二栅电极122与有源层140(间)隔开，并且基于有源层140与第一栅电极121相反地设置。换句话说，第二栅电极122基于有源层140设置在第一栅电极121的相反侧。即，第一栅电极121设置在有源层140的一侧，而第二栅电极122设置在有源层140的另一侧。
有源层140包含沟道部分140a。沟道部分140a与第一栅电极121和第二栅电极122中的至少一个重叠。而且，第一栅电极121可以比第二栅电极122更宽，与第二栅电极122相比，第一栅电极121可以与沟道部分140a的更多部分重叠。
图2是图示出图1所示的薄膜晶体管100的沟道部分140a的局部横截面视图。
将参考图1和2更详细地描述根据本公开的一个实施例的薄膜晶体管100。
参考图1和2，第一栅电极121设置在基板110上。
玻璃或塑料可用作基板110的材料。具有柔性特性的透明塑料(例如，聚酰亚胺)可以用作塑料。当使用聚酰亚胺作为基板110的材料时，考虑到在基板110上执行高温沉积过程，可以使用在高温下可耐受的耐热聚酰亚胺。
第一栅电极121可以包含诸如铝(Al)或铝合金的铝基金属、诸如银(Ag)或银合金的银基金属、诸如铜(Cu)或铜合金的铜基金属、诸如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中的至少一种。第一栅电极121可以具有多层结构，该多层结构包含具有彼此不同的各自物理特性的至少两个导电层。
第一栅绝缘层131设置在第一栅电极121上。第一栅绝缘层131可以具有绝缘特性，并且可以包含氧化硅、氮化硅或金属基氧化物中的至少一种。根据本公开的一个实施例，第一栅绝缘层131可以包含氮化硅。氮化硅包含与氧化硅和金属基氧化物相比相对更高浓度的氢。
第一栅绝缘层131可以具有单层结构，或者可以具有多层结构。
有源层140设置在第一栅绝缘层131上。
根据本公开的一个实施例，有源层140包含氧化物半导体材料。有源层140可以由氧化物半导体层制成。
有源层140例如可以包含IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、ITZO(InSnZnO)基、IGTO(InGaSnO)基、GO(GaO)基、GZTO(GaZnSnO)基和GZO(GaZnO)基氧化物半导体材料中的至少一种。然而，本公开的一个实施例不限于此示例，并且有源层140可以由本领域已知的其他氧化物半导体材料制成。
有源层140包含沟道部分140a、分别设置在沟道部分140a的两侧的第一连接部分140b和第二连接部分140c。第一连接部分140b和第二连接部分140c彼此隔开并分别与沟道部分140a连接。
第二栅绝缘层132设置在有源层140上。第二栅绝缘层132可以具有绝缘特性，并且可以包含氧化硅、氮化硅或金属基氧化物中的至少一种。第二栅绝缘层132可以具有单层结构，或者可以具有多层结构。
根据本公开的一个实施例，第二栅绝缘层132可以包含氧化硅。氧化硅可以包含与氮化硅相比相对更高浓度的氧。
第二栅绝缘层132可以被图案化，或者可以不被图案化。图案化的第二栅绝缘层132可以至少覆盖有源层140的沟道部分140a，但是本公开的一个实施例不限于此。第二栅绝缘层132可以覆盖有源层140的整个上表面。
第二栅电极122设置在第二栅绝缘层132上。
第二栅电极122可以由与第一栅电极121的材料相同的材料制成，或者可以由另一种材料制成。第二栅电极122基于有源层140设置在第一栅电极121的相反侧。例如，有源层140位于第一栅电极121与第二栅电极122之间。
根据本公开的一个实施例，第一栅电极121的至少一部分与第二栅电极122不重叠，并且第二栅电极122的至少一部分与第一栅电极121不重叠。第一栅电极121的一部分和第二栅电极122的一部分可以彼此重叠。例如，第一栅电极121、沟道部分140a和第二栅电极122可以以交错型配置竖直(垂直)地层叠，其中第一栅电极121可以主要与沟道部分140a的大约一半重叠，第二栅电极122可以主要与与沟道部分140a的另一半重叠。
参考图1，层间介电层150设置在第二栅电极122上。层间介电层150可以由绝缘材料制成。
源电极161和漏电极162设置在层间介电层150上。源电极161和漏电极162彼此隔开并与有源层140连接。
参考图1，源电极161通过在层间介电层150中形成的接触孔与第一连接部分140b连接，漏电极162通过在层间介电层150中形成的另一接触孔与第二连接部分140c连接。与源电极161连接的第一连接部分140b可以被称为源极连接部分，与漏电极162连接的第二连接部分140c可以被称为漏极连接部分。
根据本公开的一个实施例，第一连接部分140b和第二连接部分140c可以通过有源层140的选择性导电化而形成。例如，有源层140可以通过使用掺杂剂掺杂而被选择性地导电化，由此可以形成第一连接部分140b和第二连接部分140c。
对于掺杂，可以使用硼(B)离子、磷(P)离子或氟(F)离子中的至少一种。
根据本公开的一个实施例，第一连接部分140b可以是漏极连接部分，第二连接部分140c可以是源极连接部分。另外，第一连接部分140b和第二连接部分140c中的任意一个可以是源电极，而第一连接部分140b和第二连接部分140c中的另一个可以是漏电极。
第一连接部分140b和第二连接部分140c可以用作线路。
在下文中，将参考图2更详细地描述有源层140的沟道部分140a。
根据本公开的一个实施例，沟道部分140a与第一栅电极121和第二栅电极122中的至少一个重叠。当沟道部分140a的所有区域与第一栅电极121和第二栅电极122中的至少一个重叠时，可以确保沟道部分140a的连续性，例如，从沟道部分140a的一端、例如图2中所示的沟道部分140a的左侧到沟道部分140a的另一端、例如图2中所示的沟道部分140a的右侧(例如，沟道部分140a的所有部分可以与所述第一栅电极121或所述第二栅电极122中的至少一个重叠，从而允许沟道的全覆盖)。
参考图1和2，第一栅电极121的至少一部分与第二栅电极122不重叠，并且第二栅电极122的至少一部分与第一栅电极121不重叠。
由于第一栅电极121和第二栅电极122的配置(排布)，沟道部分140a的一部分仅与第一栅电极121和第二栅电极122中的一个重叠，而沟道部分140a的另一部分仅与第一栅电极121和第二栅电极122中的另一个重叠。而且，沟道部分140a可以包含与第一栅电极121和第二栅电极122两者均重叠的中间部分。
更详细地，参考图2，根据本公开的一个实施例的有源层140的沟道部分140a包含与第一栅电极121重叠但不与第二栅电极122重叠的第一沟道区域a1，以及与第二栅电极122重叠但不与第一栅极电极121重叠的第二沟道区域a2。
结果是，沟道部分140a的第一沟道区域a1由第一栅电极121驱动，而沟道部分140a的第二沟道区域a2由第二栅电极122驱动。沟道部分140a的第一沟道区域a1是经受第一栅电极121影响的区域，而沟道部分140a的第二沟道区域a2经受第二栅电极122的影响。
参考图2，第一沟道区域a1定位于沟道部分140a的一端，并且第二沟道区域a2定位于沟道部分140a的另一端。根据本公开的一个实施例，如图2所示，第一连接部分140b可以与第一沟道区域a1接触，并且第二连接部分140c可以与第二沟道区域a2接触。
参考图1和2，第一连接部分140b与第二栅电极122不重叠，并且第二连接部分140c与第一栅电极121不重叠。根据本公开的一个实施例，第一连接部分140b的至少一部分可以与第一栅电极121重叠。为了使第一栅电极121能够充分覆盖第一沟道区域a1，第一栅电极121可以具有比第一沟道区域a1更大的面积。结果是，第一连接部分140b的一部分可以与第一栅电极121重叠。尽管第一连接部分140b的一部分与第一栅电极121重叠，但是第一连接部分140b被导电化，因此不用作沟道。因此，即使存在第一连接部分140b与第一栅电极121重叠的区域，薄膜晶体管100的驱动也不受重叠区域的影响。
另一方面，根据本公开的一个实施例，第一连接部分140b可以不与第二栅电极122重叠。第二栅电极122是在有源层140的选择性导电化过程期间用作掩模的图案的一部分。因此，第二栅电极122可以不与第一连接部分140b和第二连接部分140c重叠。
根据本公开的一个实施例，第一栅电极121的一部分和第二栅电极122的一部分可以彼此重叠。因此，沟道部分140a的一部分可以与第一栅电极121和第二栅电极122两者均重叠。
根据本公开的一个实施例，沟道部分140a可以包含与第一栅电极121和第二栅电极122两者均重叠的第三沟道区域a3。第三沟道区域a3是经受第一栅电极121和第二栅电极122两者影响的区域。
为了确保沟道部分140a的连续性，沟道部分140a需要与第一栅电极121和第二栅电极122中的至少一个重叠，并且考虑到第一栅电极121和第二栅电极122的制造过程中的过程误差，第一栅电极121和第二栅电极122可以被设计成彼此部分地重叠。根据本公开的一个实施例，第三沟道区域a3的长度可以设计得尽可能小。
当第三沟道区域a3存在于沟道部分140a中时，可以确保沟道部分140a从沟道部分140a的一端到沟道部分140a的另一端的连续性。
根据本公开的一个实施例，有源层140包含第一有源层141和第一有源层141上的第二有源层142。参考图1和2，第一有源层141设置在第一栅绝缘层131上，第二有源层142设置在第一有源层141上。第一有源层141和第二有源层142分别为氧化物半导体材料层。构成第一有源层141和第二有源层142的氧化物半导体材料可以包含金属和氧。根据本公开的一个实施例，第一有源层141和第二有源层142可以具有相同的金属成分(组分)。根据本公开的一个实施例，第一有源层141和第二有源层142具有相同的金属成分，并且可以通过氧和氢中的至少一种的含量差异来彼此区分。
根据本公开的一个实施例，第一有源层141和第二有源层142中的任意一个具有比第一有源层141和第二有源层142中的另一个更高的氢浓度和更低的氧浓度。
例如，第一有源层141可具有高于第二有源层142的氢浓度的氢浓度，且可具有低于第二有源层142的氧浓度的氧浓度。第二有源层142可具有低于第一有源层141的氢浓度的氢浓度，且可具有高于第一有源层141的氧浓度的氧浓度。
根据本公开的一个实施例，与第二有源层142相比，第一有源层141包含过量的氢(H)。第一有源层141可以是具有比用作薄膜晶体管的沟道的传统氧化物半导体材料层更高的氢浓度的过量氢层。
当第一有源层141包含过量氢时，由于氢(H)的电离效应而发生空穴陷阱效应，由此薄膜晶体管100的阈值电压可沿负(-)方向移动。因此，阈值电压Vth可沿负(-)方向偏移(移位)。
根据本公开的一个实施例，与第一有源层141相比，第二有源层142包含过量的氧(O)。第二有源层142可以是具有比用作薄膜晶体管的沟道的传统氧化物半导体材料更高的氧浓度的过量氧层。
当第二有源层142包含过量氧时，会发生电子陷阱效应，由此薄膜晶体管100的阈值电压可沿正(+)方向移动。因此，阈值电压Vth可沿正(+)方向偏移。
根据本公开的一个实施例的薄膜晶体管100可同时具有由于含有过量氢的层而导致的阈值电压Vth的负(-)偏移效应和由于含有过量氧的层而导致的阈值电压Vth的正(+)偏移效应，因而即使随着时间的推移(流逝)也可以抑制薄膜晶体管100的阈值电压Vth的变化。
在本公开的一个实施例中，氧化物半导体材料层具有“过量氧”的情况意味着氧比率高于构成氧化物半导体的金属和氧以化学计量方式形成稳定化学键时的氧比率。
将通过示例的方式来描述In、Ga和Zn以1:1:1的比率包含在IGZO(InGaZnO)基氧化物半导体中的情况。
铟(In)可以以In2O3的状态与氧结合。镓(Ga)可以以Ga2O3的状态与氧结合。另外，锌(Zn)可以以ZnO的状态与氧结合。因此，当In、Ga和Zn的化学计量比为1:1:1时，与其对应的氧的化学计量比为1.5:1.5:1。结果是，当In、Ga和Zn以1:1:1的比率使用时，氧的化学计量比变为4。在这种情况下，In、Ga、Zn和O的化学计量比为1:1:1:4(In:Ga:Zn:O＝1:1:1:4)，而氧的化学计量比可以为4。因此，氧化物半导体材料层具有“过量氧”的情况意味着当In、Ga和Zn的化学计量比为1:1:1时，氧的化学计量比超过4。这可由以下方程式1表示。
[方程式1]
InGaZnO4+x(其中，x>0)
一般地，过量的氢可被描述为乏氧部分。例如，在其中In、Ga和Zn的化学计量比为1:1:1的氧化物半导体层中，当氧的化学计量含量小于4时，可以将其描述为乏氧状态。例如，可以通过方程式2来描述乏氧状态。
[方程式2]
InGaZnO4-y(其中，y>0)
一般地，氧化物半导体层中因氧的缺乏而产生的间隙可以由氢(H)填充。氧化物半导体材料层具有“过量氢”的情况意味着氧化物半导体含有比稳定的乏氧状态更多的氢。根据本公开的一个实施例，当氢含量是乏氧的至少两倍时，氧化物半导体层可以被称为氢过量状态。更详细地，在方程式2中，当氢的化学计量含量为2y或更高时，氧化物半导体层可以被称为氢过量状态。
参考图2，沟道部分140a的第一沟道区域a1由第一栅电极121驱动，并且第一沟道区域a1中的第一有源层141被设置成比第二有源层142更靠近第一栅电极121。因此，沟道部分140a的第一沟道区域a1的驱动主要经受(或受到)第一有源层141的影响。结果是，当第一有源层141具有比第二有源层142更高的氢浓度和更低的氧浓度时，第一沟道区域a1可用于能够使薄膜晶体管100的阈值电压沿负(-)方向移动。
沟道部分140a的第二沟道区域a2由第二栅电极122驱动，并且第二沟道区域a2中的第二有源层142被设置成比第一有源层141更靠近第二栅电极122。因此，沟道部分140a的第二沟道区域a2的驱动主要经受(或受到)第二有源层142的影响。结果是，当第二有源层142具有比第一有源层141更高的氧浓度和更低的氢浓度时，第二沟道区域a2可用于能够使薄膜晶体管100的阈值电压沿正(+)方向移动。
如上所述，根据本公开的一个实施例的薄膜晶体管100的沟道部分140a包含用于使阈值电压沿负(-)方向偏移的第一沟道区域a1和用于使阈值电压Vth沿正(+)方向偏移的第二沟道区域a2。因此，在根据本公开的一个实施例的薄膜晶体管100中，阈值电压Vth沿负(-)方向的偏移效应和阈值电压Vth沿正(+)方向的偏移效应被抵消，由此可以抑制阈值电压Vth的变化。因此，根据本公开的一个实施例的薄膜晶体管100可以在阈值电压Vth没有大的变化的情况下被稳定地驱动。特别地，即使在薄膜晶体管长时间在接通状态下被驱动的情况下，薄膜晶体管也可以阈值电压没有变化的情况下被稳定地驱动。例如，由于这种独特的设计，即使在所述装置已经被长时间使用之后，所实施的本发明也可以有效地将阈值电压Vth设定(或定置)为特定值并将其保持在那里。
然而，本公开的一个实施例不限于上述示例，并且第一有源层141可以具有比第二有源层142更低的氢浓度和更高的氧浓度，而第二有源层142可以具有比第一有源层141更高的氢浓度和更低的氧浓度(参考图4B和5B)。
参考图2，沟道部分140a的第一沟道区域a1由第一栅电极121驱动，并且包含在第一沟道区域a1中的第一有源层141被设置成比第二有源层142更靠近第一栅电极121。因此，沟道部分140a的第一沟道区域a1的驱动主要经受第一有源层141的影响。结果是，当第一有源层141具有比第二有源层142更低的氢浓度和更高的氧浓度时，第一沟道区域a1可用于能够使薄膜晶体管301或401的阈值电压沿正(+)方向移动。
沟道部分140a的第二沟道区域a2由第二栅电极122驱动，并且包含在第二沟道区域a2中的第二有源层142被设置成比第一有源层141更靠近第二栅电极122。因此，沟道部分140a的第二沟道区域a2主要经受第二有源层142的影响。结果是，当第二有源层142具有比第一有源层141更高的氢浓度和更低的氧浓度时，第二沟道区域a2可用于能够使薄膜晶体管301或401的阈值电压沿负(-)方向移动。
如上所述，根据本公开的一个实施例的薄膜晶体管301或401的沟道部分140a包含用于使阈值电压Vth沿正(+)方向偏移的第一沟道区域a1和用于使阈值电压Vth沿负(-)方向偏移的第二沟道区域a2(参考图4B和5B)。因此，在根据本公开的一个实施例的薄膜晶体管301或401中，阈值电压Vth沿正(+)方向的偏移效应和阈值电压Vth沿负(-)方向的偏移效应被抵消，由此可以抑制阈值电压Vth的变化。因此，根据本公开的一个实施例的薄膜晶体管301或401可以在阈值电压Vth没有大的变化的情况下被稳定地驱动。
如上所述，根据本公开的一个实施例，第一有源层141可以具有比第二有源层142更高的氢浓度和更低的氧浓度，以及第一有源层141可以具有比第二有源层142更低的氢浓度和更高的氧浓度。由于第一有源层141和第二有源层142的氢浓度与氧浓度之间的差异以及第一栅电极121和第二栅电极122的配置特性，根据本公开的一个实施例的薄膜晶体管100可以在阈值电压Vth没有变化的情况下具有优异的稳定性。
可以以各种方式调整第一有源层141和第二有源层142的氢浓度和氧浓度。
例如，可以适当地选择在第一有源层141和第二有源层142的制造过程中使用的材料，以便可以调整第一有源层141和第二有源层142的氢浓度和氧浓度。
根据本公开的一个实施例，第一有源层141和第二有源层142可以通过金属有机化学气相沉积(MOCVD)方法形成。此时，可以通过调整在MOCVD方法中使用的氢气(H2)或臭氧(O3)的含量来调整第一有源层141和第二有源层142的氢浓度和氧浓度。
可以通过在第一有源层141或第二有源层142附近设置供氢层或通过利用氧处理(例如，利用N2O气体)对第一有源层141或第二有源层142进行处理来调整第一有源层141和第二有源层142的氢浓度和氧浓度。
图3是图示出根据本公开的另一实施例的薄膜晶体管200的横截面视图。在下文中，为了避免冗余，将省略对已描述元件的描述。
参考图3，第二栅绝缘层132可以覆盖有源层140的整个上表面。在图3中，有源层140的朝向第二栅电极122的表面被称为上表面。根据本公开的另一实施例，第二栅绝缘层132可以不被图案化。
参考图3，可以在第二栅绝缘层132中形成接触孔。
根据本公开的另一实施例，源电极161可以通过在层间介电层150和第二栅绝缘层132中形成的接触孔与有源层140的第一连接部分140b连接。漏电极162可以通过在层间介电层150和第二栅绝缘层132中形成的另一接触孔与有源层140的第二连接部分140c连接。
图4A是图示出根据本公开的又一实施例的薄膜晶体管300的横截面视图。根据本公开的另一实施例的薄膜晶体管300包含设置在第一栅电极121与有源层140之间的供氢层135。
参考图4A，缓冲层118可以设置在基板110上。缓冲层118可以包含氧化硅和氮化硅中的至少一种。缓冲层118可以保护有源层140，并且可以具有平坦(平面)化特性，以使基板110的上部平坦化。
第一栅电极121设置在缓冲层118上，并且第一钝化层133设置在第一栅电极121上。第一钝化层133可以起到绝缘和保护第一栅电极121的作用。第一钝化层133可由与第一栅绝缘层131的材料相同的材料制成。
供氢层135设置在第一钝化层133上。供氢层135向有源层140供应氢。结果是，可以形成含有比第二有源层142更高的浓度的氢的第一有源层141。第一有源层141含有浓度高于氧化物半导体层的典型氢浓度的氢。根据本公开的另一实施例的第一有源层141是含有过量氢的过量氢层。
供氢层135例如可由氮化硅(SiNx)形成。用作供氢层135的氮化硅(SiNx)层可以包含高浓度的氢。
第一栅绝缘层131设置在供氢层135上。第一栅绝缘层131可以具有绝缘特性，并且可以包含氧化硅、氮化硅和金属基氧化物中的至少一种。第一栅绝缘层131可由与第一钝化层133的材料相同的材料形成。第一栅绝缘层131和第一钝化层133可以统称为第一栅绝缘层或下栅绝缘层。
有源层140设置在第一栅绝缘层131上，并且第二栅绝缘层132设置在有源层140上。
第二栅电极122设置在第二栅绝缘层132上，并且层间介电层150设置在第二栅电极122上。源电极161和漏电极162设置在层间介电层150上。
然而，本公开的又一实施例并不限于图4A中所示的构造(或配置)。根据本公开的又一实施例，供氢层135可以设置在有源层140上方。例如，供氢层135可以设置在第二栅绝缘层132中，或者可以设置在层间介电层150中。
图4B是图示出根据本公开的又一实施例的薄膜晶体管301的横截面视图。参考图4B，供氢层135可以设置在第二栅绝缘层132上。如图4B中所描绘，当供氢层135设置在有源层140上方时，第二有源层142可以包含过量的氢。
图5A是图示出根据本公开的再一实施例的薄膜晶体管的横截面视图。与图4A的薄膜晶体管300相比，图5A的薄膜晶体管400进一步包含供氧层136。
详细地，根据本公开的又一实施例的薄膜晶体管400包含设置在有源层140与第二栅电极122之间的供氧层136。供氧层136向有源层140供应氧。结果是，可以形成含有浓度高于第一有源层141的浓度的氧的第二有源层142。第二有源层142可以包含浓度高于典型氧化物半导体层的氧浓度的氧。根据本公开的又一实施例的第二有源层142是含有过量氧的过量氧层。
图5B是图示出根据本公开的再一实施例的薄膜晶体管的横截面视图。图5B的薄膜晶体管401包含供氢层135和供氧层136。
参考图5B，供氧层136可以设置在第一钝化层133上。供氧层136可以向有源层140的下部供应氧。结果是，第一有源层141可以具有比第二有源层142更高的氧浓度。
第一栅绝缘层131设置在供氧层136上，并且有源层140设置在第一栅绝缘层131上。第二栅绝缘层132设置在有源层140上，并且第二栅电极122设置在第二栅绝缘层132上。
参考图5B，供氢层135可以设置在第二栅绝缘层132中。供氢层135可以向有源层140的上部供应氢。结果是，第二有源层142可以具有比第一有源层141更高的氢浓度。第二栅绝缘层132可基于供氢层135被分为下层132a和上层132b。例如，供氢层135可以设置在第二栅绝缘层132的下层132a和上层132b之间。
在根据本公开的再一实施例的图5B所示的薄膜晶体管401中，第一有源层141可以具有比第二有源层142更高的氧浓度，以及第二有源层142可以具有比第一有源层141更高的氢浓度。
图6是图示出根据本公开的再一实施例的薄膜晶体管500的横截面视图。
参考图6，供氢层135设置在第一栅电极121上。供氢层135向有源层140的预定区域供应氢。结果是，定位于第一有源层141的供氢层135上方的第一区域141a1可以具有比第一有源层141的其他区域更高的氢浓度。
更详细地，第一有源层141具有与第一栅电极121重叠的第一区域141a1，其中第一区域141a1具有比第一有源层141的其他区域更高的氢浓度。
参考图6，第二有源层142可以具有第二区域142a2。第二有源层142的第二区域142a2与第二栅电极122重叠。第二区域142a2可以具有高于第二有源层142的其他区域的氧浓度的氧浓度。
例如，根据本公开的再一实施例，可以选择性地对第二有源层142进行氧处理，以在第二有源层142中形成第二区域142a2。
参考图6，根据本公开的再一实施例的薄膜晶体管500具有设置在第二栅绝缘层132与第二栅电极122之间的供氧层136。供氧层136可以向第二有源层142供应氧，以在第二有源层142中形成第二区域142a2。例如，氧和氢可以集中于薄膜晶体管的沟道部分140a的相反角部/侧。
图7和8是图示出根据比较示例的薄膜晶体管的横截面视图。在下文中，图7所示的薄膜晶体管将被称为比较示例1，图8所示的薄膜晶体管将被称为比较示例2。
如图7所示，根据比较示例1的薄膜晶体管不包含第一栅电极121，而仅包含第二栅电极122。图7所示的薄膜晶体管也被称为顶栅结构的薄膜晶体管。
图7所示的薄膜晶体管的沟道部分140a仅与一个栅电极重叠。因此，图7所示的薄膜晶体管不包含其中沟道部分140a的一部分仅与第一栅电极121和第二栅电极122中的一个重叠而沟道部分140a的另一部分仅与第一栅电极121和第二栅电极122中的另一个重叠的构造。
根据图8所示的比较示例2的薄膜晶体管包含第一栅电极121和第二栅电极122两者。图8所示的薄膜晶体管也被称为双栅结构的薄膜晶体管。
在图8所示的薄膜晶体管中，沟道部分140a的整个区域与第一栅电极121和第二栅电极122重叠。因此，图8所示的薄膜晶体管不包含其中沟道部分140a的一部分仅与第一栅电极121和第二栅电极122中的一个重叠而沟道部分140a的另一部分仅与第一栅电极121和第二栅电极122中的另一个重叠的构造。
具有图7或8所示构造的薄膜晶体管具有阈值电压Vth的变化，其大于根据本公开的实施例的薄膜晶体管100、200、300、301、400、401和500中的每一个的变化。
图9是图示出阈值电压Vth的变化的曲线图。
在图9所示曲线图的中心处的曲线中，阈值电压Vth接近于0V。另一方面，在图9所示曲线图的左侧的曲线中，阈值电压沿负(-)电压方向偏移。如在图9中的曲线图的左侧的曲线中所示，当阈值电压沿负(-)电压方向偏移时，阈值电压Vth沿负(-)方向偏移。
在图9所示曲线图的右侧的曲线中，阈值电压沿正(+)电压方向偏移。如在图9中的曲线图的右侧的曲线中所示，当阈值电压沿正(+)电压方向偏移时，阈值电压Vth沿正(+)方向偏移。
图10A、10B和10C是图示出阈值电压随时间的变化的曲线图。详细地，图10A、10B和10C表示正偏压温度应力(PBTS)测试的结果。
PBTS是指施加正(+)偏置电压和恒定温度条件下的应力。当PBTS增加时，氧化物半导体层120或薄膜晶体管100中的应力增加，由此阈值电压的变化量ΔVth(或变化率)可能增加。
在图10A中，在将PBTS施加于根据图7所示的比较示例1的薄膜晶体管的状态下，测量阈值电压Vth随时间的变化量ΔVth。参考图10A，应注意的是，当将PBTS施加于图7所示的薄膜晶体管(比较示例1)时，阈值电压Vth的变化量随着时间的推移而不断增加。在图7所示的薄膜晶体管(比较示例1)中，应注意的是，当施加PBTS时，阈值电压Vth不断增加，而不会收敛于某个特定(具体)值，并且在40,000秒之后，阈值电压的变化量ΔVth为0.254V左右。
在图10B中，在将PBTS施加于根据图8所示的比较示例2的薄膜晶体管的状态下，测量阈值电压Vth随时间的变化量ΔVth。参考图10B，应注意的是，当将PBTS施加于图8所示的薄膜晶体管(比较示例2)时，阈值电压Vth的变化量随着时间的推移而不断增加。在图8所示的薄膜晶体管(比较示例2)中，应注意的是，当施加PBTS时，阈值电压Vth不断增加，而不会收敛于某个特定(具体)值，并且在40,000秒之后，阈值电压的变化量ΔVth为2.54V左右。
根据图8所示的比较示例2的薄膜晶体管由于其双栅结构而可以具有优异的开电流特性，但具有阈值电压Vth的变化量ΔVth随着时间的推移而增加的问题。
图10C是图示出根据图4A所示的本公开的另一实施例的薄膜晶体管300的阈值电压的曲线图。参考图10C，应注意的是，即使将PBTS施加于根据本公开的另一实施例的薄膜晶体管300，阈值电压Vth也几乎没有变化。因此，与图7和图8的示例构造相比，所实施的本发明的特定类型的交错、双栅构造提供了随时间稳定得多的阈值电压。
在下文中，将参考图11A-11M来描述制造根据本公开的另一实施例的薄膜晶体管300的方法。
图11A-11M是图示出制造根据本公开的另一实施例的薄膜晶体管300的方法的过程视图。
参考图11A，在基板110上形成缓冲层118，以及在缓冲层118上形成第一栅电极121。
参考图11B，在第一栅电极121上形成第一钝化层133，在第一钝化层133上形成供氢层135，以及在供氢层135上形成第一栅绝缘层131。
第一钝化层133可由绝缘材料制成。供氢层135是用于向随后将描述的有源层140供应氢的层。供氢层135例如可由氮化硅(SiNx)形成。施加于供氢层135的氮化硅(SiNx)层可以包含高浓度的氢。第一栅绝缘层131具有绝缘特性。
参考图11C，在第一栅绝缘层131上形成有源层140。有源层140包含氧化物半导体材料。有源层140可以是氧化物半导体层。有源层140例如可以包含IZO(InZnO)基、IGO(InGaO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、ITZO(InSnZnO)基、IGTO(InGaSnO)基、GO(GaO)基、GZTO(GaZnSnO)基和GZO(GaZnO)基氧化物半导体材料中的至少一种。
参考图11D，对有源层140的表面进行氧处理。图11D所示的氧处理可以包含利用N2O气体处理有源层140的表面。
通过供氢层135将氢供应到有源层140，并且通过氧处理将氧(O)供应到有源层140的表面，由此可以形成第一有源层141和第二有源层142。
结果是，如图11E所示，形成包含第一有源层141和第二有源层142的有源层140。第一有源层141可以具有比第二有源层142更高的氢浓度和更低的氧浓度。此外，第二有源层142可以具有比第一有源层141更低的氢浓度和更高的氧浓度。
然而，本公开的另一实施例不限于上述示例，并且第一有源层141可以具有比第二有源层142更低的氢浓度和更高的氧浓度，而第二有源层142可以具有比第一有源层141更高的氢浓度和更低的氧浓度。
例如，第一有源层141和第二有源层142可以通过金属有机化学气相沉积(MOCVD)方法形成。此时，可以通过调整在MOCVD方法中使用的氢气(H2)或臭氧(O3)的含量来调整第一有源层141和第二有源层142的氢浓度和氧浓度。通过增加在形成第一有源层141时使用的臭氧(O3)的量和增加在形成第二有源层142时使用的氢的量，第一有源层141可以具有比第二有源层142更低的氢浓度和更高的氧浓度。
参考图11F，在有源层140上形成第二栅绝缘层132，以及在第二栅绝缘层132上形成第二栅电极材料层122a。第二栅电极材料层122a可以包含诸如铝(Al)或铝合金的铝基金属、诸如银(Ag)或银合金的银基金属、诸如铜(Cu)或铜合金的铜基金属、诸如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少一种。第二栅电极材料层122a可以具有多层结构，该多层结构包含具有彼此不同的各自物理特性的至少两个导电层。
参考图11G，在第二栅电极材料层122a上形成第一光刻胶(光致抗蚀剂)图案190a。第一光刻胶图案190a可以通过光刻胶的曝光和显影形成。
参考图11H，使用第一光刻胶图案190a作为掩模来蚀刻第二栅电极材料层122a。结果是，形成第二栅电极图案122b。
参考图11I，可以通过使用第二栅电极图案122b作为掩模进行蚀刻来图案化第二栅绝缘层132。此时，第一光刻胶图案190a的一部分被移除，以形成第二光刻胶图案190b。
然而，本公开的另一实施例不限于上述示例，并且第二栅绝缘层132可以不被图案化。
参考图11J，有源层140被选择性地导电化(处理)。例如，可以在有源层140上选择性地掺杂掺杂剂。图11J示例性地图示出了通过掺杂使有源层140选择性地导电化的过程。
参考图11J，可以通过使用第二栅电极图案122b作为掩模进行掺杂来使有源层140选择性地导电化。不受第二栅电极图案122b保护的有源层140的区域被选择性地导电化。
掺杂剂可以包含硼(B)、磷(P)和氟(F)中的至少一种。掺杂剂可以以离子态掺杂。根据本公开的一个实施例，导电化可以通过离子注入进行离子掺杂而进行。
参考图11K，作为使用第二栅电极图案122b作为掩模对有源层140进行选择性导电化处理的结果，形成第一连接部分140b和第二连接部分140c。参考图11K，第二连接部分140c的至少一部分可以与第一栅电极121重叠。为了使第一栅电极121充分覆盖如图2中所示的第一沟道区域a1，第一栅电极121可以具有比第一沟道区域a1更大的面积。结果是，第一连接部分140b的一部分可以与第一栅电极121重叠。尽管第一连接部分140b的一部分与第一栅电极121重叠，但是第一连接部分140b已被导电化，因此不用作沟道。因此，即使存在第一连接部分140b与第一栅电极121重叠的区域，薄膜晶体管300的驱动也不受重叠区域的影响。
根据本公开的一个实施例，有源层140的沟道部分140a未被导电化。第二栅电极图案122b用作在导电化过程期间保护沟道部分140a的掩模。
参考图11L，通过使用第二光刻胶图案190b作为掩模进行蚀刻来蚀刻第二栅电极图案122b，由此形成第二栅电极122。在形成第二栅电极122之后，移除第二光刻胶图案190b。
根据本公开的另一实施例，第一栅电极121的至少一部分与第二栅电极122不重叠，并且第二栅电极122的至少一部分被形成为不与第一栅电极121重叠。第一栅电极121可以与第二栅电极122的一部分重叠。
沟道部分140a被形成为与第一栅电极121和第二栅电极122中的至少一个重叠。
另外，第一栅电极121的至少一部分被形成为不与第二栅电极122重叠，并且第二栅电极122的至少一部分被形成为不与第一栅电极121重叠。
根据本公开的另一实施例，沟道部分140a被设计为使得其一部分仅与第一栅电极121和第二栅电极122中的一个重叠，而其另一部分仅与第一栅电极121和第二栅电极122中的另一个重叠。
参考图11M，在第二栅电极122上形成层间介电层150，并且在层间介电层150上设置源电极161和漏电极162。源电极161和漏电极162彼此隔开并与有源层140连接。
参考图11M，在形成源电极161和漏电极162之前，可以在层间介电层150中形成接触孔。源电极161通过在层间介电层150中形成的接触孔与第一连接部分140b连接，漏电极162通过在层间介电层150中形成的另一接触孔与第二连接部分140c连接。
根据本公开的实施例的薄膜晶体管100、200、300、301、400、401和500可以有效(有用)地应用于显示装置。特别地，根据本公开的实施例的薄膜晶体管100、200、300、301、400、401和500可以有效地应用于长时间在接通状态下驱动的户外显示装置或使用微型LED的显示装置。
图12是图示出根据本公开的另一实施例的显示装置600的示意性视图。
如图12所示，根据本公开的另一实施例的显示装置600包含显示面板310、栅极驱动器320、数据驱动器330和控制器340。
显示面板310包含栅极线GL、数据线DL、设置在栅极线GL与数据线DL之间的交叉区域中的像素P。像素P包含显示元件710和用于驱动显示元件710的像素驱动电路PDC。通过驱动像素P在显示面板310上显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的同步信号和时钟信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新排列采样的数据，并将重新排列的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包含栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，在栅极控制信号GCS中可以包含用于控制移位寄存器350的控制信号。
数据控制信号DCS包含源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。详细地，数据驱动器330将从控制器340输入的图像数据RGB转换成模拟数据电压，并且每个第一水平周期(其中栅极脉冲被提供给栅极线GL)向数据线DL提供一个水平线的数据电压。
栅极驱动器320可以包含移位寄存器350。
移位寄存器350通过使用从控制器340传输的起始信号和栅极时钟在一帧内将栅极脉冲按顺序提供给栅极线GL。在这种情况下，一帧意味着通过显示面板310输出一个图像的时间段。栅极脉冲具有导通电压，其可以使设置在像素P中的开关元件(薄膜晶体管)导通。
此外，移位寄存器350在其中不提供栅极脉冲的一帧的另外时段内向栅极线GL提供能够使开关元件关断的栅极关断信号。在下文中，栅极脉冲和栅极关断信号将统称为扫描信号SS或Scan。
根据本公开的一个实施例，栅极驱动器320可以封装在基板310上。这样，其中栅极驱动器320直接封装在基板310上的结构将被称为面板内栅极(GIP)结构。栅极驱动器320可以包含图1和3-6中所示的薄膜晶体管100、200、300、301、400、401和500中的至少一个。
图13是图示出图12的任一像素的电路图。
图13的电路图是包含有机发光二极管(OLED)作为显示元件710的显示装置600的像素P的等效电路图。像素P包含显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图13的像素驱动电路PDC包含作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。图1和3-6所示的薄膜晶体管100、200、300、301、400、401和500中的每一个均可以用作第一薄膜晶体管TR1或第二薄膜晶体管TR2。
第一薄膜晶体管TR1连接到栅极线GL和数据线DL，并且由通过栅极线GL提供的扫描信号SS来导通或关断。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动功率线PL向显示元件710提供驱动电压Vdd，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当通过从栅极驱动器320通过栅极线GL施加的扫描信号SS使第一薄膜晶体管TR1导通时，将通过数据线DL向与显示元件710连接的第二薄膜晶体管TR2的栅电极提供数据电压Vdata。数据电压Vdata在形成于第二薄膜晶体管TR2的栅电极和源电极之间的第一电容器C1中充电。第一电容器C1为存储电容器Cst。
根据数据电压Vdata来控制通过第二薄膜晶体管TR2供应到作为显示元件710的有机发光二极管(OLED)的电流量，由此可以控制从显示元件710发射的光的灰度。
图14是图示出根据本公开的再一个实施例的显示装置700的像素P的电路图。
图14所示的显示装置700的像素P包含作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给栅极线GL，用于驱动像素的驱动电压Vdd被提供给驱动电源线PL，参考电压Vref被提供给参考线RL，并且感测控制信号SCS被提供给感测控制线SCL。
参考图14，假定第n个像素P的栅极线为“GLn”，与第n个像素P相邻的第(n-1)个像素P的栅极线为“GLn-1”，并且第(n-1)个像素P的栅极线“GLn-1”用作第n个像素P的感测控制线SCL。
像素驱动电路PDC例如包含与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)，用于根据通过第一薄膜晶体管TR1传输的数据电压Vdata控制输出到显示元件710的电流量的第二薄膜晶体管TR2(驱动晶体管)，以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(参考晶体管)。
第一电容器C1设置在第二薄膜晶体管TR2的栅电极与显示元件710之间。第一电容器C1被称为存储电容器Cst。
通过提供给栅极线GL的扫描信号SS使第一薄膜晶体管TR1导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅电极G2。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2与显示元件710之间的第一节点n1和参考线RL，并因此通过感测控制信号SCS来导通或关断，并且在感测周期内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成于第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供给第二薄膜晶体管TR2的栅电极。数据电压Vdata在形成于第二薄膜晶体管TR2的栅电极和源电极之间的第一电容器C1中充电。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd将电流通过第二薄膜晶体管TR2供应到显示元件710，由此从显示元件710输出光。
图14的第一薄膜晶体管TR1、第二薄膜晶体管TR2和第三薄膜晶体管TR3中的至少一个可以具有与如图1和3-6所示的薄膜晶体管100、200、300、301、400、401和500中的任一个相同的结构。
图15是图示出根据本公开的再一实施例的显示装置800的任一像素P的电路图。
图15所示的显示装置800的像素P包含作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包含薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL被设置。
与图14的像素P相比，图15的像素P进一步包含发射控制线EL。发射控制信号EM被提供给发射控制线EL。
此外，与图14的像素驱动电路PDC相比，图15的像素驱动电路PDC进一步包含第四薄膜晶体管TR4，其是用于控制第二薄膜晶体管TR2的发光定时的发射控制晶体管。
参考图15，假定第n个像素P的栅极线为“GLn”，与第n个像素P相邻的第(n-1)个像素P的栅极线为“GLn-1”，并且第(n-1)个像素P的栅极线“GLn-1”用作第n个像素P的感测控制线SCL。
第一电容器C1定位于第二薄膜晶体管TR2的栅电极与显示元件710之间。第二电容器C2定位于向其提供驱动电压Vdd的第四薄膜晶体管TR4的其中一个端子与显示元件710的一个电极之间。
通过提供给栅极线GL的扫描信号SS使第一薄膜晶体管TR1导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅电极。
第三薄膜晶体管TR3连接到参考线RL，并因此通过感测控制信号SCS来导通或关断，并且在感测周期内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发射控制信号EM将驱动电压Vdd传送到第二薄膜晶体管TR2，或者屏蔽驱动电压Vdd。当第四薄膜晶体管导通时，电流被供应到第二薄膜晶体管TR2，由此从显示元件710输出光。
图15的第一薄膜晶体管TR1、第二薄膜晶体管TR2、第三薄膜晶体管TR3和第四薄膜晶体管TR4中的至少一个可以具有与如图1和3-6所示的薄膜晶体管100、200、300、301、400、401和500中的任一个相同的结构。
除了上述结构之外，可以以各种结构形成根据本公开的再一实施例的像素驱动电路PDC。像素驱动电路PDC例如可以包含五个或更多个薄膜晶体管。
图16是图示出根据本公开的再一实施例的显示装置900的像素P的电路图。
图16的显示装置900是液晶显示装置。
图16所示的显示装置900的像素P包含像素驱动电路PDC和与像素驱动电路PDC连接的液晶电容器Clc。液晶电容器Clc对应于显示元件。
像素驱动电路PDC包含与栅极线GL和数据线DL连接的薄膜晶体管TR，以及连接在薄膜晶体管TR与公共电极372之间的存储电容器Cst。液晶电容器Clc与存储电容器Cst并联连接在连接到薄膜晶体管TR的像素电极371与公共电极372之间。
液晶电容器Clc对通过薄膜晶体管TR提供给像素电极的数据信号和提供给公共电极372的公共电压Vcom之间的差分电压进行充电，并通过根据充电电压驱动液晶来控制透光量。存储电容器Cst稳定地维持在液晶电容器Clc中充电的电压。
本公开的再一实施例的显示装置900可以包含图1和3-6所示的薄膜晶体管100、200、300、301、400、401和500中的至少一个。
根据本公开，可以获得以下有利效果。
由于根据本公开的一个实施例的薄膜晶体管在一个沟道部分中分别包含经受顶栅影响的部分和经受底栅影响的部分，因此阈值电压的变化量(或变化率)小，由此可以获得驱动稳定性。
根据本公开的一个实施例的薄膜晶体管包含沟道部分，该沟道部分包含过量氧区域和过量氢区域。在过量氧区域中由电子陷阱引起阈值电压沿正(+)方向移动，而在过量氢区域中由空穴陷阱引起阈值电压沿负(-)方向移动。在根据本公开的一个实施例的薄膜晶体管中，用于使阈值电压沿正(+)方向移动的过量氧区域和用于使阈值电压沿负(-)方向移动的过量氢区域彼此串联连接，由此降低薄膜晶体管的阈值电压的变化量，并且改善驱动稳定性。特别地，即使在薄膜晶体管长时间在接通状态下被驱动的情况下，根据本公开的一个实施例的薄膜晶体管也可以在阈值电压没有变化的情况下稳定地操作。
根据本公开的一个实施例的薄膜晶体管可以设置在各种电子器件中，并且当使用根据本公开的一个实施例的薄膜晶体管时，可以改善电子器件的驱动稳定性。根据本公开的一个实施例的薄膜晶体管可以有效地应用于显示装置，并且特别地，可以应用于长时间在接通状态下驱动的户外显示装置和使用微型LED的显示装置。
对本领域技术人员而言将显而易见的是，上述本公开不受上述实施例和附图的限制，并且在不脱离本公开的精神或范围的情况下，可以在本公开中进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且其意指从权利要求的含义、范围和等效概念衍生出的所有变型或修改均落入本公开的范围内。

Claims (25)

1.一种薄膜晶体管，其包括：
第一栅电极；
与所述第一栅电极隔开的有源层，其包含沟道部分；以及
第二栅电极，其与所述有源层隔开并基于所述有源层设置在所述第一栅电极的相反侧，
其中，所述第一栅电极的至少一部分与所述第二栅电极不重叠，并且所述第二栅电极的至少一部分与所述第一栅电极不重叠，
所述沟道部分与所述第一栅电极和所述第二栅电极中的至少一个重叠，
所述沟道部分的一部分仅与所述第一栅电极和所述第二栅电极中的一个重叠，并且所述沟道部分的另一部分仅与所述第一栅电极和所述第二栅电极中的另一个重叠，
所述有源层包含：
包含氧化物半导体材料的第一有源层；以及
设置在所述第一有源层上的第二有源层，其包含氧化物半导体材料，并且
所述第一有源层和所述第二有源层中的任意一个具有比所述第一有源层和所述第二有源层中的另一个更高的氢浓度和更低的氧浓度。
2.根据权利要求1所述的薄膜晶体管，其中，所述沟道部分包含：
与所述第一栅电极重叠且与所述第二栅电极不重叠的第一沟道区域；以及
与所述第二栅电极重叠且与所述第一栅电极不重叠的第二沟道区域。
3.根据权利要求2所述的薄膜晶体管，其中，所述第一沟道区域定位于所述沟道部分的一端，并且所述第二沟道区域定位于所述沟道部分的另一端。
4.根据权利要求2所述的薄膜晶体管，其中，所述有源层包含彼此分离并分别与所述沟道部分连接的第一连接部分和第二连接部分。
5.根据权利要求4所述的薄膜晶体管，其中，所述第一连接部分与所述第一沟道区域接触，并且所述第二连接部分与所述第二沟道区域接触。
6.根据权利要求5所述的薄膜晶体管，其中，所述第一连接部分与所述第二栅电极不重叠，并且所述第二连接部分与所述第一栅电极不重叠。
7.根据权利要求5所述的薄膜晶体管，其中，所述第一连接部分的至少一部分与所述第一栅电极重叠。
8.根据权利要求1所述的薄膜晶体管，其中，所述第一栅电极的一部分和所述第二栅电极的一部分彼此重叠。
9.根据权利要求1所述的薄膜晶体管，其中，所述沟道部分的一部分与所述第一栅电极和所述第二栅电极两者均重叠。
10.根据权利要求1所述的薄膜晶体管，进一步包括设置在所述第一栅电极与所述有源层之间或所述有源层上的供氢层。
11.根据权利要求1所述的薄膜晶体管，进一步包括设置在所述有源层与所述第二栅电极之间的供氧层。
12.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层和所述第二有源层具有相同的金属成分。
13.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层具有比所述第二有源层更高的氢浓度，并且所述第二有源层具有比所述第一有源层更高的氧浓度，或者
其中，所述第一有源层具有比所述第二有源层更高的氧浓度，并且所述第二有源层具有比所述第一有源层更高的氢浓度。
14.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层具有与所述第一栅电极重叠的第一区域，并且所述第一区域具有比所述第一有源层的其他区域的氢浓度更高的氢浓度。
15.根据权利要求1所述的薄膜晶体管，其中，所述第二有源层具有与所述第二栅电极重叠的第二区域，并且所述第二区域具有比所述第二有源层的其他区域的氧浓度更高的氧浓度。
16.一种显示装置，其包括根据权利要求1-15中任一项所述的薄膜晶体管。
17.一种制造薄膜晶体管的方法，所述方法包括：
在基板上形成第一栅电极；
在所述第一栅电极上形成第一栅绝缘层；
在所述第一栅绝缘层上形成有源层；以及
在所述有源层上形成第二栅电极，
其中，所述第一栅电极的至少一部分与所述第二栅电极不重叠，并且所述第二栅电极的至少一部分与所述第一栅电极不重叠，
所述有源层具有沟道部分，并且所述沟道部分与所述第一栅电极和所述第二栅电极中的至少一个重叠，
所述有源层包含第一有源层和所述第一有源层上的第二有源层，并且
所述第一有源层和所述第二有源层中的任意一个具有比所述第一有源层和所述第二有源层中的另一个更高的氢浓度和更低的氧浓度。
18.根据权利要求17所述的方法，其中，所述第一栅电极和所述第二栅电极被形成为使得所述第一栅电极的一部分和所述第二栅电极的一部分彼此重叠。
19.根据权利要求17所述的方法，进一步包括在所述第一栅电极上形成所述第一栅绝缘层之前在所述第一栅电极上形成供氢层。
20.根据权利要求17所述的方法，进一步包括在所述有源层上形成栅电极之前对所述有源层的表面进行氧处理。
21.根据权利要求20所述的方法，其中，所述氧处理包含利用N2O气体处理所述有源层的表面。
22.根据权利要求17所述的方法，其中，在所述有源层上形成所述第二栅电极包含在所述有源层上形成第二栅电极图案。
23.根据权利要求22所述的方法，进一步包括通过使用所述第二栅电极图案作为掩模对所述有源层进行导电化处理。
24.一种薄膜晶体管，其包括：
第一栅电极；
包含沟道部分的有源层；以及
第二栅电极，
其中，所述有源层的沟道部分设置在所述第一栅电极与所述第二栅电极之间，
所述沟道部分的第一部分仅与所述第一栅电极重叠而不与所述第二栅电极重叠，并且
所述沟道部分的第二部分仅与所述第二栅电极重叠而不与所述第一栅电极重叠。
25.根据权利要求24所述的薄膜晶体管，其中，所述第一栅电极比所述第二栅电极更宽，并且与所述第二栅电极相比，所述第一栅电极与所述沟道部分的更多部分重叠。
CN202111622115.0A 2020-12-29 2021-12-28 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置 Pending CN114695559A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200186700 2020-12-29
KR10-2020-0186700 2020-12-29
KR10-2021-0175278 2021-12-09
KR1020210175278A KR20220095117A (ko) 2020-12-29 2021-12-09 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN114695559A true CN114695559A (zh) 2022-07-01

Family

ID=80111796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111622115.0A Pending CN114695559A (zh) 2020-12-29 2021-12-28 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置

Country Status (4)

Country Link
US (1) US20220209019A1 (zh)
CN (1) CN114695559A (zh)
DE (1) DE102021006449A1 (zh)
GB (1) GB2604025B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치

Also Published As

Publication number Publication date
DE102021006449A1 (de) 2022-06-30
US20220209019A1 (en) 2022-06-30
GB202118958D0 (en) 2022-02-09
GB2604025A (en) 2022-08-24
GB2604025B (en) 2023-06-21

Similar Documents

Publication Publication Date Title
KR102546780B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
US11901461B2 (en) Thin film transistor comprising oxide semiconductor layer and silicon semiconductor layer and display apparatus comprising the same
US20230146562A1 (en) Thin Film Transistor and Display Device Comprising the Same
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR20220095117A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
US20220199829A1 (en) Thin Film Transistor and Display Apparatus Comprising the Same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN114361260A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
TW202324767A (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115763569A (zh) 薄膜晶体管及包括其的显示设备
CN115966572A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
CN115763568A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination