CN116153937A - 薄膜晶体管、薄膜晶体管基板和显示装置 - Google Patents

薄膜晶体管、薄膜晶体管基板和显示装置 Download PDF

Info

Publication number
CN116153937A
CN116153937A CN202211347454.7A CN202211347454A CN116153937A CN 116153937 A CN116153937 A CN 116153937A CN 202211347454 A CN202211347454 A CN 202211347454A CN 116153937 A CN116153937 A CN 116153937A
Authority
CN
China
Prior art keywords
thin film
gate electrode
film transistor
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211347454.7A
Other languages
English (en)
Inventor
丁灿墉
高永贤
玉敬喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116153937A publication Critical patent/CN116153937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种薄膜晶体管、包括该薄膜晶体管的薄膜晶体管基板以及显示装置。薄膜晶体管包括第一有源层、第一辅助栅电极和第一栅电极，其中第一有源层包括第一沟道部分、与第一沟道部分的一侧接触的第一连接部分以及与第一沟道部分的另一侧接触的第二连接部分。

Description

薄膜晶体管、薄膜晶体管基板和显示装置
相关申请的交叉引用
本申请要求于2021年11月19日提交的韩国专利申请No.10-2021-0159910的优先权的权益，在此通过引用的方式将该韩国专利申请并入，就像在本文中完整阐述该韩国专利申请一样。
技术领域
本公开的一个实施例涉及薄膜晶体管、薄膜晶体管基板和显示装置，并且更具体地，涉及包括辅助栅电极的薄膜晶体管、包括该薄膜晶体管的薄膜晶体管基板以及包括该薄膜晶体管基板的显示装置。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，所以薄膜晶体管被广泛用作诸如液晶显示装置或有机发光装置的显示装置的开关装置。
基于构成有源层的材料，薄膜晶体管可以被分类为使用非晶硅作为有源层的非晶硅薄膜晶体管、使用多晶硅作为有源层的多晶硅薄膜晶体管、以及使用氧化物半导体作为有源层的氧化物半导体薄膜晶体管。
在薄膜晶体管中，由于氧化物半导体薄膜晶体管(TFT)可以具有高迁移率并且根据氧含量具有大的电阻变化，因此它具有可以容易地获得所需性质的优点。此外，由于在制造氧化物半导体薄膜晶体管的工艺期间，构成有源层的氧化物可以在相对较低的温度下生长，因此降低了氧化物半导体薄膜晶体管的制造成本。鉴于氧化物的性质，由于氧化物半导体是透明的，因此其有利于实现透明显示装置。
显示装置可以包括开关薄膜晶体管和驱动薄膜晶体管。通常，有利的是，开关薄膜晶体管具有小s因子以改善开关特性，并且驱动薄膜晶体管具有大s因子以表现灰度。然而，由于薄膜晶体管通常具有小s因子以确保开关特性，因此当将这种薄膜晶体管应用于显示装置的驱动薄膜晶体管时，难以表现灰度。
因此，需要具有大s因子的薄膜晶体管以在被应用于显示装置的驱动薄膜晶体管时容易地表现灰度。此外，即使薄膜晶体管具有大s因子，也需要在导通状态下具有优异的电流特性。
发明内容
鉴于上述问题做出了本公开，并且本公开的目的是提供一种薄膜晶体管，其具有大s因子并且在导通状态下具有优异的电流特性。更详细地，本公开的一个实施例提供一种薄膜晶体管，其具有大的s因子，并且在导通状态下具有大电流值。
本公开的另一个目的是提供一种薄膜晶体管，由于在其中设置辅助栅电极的部分与其中未设置辅助栅电极的部分之间的电场效应的差异，所述薄膜晶体管具有大的s因子，并且在导通时段具有优异的电流特性。
本公开的又一目的是提供一种薄膜晶体管基板，其包括上述的薄膜晶体管。
本公开的再一个目的是提供一种显示装置，其通过使用具有大s因子和大导通电流特性的薄膜晶体管作为驱动晶体管而具有优异的灰度表现能力和优异的电流特性。
除了上述本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的额外的目的和特征。
根据本公开的一方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括第一有源层、与第一有源层至少部分重叠的第一栅电极、以及在第一有源层和第一栅电极之间的第一辅助栅电极和第二辅助栅电极，其中第一有源层包括第一沟道部分、与第一沟道部分的一侧接触的第一连接部分、以及与第一沟道部分的另一侧接触的第二连接部分，其中第一沟道部分与第一辅助栅电极、第二辅助栅电极和第一栅电极重叠，第一辅助栅电极和第二辅助栅电极在第一沟道部分上彼此间隔开并且分别与第一栅电极重叠，并且第一沟道部分与第一辅助栅电极和第二辅助栅电极之间的间隙空间重叠。间隙空间可以被认为是间隙。
薄膜晶体管还可以包括在第一辅助栅电极和第二辅助栅电极与第一有源层之间的第一栅极绝缘层，以及在第一辅助栅电极和第二辅助栅电极与第一栅电极之间的第二栅极绝缘层，其中第一连接部分和第二连接部分可以分别从第一栅极绝缘层和第二栅极绝缘层暴露。
第一辅助栅电极、第二辅助栅电极和第一栅电极被配置为被施加相同的电压。
第一辅助栅电极可以在第一连接部分的方向上与第一沟道部分重叠，并且第二辅助栅电极可以在第二连接部分的方向上与第一沟道部分重叠。也就是说，第一辅助栅电极可以在第一沟道部分的最靠近第一连接部分的一侧处与第一沟道部分重叠，并且第二辅助栅电极可以在第一沟道部分的最靠近第二连接部分的一侧处与第一沟道部分重叠。
在第一沟道部分上，第一辅助栅电极和第二辅助栅电极之间的间隙空间可以与第一栅电极完全重叠。
第一有源层可以包括与第一连接部分接触的第一半导体部分，第一连接部分可以设置在第一沟道部分和第一半导体部分之间并且从第一栅极绝缘层暴露，并且第一半导体部分可以被第一栅极绝缘层覆盖。
薄膜晶体管还可以包括设置在与第一栅电极相同的层上的用以接触第一连接部分的第一电极，其中第一半导体部分可以与第一电极重叠。
第一有源层可以包括与第二连接部分接触的第二半导体部分，第二连接部分可以设置在第一沟道部分和第二半导体部分之间并且从第一栅极绝缘层暴露，并且第二半导体部分可以被第一栅极绝缘层覆盖。
薄膜晶体管还可以包括设置在与第一栅电极相同的层上的用以接触第二连接部分的第二电极，其中第二半导体部分可以与第二电极重叠。
薄膜晶体管还可以包括设置在第一连接部分或第二连接部分中的至少一个上的导电材料层，其中导电材料层可以不与第一沟道部分重叠。
导电材料层包括选自钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中的至少一种。
根据本公开的另一方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括第一有源层、在第一有源层上的第一栅极绝缘层、在第一栅极绝缘层上的第一辅助栅电极、在第一辅助栅电极上的第二栅极绝缘层、以及在第二栅极绝缘层上的第一栅电极，其中第一有源层可以包括第一沟道部分、与第一沟道部分的一侧接触的第一连接部分、与第一连接部分接触的第一半导体部分、与第一沟道部分的另一侧接触的第二连接部分、以及与第二连接部分接触的第二半导体部分，其中第一连接部分设置在第一沟道部分和第一半导体部分之间，第二连接部分设置在第一沟道部分和第二半导体部分之间，第一连接部分和第二连接部分别从第一栅极绝缘层和第二栅极绝缘层暴露，并且第一半导体部分和第二半导体部分别被第一栅极绝缘层和第二栅极绝缘层覆盖。
第一辅助栅电极可以与第一栅电极重叠，并且第一沟道部分可以包括与第一栅电极重叠并且不与第一辅助栅电极重叠的区域。
第一辅助栅电极可以在第一连接部分的方向上与第一沟道部分重叠。也就是说，第一辅助栅电极可以在第一沟道部分的最靠近第一连接部分的一侧处与第一沟道部分重叠。
第一辅助栅电极可以在第二连接部分的方向上与第一沟道部分重叠。也就是说，第一辅助栅电极可以在第一沟道部分的最靠近第二连接部分的一侧处与第一沟道部分重叠。
薄膜晶体管还可以包括设置在与第一栅电极相同的层上的用以接触第一连接部分的第一电极，以及与第一电极间隔开并且设置在与第一栅电极相同的层上的用以接触第二连接部分的第二电极。
第一半导体部分可以与第一电极重叠，并且第二半导体部分可以与第二电极重叠。
根据本公开的又一方面，上述和其他目的可以通过提供一种薄膜晶体管基板来实现，该薄膜晶体管基板包括位于基底基板上的第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管包括具有第一沟道部分的第一有源层、在第一有源层上的第一辅助栅电极、以及在第一辅助栅电极上的第一栅电极，第二薄膜晶体管包括具有第二沟道部分的第二有源层、以及与第二沟道部分重叠的第二栅电极，其中第一辅助栅电极设置在第一有源层和第一栅电极之间并且与第一沟道部分的一部分和第一栅电极的一部分重叠，并且第二栅电极设置在与第一辅助栅电极相同的层上。
第一有源层可以包括与第一沟道部分的一侧接触的第一连接部分和与第一沟道部分的另一侧接触的第二连接部分，第二有源层可以包括与第二沟道部分的一侧接触的第三连接部分和与第二沟道部分的另一侧接触的第四连接部分。
薄膜晶体管基板还可以包括设置在第一有源层和第一辅助栅电极之间以及第二有源层和第二栅电极之间的第一栅极绝缘层，以及设置在第一辅助栅电极和第一栅电极之间的第二栅极绝缘层，其中第一连接部分、第二连接部分、第三连接部分和第四连接部分可以分别从第一栅极绝缘层和第二栅极绝缘层暴露。
第一有源层可以包括与第一沟道部分间隔开的用以接触第一连接部分的第一半导体部分和与第一沟道部分间隔开的用以接触第二连接部分的第二半导体部分，第二有源层可以包括与第二沟道部分间隔开的用以接触第三连接部分的第三半导体部分和与第二沟道部分间隔开的用以接触第四连接部分的第四半导体部分，并且第一半导体部分、第二半导体部分、第三半导体部分和第四半导体部分可以分别被第一栅极绝缘层覆盖。
薄膜晶体管基板还可以包括设置在与第一栅电极相同的层上的用以接触第一连接部分的第一电极、与第一电极间隔开并且设置在与第一栅电极相同的层上的用以接触第一连接部分的第二电极、设置在与第一栅电极相同的层上的用以接触第三连接部分的第三电极、以及与第三电极间隔开并设置在与第一栅电极相同的层上的用以接触第四连接部分的第四电极，其中第一半导体部分可以与第一电极重叠，第二半导体部分可以与第二电极重叠，第三半导体部分可以与第三电极重叠，并且第四半导体部分可以与第四电极重叠。
薄膜晶体管还可以包括与第一辅助栅电极间隔开并设置在与第一辅助栅电极相同的层上的第二辅助栅电极，第一辅助栅电极和第二辅助栅电极可以分别与第一沟道部分和第一栅电极重叠，并且第一沟道部分可以与第一辅助栅电极和第二辅助栅电极之间的间隙空间重叠。
薄膜晶体管基板还可以包括设置在第一连接部分、第二连接部分、第三连接部分和第四连接部分上的导电材料层。
第一有源层或第二有源层中的至少一个可以包括氧化物半导体材料。
氧化物半导体材料可以包括基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料中的至少一种。
第一有源层或第二有源层中的至少一个可以包括第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层。
第一有源层或第二有源层中的至少一个还可以包括在第二氧化物半导体层上的第三氧化物半导体层。
根据本公开的又一方面，上述和其他目的可以通过提供一种包括上述薄膜晶体管的显示装置来实现。
根据本公开的再一方面，上述和其他目的可以通过提供一种包括上述薄膜晶体管基板的显示装置来实现。
附图说明
本公开的上述和其他目的、特征和其他优点将从以下结合附图的详细描述中得到更清楚的理解，在附图中：
图1A是示出根据本公开的一个实施例的薄膜晶体管的平面图；
图1B是沿图1A的线I-I’截取的截面图；
图2是示出根据本公开的另一实施例的薄膜晶体管的截面图；
图3是示出根据本公开的又一实施例的薄膜晶体管的截面图；
图4是示出根据本公开的再一实施例的薄膜晶体管的截面图；
图5是示出根据本公开的再一实施例的薄膜晶体管的截面图；
图6是示出根据本公开的再一实施例的薄膜晶体管的示意图；
图7是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图8是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图9是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图10是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图11是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图12是示出根据本公开的再一实施例的薄膜晶体管基板的示意图；
图13是示出薄膜晶体管的阈值电压的曲线；
图14是示出沟道部分的导电化渗透深度(conductorization permeation depth)ΔL的示意图；
图15A至图15F是根据本公开的另一实施例的薄膜晶体管基板的制作工艺的示意图；
图16是根据本公开的另一实施例的显示装置的示意图；
图17是示出图16的任一像素的电路图；
图18是示出图17的像素的平面图；
图19是沿图18的线II-II’截取的截面图；
图20是示出根据本公开的又一实施例的显示装置的任一像素的电路图；并且
图21是示出根据本公开的再一实施例的显示装置的任一像素的电路图。
具体实施方式
本公开的优点和特征及其实施方法将通过以下结合附图描述的实施例而更加清楚。然而，本公开可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开透彻和完整，并将本公开的范围充分传达给本领域技术人员。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比例、角度和数量仅是示例，因此，本公开不限于所示出的细节。在整个说明书中，类似的附图标记指代类似的元件。在以下描述中，当相关的已知功能或构造的详细描述被确定为不必要地使本公开的重点难以理解时，将省略详细描述。
在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，可以添加另一部分，除非使用“仅～”。除非另有相反说明，否则单数形式的术语可以包括复数形式。
在解释元件时，元件被解释为包括误差范围，尽管没有明确的描述。
在描述位置关系时，例如，当位置关系被描述为“在～上”、“在～上方”、“在～下方”和“在～旁边”时，一个或多个部分可以布置在两个其他部分之间，除非使用“恰好”或“直接”。
诸如“下方”、“下面”、“下部”、“上方”和“上部”之类的空间相对术语可以在本文中用于容易地描述一个或多个元件相对于另一个或多个元件的如图中所示的关系。应当理解，这些术语旨在涵盖除了图中描绘的取向之外的装置的不同取向。例如，如果将图中所示的装置颠倒过来，则被描述为布置在另一装置“下方”或“下面”的装置可以布置在该另一装置“上方”。因此，示例性术语“下方或下面”可以包括“下方或下面”和“上方”取向。同样，示例性术语“上方”或“上”可以包括“上方”和“下方或下面”取向。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可以包括不连续的情况，除非使用“恰好”或“直接”。
应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件划分开。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本公开的范围。
术语“至少一个”应理解为包括相关联的所列出项目中的一个或多个的任何和全部组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的所有项目的组合以及第一项目、第二项目或第三项目。
本公开的各种实施例的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作并在技术上如本领域技术人员能够充分理解的那样被驱动。本公开的实施例可以相互独立地实施，也可以以相互依存的关系共同实施。
在附图中，相同或相似的元件由相同的附图标记表示，即使它们被描绘在不同的附图中。
在本公开的实施例中，为了描述方便，源电极和漏电极彼此区分开。然而，源电极和漏电极可以互换使用。源电极可以是漏电极，并且漏电极可以是源电极。另外，本公开的任一实施例中的源电极可以是本公开的另一实施例中的漏电极，并且本公开的任一实施例中的漏电极也可以是本公开的另一实施例中的源电极。
在本公开的一些实施例中，为了描述方便，将源极区与源电极区分开，并且将漏极区与漏电极区分开。然而，本公开的实施例不限于这种结构。例如，源极区可以是源电极，并且漏极区可以是漏电极。此外，源极区可以是漏电极，并且漏极区可以是源电极。
图1A是示出根据本公开的一个实施例的薄膜晶体管的平面图。图1B是沿图1A的线I-I’截取的截面图。
参考图1A和图1B，根据本公开的一个实施例的薄膜晶体管100包括第一有源层130、与第一有源层130至少部分重叠的第一栅电极160、以及位于第一有源层130和第一栅电极160之间的第一和第二辅助栅电极151和152。
参考图1B，根据本公开的一个实施例的薄膜晶体管100设置在基底基板110上。
玻璃或塑料可以用作基底基板110。具有柔性性质的透明塑料(例如聚酰亚胺)可以用作塑料。当聚酰亚胺用作基底基板110时，考虑到在基底基板110上执行高温沉积工艺，可以使用能够承受高温的耐热聚酰亚胺。
参考图1B，第一遮光层111可以设置在基底基板110上。第一遮光层111可以由具有遮光特性的材料制成。第一遮光层111屏蔽从外部入射的光以保护第一有源层130。
可以省略第一遮光层111。尽管图1B中未示出，但是下部缓冲层可以设置在基底基板110和第一遮光层111之间。
缓冲层120设置在第一遮光层111上。缓冲层120可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。根据本公开的一个实施例，缓冲层120可以包括氧化硅或氮化硅中的至少一种。缓冲层120可以具有单层结构，或者可以具有多层结构。
缓冲层120保护第一有源层130。第一遮光层111设置在基底基板110的上表面上。缓冲层120的上表面可以是平坦的以提供用于TFT结构的均匀表面。
第一有源层130设置在缓冲层120上。
第一有源层130可以包括半导体材料。更详细地，第一有源层130可以包括氧化物半导体材料。
根据本公开的一个实施例，氧化物半导体材料可以包括例如基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料中的至少一种，但本公开的一个实施例不限于此，并且第一有源层130可以由本领域已知的另一种氧化物半导体材料制成。
第一有源层130包括第一沟道部分130n、第一连接部分131和第二连接部分132。参考图1B，第一连接部分131与第一沟道部分130n的一侧接触，并且第二连接部分132与第一沟道部分130n的另一侧接触。
第一连接部分131和第二连接部分132可以通过对第一有源层130的选择性导电化来形成。向有源层130的选定部分提供导电性被称为选择性导电化。可以通过掺杂、等离子体处理等执行选择性导电化。第一连接部分131和第二连接部分132也被称为导电化部分。
根据本公开的一个实施例，第一有源层130的第一连接部分131可以是第一源极区域，并且第二连接部分132可以是第一漏极区域，但是本公开的一个实施例不限于此。第一连接部分131可以是第一漏极区域，并且第二连接部分132可以是第一源极区域。
第一栅极绝缘层141设置在第一有源层130上。第一栅极绝缘层141保护第一沟道部分130n。
第一栅极绝缘层141可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。第一栅极绝缘层141可以具有单层结构，或者可以具有多层结构。
参考图1B，第一栅极绝缘层141可以具有图案化结构。也就是说，第一栅极绝缘层141中的一些已经被去除。
第一辅助栅电极151和第二辅助栅电极152设置在第一栅极绝缘层141。第一辅助栅电极151和第二辅助栅电极152与第一有源层130的第一沟道部分130n重叠。
第一辅助栅电极151和第二辅助栅电极152中的每一个可以包括以下中的至少一种：诸如铝(Al)或铝合金的基于铝的金属；诸如银(Ag)或银合金的基于银的金属；诸如铜(Cu)或铜合金的基于铜的金属；诸如钼(Mo)或钼合金的基于钼的金属；铬(Cr)；钽(Ta)；钕(Nd)；或钛(Ti)。第一辅助栅电极151和第二辅助栅电极152中的每一个可以具有多层结构，该多层结构包括至少两个导电层，它们具有彼此不同的相应物理性质。
参考图1A，第一辅助栅电极151和第二辅助栅电极152在第一沟道部分130n上彼此间隔开，并且可以通过焊盘电极153彼此连接。例如，第一辅助栅电极151和第二辅助栅电极152可以具有从焊盘电极153延伸的分支形状。第一辅助栅电极151和第二辅助栅电极152可以具有从焊盘电极153延伸的细长形状。
第二栅极绝缘层142设置在第一辅助栅电极151和第二辅助栅电极152上。第二栅极绝缘层142可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。第二栅极绝缘层142可以具有单层结构，或者可以具有多层结构。
第一栅电极160设置在第二栅极绝缘层142上。
第一栅电极160可以包括以下中的至少一种：诸如铝(Al)或铝合金的基于铝的金属；诸如银(Ag)或银合金的基于银的金属；诸如铜(Cu)或铜合金的基于铜的金属；诸如钼(Mo)或钼合金的基于钼的金属；铬(Cr)；钽(Ta)；钕(Nd)；或钛(Ti)。第一栅电极160可以具有多层结构，该多层结构包括至少两个导电层，它们具有彼此不同的相应物理性质。
第一栅电极160可以由与第一辅助栅电极151和第二辅助栅电极152中的每一个的材料相同的材料制成，或者可以由与第一辅助栅电极151和第二辅助栅电极152中的每一个的材料不同的材料制成。
参考图1A，第一栅电极160可以通过接触孔CH4连接到焊盘电极153，从而连接到第一辅助栅电极151和第二辅助栅电极152。因此，可以将相同的电压施加到第一栅电极160、第一辅助栅电极151和第二辅助栅电极152。施加到第一栅电极160、第一辅助栅电极151和第二辅助栅电极152的电压被称为栅极电压。
根据本公开的一个实施例，第一辅助栅电极151可以在第一连接部分131的方向上与第一沟道部分130n重叠，并且第二辅助栅电极152可以在第二连接部分132的方向上与第一沟道部分130n重叠。更详细地，第一辅助栅电极151可以在第一连接部分131的方向上与第一沟道部分130n的边缘重叠，并且第二辅助栅电极152可以在第二连接部分132的方向上与第一沟道部分130n的边缘重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第一连接部分131的一侧处与第一沟道部分130n重叠，并且第二辅助栅电极152可以在第一沟道部分130n的最靠近第二连接部分132的一侧处与第一沟道部分130n重叠。
参考图1A和图1B，第一辅助栅电极151和第二辅助栅电极152在第一沟道部分130n上彼此间隔开以分别至少部分地与第一栅电极160重叠。在第一辅助栅电极151和第二辅助栅电极152之间形成间隙空间155。
第一沟道部分130n与第一辅助栅电极151、第二辅助栅电极152和第一栅电极160重叠。当向第一辅助栅电极151、第二辅助栅电极152和第一栅电极160施加电压时，电流可以流过第一沟道部分130n。
此外，第一沟道部分130n与第一辅助栅电极151和第二辅助栅电极152之间的间隙空间155重叠。在第一沟道部分130n上，第一辅助栅电极151和第二辅助栅电极152之间的整个间隙空间155与第一栅电极160重叠。结果，由于栅极电压而产生的电场可以施加到第一沟道部分130n的整个区域。
第一辅助栅电极151和第二辅助栅电极152被设置为比第一栅电极160更靠近第一沟道部分130n。因此，由第一辅助栅电极151和第二辅助栅电极152施加到第一沟道部分130n的电场效应可以大于由第一栅电极160施加到第一沟道部分130n的电场效应。
参考图1A和图1B，由第一辅助栅电极151和第二辅助栅电极152产生的电场效应不施加到第一沟道部分130n的与间隙空间155重叠的区域，并且仅仅由第一栅电极160产生的电场效应施加到该区域。因此，相对弱的电场被施加到第一沟道部分130n的不与第一辅助栅电极151和第二辅助栅电极152重叠的区域。
如上所述，由于弱电场被施加到第一沟道部分130n的中间部分，因此可以为薄膜晶体管100的阈值电压减小由于电压变化所引起的电流变化。结果，可以增大薄膜晶体管100的s因子。
参考图1B，第一栅极绝缘层141设置在第一辅助栅电极151和第二辅助栅电极152与第一有源层130之间，并且第二栅极绝缘层142设置在第一辅助栅电极151和第二辅助栅电极152与第一栅电极160之间。第一连接部分131和第二连接部分132分别被经图案化的第一栅极绝缘层141和第二栅极绝缘层142暴露。
第一栅极绝缘层141和第二栅极绝缘层142可以被图案化以暴露第一连接部分131和第二连接部分132。根据本公开的一个实施例，在图案化第一栅极绝缘层141和第二栅极绝缘层142的工艺中，第一有源层130可以被选择性地导电化，从而可以形成作为导电化区域的第一连接部分131和第二连接部分132。
可以同时图案化第一栅极绝缘层141和第二栅极绝缘层142。
参考图1B，第一有源层130包括与第一连接部分131接触的第一半导体部分133。第一连接部分131设置在第一沟道部分130n与第一半导体部分133之间。第一半导体部分133被第一栅极绝缘层141覆盖。
参考图1B，第一有源层130包括与第二连接部分132接触的第二半导体部分134。第二连接部分132设置在第一沟道部分130n与第二半导体部分134之间。第二半导体部分134被第一栅极绝缘层141覆盖。
根据本公开的一个实施例的薄膜晶体管100包括设置在第二栅极绝缘层142上的第一电极171和第二电极172。第一电极171可以用作源电极，并且第二电极172可以用作漏电极，但本公开的一个实施例不限于此。第一电极171可以用作漏电极，并且第二电极172可以用作源电极。此外，第一连接部分131和第二连接部分132分别用作源电极和漏电极，并且第一电极171和第二电极172可以用作装置之间的连接电极。
参考图1A和图1B，第一电极171通过第一接触部分CH1连接到第一遮光层111，并且通过第二接触部分CH2连接到第一有源层130。第二电极172通过第三接触部分CH3连接到第一有源层130。
详细地，第一电极171设置在与第一栅电极160相同的层上，用以接触第一连接部分131。参考图1B，第一电极171以与第一栅电极160相同的方式设置在第二栅极绝缘层142上，并且沿被图案化的第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸，以接触第一连接部分131。
第二电极172设置在与第一栅电极160相同的层上，用以接触第二连接部分132。第二电极172被设置为与第一电极171间隔开。
参考图1B，第二电极172以与第一栅电极160相同的方式设置在第二栅极绝缘层142上，并且沿被图案化的第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸，以接触第二连接部分132。
第一电极171和第二电极172可以由与第一栅电极160的材料相同的材料制成，并且可以通过相同的工艺与第一栅电极160一起形成。
根据本公开的一个实施例，第一栅极绝缘层141和第二栅极绝缘层142被图案化以暴露第一连接部分131和第二连接部分132，并且不去除处于第一有源层130的端部的第一栅极绝缘层141和第二栅极绝缘层142，使得用作源电极的第一电极171和用作漏电极的第二电极172可以分别与第一连接部分131和第二连接部分132稳定接触。
由于不去除处于第一有源层130的端部的第一栅极绝缘层141和第二栅极绝缘层142，因而即使发生了工艺错误，第一电极171和第二电极172也可以分别沿第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸以稳定接触第一连接部分131和第二连接部分132。
由于不去除处于第一有源层130的端部的第一栅极绝缘层141和第二栅极绝缘层142，因而可以形成第一半导体部分133和第二半导体部分134。由于第一半导体部分133和第二半导体部分134是第一有源层130的部分，并且在第一栅极绝缘层141和第二栅极绝缘层142的图案化工艺期间未被暴露，因此第一半导体部分133和第二半导体部分134可以保持半导体特性而不被导电化。
根据本公开的一个实施例，第一半导体部分133可以与第一电极171重叠，并且第二半导体部分134可以与第二电极172重叠。
由于第一电极171和第二电极172分别沿第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸，并且连接到第一连接部分131和第二连接部分132，因而被图案化的第一栅极绝缘层141和第二栅极绝缘层142的边缘覆盖的第一半导体部分133和第二半导体部分134可以分别与第一电极171和第二电极172重叠。
钝化层180设置在第一栅电极160、第一电极171和第二电极172上。钝化层180是由绝缘材料制成的绝缘层。钝化层180可以由有机材料制成，可以由无机材料制成，或者可以由有机层和无机层的堆叠体制成。钝化层180保护薄膜晶体管100。
图2是示出根据本公开的另一实施例的薄膜晶体管200的截面图。在下文中，将省略对已经描述过的元件的描述以避免重复。
在图2的薄膜晶体管200中，与图1B的薄膜晶体管100相比，第一有源层130具有多层结构。
参考图2，第一有源层130包括在基底基板110上的第一氧化物半导体层130a和在第一氧化物半导体层130a上的第二氧化物半导体层130b。第一氧化物半导体层130a和第二氧化物半导体层130b可以包括相同的半导体材料，或者可以包括彼此不同的相应半导体材料。
第一氧化物半导体层130a支撑第二氧化物半导体层130b。因此，第一氧化物半导体层130a被称为“支撑层”。第一沟道部分130n可以形成在第二氧化物半导体层130b上。因此，第二氧化物半导体层130b被称为“沟道层”，但本公开的一个实施例不限于此。第一沟道部分130n可以形成在第一氧化物半导体层130a中。
其中有源层130包括第一氧化物半导体层130a和第二氧化物半导体层130b的结构被称为双层结构。图2中所示的第一有源层130的多层结构可以应用于下面描述的其他薄膜晶体管的有源层。
图3是示出根据本公开的又一实施例的薄膜晶体管300的截面图。与图2的薄膜晶体管200相比，图3的薄膜晶体管300还包括位于第二氧化物半导体层130b上的第三氧化物半导体层130c。通过三个氧化物半导体层，中间层在制造期间在两个方向上受到保护以免收到损坏，例如，底部氧化物半导体层在制造期间保护中间半导体层以免受气体影响，并且顶部氧化物半导体层在制造期间保护中间半导体层以免受蚀刻剂或气体影响。
参考图3，第一有源层130包括第一氧化物半导体层130a、第二氧化物半导体层130b和第三氧化物半导体层130c，但本公开的又一实施例不限于此。第一有源层130还可以包括另一半导体层。图3中所示的第一有源层130的多层结构可以应用于下面描述的其他薄膜晶体管的有源层。
图4是示出根据本公开的再一实施例的薄膜晶体管400的截面图。
参考图4，薄膜晶体管400还可以包括设置在有源层130上的导电材料层125。
根据本公开的再一实施例，导电材料层125还可以包括设置在第一连接部分131或第二连接部分132中的至少一个上的导电材料层125。导电材料层125不与第一沟道部分130n重叠。
根据本公开的再一实施例，导电材料层125可以设置为与第一连接部分131和第二连接部分132接触。导电材料层125具有还原性，并且第一有源层130可以通过导电材料层125被选择性地导电化。详细地，第一有源层130的与导电材料层125接触的部分可以分别被还原以形成第一连接部分131和第二连接部分132。具体而言，导电材料层125从第一有源层130的与导电材料层125接触的部分中获取氧。结果，第一导电材料层120被氧化，并且有源层130的与导电材料层125接触的部分被还原。由于第一有源层130的与导电材料层125接触的部分被还原，导电材料层125被称为具有还原性质(还原性)。此外，当氧从第一有源层130的与导电材料层125接触的部分进入导电材料层125中时，在第一有源层130的与导电材料层125接触的部分中出现氧空位，并且因此第一有源层130的与导电材料层125接触的部分被导电化。
例如，当第一有源层130的与导电材料层125接触并重叠的部分被还原时，可以在第一有源层130中产生氧空位，因此，第一有源层130可以被选择性地导电化。第一连接部分131和第二连接部分132可以通过对第一有源层130的选择性还原和导电化而形成。根据本公开的另一个实施例，有源层130的与导电材料层125接触的部分被还原，这被称为选择性还原。此外，在第一有源层130的与导电材料层125接触的部分中出现氧空位，并且因此，第一有源层130的与导电材料层125接触的部分被导电化，这被称为选择性导电化。
根据本公开的一个实施例，第一有源层130可以通过导电材料层125而被选择性地导电化，而无需单独的导电化工艺，例如等离子体处理、离子掺杂或紫外处理。
导电材料层125可以由具有还原性的金属制成。导电材料层125可以包括选自钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中的至少一种。导电材料层125可以具有还原性。根据本公开的一个实施例，透明导电氧化物TCO可以包括例如ITO(InSnO)、IZO(InZnO)、IO(InO)、TO(SnO)和ZO(ZnO)。
图5是示出根据本公开的再一实施例的薄膜晶体管500的截面图。
与图1B的薄膜晶体管100相比，图5的薄膜晶体管500包括一个辅助栅电极。详细地，图5的薄膜晶体管500包括第一辅助栅电极151。
参考图5，根据本公开的再一实施例的薄膜晶体管500包括第一有源层130、第一有源层130上的第一栅极绝缘层141、第一栅极绝缘层141上的第一辅助栅电极151、第一辅助栅电极151上的第二栅极绝缘层142和第二栅极绝缘层142上的第一栅电极160。
第一有源层130包括第一沟道部分130n、第一连接部分131(其中第一连接部分131的一侧与第一沟道部分130n的一侧接触)、与第一沟道部分130n的另一侧接触的第二连接部分132、与第一连接部分131接触的第一半导体部分133、以及与第二连接部分132接触的第二半导体部分134。
第一沟道部分130n与第一辅助栅电极151或第一栅电极160中的至少一个重叠。
第一连接部分131设置在第一沟道部分130n与第一半导体部分133之间，并且第二连接部分132设置在第一沟道部分130n与第二半导体部分134之间。
第一连接部分131和第二连接部分132分别从第一栅极绝缘层141和第二栅极绝缘层142暴露，并且第一半导体部分133和第二半导体部分134分别被第一栅极绝缘层141和第二栅极绝缘层142覆盖。
参考图5，第一辅助栅电极151与第一栅电极160重叠。第一沟道部分130n与第一栅电极160重叠，并且具有不与第一辅助栅电极151重叠的区域。
参考图5，第一辅助栅电极151在第一连接部分131的方向上与第一沟道部分130n重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第一连接部分131的一侧处与第一沟道部分130n重叠。更详细地，第一辅助栅电极151在第一连接部分131的方向上与第一沟道部分130n的边缘重叠。
图5的薄膜晶体管500包括设置在与第一栅电极160相同的层上的用以接触第一连接部分131的第一电极171。第一电极171可以用作源电极。图5的薄膜晶体管500包括与第一电极171间隔开并且设置在与第一栅电极160相同的层上的第二电极172，并且第二电极172与第二连接部分132接触。第二电极172可以用作漏电极。
参考图5，第一半导体部分133与第一电极171重叠，并且第二半导体部分134与第二电极172重叠。
图6是示出根据本公开的再一实施例的薄膜晶体管600的截面图。
图6的薄膜晶体管600不同于图5的薄膜晶体管500，不同之处在于第一辅助栅电极151的位置。参考图6，第一辅助栅电极151可以在第二连接部分132的方向上与第一沟道部分130n重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第二连接部分132的一侧处与第一沟道部130n重叠。更详细地，第一辅助栅电极151可以在第二连接部分132的方向上与第一沟道部分130n的边缘重叠。
图7是示出根据本公开的再一实施例的薄膜晶体管基板700的截面图。
根据本公开的再一实施例的薄膜晶体管基板700包括位于基底基板110上的第一薄膜晶体管TR1和第二薄膜晶体管TR2。
第一薄膜晶体管TR1包括具有第一沟道部分130n的第一有源层130、在第一有源层130上的第一辅助栅电极151、以及在第一辅助栅电极151上的第一栅电极160。第二薄膜晶体管TR2包括具有第二沟道部分230n的第二有源层230和与第二沟道部分230n重叠的第二栅电极250。
参考图7，第一遮光层111和第二遮光层211可以设置在基底基板110上。第一遮光层111屏蔽从外部入射的光以保护第一薄膜晶体管TR1，并且第二遮光层211屏蔽从外部入射的光以保护第二薄膜晶体管TR2。
缓冲层120设置在第一遮光层111和第二遮光层211上。缓冲层120可以通过屏蔽空气和湿气来保护第一有源层130和第二有源层230。
参考图7，第一薄膜晶体管TR1和第二薄膜晶体管TR2可以设置在缓冲层120上。
参考图7，第一有源层130和第二有源层230设置在缓冲层120上。第一有源层130和第二有源层230可以由半导体材料形成。第一有源层130或第二有源层230中的至少一个可以包括氧化物半导体材料。
第一有源层130包括第一沟道部分130n、与第一沟道部分130n的一侧接触的第一连接部分131、以及与第一沟道部分130n的另一侧接触的第二连接部分132。
第二有源层230包括第二沟道部分230n、与第二沟道部分230n的一侧接触的第三连接部分231、以及与第二沟道部分230n的另一侧接触的第四连接部分232。
第一栅极绝缘层141设置在第一有源层130和第二有源层230上。第一栅极绝缘层141可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。第一栅极绝缘层141可以具有单层结构，或者可以具有多层结构。第一栅极绝缘层141保护第一沟道部分130n和第二沟道部分230n。
第一辅助栅电极151设置在第一栅极绝缘层141上。参考图7，第一辅助栅电极151设置在第一有源层130n和第一栅电极160之间以与第一沟道部分130n的一部分和第一栅电极160的一部分重叠。
在图7中，第一辅助栅电极151在第一连接部分131的方向上与第一沟道部分130n重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第一连接部分131的一侧处与第一沟道部分130n重叠。更详细地，第一辅助栅电极151在第一连接部分131的方向上与第一沟道部分130n的边缘重叠。
此外，根据本公开的再一个实施例，第二栅电极250设置在第一栅极绝缘层141上。第二栅电极250设置在与第一辅助栅电极151相同的层上以与第二沟道部分230n重叠。根据本公开的再一实施例，第二栅电极250可以由与第一辅助栅电极151的材料相同的材料、通过与第一辅助栅电极151相同的工艺制成。
第二栅极绝缘层142设置在第一辅助栅电极151和第二栅电极250上。第二栅极绝缘层142可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种.第二栅极绝缘层142可以具有单层结构，或者可以具有多层结构。
根据本公开的再一实施例，第一栅极绝缘层141设置在第一有源层130与第一辅助栅电极151之间以及第二有源层230与第二栅电极250之间。第二栅极绝缘层142设置在第一辅助栅电极151与第一栅电极160之间。
参考图7，第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232从第一栅极绝缘层141和第二栅极绝缘层142暴露。
第一栅极绝缘层141和第二栅极绝缘层142可以被图案化以暴露第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232。根据本公开的再一实施例中，在对第一栅极绝缘层141和第二栅极绝缘层142进行图案化的工艺期间，第一有源层130和第二有源层230被选择性地导电化，使得可以形成作为导电化区域的第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232。
参考图7，第一有源层130包括与第一沟道部分130n间隔开的用以接触第一连接部分131的第一半导体部分133。第一连接部分131设置在第一沟道部分130n与第一半导体部分133之间。第一半导体部分133被第一栅极绝缘层141覆盖。
此外，第一有源层130包括与第一沟道部分130n间隔开的用以接触第二连接部分132的第二半导体部分134。第二连接部分132设置在第一沟道部分130n与第二半导体部分134之间。第二半导体部分134被第一栅极绝缘层141覆盖。
参考图7，第二有源层230包括与第二沟道部分230n间隔开的用以接触第三连接部分231的第三半导体部分233。第三连接部分231设置在第二沟道部分230n与第三半导体部分233之间。第三半导体部分233被第一栅极绝缘层141覆盖。
此外，第二有源层230包括与第二沟道部分230n间隔开的用以接触第四连接部分232的第四半导体部分234。第四连接部分232设置在第二沟道部分230n与第四半导体部分234之间。第四半导体部分234被第一栅极绝缘层141覆盖。
根据本公开的再一实施例，第一薄膜晶体管TR1还可以包括第一电极171和第二电极172。第二薄膜晶体管TR2还可以包括第三电极271、第四电极272和虚设栅电极260。
参考图7，第一栅电极160、第一电极171、第二电极172、第三电极271、第四电极272和虚设栅电极260设置在第二栅极绝缘层142上。
第一电极171设置在与第一栅电极160相同的层上，用以接触第一连接部分131。第二电极172与第一电极171间隔开并且因此设置在与第一栅电极160相同的层上，并且与第二连接部分132接触。第三电极271设置在与第一栅电极160相同的层上，用以接触第三连接部分231。第四电极272与第三电极271间隔开并且因此设置在与第一栅电极160相同的层上，并且与第四连接部分232接触。
虚设栅电极260可以屏蔽光以保护第二沟道部分230n。可以省略虚设栅电极260。
第一电极171可以通过接触孔连接到第一遮光层111，并且第三电极271可以通过另一个接触孔连接到第二遮光层211。
根据本公开的又一实施例，第一半导体部分133与第一电极171重叠，并且第二半导体部分134与第二电极172重叠。第三半导体部分233与第三电极271重叠，并且第四半导体部分234与第四电极272重叠。
参考图7，第一电极171、第二电极172、第三电极271和第四电极272分别沿被图案化的第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸，以接触第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232。为了稳定连接，第一栅极绝缘层141和第二栅极绝缘层142部分地保留，而没有从第一有源层130的端部和第二有源层230的端部完全去除。结果，即使发生工艺错误，第一电极171、第二电极172、第三电极271和第四电极272也可以分别与第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232稳定接触。
根据本公开的再一实施例，将相同的电压施加到第一栅电极160和第一辅助栅电极151。施加到第一栅电极160和第一辅助栅电极151的电压可以被称为第一栅极电压。
第一沟道部分130n与第一辅助栅电极151和第一栅电极160重叠，并且借助于在电压被施加到第一辅助栅电极151和第一栅电极160时产生的电场，电流可以流过第一沟道部分130n。
在第一薄膜晶体管TR1中，由于第一辅助栅电极151被设置为比第一栅电极160更靠近第一沟道部分130n，所以由第一辅助栅电极151施加到第一沟道部分130n的电场效应将大于由第一栅电极160施加到第一沟道部分130n的电场效应。然而，参考图7，第一辅助栅电极151未能完全覆盖第一沟道部分130n。参考图7，第一辅助栅电极151在第一连接部分131的方向上与第一沟道部分130n重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第一连接部分131的一侧处与第一沟道部分130n重叠。
第一辅助栅电极151的电场效应不施加到第一沟道部分130n的不与第一辅助栅电极151重叠而仅与第一栅电极160重叠的区域，但由第一栅电极160产生的电场效应施加到该区域，由此向该区域施加相对较弱的电场。
如上所述，由于弱电场被施加到第一薄膜晶体管TR1的第一沟道部分130n的一部分，因此可以为薄膜晶体管100的阈值电压减小由于电压变化引起的电流变化。结果，第一薄膜晶体管TR1可以具有大s因子。第一薄膜晶体管TR1可以用作显示装置的驱动晶体管。
此外，根据本公开的再一实施例，可以将相同的电压施加到第二栅电极250和虚设栅电极260。施加到第二栅电极250的电压可以被称为第二栅极电压，但本公开的再一实施例不限于此。虚设栅电极260可以不连接到栅电极260，或者可以不将相同的电压施加到第二栅电极250和虚设栅电极260，并且可以省略虚设栅电极260。
第二沟道部分230n与第二栅电极250重叠，并且借助于在电压被施加到第二栅电极250时产生的电场，电流可以流过第二沟道部分230n。
根据本公开的再一实施例，第二栅电极250和第二沟道部分230n之间的距离比第一栅电极160和第一沟道部分130n之间的距离短。第二栅电极250可以完全覆盖第二沟道部分230n。因此，当第一薄膜晶体管TR1和第二薄膜晶体管TR2被接通时，施加到第二沟道部分230n的电场效应大于施加到第一沟道部分130n的电场效应。
结果，针对第二薄膜晶体管TR2的阈值电压由于电压变化所引起的电流变化的程度大于针对第一薄膜晶体管TR1的阈值电压由于电压变化所引起的电流变化的程度。第二薄膜晶体管TR2具有优异的开关特性，因此可以用作显示装置的开关晶体管。
图8是示出根据本公开的再一实施例的薄膜晶体管基板800的截面图。
图8的薄膜晶体管基板800不同于与图7的薄膜晶体管基板700，不同之处在于第一辅助栅电极151的位置。参考图8，第一薄膜晶体管TR1的第一辅助栅电极151可以在第二连接部分132的方向上与第一沟道部分130n重叠。也就是说，第一辅助栅电极151可以在第一沟道部分130n的最靠近第二连接部分132的一侧处与第一沟道部分130n重叠。更详细地，第一辅助栅电极151可以在第二连接部分132的方向上与第一沟道部分130n的边缘重叠。
图9是示出根据本公开的再一实施例的薄膜晶体管基板900的截面图。
与图7的薄膜晶体管基板700相比，图9的薄膜晶体管基板900还包括第二辅助栅电极152。
参考图9，第一薄膜晶体管TR1包括与第一辅助栅电极151间隔开并且因此设置在与第一辅助栅电极151相同的层上的第二辅助栅电极152。第一辅助栅电极151和第二辅助栅电极152分别与第一沟道部分130n和第一栅电极160重叠。第一辅助栅电极151和第二辅助栅电极152在第一沟道部分130n上彼此间隔开。由于第一辅助栅电极151和第二辅助栅电极152彼此间隔开，在第一沟道部分130n上形成了间隙空间155。第一沟道部分130n与第一辅助栅电极151和第二辅助栅电极152之间的间隙空间155重叠。
图10是示出根据本公开的再一实施例的薄膜晶体管基板1000的截面图。
参考图10，薄膜晶体管基板1000包括设置在第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232上的导电材料层125和225。
在第一薄膜晶体管TR1中，导电材料层125可以设置为与第一连接部分131和第二连接部分132接触。导电材料层125具有还原性，并且第一有源层130可以通过导电材料层125而被选择性地导电化。详细地，第一有源层130的与导电材料层125接触的部分可以分别被还原以形成第一连接部分131和第二连接部分132。导电材料层125不与第一沟道部分130n重叠。
在第二薄膜晶体管TR2中，导电材料层225可以设置为与第三连接部分231和第四连接部分232接触。导电材料层225具有还原性，并且第二有源层230可以通过导电材料层225而被选择性地导电化。详细地，第二有源层230的与导电材料层225接触的部分可以分别被还原以形成第三连接部分231和第四连接部分232。导电材料层225不与第二沟道部分230n重叠。
图11是示出根据本公开的再一实施例的薄膜晶体管基板1100的截面图。
根据本公开的再一实施例，第一有源层130或第二有源层230中的至少一个可以包括氧化物半导体材料。
氧化物半导体材料可以包括例如基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料中的至少一种，但本公开的一个实施例不限于此，并且第一有源层130和第二有源层230可以由本领域已知的另一种氧化物半导体材料制成。
根据本公开的再一实施例，第一有源层130或第二有源层230中的至少一个可以具有多层结构。例如，第一有源层130或第二有源层230中的至少一个可以包括第一氧化物半导体层130a和230a以及位于第一氧化物半导体层130a和230a上的第二氧化物半导体层130b和230b。
详细地，参考图11，第一有源层130可以包括第一氧化物半导体层130a和位于第一氧化物半导体层130a上的第二氧化物半导体层130b。第二有源层230可以包括第一氧化物半导体层230a和位于第一氧化物半导体层230a上的第二氧化物半导体层230b。
第一氧化物半导体层130a和230a以及第二氧化物半导体层130b和230b可以包括相同的半导体材料，或者可以包括彼此不同的相应半导体材料。
第一氧化物半导体层130a和230a支撑第二氧化物半导体层130b和230b。因此，第一氧化物半导体层130a和230a被称为“支撑层”。沟道部分130n和230n可以形成在第二氧化物半导体层130b和230b中。因此，第二氧化物半导体层130b和230b被称为“沟道层”，但是本公开的一个实施例不限于此，并且沟道部分130n和230n可以形成在第一氧化物半导体层130a和230a上。
有源层130和230包括第一氧化物半导体层130a和230a以及第二氧化物半导体层130b和230b的结构被称为双层结构。双层结构可以应用于上文已经描述的其他薄膜晶体管和其他薄膜晶体管基板。
图12是示出根据本公开的再一实施例的薄膜晶体管基板1200的截面图。根据本公开的再一实施例，第一有源层130或第二有源层230中的至少一个还可以包括在第二氧化物半导体层130b和230b上的第三氧化物半导体层130c和230c。
在图12的薄膜晶体管基板1200中，与图11的薄膜晶体管基板1100相比，有源层130和230还包括在第二氧化物半导体层130b和230b上的第三氧化物半导体层130c和230c。
参考图12，有源层130和230包括第一氧化物半导体层130a和230a、第二氧化物半导体层130b和230b以及第三氧化物半导体层130c和230c，但是本公开的又一实施例不限于此，并且有源层130和230还可以包括其他半导体层。
图12中所示的有源层的堆叠结构也可以应用于已经描述的其他薄膜晶体管和其他薄膜晶体管基板。
图13是示出薄膜晶体管的阈值电压的曲线。薄膜晶体管的阈值电压曲线由针对栅极电压VGS的漏极-源极电流IDS的曲线表示。
图13表示相对于栅极电压VGS的漏极-源极电流IDS。对于图13中所示的阈值电压Vth，针对栅极电压VGS的漏极-源极电流IDS的曲线的逆梯度(倒数)是s因子。当曲线的斜率陡峭时，s因子小，并且当曲线的斜率平缓时，s因子大。当s因子大时，相对于栅极电压的漏极-源极电流IDS的变化率较慢。
当s因子变大时，由于相对于栅极电压的漏极-源极电流IDS的变化率变慢，因此容易通过调整栅极电压VGS来调整漏极-源极电流IDS的大小。
在电流驱动的显示装置中，例如，在有机发光显示装置中，可以通过调整驱动薄膜晶体管的漏极-源极电流IDS的大小来控制像素的灰度。驱动薄膜晶体管的漏极-源极电流IDS的大小由栅极电压确定。因此，在由电流驱动的有机发光显示装置中，随着驱动薄膜晶体管TR的s因子变大，容易调整像素的灰度。
在图13中，“实施例1”是图1的薄膜晶体管100的阈值电压曲线。在图13中，“参考示例1”是图9的第二薄膜晶体管TR2的阈值电压曲线。在图13中，“参考示例2”是从图9的第二薄膜晶体管TR2省略了第二栅电极250并且将第二栅极电压施加到虚设栅电极260的薄膜晶体管的阈值电压曲线。
注意，参考示例1的薄膜晶体管具有优异的导通电流特性，但由于相对于栅极电压的漏极-源极电流IDS的变化率大而具有大的s因子。参考示例1的薄膜晶体管可以用作开关晶体管。
在图9的第二薄膜晶体管TR2中，虚设栅电极260和第二沟道部分230n之间的距离大。结果，注意，参考示例2的薄膜晶体管具有相对较大的s因子，但具有相对较小的导通电流。
另一方面，注意，由“实施例1”表示的图1的薄膜晶体管100具有大s因子并且同时具有优异的导通电流特性。
图14是示出沟道部分的导电化渗透深度ΔL的示意图。
在薄膜晶体管100、200、300、400、500和600的制造工艺期间的形成第一有源层130的工艺中，被设计为第一沟道部分130n的区域可以被部分地导电化，使得可以产生不能用作沟道的部分。根据本公开的一个实施例，被设计为第一沟道部分130n的区域的被导电化以便不用作沟道的部分具有被称为导电化渗透深度ΔL的长度。
参考图14，第一有源层130中的与第一栅电极160重叠的第一沟道部分130n的长度由“L理想”表示。图14中的“L理想”可以被称为第一沟道部分130n的理想长度。在图14中，“LD”表示第一连接部分131或第二连接部分132的长度。
被设计为第一沟道部分130n的区域的一部分在第一有源层130的选择性导电化工艺期间可能被不必要地导电化，并且该导电化区域不用作沟道。在图14中，作为第一沟道部分130n的导电化部分的长度的导电化渗透深度由“ΔL”表示。此外，第一沟道部分130n的未被导电化并且可以有效地用作沟道的区域的长度被称为有效沟道长度Leff。当导电化渗透深度ΔL增加时，有效沟道长度Leff变得较小。
薄膜晶体管应具有预定长度或更长的有效沟道长度Leff以执行必要的功能。然而，当增加导电化渗透深度ΔL时，应增加第一沟道部分130n的长度或第一沟道部分130n的设计长度以确保有效沟道长度Leff。此外，当产生导电化渗透深度ΔL时，难以准确地设计有效沟道长度Leff。
根据本公开的一个实施例，第一辅助栅电极151被设置为覆盖第一沟道部分130n的至少一侧的导电化渗透深度ΔL，或者第一辅助栅电极151和第二辅助栅电极152被设置为覆盖第一沟道部分130n的两侧的导电化渗透深度ΔL。结果，降低了设计有效沟道长度Leff的难度，并且可以设计准确的有效沟道长度Leff。
更详细地，根据本公开的一个实施例，第一辅助栅电极151和第二辅助栅电极152被设置为与第一沟道部分130n的边缘重叠。由于与施加到第一栅电极160的电压相同的电压被施加到第一辅助栅电极151和第二辅助栅电极152，所以当薄膜晶体管被接通时，第一沟道部分130n的与第一辅助栅电极151和第二辅助栅电极152重叠的面积可以具有导电性，例如导体。当第一辅助栅电极151和第二辅助栅电极152与第一沟道部分130n重叠的长度大于实验获得的导电化渗透深度ΔL时，由于导电化渗透深度ΔL导致的有效沟道长度Leff的变化可以得到解决，从而可以清楚地定义有效沟道长度Leff。
根据本公开的一个实施例，第一辅助栅电极151和第二辅助栅电极152之间的距离可以被定义为有效沟道长度Leff。在这种情况下，由于清楚地指定了有效沟道长度Leff，因而容易确定并设计第一沟道部分130n的长度，并且可以最小化薄膜晶体管的性能偏差。
图15A至图15F是示出根据本公开的另一实施例的薄膜晶体管基板900的制造工艺的示意图。
参考图15A，在基底基板110上形成第一遮光层111和第二遮光层211，并且在第一遮光层111和第二遮光层211上形成缓冲层120。在缓冲层120上形成第一有源层130和第二有源层230。
参考图15B，在第一有源层130和第二有源层230上形成第一栅极绝缘层141，并且在第一栅极绝缘层141上形成第一辅助栅电极151和第二辅助栅电极152。在第一栅极绝缘层141上形成第二栅电极250。
参考图15C，在第一辅助栅电极151、第二辅助栅电极152和第二栅电极250上形成第二栅极绝缘层142。
参考图15D，图案化第一栅极绝缘层141和第二栅极绝缘层142。例如，可以通过蚀刻来图案化第一栅极绝缘层141和第二栅极绝缘层142。
通过第一栅极绝缘层141和第二栅极绝缘层142的图案化而选择性地暴露第一有源层130和第二有源层230的一部分。通过第一栅极绝缘层141和第二栅极绝缘层142的图案化也形成了接触孔。
可以通过第一栅极绝缘层141和第二栅极绝缘层142的图案化来形成第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232。然而，在图15的步骤中保留下来而未被去除的第一栅极绝缘层141和第二栅极绝缘层142的宽度或长度可以大于最终设计目标值。
参考图15E，在图案化之后保留下来的第二栅极绝缘层142上形成第一栅电极160、第一电极171、第二电极172、第三电极271、第四电极272和虚设栅电极260。第一电极171、第二电极172、第三电极271和第四电极272沿被图案化的第一栅极绝缘层141和第二栅极绝缘层142的侧面延伸，从而分别与第一连接部分131、第二连接部分132、第三连接部分231、第四连接部分232接触。
第一栅极绝缘层141和第二栅极绝缘层142部分地保留在第一有源层130的端部和第二有源层230的端部而不被完全去除。结果，即使发生任何工艺错误，第一电极171、第二电极172、第三电极271和第四电极272也可以分别与第一连接部分131、第二连接部分132、第三连接部分231和第四连接部分232稳定地接触。
参考图15F，额外蚀刻第一栅极绝缘层141和第二栅极绝缘层142。结果，可以形成均具有最终设计目标值的尺寸的第一沟道部分130n和第二沟道部分230n。
在下文中，将描述根据本公开的再一实施例的显示装置。根据本公开的再一实施例的显示装置可以包括上述薄膜晶体管100、200、300、400、500和600或上述薄膜晶体管基板700、800、900、1000、1100和1200。显示装置可以包括LED、OLED、LCD、PDP、微型LED或迷你LED显示装置。
图16是示出根据本公开的另一实施例的显示装置1300的示意图。
如图16所示，根据本公开的另一实施例的显示装置1300包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310中，并且像素P设置在栅极线GL和数据线DL的交叉区域中。通过像素P的驱动来显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)供应的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新对准所采样的数据并将重新对准的数字图像数据RGB供应给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可以包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL供应数据电压。详细地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压并将数据电压供应给数据线DL。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340传送的起始信号和栅极时钟将栅极脉冲在一帧内顺序地供应给栅极线GL。在这种情况下，一帧表示当一个图像通过显示面板310输出时的时间段。栅极脉冲具有能够接通设置在像素P中的开关元件(薄膜晶体管)的接通电压。
此外，移位寄存器350在未供应栅极脉冲的另一个一帧的时段内将能够关断开关元件的栅极截止信号供应给栅极线GL。以下，将栅极脉冲和栅极截止信号统称为扫描信号SS或Scan。
根据本公开的一个实施例，栅极驱动器320可以封装在基板110上。这样，栅极驱动器320直接封装在基板110上的结构将被称为面板内栅极(GIP)结构。
图17是示出图16的任一像素P的电路图，图18是示出图17的像素P的平面图，并且图19是沿图18的线II-II’截取的截面图。
图17的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置1300的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图17的像素驱动电路PDC包括作为驱动晶体管的第一薄膜晶体管TR1和作为开关晶体管的第二薄膜晶体管TR2。
第二薄膜晶体管TR2连接到栅极线GL和数据线DL，并且通过经由栅极线GL供应的扫描信号SS而被接通或关断。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第二薄膜晶体管TR2控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第一薄膜晶体管TR1控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第二薄膜晶体管TR2被从栅极驱动器320通过栅极线GL施加的扫描信号SS接通时，通过数据线DL供应的数据电压Vdata被供应给与显示元件710连接的第一薄膜晶体管TR1的栅电极G2。数据电压Vdata被充入形成在第一薄膜晶体管TR1的栅电极G2和源电极S2之间的存储电容器C1中。
根据数据电压Vdata控制通过第一薄膜晶体管TR1供应给作为显示元件710的有机发光二极管(OLED)的电流量，由此从显示元件710发射的光的灰度可以得到控制。
参考图18和图19，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基底基板110上。
基底基板110可以由玻璃或塑料制成。具有柔性性质的塑料(例如聚酰亚胺(PI))可以用作基底基板110。
第一遮光层111和第二遮光层211设置在基底基板110上。
第一遮光层111和第二遮光层211可以具有遮光特性。第一遮光层111和第二遮光层211可以屏蔽从外部入射的光以保护有源层A1和A2。
缓冲层120设置在第一遮光层111和第二遮光层211上。缓冲层120由绝缘材料制成，并且保护有源层A1和A2免受外部的水或氧气的影响。
第一薄膜晶体管TR1的第一有源层A1和第二薄膜晶体管TR2的第二有源层A2设置在缓冲层120上。例如，第一有源层A1可以包括氧化物半导体材料。第一有源层A1可以由氧化物半导体层制成，该氧化物半导体层是由氧化物半导体材料制成的。
第一薄膜晶体管TR1的第一有源层A1可以包括第一沟道部分、第一连接部分和第二连接部分。第二薄膜晶体管TR2的第二有源层A2可以包括第二沟道部分、第三连接部分和第四连接部分。
第一栅极绝缘层141设置在第一有源层A1和第二有源层A2上。
第一辅助栅电极G1a、第二辅助栅电极G1b和第二栅电极G2设置在第一栅极绝缘层141上。
此外，栅极线GL设置在第一栅极绝缘层141上。第二栅电极G2可以从栅极线GL延伸，但是本公开的一个实施例不限于此，并且栅极线GL的一部分可以是栅电极G2。
参考图18和图19，存储电容器C1的第一电容器电极C11设置在第一栅极绝缘层141上。第一电容器电极C11可以连接到第一辅助栅电极G1a和第二辅助栅电极G1b。第一电容器电极C11可以与第一辅助栅电极G1a和第二辅助栅电极G1b一体地形成。参考图18，在第一辅助栅电极G1a和第二辅助栅电极G1b与第一电容器电极C11之间形成焊盘电极153，使得第一电容器电极C11可以通过焊盘电极153连接到第一辅助栅电极G1a和第二辅助栅电极G1b。
第二栅极绝缘层142设置在第一辅助栅电极G1a、第二辅助栅电极G1b、第二栅电极G2、栅极线GL、第一电容器电极C11和焊盘电极153上。
第二栅极绝缘层142与第一栅极绝缘层141一起被图案化。
第一薄膜晶体管TR1的第一栅电极Gl、第一源电极S1和第一漏电极D1设置在第二栅极绝缘层142上。第一源电极S1可以被称为第一电极171，并且第一漏电极D1可以被称为第二电极172。
此外，第二薄膜晶体管TR2的第二源电极S2、第二漏电极D2和虚设栅电极G22设置在第二栅极绝缘层142上。第二源电极S2可以被称为第三电极271，并且第二漏电极D2可以被称为第四电极272。
此外，数据线DL、驱动电源线PL和存储电容器C1的第二电容器电极C12设置在第二栅极绝缘层142上。
数据线DL的一部分可以延伸以成为第一漏电极D1。第一漏电极D1通过接触孔H1连接到第一有源层A1。
第一源电极S1通过接触孔H2连接到第一有源层A1，并且通过接触孔H3连接到第一遮光层111。
第一源电极S1和第二电容器电极C12彼此连接。第一源电极S1和第二电容器电极C12可以一体地形成。
第一栅电极G1可以通过接触孔H4连接到焊盘电极153，因此可以连接到第一辅助栅电极G1a和第二辅助栅电极G1b。
第二薄膜晶体管TR2的第二漏电极D2可以通过接触孔H7连接到第二有源层A2，可以通过接触孔H5连接到第一电容器电极C11，并且可以通过另一接触孔H8连接到第二遮光层211。
数据线DL的一部分可以延伸以成为第二源电极S2。第二源电极S2通过接触孔H6连接到第二有源层A2。
虚设栅电极G22可以通过接触孔H9连接到栅极线GL，从而连接到第二栅电极G2。可以省略虚设栅电极G22。
钝化层180设置在第一栅电极G1、第一源电极S1、第一漏电极D1、第二源电极D2、虚设栅电极G22、数据线DL、驱动电源线PL和第二电容器电极C12上。
钝化层180使第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部部分平坦化，并保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。钝化层180可以被称为平坦化层。
显示元件710的第一像素电极711设置在钝化层180上。第一像素电极711通过形成在钝化层180中的接触孔H10与第二电容器电极C12接触。结果，第一像素电极711可以连接到第一薄膜晶体管TR1的第一源电极S1。
堤层750设置在第一像素电极711的边缘。堤层750限定显示元件710的发光区域。
有机发光层712设置在第一像素电极711上，并且第二像素电极713设置在有机发光层712上。因此，完成了显示元件710。图18和图19中所示的显示元件710是有机发光二极管OLED。因此，根据本公开的另一个实施例的显示装置1300是有机发光显示装置。
图20是示出根据本公开的又一实施例的显示装置1400的任一像素P的电路图。
图20是示出有机发光显示装置的像素P的等效电路图。
图20中所示的显示装置1400的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置有用于向像素驱动电路PDC供应信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被供应给数据线DL，扫描信号SS被供应给栅极线GL，用于驱动像素的驱动电压Vdd被供应给驱动电源线PL，参考电压Vref被供应给参考线RL并且感测控制信号SCS被供应给感测控制线SCL。
像素驱动电路PDC包括例如与栅极线GL和数据线DL连接的第二薄膜晶体管TR2(开关晶体管)、用于根据通过第二薄膜晶体管TR2传送的数据电压Vdata来控制输出到显示元件710的电流的大小的第一薄膜晶体管TR1(驱动晶体管)，以及用于感测第一薄膜晶体管TR1的特性的第三薄膜晶体管TR3(参考晶体管)。
存储电容器C1位于第一薄膜晶体管TR1的栅电极和显示元件710之间。
第二薄膜晶体管TR2由供应给栅极线GL的扫描信号SS接通，以将供应给数据线DL的数据电压Vdata传送到第一薄膜晶体管TR1的栅电极。
第三薄膜晶体管TR3连接到第一薄膜晶体管TR1和显示元件710之间的第一节点n1并且连接到参考线RL，因此通过感测控制信号SCS而被接通或关断，并且在感测时段内感测作为驱动晶体管的第一薄膜晶体管TR1的特性。
与第一薄膜晶体管TR1的栅电极连接的第二节点n2与第二薄膜晶体管TR2连接。存储电容器C1形成在第二节点n2和第一节点n1之间。
当第二薄膜晶体管TR2被接通时，通过数据线DL供应的数据电压Vdata被供应给第一薄膜晶体管TR1的栅电极。数据电压Vdata被充入形成在第一薄膜晶体管TR1的栅电极和源电极之间的存储电容器C1中。
当第一薄膜晶体管TR1被接通时，根据用于驱动像素的驱动电压Vdd通过第一薄膜晶体管TR1向显示元件710供应电流，由此从显示元件710输出光。
图21是示出根据本公开的又一实施例的显示装置1500的像素的电路图。
图21中所示的显示装置1500的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置有用于向像素驱动电路PDC供应驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图20的像素P相比，图21的像素P还包括发射控制线EL。发射控制信号EM被供应给发射控制线EL。
此外，与图20的像素驱动电路PDC相比，图21的像素驱动电路PDC还包括第四薄膜晶体管TR4，该第四薄膜晶体管TR4是用于控制第一薄膜晶体管TR1的发光定时的发射控制晶体管。
存储电容器C1位于第一薄膜晶体管TR1的栅电极和显示元件710之间。
第二薄膜晶体管TR2由供应给栅极线GL的扫描信号SS接通，以将供应给数据线DL的数据电压Vdata传送到第一薄膜晶体管TR1的栅电极。
第三薄膜晶体管TR3连接到参考线RL，因此通过感测控制信号SCS而被接通或关断，并且在感测时段内感测作为驱动晶体管的第一薄膜晶体管TR1的特性。
第四薄膜晶体管TR4根据发射控制信号EM将驱动电压Vdd传送到第一薄膜晶体管TR1或者屏蔽驱动电压Vdd。当第四薄膜晶体管TR4被接通时，电流被供应给第一薄膜晶体管TR1，由此光从显示元件710输出。
除了上述结构之外，根据本公开的又一实施例的像素驱动电路PDC可以形成为各种结构。像素驱动电路PDC可以包括例如五个或更多个薄膜晶体管。
根据本公开，可以获得以下有利效果。
在根据本公开的一个实施例的薄膜晶体管中，辅助栅电极仅设置在与沟道部分重叠的区域的一部分中，并且结果，由于在施加到其中设置辅助栅电极的部分的电场效应和施加到其中未设置辅助栅电极的部分的电场效应之间的差异，可以增大s因子。此外，辅助栅电极用于在薄膜晶体管的导通状态下泵浦电流，使得薄膜晶体管可以具有优异的导通电流特性。
由于根据本公开的一个实施例的薄膜晶体管具有大s因子，并且同时具有优异的导通电流特性，当该薄膜晶体管用作显示装置的驱动晶体管时，可以提高显示装置的灰度表现能力，并且也可以提高电流特性。
对于本领域的技术人员来说显而易见的是，上述本公开不受上述实施例和附图的限制，并且可以对本公开进行各种替换、修改和变化而不背离本公开的精神或范围。因此，本公开的范围由所附权利要求限定，并且旨在使从权利要求的含义、范围和等效概念衍生的所有变化或修改都落入本公开的范围内。

Claims (18)

1.一种薄膜晶体管，包括：
第一有源层；
所述第一有源层上的第一栅极绝缘层；
所述第一栅极绝缘层上的第一辅助栅电极；
所述第一辅助栅电极上的第二栅极绝缘层；以及
所述第二栅极绝缘层上的第一栅电极，
其中，所述第一有源层包括：
第一沟道部分；
与所述第一沟道部分的一侧接触的第一连接部分；
与所述第一连接部分接触的第一半导体部分；
与所述第一沟道部分的另一侧接触的第二连接部分；以及
与所述第二连接部分接触的第二半导体部分，
其中，所述第一连接部分设置在所述第一沟道部分和所述第一半导体部分之间，
所述第二连接部分设置在所述第一沟道部分和所述第二半导体部分之间，
所述第一连接部分和所述第二连接部分分别从所述第一栅极绝缘层和所述第二栅极绝缘层暴露，并且
所述第一半导体部分和所述第二半导体部分分别被所述第一栅极绝缘层和所述第二栅极绝缘层覆盖。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一辅助栅电极与所述第一栅电极重叠，并且
所述第一沟道部分包括与所述第一栅电极重叠但不与所述第一辅助栅电极重叠的区域。
3.根据权利要求1所述的薄膜晶体管，其中，所述第一辅助栅电极在所述第一沟道部分的最靠近所述第一连接部分的一侧处与所述第一沟道部分重叠。
4.根据权利要求1所述的薄膜晶体管，其中，所述第一辅助栅电极在所述第一沟道部分的最靠近所述第二连接部分的一侧处与所述第一沟道部分重叠。
5.根据权利要求1所述的薄膜晶体管，还包括：
第一电极，所述第一电极设置在与所述第一栅电极相同的层上，用以接触所述第一连接部分；以及
第二电极，所述第二电极与所述第一电极间隔开并且设置在与所述第一栅电极相同的层上，用以接触所述第二连接部分。
6.根据权利要求5所述的薄膜晶体管，其中，所述第一半导体部分与所述第一电极重叠，并且
所述第二半导体部分与所述第二电极重叠。
7.一种薄膜晶体管，包括：
第一有源层；
与所述第一有源层至少部分重叠的第一栅电极；以及
位于所述第一有源层和所述第一栅电极之间的第一辅助栅电极和第二辅助栅电极，
其中，所述第一有源层包括：
第一沟道部分；
与所述第一沟道部分的一侧接触的第一连接部分；以及
与所述第一沟道部分的另一侧接触的第二连接部分，
所述第一沟道部分与所述第一辅助栅电极、所述第二辅助栅电极和所述第一栅电极重叠，
所述第一辅助栅电极和所述第二辅助栅电极在所述第一沟道部分上彼此间隔开并且分别与所述第一栅电极重叠，并且
所述第一沟道部分与所述第一辅助栅电极和所述第二辅助栅电极之间的间隙空间重叠。
8.根据权利要求7所述的薄膜晶体管，还包括：
位于所述第一辅助栅电极和所述第二辅助栅电极与所述第一有源层之间的第一栅极绝缘层；以及
位于所述第一辅助栅电极和所述第二辅助栅电极与所述第一栅电极之间的第二栅极绝缘层，
其中，所述第一连接部分和所述第二连接部分别从所述第一栅极绝缘层和所述第二栅极绝缘层暴露。
9.根据权利要求7所述的薄膜晶体管，其中，所述第一辅助栅电极、所述第二辅助栅电极和所述第一栅电极被配置为被施加相同的电压。
10.根据权利要求7所述的薄膜晶体管，其中，所述第一辅助栅电极在所述第一连接部分的方向上与所述第一沟道部分重叠，并且
所述第二辅助栅电极在所述第二连接部分的方向上与所述第一沟道部分重叠。
11.根据权利要求7所述的薄膜晶体管，其中，在所述第一沟道部分上，所述第一辅助栅电极和所述第二辅助栅电极之间的所述间隙空间与所述第一栅电极完全重叠。
12.根据权利要求7所述的薄膜晶体管，其中，所述第一有源层包括与所述第一连接部分接触的第一半导体部分，
所述第一连接部分设置于所述第一沟道部分与所述第一半导体部分之间并且从所述第一栅极绝缘层暴露，并且
所述第一半导体部分被所述第一栅极绝缘层覆盖。
13.根据权利要求12所述的薄膜晶体管，还包括第一电极，所述第一电极设置在与所述第一栅电极相同的层上，用以接触所述第一连接部分，
其中，所述第一半导体部分与所述第一电极重叠。
14.根据权利要求7所述的薄膜晶体管，其中，所述第一有源层包括与所述第二连接部分接触的第二半导体部分，
所述第二连接部分设置在所述第一沟道部分与所述第二半导体部分之间并且从所述第一栅极绝缘层暴露，并且
所述第二半导体部分被所述第一栅极绝缘层覆盖。
15.根据权利要求14所述的薄膜晶体管，还包括第二电极，所述第二电极设置在与所述第一栅电极相同的层上，用以接触所述第二连接部分，
其中，所述第二半导体部分与所述第二电极重叠。
16.根据权利要求7所述的薄膜晶体管，还包括设置在所述第一连接部分或所述第二连接部分中的至少一个上的导电材料层，
其中，所述导电材料层不与所述第一沟道部分重叠。
17.根据权利要求16所述的薄膜晶体管，其中，所述导电材料层包括选自钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中的至少一种。
18.一种显示装置，包括根据权利要求1至17中任一项所述的薄膜晶体管。
CN202211347454.7A 2021-11-19 2022-10-31 薄膜晶体管、薄膜晶体管基板和显示装置 Pending CN116153937A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210159910A KR20230073464A (ko) 2021-11-19 2021-11-19 박막 트랜지스터, 박막 트랜지스터 기판 및 표시장치
KR10-2021-0159910 2021-11-19

Publications (1)

Publication Number Publication Date
CN116153937A true CN116153937A (zh) 2023-05-23

Family

ID=84818229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211347454.7A Pending CN116153937A (zh) 2021-11-19 2022-10-31 薄膜晶体管、薄膜晶体管基板和显示装置

Country Status (5)

Country Link
US (1) US20230165057A1 (zh)
KR (1) KR20230073464A (zh)
CN (1) CN116153937A (zh)
DE (1) DE102022128685A1 (zh)
GB (1) GB2613939A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
GB2613939A (en) 2023-06-21
GB202215390D0 (en) 2022-11-30
US20230165057A1 (en) 2023-05-25
DE102022128685A1 (de) 2023-05-25
KR20230073464A (ko) 2023-05-26

Similar Documents

Publication Publication Date Title
KR20230067042A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
TWI822378B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20240222513A1 (en) Thin film transistor substrate and display apparatus comprising the same
US20240213375A1 (en) Thin film transistor and display apparatus comprising the same
US11817509B2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
US20240222523A1 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
TW202428147A (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
CN116259651A (zh) 显示装置
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20240110132A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN116072735A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230164452A (ko) 박막 트랜지스터 기판, 그 제조방법 및 박막 트랜지스터 기판을 포함하는 표시장치
CN116013990A (zh) 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置
CN118281008A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination