CN116013990A - 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置 - Google Patents

薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置 Download PDF

Info

Publication number
CN116013990A
CN116013990A CN202211261875.8A CN202211261875A CN116013990A CN 116013990 A CN116013990 A CN 116013990A CN 202211261875 A CN202211261875 A CN 202211261875A CN 116013990 A CN116013990 A CN 116013990A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
connection portion
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211261875.8A
Other languages
English (en)
Inventor
姜旻求
高永贤
崔弘洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116013990A publication Critical patent/CN116013990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管衬底和包括所述薄膜晶体管衬底的显示装置。所述薄膜晶体管衬底包括基础衬底上的第一薄膜晶体管和第二薄膜晶体管，其中，所述第一薄膜晶体管包括基础衬底上的第一有源层、第一有源层上的第一导电材料层以及与第一有源层间隔开并且至少部分地与所述第一有源层重叠的第一栅电极，并且第二薄膜晶体管包括基础衬底上的第二有源层、第二有源层上的第二导电材料层以及与所述第二有源层间隔开并且至少部分地与所述第二有源层重叠的第二栅电极。

Description

薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置
相关专利申请的交叉引用
本申请要求2021年10月21日提交的韩国专利申请No.10-2021-0140722的优先权，通过引用将其并入本文，就像在本文当中对其做出了完整的阐述一样。
技术领域
本公开涉及一种薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置，更具体而言，涉及一种薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置，其中，薄膜晶体管的有源层被用作另一薄膜晶体管的栅电极。
背景技术
由于薄膜晶体管可以被制造于玻璃衬底或塑料衬底上，所以薄膜晶体管已经广泛被用作诸如液晶显示装置的显示装置或有机发光装置的开关元件或驱动元件。
薄膜晶体管可以基于构成有源层的材料被分类为非晶硅薄膜晶体管、多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，在非晶硅薄膜晶体管中，非晶硅被用作有源层；在多晶硅薄膜晶体管中，多晶硅被用作有源层，并且在氧化物半导体薄膜晶体管中，氧化物半导体被用作有源层。
由于氧化物半导体薄膜晶体管(TFT)具有高迁移率，并且可以根据氧含量而具有很大的电阻变化，所以氧化物半导体薄膜晶体管的优点是可以容易地获得期望的属性。此外，由于构成有源层的氧化物可以在制造氧化物半导体薄膜晶体管的过程期间在较低温度下生长，所以降低了氧化物半导体薄膜晶体管的制造成本。此外，考虑到氧化物的属性，由于氧化物半导体是透明的，所以有利于体现透明显示器。然而，氧化物半导体薄膜晶体管的问题在于：与多晶硅薄膜晶体管相比，稳定性和电子迁移率劣化了。
近来，随着显示装置的高质量和高分辨率，薄膜晶体管已经以高密度集成于显示装置中。结果，由于大量薄膜晶体管被设置于有限区域中，所以出现问题，即不能充分确保电容器区域。因此，在包括多个薄膜晶体管的显示装置中，需要一种通过高效率配置和布置薄膜晶体管来保证电容器区域的方案。
发明内容
鉴于以上问题做出了本发明，本公开的目的在于提供一种薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置，其中，高效率地设置薄膜晶体管以高效率地利用空间。
本公开的另一目的在于提供一种薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置，其中，薄膜晶体管的有源层被用作另一薄膜晶体管的栅电极，以提高空间效率并且确保充分大的电容器面积。
除了上述本公开的目的之外，从本公开的以下描述，本领域的技术人员将清晰地理解本公开的额外目的和特征。
根据本公开的一方面，可以通过提供一种薄膜晶体管衬底来实现以上和其他目的，所述薄膜晶体管衬底包括基础衬底上的第一薄膜晶体管和第二薄膜晶体管，其中，所述第一薄膜晶体管包括所述基础衬底上的第一有源层、所述第一有源层上的第一导电材料层，以及与所述第一有源层间隔开并且至少部分地与所述第一有源层重叠的第一栅电极，所述第二薄膜晶体管包括所述基础衬底上的第二有源层、所述第二有源层上的第二导电材料层，以及与所述第二有源层间隔开并且至少部分地与所述第二有源层重叠的第二栅电极，所述第一有源层设置于所述基础衬底和所述第二有源层之间，所述第二有源层设置于所述第一有源层和所述第二栅电极之间，并且所述第一栅电极与所述第二有源层设置于同一层上。
所述第一栅电极可以包括第一层和所述第一层上的第二层，所述第一栅电极的所述第一层和所述第二有源层设置于同一层上，并且包括与所述第二有源层相同的半导体材料，并且所述第一栅电极的所述第二层与所述第二导电材料层设置于同一层上，并且包括与所述第二导电材料层相同的导电材料。
所述第一栅电极的所述第一层可以与所述第二有源层一体形成。
所述第一栅电极的所述第二层可以与所述第二导电材料层一体形成。
所述第一导电材料层和所述第二导电材料层中的每个可以包括从钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中选择的至少一种。
所述第一有源层可以包括第一沟道部分、连接到所述第一沟道部分的一侧的第一源极连接部分，以及连接到所述第一沟道部分的另一侧的第一漏极连接部分，所述第一导电材料层可以设置于所述第一源极连接部分和所述第一漏极连接部分之间，但可以不设置于所述第一沟道部分上。
所述第一源极连接部分和所述第一漏极连接部分中的每个可以设置于所述基础衬底和所述第一导电材料层之间。
所述第一源极连接部分和所述第一漏极连接部分中的每个可以与所述第一导电材料层接触。
所述第二有源层可以包括第二沟道部分、连接到所述第二沟道部分的一侧的第二源极连接部分，以及连接到所述第二沟道部分的另一侧的第二漏极连接部分，所述第二导电材料层可以设置于所述第二源极连接部分和所述第二漏极连接部分之间，但可以不设置于第二沟道部分上。
所述第二源极连接部分和所述第二漏极连接部分中的每个可以设置于所述第一有源层和所述第一导电材料层之间。
所述第二源极连接部分和所述第二漏极连接部分中的每个可以与所述第二导电材料层接触。
所述第二源极连接部分和所述第二漏极连接部分中的任一个的一部分可以构成所述第一栅电极的所述第一层。
所述薄膜晶体管衬底还可以包括连接到所述第一源极连接部分和所述第一漏极连接部分中的任一个的第一电容器电极；以及连接到所述第二源极连接部分和所述第二漏极连接部分中的任一个的第二电容器电极，其中，所述第一电容器电极和所述第二电容器电极可以彼此间隔开并且彼此重叠以形成第一电容器。
所述第一电容器电极可以包括与所述第一源极连接部分和所述第一漏极连接部分中的任一个一体形成的第一层、与所述第一导电材料层一体形成的第二层，并且所述第二电容器电极可以包括与所述第二源极连接部分和所述第二漏极连接部分中的任一个一体形成的第一层，以及与所述第二导电材料层一体形成的第二层。
所述薄膜晶体管衬底还可以包括与所述第二栅电极设置于同一层上的第三电容器电极，其中，所述第二电容器电极和所述第三电容器电极可以彼此间隔开并且彼此重叠以形成第二电容器。
所述第二电容器电极可以设置于所述第一电容器电极和所述第三电容器电极之间，所述第三电容器电极可以连接到所述第一电容器电极。
所述薄膜晶体管衬底还可以包括与所述第二栅电极设置于同一层上并且与所述第一栅电极重叠的屏蔽层。
所述第一有源层和所述第二有源层中的每个可以包括氧化物半导体材料。
所述氧化物半导体材料可以包括基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料。
所述第一有源层或所述第二有源层中的至少一个可以包括第一氧化物半导体层以及所述第一氧化物半导体层上的第二氧化物半导体层。
所述第一有源层或所述第二有源层中的至少一个还可以包括所述第二氧化物半导体层上的第三氧化物半导体层。
所述第一导电材料层可以不与所述第一栅电极重叠。
所述第二导电材料层可以不与所述第二栅电极重叠。
根据本公开的另一方面，可以通过提供一种包括上述薄膜晶体管衬底的显示装置来实现以上和其他目的。
附图说明
通过结合附图考虑的下述详细说明，本公开的上述以及其他目的、特征和其他优点将得到更清楚的理解，其中：
图1是示出了根据本公开一个实施例的薄膜晶体管衬底的截面图；
图2是示出了根据本公开另一实施例的薄膜晶体管衬底的截面图；
图3是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图4是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图5是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图6是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图7是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图8是示出了根据本公开又一实施例的薄膜晶体管衬底的截面图；
图9是示出了根据本公开另一实施例的显示装置的示意图；
图10是图9中任一像素的电路图；
图11是示出了图10的像素的平面图；
图12是沿图11的I-I’线截取的截面图；
图13是示出了根据本公开又一实施例的显示装置的任一像素的电路图；
图14是示出了根据本公开又一实施例的显示装置的任一像素的电路图；
图15是示出了图14的像素的平面图；以及
图16是沿图15的II-II’截取的截面图。
具体实施方式
通过参考附图描述的以下实施例，将阐明本公开的优点和特征及其实施方法。然而，本公开可以不同的形式体现，并且不应将本发明理解为受限于本文所述的实施例。相反，提供这些实施例是为了使得本公开为周密且完整的，并且将向本领域的技术人员充分地表达本公开的范围。此外，本公开仅由权利要求的范围界定。
附图中为了描述本公开的实施例而公开的形状、尺寸、比例和角度以及数字仅仅为示例，因此，本公开不限于图示的细节。本说明书通篇以类似的附图标记表示类似的要素。在下文的描述当中，在确定对相关已知功能或配置的详细描述会对本公开的要点造成不必要的模糊时，将省略这样的详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以增加其他部分，除非用的是“仅～”。单数形式的词语可以包括复数形式，除非做出了相反的指示。
在解释要素时，该要素被解释为包含一定的误差范围，尽管没有明确的描述。
在描述位置关系时，例如，在将位置关系描述为“在……上”、“在……以上”、“在……以下”以及“挨着……”时，一个或多个部分可以被布置到另外两个部分之间，除非使用了“刚好”或者“直接”。
在本文中可以使用诸如“在……以下”、“在……下面”、“下部”、“在……以上”和“上部”的空间相对术语来容易地描述附图所示的一个或多个元件相对于其他一个或多个元件的关系。应当理解，这些词语旨在涵盖除了附图所示取向之外的不同装置取向。例如，如果使附图所示装置颠倒，那么被描述为布置在另一装置“以下”或“下面”的装置可以被布置到所述另一装置“以上”。因此，示例性词语“以下或下面”可以包括“以下或下面”取向以及“以上”取向。类似地，示例性词语“以上”或“上”可以包括“以上”取向以及“以下或下面”取向。
在描述时间关系时，例如，在将时间顺序描述为“在……之后”、“紧接着……”、“接下来”以及“在……之前”时，可以包括不连续的情况，除非使用了“刚好”或者“直接”。
应当理解，尽管“第一”、“第二”等词语在本文中可以用于描述各种要素，但这些要素不应受到这些词语的限制。这些词语只是用来将一个要素与另一要素区分开。例如，第一要素可以被称为第二要素，并且类似地，第二要素可以被称为第一要素，而不脱离本发明的范围。
词语“至少一个”应当被理解为包括关联列举项中的一者或多者的任何以及所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示由第一项、第二项和第三项中的两者或更多者提出的所有项的组合以及所述第一项、第二项或第三项。
本公开的各种实施例的特征可以部分或者完全相互耦合或结合，并且可以相互进行各种互操作并且受到技术驱动，这是本领域技术人员所能充分理解的。可以彼此独立地执行本公开的实施例或者可以通过相互依赖的关系执行它们。
在附图中，通过相同的附图标记表示相同或类似的要素，即使它们是在不同的附图中描绘的。
在本公开的实施例中，为了便于描述，将源电极和漏电极进行彼此区分。然而，源电极和漏电极可以互换使用。源电极可以是漏电极，漏电极可以是源电极。而且，本公开的任一实施例中的源电极可以是本公开的另一实施例中的漏电极，本公开的任一个实施例中的漏电极可以是本公开的另一实施例中的源电极。
在本公开的一些实施例中，为了便于描述，将源极区与源电极区分开，并且将漏极区与漏电极区分开。然而，本公开的实施例不限于这种结构。例如，源极区可以是源电极，并且漏极区可以是漏电极。而且，源极区可以是漏电极，并且漏极区可以是源电极。
图1是示出了根据本公开一个实施例的薄膜晶体管衬底100的截面图。
根据本公开一个实施例的薄膜晶体管衬底100包括基础衬底110上的第一薄膜晶体管TR1和第二薄膜晶体管TR2。
玻璃或塑料可以被用作基础衬底110。可以将具有柔性的透明塑料(例如，聚酰亚胺)用作基础衬底110。当将聚酸亚胺用作基础衬底110时，考虑到要对基础衬底110执行高温沉积工艺，可以采用能够忍耐高温的耐热聚酰亚胺。
第一光屏蔽层111可以设置于基础衬底110上。第一光屏蔽层111屏蔽从外部入射的光，以保护薄膜晶体管TR1和TR2。
第一光屏蔽层111可以由具有光屏蔽特性的材料制成。第一光屏蔽层111可以包括诸如铝(Al)或铝合金的铝基金属、诸如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)、钛(Ti)或铁(Fe)中的至少一种。根据本公开的一个实施例，第一光屏蔽层111可以具有导电性。
第一光屏蔽层111可以电连接到薄膜晶体管TR1和TR2的源电极161和261以及漏电极162和262中的任一个。此外，第一光屏蔽层111可以电连接到栅电极150和250。第一光屏蔽层111可以被省略。
下缓冲层(未示出)可以设置在基础衬底110和第一光屏蔽层111之间。下缓冲层可以通过屏蔽空气和水来保护有源层130和230，并且可以对基础衬底110的上表面进行平面化。
缓冲层120设置在第一光屏蔽层111上。缓冲层120可以由绝缘材料制成。例如，缓冲层120可以包括诸如氧化硅、氮化硅和基于金属的氧化物的绝缘材料中的至少一种。缓冲层120可以具有单层结构或者可以具有多层结构。
缓冲层120可以通过屏蔽空气和水来保护有源层130和230。而且，第一光屏蔽层111设置于其上的基础衬底110的上表面可以被缓冲层120平面化。
参考图1，第一薄膜晶体管TR1和第二薄膜晶体管TR2可以设置于缓冲层120上。
根据本公开的一个实施例，第一薄膜晶体管TR1包括基础衬底110上的第一有源层130、第一有源层130上的第一导电材料层125和126，以及至少部分地与第一有源层130重叠的第一栅电极150。第二薄膜晶体管TR2包括基础衬底110上的第二有源层230、第二有源层230上的第二导电材料层225和226，以及至少部分地与第二有源层230重叠的第二栅电极250。
参考图1，第一有源层130设置于缓冲层120上。第一导电材料层125和126设置于第一有源层130上。第一导电材料层125和126可以选择性地设置于第一有源层130的一部分上。
根据本公开的一个实施例，第一有源层130可以由半导体材料形成。第一有源层130可以包括(例如)氧化物半导体材料。
氧化物半导体材料可以包括例如如下至少一种：基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料，但本公开的一个实施例不限于此，第一有源层130可以由本领域已知的另一氧化物半导体材料制成。
第一有源层130包括第一沟道部分130n、第一源极连接部分131和第一漏极连接部分132。第一源极连接部分131连接到第一沟道部分130n的一侧，并且第一漏极连接部分132连接到第一沟道部分130n的另一侧。
第一沟道部分130n与第一栅电极150重叠。根据本公开的一个实施例，第一导电材料层125和126可以不设置于第一沟道部分130n上。
第一有源层130的第一源极连接部分131和第一漏极连接部分132不与第一栅电极150重叠。第一源极连接部分131和第一漏极连接部分132可以通过半导体材料的选择性导电化来形成。
参考图1，第一导电材料层125和126分别设置于第一源极连接部分131和第一漏极连接部分132上。第一源极连接部分131和第一漏极连接部分132分别设置于基础衬底110和第一导电材料层125和126之间。更详细而言，第一导电材料层125设置于第一源极连接部分131上，并且第一导电材料层126设置于第一漏极连接部分132上。
第一导电材料层125和126可以包括从钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中选择的至少一种。第一导电材料层125和126可以具有还原性。根据本公开的一个实施例，透明导电氧化物(TCO)可以包括例如ITO(InSnO)、IZO(InZnO)、IO(InO)、TO(SnO)和ZO(ZnO)。第一导电材料层125和126从与第一导电材料层125和126接触的第一有源层130的一部分吸氧。结果，第一导电材料层125和126被氧化，而有源层130的与第一导电材料层125和126接触的一部分被还原。由于有源层130的与第一导电材料层125和126接触的部分被还原，所以第一导电材料层125和126被称为具有还原特性(还原性)。此外，由于氧从第一有源层130的与第一导电材料层125和126接触的部分被带入第一导电材料层125和126中，所以在第一有源层130的与第一导电材料层125和126接触的部分发生氧空位，因此第一有源层130的与第一导电材料层125和126接触的部分成为导电。
例如，当第一有源层130的与导电材料层125接触并且重叠的一部分被还原时，可以在第一有源层130中产生氧空位，因此，第一有源层130可以被选择性地导电化。第一连接部分131和第二连接部分132可以通过第一有源层130的选择性还原和导电化来形成。根据本公开的再另一实施例，有源层130的与导电材料层125接触的一部分被还原，这被称为选择性还原。此外，在第一有源层130的与导电材料层125接触的部分发生氧空位，因此第一有源层130的与导电材料层125接触的部分被导电化，这被称为选择性导电化。
可以通过第一导电材料层125和126选择性地使第一有源层130导电化。根据本公开的一个实施例，第一源极连接部分131和第一漏极连接部分132分别与第一导电材料层125和126接触。可以使第一有源层130的与第一导电材料层125和126接触的区域导电化，从而可以形成第一源极连接部分131和第一漏极连接部分132。
具体而言，根据本公开的一个实施例，可以分别还原第一有源层130的与第一导电材料层125和126接触的部分，从而可以制造第一源极连接部分131和第一漏极连接部分132。第一有源层130的与第一导电材料层125和126接触的部分可被还原，因为氧从第一有源层130的与第一导电材料层125和126接触的部分被带入第一导电材料层125和126中。结果，第一导电材料层125和126可以被氧化，而第一有源层130的与第一导电材料层125和126接触的部分可以被还原。
例如，当还原第一有源层130的与第一导电材料层125和126接触并且重叠的部分时，可以在第一有源层130中产生氧空位，由此可以选择性地使第一有源层130导电化。第一源极连接部分131和第一漏极连接部分132可以通过第一有源层130的选择性导电化来制造。
根据本公开的一个实施例，可以通过第一导电材料层125和126选择性地使第一有源层130导电化，而无需独立的导电化过程，例如等离子体处理、离子掺杂或紫外线处理。
根据本公开的一个实施例，在堆叠氧化物半导体材料和导电材料并且然后提供使用半色调掩模图案化之后，可以形成第一有源层130和第一导电材料层125和126。由于第一导电材料层125和126可以通过诸如光刻的方法制造，所以可以形成被精细图案化的第一导电材料层125和126。因此，可以精心精细地控制第一沟道部分130n的长度。
由于可以精细控制第一沟道部分130n的长度，所以可以不在第一薄膜晶体管TR1的制造过程期间在很大程度上设置第一沟道部分130n的长度的过程误差(裕量)。结果，由于可以形成短长度的第一沟道部分130n，所以可以使第一薄膜晶体管TR1的尺寸微型化，并且可以改善集成度。
此外，由于可以精细控制第一沟道部分130n的长度，所以可以防止第一沟道部分130n的边缘被不必要的导电化。因此，可以避免或减小由于第一沟道部分130n的边缘的导电导致的阈值电压变化。结果，可以改善第一薄膜晶体管TR1的可靠性。
第一栅极绝缘层141设置于第一有源层130和第一导电材料层125和126上。第一栅极绝缘层141可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。第一栅极绝缘层141可以具有单层结构，或者可以具有多层结构。第一栅极绝缘层141保护第一沟道部分130n。
参考图1，第一栅极绝缘层141可以一体形成于基础衬底110上。例如，第一栅极绝缘层141可以覆盖第一沟道部分130n、第一源极连接部分131和第一漏极连接部分132的全部。
第一栅电极150设置于第一栅极绝缘层141上。第一栅电极150与第一有源层130间隔开并且至少部分地与第一有源层130重叠。第一栅电极150的至少一部分与有源层130的沟道部分130n重叠。
根据本公开的一个实施例，如图1中所示，第一导电材料层125和126可以不与第一栅电极150重叠，但本公开的一个实施例不限于此，第一导电材料层125和126的一部分可以与第一栅电极150重叠。此外，第一有源层130可以具有不与第一栅电极150重叠并且也不与第一导电材料层125和126重叠的部分。第一有源层130的不与第一栅电极150重叠并且也不与第一导电材料层125和126重叠的部分可以被称为边界部分。
根据本公开的一个实施例，第一栅电极150可以包括第一层151和第一层151上的第二层152。
参考图1，第二有源层230设置于第一栅极绝缘层141上，并且第二导电材料层225和226设置于第二有源层230上。
根据本公开的一个实施例，第一有源层130和第二有源层230设置于其彼此不同的相应层上，第二有源层230设置于基于基础衬底110的第一有源层130之上。具体而言，第一有源层130设置于基础衬底110和第二有源层230之间。
根据本公开的一个实施例，第二有源层230与第一栅电极150设置于同一层上。
第二有源层230可以由半导体材料形成。第二有源层230可以包括(例如)氧化物半导体材料。
氧化物半导体材料可以包括例如如下至少一种：基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料，但本公开的一个实施例不限于此。第二有源层230可以由本领域中已知的另一种氧化物半导体材料制造。
第二有源层230包括第二沟道部分230n、第二源极连接部分231和第二漏极连接部分232。第二源极连接部分231连接到第二沟道部分230n的一侧，第二漏极连接部分232连接到第二沟道部分230n的另一侧。
第二沟道部分230n与第二栅电极250重叠。第二导电材料层225和226不设置于第二沟道部分230n上。
第二有源层230的第二源极连接部分231和第二漏极连接部分232不与第二栅电极250重叠。第二源极连接部分231和第二漏极连接部分232可以通过半导体材料的选择性导电化来形成。
参考图1，第二导电材料层225和226分别设置于第二源极连接部分231和第二漏极连接部分232上。第二源极连接部分231和第二漏极连接部分232分别设置于第一有源层130和第二导电材料层225和226之间。具体而言，第二导电材料层225设置于第二源极连接部分231上，第二导电材料层226设置于第二漏极连接部分232上。
第二导电材料层225和226可以包括从钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中选择的至少一种。第二导电材料层225和226可以具有还原性。透明导电氧化物(TCO)可以包括例如ITO(InSnO)、IZO(InZnO)、IO(InO)、TO(SnO)和ZO(ZnO)。
可以通过第二导电材料层225和226选择性地使第二有源层230导电化。根据本公开的一个实施例，第二源极连接部分231和第二漏极连接部分232分别与第二导电材料层225和226接触。可以使第二有源层230的与第二导电材料层225和226接触的区域导电化，从而可以形成第二源极连接部分231和第二漏极连接部分232。
具体而言，可以还原第二有源层230的与第二导电材料层225和226接触的部分，从而可以制造第二源极连接部分231和第二漏极连接部分232。例如，还原第二有源层230的与第二导电材料层225和226接触并且重叠的部分，从而可以在第二有源层230中产生氧空位，由此可以选择性地使第二有源层230导电化。
根据本公开的一个实施例，在堆叠氧化物半导体材料和导电材料之后，可以通过使用半色调掩模图案化来形成第二有源层230和第二导电材料层225和226。由于第二导电材料层225和226可以通过诸如光刻的方法制造，所以可以形成精细的第二导电材料层225和226。因此，可以精细控制第二沟道部分230n的长度。
由于可以精细控制第二沟道部分230n的长度，所以可以不在第二薄膜晶体管TR2的制造过程期间在很大程度上设置第二沟道部分230n的长度的过程误差(裕量)。结果，由于可以形成短长度的第二沟道部分230n，所以可以使第二薄膜晶体管TR2的尺寸微型化，并且可以改善集成度。
此外，由于可以精细控制第二沟道部分230n的长度，所以可以防止第二沟道部分230n的边缘被不必要的导电化。因此，可以避免由于第二沟道部分230n的边缘导电化导致的阈值电压变化。结果，可以改善第二薄膜晶体管TR2的可靠性。
根据本公开的一个实施例，第一栅电极150的第一层151与第二有源层230设置于同一层上，并且可以包括与第二有源层230相同的半导体材料。第二有源层230的一部分可以是第一栅电极150的第一层151。更具体而言，第二源极连接部分231和第二漏极连接部分232中的任一个的一部分可以构成第一栅电极150的第一层151。
第一栅电极150的第二层152与第二导电材料层225和226设置于同一层上，并且可以包括与第二导电材料层225和226相同的导电材料。第二导电材料层225和226的一部分可以构成第一栅电极150的第二层152。在一个实施例中，第二导电材料层的设置在第二源极连接部分和第二漏极连接部分中的任一个上的一部分构成第一栅电极的第二层。
根据本公开的一个实施例，由于第一栅电极150可以由第二有源层230和第二导电材料层225和226形成，所以不需要用于形成第一栅电极150的独立过程，并且不需要用于连接第一栅电极150的独立接触孔。通过这种方式，第二薄膜晶体管TR2的第二有源层230可以被设计成用作第一薄膜晶体管TR1的栅电极150的一部分，从而可以改善空间效率。结果，当根据本公开的一个实施例在薄膜晶体管衬底100中额外形成电容器时，可以容易地确保电容器的面积(参见图5到8)。
第二栅极绝缘层142设置于第一栅电极150、第二有源层230和第二导电材料层225和226上。第二栅极绝缘层142可以包括氧化硅、氮化硅或基于金属的氧化物中的至少一种。第二栅极绝缘层142可以具有单层结构，或者可以具有多层结构。第二栅极绝缘层142可以由与第一栅极绝缘层141相同的材料制造，或者可以由与第一栅极绝缘层141不同的材料制造。
参考图1，第二栅极绝缘层142可以一体形成于基础衬底110上。例如，第二栅极绝缘层142可以覆盖第二沟道部分230n、第二源极连接部分231和第二漏极连接部分232的全部。
第二栅电极250设置于第二栅极绝缘层142上。第二栅电极250与第二有源层230间隔开并且至少部分地与第二有源层230重叠。第二有源层230设置于第一有源层130和第二栅电极250之间。
如图1中所示，第二栅电极250的至少一部分与有源层230的沟道部分230n重叠。根据本公开的一个实施例，第二导电材料层225和226可以不与第二栅电极250重叠，但本公开的一个实施例不限于此，第二导电材料层225和226的一部分可以与第二栅电极250重叠。此外，第二有源层230可以具有不与第二栅电极250重叠并且也不与第二导电材料层225和226重叠的部分。第二有源层230的不与第二栅电极250重叠并且也不与第二导电材料层225和226重叠的该部分可以被称为边界部分。
此外，参考图1，第一源电极161、第一漏电极162、第二源电极261和第二漏电极262设置于第二栅极绝缘层142上。第一源电极161、第一漏电极162、第二源电极261和第二漏电极262可以由与第二栅电极250相同的材料，通过与第二栅电极250相同的工艺制造。
第一源电极161、第一漏电极162、第二源电极261、第二漏电极262和第二栅电极250可以包括诸如铝(Al)或铝合金的基于铝的金属、诸如银(Ag)或银合金的基于银的金属、诸如铜(Cu)或铜合金的基于铜的金属、诸如钼(Mo)或钼(Mo)合金的基于钼的金属、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中的至少一种。第一源电极161、第一漏电极162、第二源电极261、第二漏电极262和第二栅电极250中的每个可以具有多层结构，该多层结构包括至少两个导电层，所述至少两个导电层具有其彼此不同的相应物理属性。
参考图1，第一源电极161和第一漏电极162分别通过接触孔连接到第一有源层130。第二源电极261和第二漏电极262分别通过接触孔连接到第二有源层230。
尽管未示出，但是第一光屏蔽层111可以通过接触孔连接到第一源电极161和第一漏电极162中的任一个。
图2是示出了根据本公开另一实施例的薄膜晶体管衬底200的截面图。在下文中，将省略已描述元件的描述以避免冗余。
根据本公开的另一实施例，第一有源层130或第二有源层230中的至少一者可以具有多层结构。例如，第一有源层130或第二有源层230中的至少一者可以包括第一氧化物半导体层130a和230a以及第一氧化物半导体层130a和230a上的第二氧化物半导体层130b和230b。
具体而言，参考图2，第一有源层130可以包括第一氧化物半导体层130a和第一氧化物半导体层130a上的第二氧化物半导体层130b。第二有源层230可以包括第一氧化物半导体层230a和第一氧化物半导体层230a上的第二氧化物半导体层230b。
第一氧化物半导体层130a和230a以及第二氧化物半导体层130b和230b可以包括相同的半导体材料，或者可以包括其彼此不同的相应半导体材料。
第一氧化物半导体层130a和230a支撑第二氧化物半导体层130b和230b。因此，第一氧化物半导体层130a和230a被称为“支撑层”。沟道部分130n和230n可以形成于第二氧化物半导体层130b和230b中。因此，第二氧化物半导体层130b和230b被称为“沟道层”。然而，本公开的一个实施例不限于以上示例，沟道部分130n和230n可以形成于第一氧化物半导体层130a和230a中。
第一有源层130包括第一氧化物半导体层130a和第二氧化物半导体层130b以及第二有源层230包括第一氧化物半导体层230a和第二氧化物半导体层230b的结构被称为双层结构。
参考图2，第一栅电极150的第一层151还可以包括第一氧化物半导体层230a以及第一氧化物半导体层230a上的第二氧化物半导体层230b。
图3是示出了根据本公开又一实施例的薄膜晶体管衬底300的截面图。根据本公开的又一实施例，第一有源层130或第二有源层230中的至少一者还可以分别包括第二氧化物半导体层130b和230b上的第三氧化物半导体层130c或230c。
与图2的薄膜晶体管衬底200相比，在图3的薄膜晶体管衬底300中，有源层130和230还分别包括第二氧化物半导体层130b和230b上的第三氧化物半导体层130c或230c。
参考图3，第一有源层130包括第一氧化物半导体层130a、第二氧化物半导体层130b和第三氧化物半导体层130c，并且第二有源层230包括第一氧化物半导体层230a、第二氧化物半导体层230b和第三氧化物半导体层230c，但本公开的另一实施例不限于此，有源层130和230还可以包括其他半导体层。
参考图3，第一栅电极150的第一层151还可以包括第一氧化物半导体层230a、第一氧化物半导体层230a上的第二氧化物半导体层230b，以及第二氧化物半导体层230b上的第三氧化物半导体层230c。
图2和3中所示的有源层130和230的堆叠结构以及第一栅电极150的第一层151的堆叠结构也可以应用于下文将要描述的图4、5、6、7和8中所示的薄膜晶体管400、500、600、700和800。
多层配置具有技术优点，例如，底层保护中间层在制造期间免受气体的影响，并且该层保护中间半导体层在制造期间免受蚀刻剂或气体的影响。
图4是示出了根据本公开又一实施例的薄膜晶体管衬底400的截面图。
与图1的薄膜晶体管衬底100相比，图4的薄膜晶体管衬底400还可以包括第二光屏蔽层211和屏蔽层155。
参考图4，第一光屏蔽层111可以设置成与第一有源层130的第一沟道部分130n重叠，并且可以连接到第一源电极161。
第二光屏蔽层211可以设置成与第二有源层230的第二沟道部分230n重叠，并且可以连接到第二漏电极262。第二光屏蔽层211可以连接到第二源电极261。
参考图4，屏蔽层155可以设置于第一栅电极150上。屏蔽层155可以与第二栅电极250设置于同一层上，并且可以与第一栅电极150重叠。屏蔽层155可以由与第二栅电极250相同的材料，通过与第二栅电极250相同的工艺制造。
屏蔽层155可以屏蔽从上部入射的光，以保护第一有源层130的第一沟道部分130n。
图5是示出了根据本公开又一实施例的薄膜晶体管衬底500的截面图。
根据本公开的又一实施例，第一栅电极150可以由第二有源层230和第二导电材料层225和226形成。
参考图5，第二有源层230的一部分可以构成第一栅电极150的第一层151。具体而言，第一栅电极150的第一层151可以与第二有源层230一体形成。更具体而言，第一栅电极150的第一层151可以与第二源极连接部分231和第二漏极连接部分232中的一个一体形成。在图5中，第一栅电极150的第一层151与第二源极连接部分231一体形成。
根据本公开的又一实施例，第二导电材料层225和226的一部分可以构成第一栅电极150的第二层152。具体而言，第一栅电极150的第二层152可以与第二导电材料层225和226一体形成。更具体而言，第二源极连接部分231上的第二导电材料层225和第一栅电极150的第二层152可以一体形成。
图5中未示出第一漏电极162。第一漏电极162可以设置于图5的截面图未表示的一部分中。根据本公开的又一实施例，第一漏极连接部分132和第一导电材料层126的堆叠体可以充当第一漏电极162。
参考图5，第一源电极161被表示为与第一有源层130区分开的独立结构。然而，根据本公开的又一实施例，第一源极连接部分131和第一导电材料层125可以充当第一源电极。当第一源极连接部分131和第一导电材料层125的堆叠体充当第一源电极时，可以将附图标记“161”代表的结构称为连接电极或电桥。
根据本公开的又一实施例，第一有源层130的第一源极连接部分131可以是源极区，第一漏极连接部分132可以是漏极区。此外，第一源极连接部分131和第一导电材料层125的堆叠体可以被称为第一源电极，并且第一漏极连接部分132和第一导电材料层126的堆叠体可以被称为第一漏电极。
根据本公开的又一实施例，可以根据薄膜晶体管的操作反转源电极和漏电极。根据本公开的又一实施例，第一源极连接部分131可以是漏极区，并且第一漏极连接部分132可以是源极区。此外，第一源极连接部分131和第一导电材料层125的堆叠体可以充当第一漏电极，并且第一漏极连接部分132和第一导电材料层126的堆叠体可以充当第一源电极。
根据本公开的又一实施例，第二有源层230的第二源极连接部分231可以是源极区，其第二漏极连接部分232可以是漏极区。根据本公开的又一实施例，第二源极连接部分231和第二导电材料层225的堆叠体可以充当第二源电极，并且第二漏极连接部分232和第二导电材料层226的堆叠体可以充当第二漏电极。
当第二源极连接部分231和第二导电材料层225的堆叠体充当第二源电极时，可以将附图标记“261”代表的结构称为连接电极或电桥。当第二漏极连接部分232和第二导电材料层226的堆叠体充当第二漏电极时，可以将附图标记“262”代表的结构称为连接电极或电桥。
根据本公开的又一实施例，第二源极连接部分231可以是漏极区，并且第二漏极连接部分232可以是源极区。此外，第二源极连接部分231和第二导电材料层225的堆叠体可以充当第二漏电极，并且第二漏极连接部分232和第二导电材料层226的堆叠体可以充当第二源电极。
图6是示出了根据本公开又一实施例的薄膜晶体管衬底600的截面图。
根据本公开的又一实施例，薄膜晶体管衬底600可以包括电容器CAP。
参考图6，薄膜晶体管衬底600可以包括第一电容器电极C11和第二电容器电极C12。第一电容器电极C11和第二电容器电极C12可以彼此重叠以形成第一电容器Cap1。
根据本公开的又一实施例，第一电容器电极C11可以连接到第一源极连接部分131和第一漏极连接部分132中的任一个。在图6中，示出了第一电容器电极C11连接到第一源极连接部分131的配置。
根据本公开的另一实施例，第二电容器电极C12可以连接到第二源极连接部分231和第二漏极连接部分232中的任一个。尽管图6中未示出，第二电容器电极C12可以连接到第二源极连接部分231。
根据本公开的又一实施例，第一电容器电极C11可以包括第一层以及第一层上的第二层。第一电容器电极C11可以包括与第一源极连接部分131和第一漏极连接部分132中的任一个一体形成的第一层，以及与第一导电材料层125或126一体形成的第二层。
在图6中，第一电容器电极C11包括与第一源极连接部分131一体形成的第一层，以及与第一源极连接部分131上的第一导电材料层125一体形成的第二层。
根据本公开的又一实施例，由于第一电容器电极C11可以由第一有源层130和第一导电材料层125和126形成，所以不需要用于形成第一电容器电极C11的独立过程，并且不需要用于连接第一电容器电极C11与第一有源层130的独立接触孔。结果，可以改善空间效率，从而可以增大第一电容器电极C11的面积。
根据本公开的又一实施例，第二电容器电极C12可以包括第一层以及第一层上的第二层。第二电容器电极C12可以包括与第二源极连接部分231和第二漏极连接部分232中的任一个一体形成的第一层，以及与第二导电材料层225或226一体形成的第二层。
在图6中，第二电容器电极C12包括与第二源极连接部分231一体形成的第一层，以及与第二源极连接部分231上的第二导电材料层225一体形成的第二层。
根据本公开的一个实施例，由于第二电容器电极C12可以由第二有源层230和第二导电材料层225和226形成，所以不需要用于形成第二电容器电极C12的独立过程，并且不需要用于连接第二电容器电极C12与第二有源层230的独立接触孔。结果，可以改善空间效率，并且可以增大第二电容器电极C12的面积。
根据本公开的又一实施例，由于可以增大第一电容器电极C11的面积和第二电容器电极C12的面积，所以可以增大通过第一电容器电极C11和第二电容器电极C12之间的重叠形成的第一电容器Cap1的面积。
参考图6，根据本公开的又一实施例的薄膜晶体管衬底600还可以包括与第二栅电极250设置于相同层上的第三电容器电极C13。第三电容器电极C13可以由与第二栅电极250相同的材料，通过与第二栅电极250相同的工艺制造。
根据本公开的又一实施例，第二电容器电极C12和第三电容器电极C13可以彼此重叠以形成第二电容器Cap2。
参考图6，第一源电极161和第三电容器电极C13可以彼此连接。第一源电极161和第三电容器电极C13可以一体形成。
由于第一源电极161和第三电容器电极C13彼此连接，所以第一电容器电极C11和第三电容器电极C13可以彼此连接，并且可以向第一电容器电极C11和第三电容器电极C13施加相同的电压。
参考图6，第二电容器电极C12设置于第一源电极161和第三电容器电极C13之间。结果，可以获得与利用插置于其间的第二电容器电极C12形成的两个电容器Cap1和Cap2相同的效果。
图7是示出了根据本公开又一实施例的薄膜晶体管衬底700的截面图。
参考图7，可以独立于第三电容器电极C13形成第一源电极161。第三电容器电极C13可以通过接触孔连接到第一电容器电极C11。
第一源电极161可以连接到薄膜晶体管衬底700的另一元件。
图8是示出了根据本公开又一实施例的薄膜晶体管衬底800的截面图。
参考图8，第一栅电极150和第二电容器电极C12可以一体形成。此外，第一栅电极150和第二电容器电极C12可以与第一源极连接部分231和第二导电材料层225的堆叠体一体形成。
由于第二电容器电极C12、第一栅电极150以及第一源极连接部分231和第二导电材料层225的堆叠体是一体形成的，所以可以改善空间效率，从而可以增大第二电容器电极C12的面积。
在下文中，将详细描述向其应用了上述薄膜晶体管100、200、300、400、500、600、700和800的显示装置。
图9是示出了根据本公开另一实施例的显示装置900的示意图。
如图9中所示，根据本公开又一实施例的显示装置900包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置于显示面板310中，像素P设置于栅极线GL和数据线DL的相交区域中。通过驱动像素P显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)供应的信号，输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。而且，控制器340对从外部系统输入的输入图像数据进行采样，重新对齐所采样的数据并且将重新对齐的数字图像数据RGB供应到数据驱动器330。
栅极控制信号GCS包括栅极启动脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、启动信号Vst和栅极时钟GCLK。而且，用于控制移位寄存器的控制信号可以包括在栅极控制信号GCS中。
数据控制信号DCS包括源极启动脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL供应数据电压。具体而言，数据驱动器330将从控制器340输入的图像数据RGB转换成模拟数据电压，并且将数据电压供应到数据线DL。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340发送的启动信号和栅极时钟在一帧内顺序地向栅极线GL供应栅极脉冲。在这种情况下，一帧表示通过显示面板310输出一幅图像的时间段。栅极脉冲具有能够导通设置于像素P中的开关元件(薄膜晶体管)的导通电压。
而且，移位寄存器350在一帧的其他时间段(未供应栅极脉冲时)向栅极线GL供应能够截止开关元件的栅极截止信号。在下文中，栅极脉冲和栅极截止信号将被统称为扫描信号SS或Scan。
根据本公开的一个实施例，栅极驱动器320可以封装于基础衬底110上。通过这种方式，将栅极驱动器320被直接封装于基础衬底110上的结构称为面板中栅极(GIP)结构。
图10是示出了图9的任一像素P的电路图，图11是示出图10的像素P的平面图，并且图12是沿图11的线I-I’截取的截面图。
图10的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置900的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图10的像素驱动电路PDC包括作为驱动晶体管的第一薄膜晶体管TR1以及作为开关晶体管的第二薄膜晶体管TR2。
第二薄膜晶体管TR2连接到栅极线GL和数据线DL，并且由通过栅极线GL供应的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，第一薄膜晶体管TR1控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第二薄膜晶体管TR2被从栅极驱动器320通过栅极线GL施加的扫描信号SS导通时，通过数据线DL供应的数据电压Vdata被供应到与显示元件710连接的第一薄膜晶体管TR1的栅电极G2。数据电压Vdata被充入到在第一薄膜晶体管TR1的栅电极G2和源电极S2之间形成的第一电容器C1中。
根据数据电压Vdata控制通过第一薄膜晶体管TR1向有机发光二极管(OLED)(即显示元件710)供应的电流的量，由此可以控制从显示元件710发射的光的灰度。
参考图11和12，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置于基础衬底110上。
基础衬底110可以由玻璃或塑料制成。可以使用具有柔性属性的塑料，例如，聚酰亚胺(PI)作为基础衬底110。
数据线DL、驱动电源线PL和第一光屏蔽层111设置于基础衬底110上。
光屏蔽层111可以具有光屏蔽特性。光屏蔽层111可以屏蔽从外部入射的光，以保护有源层A1和A2。
缓冲层120设置于数据线DL、驱动电源线PL和光屏蔽层111上。缓冲层120由绝缘材料制成，并且保护有源层A1和A2不受外部水或氧气影响。
第一薄膜晶体管TR1的第一有源层A1设置于缓冲层120上。第一有源层A1可以包括(例如)氧化物半导体材料。第一有源层A1可以由氧化物半导体材料制成的氧化物半导体层制造。
第一薄膜晶体管TR1的第一有源层A1可以包括第一沟道部分、第一源极连接部分和第一漏极连接部分。第一有源层A1的第一沟道部分与第一栅电极G1重叠。
第一导电材料层125和126设置于第一有源层A1上。第一导电材料层125和126不设置于第一有源层A1的第一沟道部分上。
参考图11和12，第一有源层A1的一部分和第一导电材料层125和126可以形成存储电容器C1的第一电容器电极C11。例如，充当第一源电极S1的第一源极连接部分以及第一导电材料层125构成的堆叠体可以充当第一电容器电极C11。
第一栅极绝缘层141设置于第一有源层A1和第一导电材料层125和126上。第一栅极绝缘层141可以覆盖第一有源层A1的整个上表面。
第二薄膜晶体管TR2的第二有源层A2设置于第一栅极绝缘层141上。第二有源层A2可以包括(例如)氧化物半导体材料。第二有源层A2可以由氧化物半导体材料制成的氧化物半导体层制造。
第二薄膜晶体管TR2的第二有源层A2可以包括第二沟道部分、第二源极连接部分和第二漏极连接部分。第二有源层A2的第二沟道部分与第二栅电极G2重叠。
第二导电材料层225和226设置于第二有源层A2上。第二导电材料层225和226不设置于第二有源层A2的第二沟道部分上。
参考图11和12，第二有源层A2的一部分和第二导电材料层225和226可以形成存储电容器C1的第二电容器电极C12。例如，充当第二漏电极D2的第二漏极连接部分以及第二导电材料层225构成的堆叠体可以充当第二电容器电极C12。第一电容器Cap1由第一电容器电极C11和第二电容器电极C12形成。
而且，第一栅电极G1设置于第一栅极绝缘层141上。第一栅电极G1可以由第二有源层和第二导电材料层225和226的堆叠体构成。第一栅电极G1由第二薄膜晶体管中的充当第二漏电极D2的第二漏极连接部分以及第二导电材料层226的堆叠体构成。
第二栅极绝缘层142设置于第一栅电极G1、第二有源层A2和第二导电材料层225和226上。第二栅极绝缘层142可以覆盖第二有源层A2的整个上表面。
栅极线GL设置于第二栅极绝缘层142上。栅极线GL的一部分可以是第二薄膜晶体管TR2的第二栅电极G2。
而且，第一电桥BR1、第二电桥BR2、第三电桥BR3以及第三电容器电极C13设置于第二栅极绝缘层142上。第二栅电极G2、第一电桥BR1、第二电桥BR2、第三电桥BR3和第三电容器电极C13可以由相同的材料通过相同的工艺制造。
第一电桥BR1通过第一接触孔H1连接到驱动电源线PL，并且通过第二接触孔H2与形成于第一有源层A1中的第一漏电极D1接触。根据本公开的又一实施例，第一电桥BR1可以被称为第一漏电极D1。
第二电桥BR2可以与第三电容器电极C13一体形成。
第二电桥BR2通过第三接触孔H3与形成于第一有源层A1中的第一源电极S1接触。第二电桥BR2可以被称为第一源电极S1。
第三电容器电极C13通过第二电桥BR2连接到第一薄膜晶体管TR1。第二电容器Cap2由第三电容器电极C13和第二电容器电极C12形成。存储电容器C1由第一电容器Cap1和第二电容器Cap2形成。
第二电桥BR2还可以通过接触孔H4连接到第一光屏蔽层。
第三电桥BR3通过第五接触孔H5与形成于第二有源层A2中的第二源电极S2接触。第三电桥BR3可以被称为第二源电极S2。而且，第三电桥BR3通过第六接触孔H6连接到数据线DL。
平面化层175设置于第二栅电极G2、第一电桥BR1、第二电桥BR2、第三电桥BR3和第三电容器电极C13上。平面化层175使第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部部分平面化，并且保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置于平面化层175上。显示元件710的第一电极711通过形成于平面化层175中的第七接触孔H7接触与第二电桥BR2一体形成的第三电容器电极C13。结果，第一电极711可以连接到第一薄膜晶体管TR1的第一源电极S1。
堤层750设置于第一电极711的边缘。堤层750限定显示元件710的发光区域。
有机发光层712设置于第一电极711上，第二电极713设置于有机发光层712上。因此，完成了显示元件710。图12中示出的显示元件710是有机发光二极管(OLED)。因此，根据本公开的一个实施例的显示装置900是有机发光显示装置。
图13是示出了根据本公开又一实施例的显示装置1000的任一像素P的电路图。
图13是示出了有机发光显示装置的像素P的等效电路图。
图13中所示的显示装置1000的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置了用于向像素驱动电路PDC供应信号的信号线DL、GL、PL、RL和SCL。
向数据线DL供应数据电压Vdata，向栅极线GL供应扫描信号SS，向驱动电源线PL供应用于驱动像素的驱动电压Vdd，向参考线RL供应参考电压Vref，并且向感测控制线SCL供应感测控制信号SCS。
像素驱动电路PDC例如包括与栅极线GL和数据线DL连接的第二薄膜晶体管TR2(开关晶体管)、根据通过第二薄膜晶体管TR2传输的数据电压Vdata控制向显示元件710输出的电流大小的第一薄膜晶体管TR1(驱动晶体管)，以及用于感测第一薄膜晶体管TR1的特性的第三薄膜晶体管TR3(参考晶体管)。
存储电容器C1(Cst)设置于第一薄膜晶体管TR1的栅电极和显示元件710之间。
第二薄膜晶体管TR2由供应到栅极线GL的扫描信号SS导通以传输数据电压Vdata，数据电压被供应到数据线DL，并且供应到第一薄膜晶体管TR1的栅电极。
第三薄膜晶体管TR3连接到第一薄膜晶体管TR1和显示元件710和参考线RL之间的第一节点n1，从而被感测控制信号SCS导通或截止，并且在感测周期中感测作为驱动晶体管的第一薄膜晶体管TR1的特性。
与第一薄膜晶体管TR1的栅电极连接的第二节点n2与第二薄膜晶体管TR2连接。存储电容器C1形成于第二节点n2和第一节点n1之间。
当第二薄膜晶体管TR2被导通时，通过数据线DL供应的数据电压Vdata被供应到第一薄膜晶体管TR1的栅电极。数据电压Vdata被充入到在第一薄膜晶体管TR1的栅电极和源电极之间形成的第一电容器C1中。
当第一薄膜晶体管TR1被导通时，根据用于驱动像素的驱动电压Vdd通过第一薄膜晶体管TR1向显示元件710供应电流，由此从显示元件710输出光。
图14是示出了根据本公开又一实施例的显示装置1100的像素的电路图。
图14中所示的显示装置1100的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置了用于向像素驱动电路PDC供应驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图13的像素P相比，图14的像素P还包括发光控制线EL。发光控制信号EM被供应到发光控制线EL。
而且，与图13的像素驱动电路PDC相比，图14的像素驱动电路PDC还包括第四薄膜晶体管TR4，其是用于控制第一薄膜晶体管TR1的发光定时的发光控制晶体管。
存储电容器C1设置于第一薄膜晶体管TR1的栅电极和显示元件710之间。
第二薄膜晶体管TR2由供应到栅极线GL的扫描信号SS导通以传输数据电压Vdata，所述数据电压Vdata被供应到数据线DL，并且供应到第一薄膜晶体管TR1的栅电极。
第三薄膜晶体管TR3连接到参考线RL，从而被感测控制信号SCS导通或截止，并且在感测周期中感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM向第一薄膜晶体管TR1传输驱动电压Vdd或者屏蔽驱动电压Vdd。当第四薄膜晶体管TR4被导通时，向第一薄膜晶体管TR1供应电流，由此从显示元件710输出光。
除了上述结构之外，还可以在各种结构中形成根据本公开的又一实施例的像素驱动电路PDC。像素驱动电路PDC可以包括例如五个或更多个薄膜晶体管。
图15是示出了图14的像素的平面图，并且图16是沿图15的线II-II’截取的截面图。
参考图15和16，第一薄膜晶体管TR1、第二薄膜晶体管TR2、第三薄膜晶体管TR3和第四薄膜晶体管TR4设置于基础衬底110上。
具体而言，数据线DL、驱动电源线PL和第一光屏蔽层111设置于基础衬底110上。
缓冲层120设置于数据线DL、驱动电源线PL和第一光屏蔽层111上。
第一薄膜晶体管TR1的第一有源层A1、第三薄膜晶体管TR3的第三有源层以及第四薄膜晶体管TR4的第四有源层A4设置于缓冲层120上。第一有源层A1、第三有源层和第四有源层A4可以一体形成。
第一导电材料层125和126设置于第一有源层A1、第三有源层和第四有源层A4上。第一导电材料层125和126不设置于第一有源层A1的第一沟道部分、第三有源层的第三沟道部分以及第四有源层A4的第四沟道部分上。
参考图15和16，第一有源层A1的一部分和第一导电材料层125和126可以形成存储电容器C1的第一电容器电极C11。例如，充当第一源电极S1的第一源极连接部分以及第一导电材料层125构成的堆叠体可以充当第一电容器电极C11。
第一栅极绝缘层141设置于第一有源层A1、第三有源层、第四有源层A4和第一导电材料层125和126上。
第二薄膜晶体管TR2的第二有源层A2设置于第一栅极绝缘层141上。
第二导电材料层225和226设置于第二有源层A2上。第二导电材料层225和226不设置于第二有源层A2的第二沟道部分上。
参考图15和16，第二有源层A2的一部分和第二导电材料层225和226可以形成存储电容器C1的第二电容器电极C12。例如，充当第二漏电极D2的第二漏极连接部分以及第二导电材料层226构成的堆叠体可以充当第二电容器电极C12。第一电容器Cap1由第一电容器电极C11和第二电容器电极C12形成。
第一栅电极G1、第三栅电极G3和第四栅电极G4设置于第一栅极绝缘层141上。第一栅电极G1、第三栅电极G3和第四栅电极G4可以由第二有源层和第二导电材料层225和226的堆叠体形成。
第一栅电极G1可以与第二电容器电极C12一体形成。第一栅电极G1可以与由第二薄膜晶体管中的充当第二漏电极D2的第二漏极连接部分以及第二导电材料层226的堆叠体一体形成。
第二栅极绝缘层142设置于第一栅电极G1、第三栅电极G3、第四栅电极G4、第二有源层A2和第二导电材料层225和226上。第二栅极绝缘层142可以覆盖第二有源层A2的整个上表面。
第二薄膜晶体管TR2的第二栅电极G2设置于第二栅极绝缘层142上。而且，第一电桥BR1、第二电桥BR2和第三电桥BR3设置于第二栅极绝缘层142上。第二栅电极G2、第一电桥BR1、第二电桥BR2和第三电桥BR3可以由相同的材料通过相同的工艺制造。
第一电桥BR1通过接触孔连接到驱动电源线PL。
第二电桥BR2通过接触孔连接到形成于第一有源层A1中的第一源电极S1。第二电桥BR2可以被称为第一源电极S1。
第二电桥BR2还通过接触孔连接到第一光屏蔽层111。
第三电桥BR3通过接触孔连接到形成于第二有源层A2中的第二源电极S2。第三电桥BR3可以被称为第二源电极S2。此外，第三电桥BR3通过接触孔连接到数据线DL。
层间绝缘层160设置于第二栅电极G2、第一电桥BR1、第二电桥BR2和第三电桥BR3上。
信号线和第三电容器电极C13形成于层间绝缘层160上。
具体而言，驱动电源连接线PLC、栅极线GL、发光控制线EL、感测控制线SCL、参考线RL和第三电容器电极C13设置于层间绝缘膜160上。
驱动电源连接线PLC通过接触孔连接到第一电桥BR1，并且通过另一接触孔H2连接到形成于第四有源层A4中的第四漏电极D4。
栅极线GL通过接触孔连接到第二栅电极G2。
发光控制线EL通过接触孔连接到第四栅电极G4。
感测控制线SCL通过接触孔连接到第三薄膜晶体管TR3的栅电极。
参考线RL通过接触孔连接到第三薄膜晶体管TR3的有源层。
第三电容器电极C13连接到第二电桥BR2。第三电容器电极C13可以通过第二电桥BR2连接到第一薄膜晶体管TR1。
第二电容器Cap2由第三电容器电极C13和第二电容器电极C12形成。存储电容器C1由第一电容器Cap1和第二电容器Cap2形成。
平面化层175设置于驱动电源连接线PLC、栅极线GL、发光控制线EL、感测控制线SCL、参考线RL和第三电容器电极C13上。
显示元件710的第一电极711设置于平面化层175上。显示元件710的第一电极711通过形成于平面化层175中的接触孔接触连接到第二电桥BR2的第三电容器电极C13。结果，第一电极711可以连接到第一薄膜晶体管TR1的第一源电极S1。
堤层750设置于第一电极711的边缘。堤层750限定显示元件710的发光区域。
有机发光层712设置于第一电极711上，第二电极713设置于有机发光层712上。因此，完成了显示元件710。图16中示出的显示元件710是有机发光二极管(OLED)。因此，根据本公开的一个实施例的显示装置1100是有机发光显示装置。
根据本公开，可以获得以下有利效果。
根据本公开的一个实施例，可以将薄膜晶体管的有源层用作另一薄膜晶体管的栅电极以改善空间效率。因此，可以在薄膜晶体管衬底和显示装置中获得充分大的电容器面积。
而且，根据本公开的一个实施例，可以改善显示装置的开口率。
对于本领域技术人员显而易见的时，上文描述的本公开不受上文描述的实施例和附图的限制，而且可以对本公开做出各种替换、修改和变化，而不脱离本公开的实质和范围。因此，本公开的范围由所附权利要求限定，意在使从权利要求的含义、范围和等价构思推导出的所有变化或修改均落在本公开的范围内。

Claims (24)

1.一种薄膜晶体管衬底，包括基础衬底上的第一薄膜晶体管和第二薄膜晶体管，
其中，所述第一薄膜晶体管包括：
所述基础衬底上的第一有源层；
所述第一有源层上的第一导电材料层；以及
与所述第一有源层间隔开并且至少部分地与所述第一有源层重叠的第一栅电极，
所述第二薄膜晶体管包括：
所述基础衬底上的第二有源层；
所述第二有源层上的第二导电材料层；以及
与所述第二有源层间隔开并且至少部分地与所述第二有源层重叠的第二栅电极，
所述第一有源层设置于所述基础衬底和所述第二有源层之间，
所述第二有源层设置于所述第一有源层和所述第二栅电极之间，并且
所述第一栅电极与所述第二有源层设置于同一层上。
2.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一栅电极包括第一层和所述第一层上的第二层，
所述第一栅电极的所述第一层与所述第二有源层设置于同一层上，并且包括与所述第二有源层相同的半导体材料，并且
所述第一栅电极的所述第二层与所述第二导电材料层设置于同一层上，并且包括与所述第二导电材料层相同的导电材料。
3.根据权利要求2所述的薄膜晶体管衬底，其中，所述第一栅电极的所述第一层与所述第二有源层一体形成。
4.根据权利要求2所述的薄膜晶体管衬底，其中，所述第一栅电极的所述第二层与所述第二导电材料层一体形成。
5.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一导电材料层和所述第二导电材料层中的每个包括从钛(Ti)、钼(Mo)、铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钽(Ta)、钕(Nd)、钙(Ca)、钡(Ba)或透明导电氧化物(TCO)中选择的至少一种。
6.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一有源层包括：
第一沟道部分；
连接到所述第一沟道部分的一侧的第一源极连接部分；以及
连接到所述第一沟道部分的另一侧的第一漏极连接部分，并且
所述第一导电材料层设置于所述第一源极连接部分和所述第一漏极连接部分上，但不设置于所述第一沟道部分上。
7.根据权利要求6所述的薄膜晶体管衬底，其中，所述第一源极连接部分和所述第一漏极连接部分中的每个设置于所述基础衬底和所述第一导电材料层之间。
8.根据权利要求6所述的薄膜晶体管衬底，其中，所述第一源极连接部分和所述第一漏极连接部分中的每个与所述第一导电材料层接触。
9.根据权利要求6所述的薄膜晶体管衬底，其中，所述第二有源层包括：
第二沟道部分；
连接到所述第二沟道部分的一侧的第二源极连接部分；以及
连接到所述第二沟道部分的另一侧的第二漏极连接部分，并且
所述第二导电材料层设置于所述第二源极连接部分和所述第二漏极连接部分上，但不设置于所述第二沟道部分上。
10.根据权利要求9所述的薄膜晶体管衬底，其中，所述第二源极连接部分和所述第二漏极连接部分中的每个设置于所述第一有源层和所述第二导电材料层之间。
11.根据权利要求9所述的薄膜晶体管衬底，其中，所述第二源极连接部分和所述第二漏极连接部分中的每个与所述第二导电材料层接触。
12.根据权利要求9所述的薄膜晶体管衬底，其中，所述第二源极连接部分和所述第二漏极连接部分中的任一个的一部分构成所述第一栅电极的所述第一层。
13.根据权利要求9所述的薄膜晶体管衬底，还包括：
连接到所述第一源极连接部分和所述第一漏极连接部分中的任一个的第一电容器电极；以及
连接到所述第二源极连接部分和所述第二漏极连接部分中的任一个的第二电容器电极，
其中，所述第一电容器电极和所述第二电容器电极彼此间隔开并且彼此重叠以形成第一电容器。
14.根据权利要求13所述的薄膜晶体管衬底，其中，所述第一电容器电极包括与所述第一源极连接部分和所述第一漏极连接部分中的任一个一体形成的第一层，以及与所述第一导电材料层一体形成的第二层，并且
所述第二电容器电极包括与所述第二源极连接部分和所述第二漏极连接部分中的任一个一体形成的第一层，以及与所述第二导电材料层一体形成的第二层。
15.根据权利要求13所述的薄膜晶体管衬底，还包括与所述第二栅电极设置于同一层上的第三电容器电极，
其中，所述第二电容器电极和所述第三电容器电极彼此间隔开并且彼此重叠以形成第二电容器。
16.根据权利要求15所述的薄膜晶体管衬底，其中，所述第二电容器电极设置于所述第一电容器电极和所述第三电容器电极之间，并且
所述第三电容器电极连接到所述第一电容器电极。
17.根据权利要求1所述的薄膜晶体管衬底，还包括与所述第二栅电极设置于同一层上并且与所述第一栅电极重叠的屏蔽层。
18.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一有源层和所述第二有源层中的每个包括氧化物半导体材料。
19.根据权利要求18所述的薄膜晶体管衬底，其中，所述氧化物半导体材料包括基于IZO(InZnO)、基于IGO(InGaO)、基于ITO(InSnO)、基于IGZO(InGaZnO)、基于IGZTO(InGaZnSnO)、基于GZTO(GaZnSnO)、基于GZO(GaZnO)、基于ITZO(InSnZnO)或基于FIZO(FeInZnO)的氧化物半导体材料。
20.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一有源层或所述第二有源层中的至少一个包括：
第一氧化物半导体层；以及
所述第一氧化物半导体层上的第二氧化物半导体层。
21.根据权利要求20所述的薄膜晶体管衬底，其中，所述第一有源层或所述第二有源层中的至少一个还包括所述第二氧化物半导体层上的第三氧化物半导体层。
22.根据权利要求1所述的薄膜晶体管衬底，其中，所述第一导电材料层不和所述第一栅电极重叠。
23.根据权利要求1所述的薄膜晶体管衬底，其中，所述第二导电材料层不和所述第二栅电极重叠。
24.一种显示装置，包括根据权利要求1到23中的任一项所述的薄膜晶体管衬底。
CN202211261875.8A 2021-10-21 2022-10-14 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置 Pending CN116013990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210140722A KR20230056907A (ko) 2021-10-21 2021-10-21 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR10-2021-0140722 2021-10-21

Publications (1)

Publication Number Publication Date
CN116013990A true CN116013990A (zh) 2023-04-25

Family

ID=84817867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211261875.8A Pending CN116013990A (zh) 2021-10-21 2022-10-14 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置

Country Status (5)

Country Link
US (1) US20230127842A1 (zh)
KR (1) KR20230056907A (zh)
CN (1) CN116013990A (zh)
DE (1) DE102022127701A1 (zh)
GB (1) GB2612901A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
KR102620228B1 (ko) * 2018-08-16 2024-01-02 삼성디스플레이 주식회사 표시 장치
JPWO2020203843A1 (zh) 2019-03-29 2020-10-08
CN110137084B (zh) * 2019-05-30 2022-07-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN111755462B (zh) * 2020-06-23 2021-10-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113192985A (zh) * 2021-04-23 2021-07-30 武汉华星光电技术有限公司 Tft基板及其制备方法、显示面板和显示装置
CN113193033B (zh) * 2021-04-29 2023-12-05 合肥维信诺科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
KR20230056907A (ko) 2023-04-28
GB2612901A (en) 2023-05-17
US20230127842A1 (en) 2023-04-27
GB202213799D0 (en) 2022-11-02
DE102022127701A1 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
CN115763491A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置
CN112992928B (zh) 包括薄膜晶体管的显示设备
KR102468510B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
CN116013990A (zh) 薄膜晶体管衬底以及包括所述薄膜晶体管衬底的显示装置
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
JP7339407B2 (ja) 薄膜トランジスタ基板およびそれを含む表示装置
US20230081823A1 (en) Thin film transistor substrate and display device comprising the same
US20230072208A1 (en) Thin film transistor and display device comprising the same
JP7465922B2 (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
CN113035886A (zh) 包括不同类型薄膜晶体管的显示设备及其制造方法
KR20230034838A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN114695453A (zh) 包括交叠的像素驱动电路的显示设备
CN116072735A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230051974A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination