CN113035886A - 包括不同类型薄膜晶体管的显示设备及其制造方法 - Google Patents

包括不同类型薄膜晶体管的显示设备及其制造方法 Download PDF

Info

Publication number
CN113035886A
CN113035886A CN202011383655.3A CN202011383655A CN113035886A CN 113035886 A CN113035886 A CN 113035886A CN 202011383655 A CN202011383655 A CN 202011383655A CN 113035886 A CN113035886 A CN 113035886A
Authority
CN
China
Prior art keywords
electrode
active layer
gate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011383655.3A
Other languages
English (en)
Other versions
CN113035886B (zh
Inventor
洪礼媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113035886A publication Critical patent/CN113035886A/zh
Application granted granted Critical
Publication of CN113035886B publication Critical patent/CN113035886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种能够实现高分辨率和较小功耗的包括不同类型薄膜晶体管的显示设备及制造该显示设备的方法，其中显示设备包括设置在显示区域中的底栅型薄膜晶体管和设置在非显示区域中的顶栅型薄膜晶体管。在根据本公开内容的显示设备中，在显示区域中设置占据较小尺寸区域的底栅型薄膜晶体管，使得可实现高分辨率，并且在非显示区域中设置能够实现较小功耗的顶栅型薄膜晶体管，使得可降低功耗。

Description

包括不同类型薄膜晶体管的显示设备及其制造方法
相关申请的交叉引用
本申请要求享有于2019年12月24日提交的韩国专利申请第10-2019-0174008号的权益，通过引用将该专利申请整体并入于此，如同在此完全阐述一样。
技术领域
本公开内容涉及一种包括不同类型薄膜晶体管的显示设备及制造该显示设备的方法。更详细地，本公开内容涉及一种包括底栅型薄膜晶体管和顶栅型薄膜晶体管的显示设备及制造该显示设备的方法。
背景技术
可在玻璃基板或塑料基板上制造薄膜晶体管，由此薄膜晶体管被广泛用作诸如液晶显示设备或有机发光显示设备之类的显示设备中的开关器件或驱动器件。
根据用于有源层的材料，薄膜晶体管可大致分为具有非晶硅的有源层的非晶硅薄膜晶体管、具有多晶硅的有源层的多晶硅薄膜晶体管、以及具有氧化物半导体的有源层的氧化物半导体薄膜晶体管。
具有较高迁移率并且根据氧含量而具有较大电阻变化的氧化物半导体薄膜晶体管(氧化物半导体TFT)的优点在于，有利于获得理想的特性。此外，在制造氧化物半导体薄膜晶体管的工序中在相对较低的温度下形成氧化物的有源层，由此可降低制造成本。此外，由于氧化物的特性，氧化物半导体是透明的，由此有利于实现透明显示设备。
显示设备包括用于显示图像的显示区域、和不显示图像的非显示区域。显示区域的作用与非显示区域的作用不同，由此设置在显示区域中的薄膜晶体管的作用与设置在非显示区域中的薄膜晶体管的作用不同。
发明内容
鉴于上述问题进行了本公开内容，本公开内容的一个目的是提供一种其中在显示区域和非显示区域中分别设置具有不同驱动特性的薄膜晶体管以提高效率的显示设备。
本公开内容的另一个目的是提供一种其中在显示区域和非显示区域中分别设置底栅型薄膜晶体管和顶栅型薄膜晶体管以提高效率的显示设备。
本公开内容的再一个目的是提供一种显示设备，在该显示设备中，在显示区域中设置占据较小尺寸区域的底栅型薄膜晶体管以实现高分辨率，并且在消耗大量功率的非显示区域中设置能够防止发生寄生电容并且能实现较小功耗的顶栅型薄膜晶体管。
根据本公开内容的一个方面，可通过提供一种显示设备实现上述目的和其他目的，所述显示设备包括：用于显示图像的显示区域；和不显示图像的非显示区域，其中所述显示区域包括第一薄膜晶体管，并且所述非显示区域包括第二薄膜晶体管，其中所述第一薄膜晶体管包括：基板上的第一栅极电极；所述第一栅极电极上的第一有源层；和第一源极电极和第一漏极电极，所述第一源极电极和所述第一漏极电极彼此间隔开并且分别与所述第一有源层连接，并且其中所述第二薄膜晶体管包括：所述基板上的第二有源层；所述第二有源层上的第二栅极电极；和第二源极电极和第二漏极电极，所述第二源极电极和所述第二漏极电极彼此间隔开并且分别与所述第二有源层连接，其中所述第一有源层和所述第二有源层包括氧化物半导体材料，所述第一栅极电极设置在所述基板与所述第一有源层之间，并且所述第二有源层设置在所述基板与所述第二栅极电极之间。
所述第一有源层和所述第二有源层设置在同一层。
所述第二源极电极和所述第二漏极电极与所述第二栅极电极设置在同一层。
所述第二源极电极和所述第二漏极电极的任意一个与下部配线接触，所述下部配线与所述第一栅极电极设置在同一层。
所述第二源极电极和所述第二漏极电极的另一个与上部配线接触，所述上部配线与所述第二栅极电极设置在同一层。
所述显示设备进一步包括：所述第一有源层与所述第一栅极电极之间的第一栅极绝缘膜；和所述第二有源层与所述第二栅极电极之间、所述第二有源层与所述第二源极电极之间以及所述第二有源层与所述第二漏极电极之间的第二栅极绝缘膜。
所述第二栅极绝缘膜不设置在所述第二源极电极与所述第二栅极电极之间以及所述第二漏极电极与所述第二栅极电极之间的所述第二有源层上。
所述第一有源层和所述第二有源层中至少之一包括：第一氧化物半导体层；和所述第一氧化物半导体层上的第二氧化物半导体层。
根据本公开内容的另一个方面，提供了一种制造显示设备的方法，包括：在基板上设置第一栅极电极；设置第一有源层，所述第一有源层与所述第一栅极电极间隔开并且与所述第一栅极电极的至少一部分重叠；在所述基板上设置第二有源层，其中所述第二有源层与所述第一有源层间隔开；设置第一源极电极和第一漏极电极，所述第一源极电极和所述第一漏极电极彼此间隔开并且分别与所述第一有源层连接；设置第二栅极电极，所述第二栅极电极与所述第二有源层间隔开并且与所述第二有源层的至少一部分重叠；设置第二源极电极和第二漏极电极，所述第二源极电极和所述第二漏极电极彼此间隔开并且分别与所述第二有源层连接；和给所述第二有源层选择性地提供导电性，其中所述第一源极电极、所述第一漏极电极、所述第二栅极电极、所述第二源极电极和所述第二漏极电极同时制造。
所述第一有源层和所述第二有源层由氧化物半导体材料形成。
所述第一有源层和所述第二有源层中至少之一包括：第一氧化物半导体层；和所述第一氧化物半导体层上的第二氧化物半导体层。
可同时执行设置所述第一有源层和设置所述第二有源层。
所述方法进一步包括：在设置所述第一栅极电极之后且在设置所述第一有源层之前设置第一栅极绝缘膜；和在设置所述第二有源层之后且在设置所述第二栅极电极、所述第二源极电极和所述第二漏极电极之前设置第二栅极绝缘膜。
从所述第二源极电极与所述第二栅极电极之间以及所述第二漏极电极与所述第二栅极电极之间的所述第二有源层上的区域去除所述第二栅极绝缘膜。
附图说明
将从下面结合附图的详细描述更清楚地理解本公开内容的上述和其他的目的、特征和其他优点。在附图中：
图1是图解根据本公开内容一个实施方式的显示设备的示意图；
图2是图解移位寄存器的示意图；
图3是图解图2的移位寄存器中包括的级的电路图；
图4是数据信号分配电路的电路图；
图5是图解显示区域的第一薄膜晶体管和非显示区域的第二薄膜晶体管的示意性剖面图；
图6是图解根据本公开内容另一个实施方式的显示设备中的第一薄膜晶体管和第二薄膜晶体管的示意性剖面图；
图7是图1的任意一个像素的电路图；
图8是图7的像素的平面图；
图9是沿图8的I-I’的剖面图；
图10是图解根据本公开内容另一个实施方式的显示设备的任意一个像素的平面图；
图11是沿图10的II-II’的剖面图；
图12是根据本公开内容另一个实施方式的显示设备的任意一个像素的电路图；
图13是根据本公开内容另一个实施方式的显示设备的任意一个像素的电路图；
图14是根据本公开内容另一个实施方式的显示设备的任意一个像素的电路图；
图15是图解图14的像素P的平面图；
图16是沿图15的III-III’的剖面图；
图17是图解图3中所示的上拉晶体管Pu和下拉晶体管Pd的平面图；
图18是沿图17的IV-IV’的剖面图；
图19A至图19I是图解制造根据本公开内容一个实施方式的显示设备的方法的剖面图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使该公开内容全面和完整，并将本公开内容的范围充分地传递给本领域技术人员。此外，本公开内容仅由权利要求的范围限定。
为了描述本公开内容的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本公开内容不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本公开内容的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”描述的情况下，可添加另外的部分，除非使用了“仅”。单数形式的术语可包括复数形式，除非有相反指示。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”、“在……之下”和“在……之后”时，可包括之间不接触的情况，除非使用了“正好”或“直接”。
如果提到第一元件位于第二元件“上”，则不意味着在图中第一元件必然位于第二元件上方。所涉及目标的上部和下部可根据目标的定位而变化。因此，第一元件位于第二元件“上”的情况包括在图中或实际构造中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接着”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本公开内容的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
应当理解，术语“至少一个”包括与任一个项目相关的所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”可包括选自第一要素、第二要素和第三要素中的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素的每一个。
如所属领域技术人员能够充分理解，本公开内容各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本公开内容的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，相同或相似的部分由相同的参考标记表示，尽管它们在不同的附图中描绘。
在本公开内容的实施方式中，为了便于说明，彼此区分开源极电极和漏极电极。然而，可互换地使用源极电极和漏极电极。因而，源极电极可以是漏极电极，漏极电极可以是源极电极。此外，本公开内容任意一个实施方式中的源极电极可以是本公开内容其他实施方式中的漏极电极，并且本公开内容任意一个实施方式中的漏极电极可以是本公开内容其他实施方式中的源极电极。
在本公开内容的一个或多个实施方式中，为便于说明，源极区域与源极电极区分开，漏极区域与漏极电极区分开。然而，本公开内容的实施方式不限于该结构。例如，源极区域可以是源极电极，漏极区域可以是漏极电极。此外，源极区域可以是漏极电极，漏极区域可以是源极电极。
图1是图解根据本公开内容一个实施方式的显示设备100的示意图。
如图1中所示，根据本公开内容一个实施方式的显示设备100包括显示面板110、栅极驱动器120、数据驱动器130和控制器140。
显示面板110包括栅极线GL和数据线DL、以及布置在栅极线GL和数据线DL的交叉部分处的像素P。像素P包括显示器件710、和配置成驱动显示器件710的像素驱动器PDC。通过驱动像素P在显示面板110上显示图像。
显示面板110可分为显示区域DA和非显示区域NDA。显示区域DA对应于显示图像的区域，非显示区域NDA对应于不显示图像的区域。根据本公开内容的一个实施方式，图像可包括没有任何运动的静态图像和具有运动的动态图像。像素P设置在显示区域DA中。
控制器140控制栅极驱动器120和数据驱动器130。
控制器140通过使用从外部系统(未示出)提供的垂直/水平同步信号和时钟信号输出用于控制栅极驱动器120的栅极控制信号GCS和用于控制数据驱动器130的数据控制信号DCS。此外，控制器140采样从外部系统提供的输入视频数据，然后重新排列采样的视频数据，并且将重新排列的数字视频数据RGB提供至数据驱动器130。
栅极控制信号GCS包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)、起始信号(Vst)和栅极时钟(GCLK)。此外，栅极控制信号GCS中可包括用于控制移位寄存器的控制信号。
数据控制信号DCS包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器130给显示面板110的数据线DL提供数据电压。详细地说，数据驱动器130将从控制器140提供的视频数据RGB转换为数据电压，并且将数据电压提供至数据线DL。
栅极驱动器120在1帧周期给栅极线GL顺序地提供栅极脉冲(GP)。在此，“1帧”表示通过使用显示面板110输出一个图像的时段。此外，栅极驱动器120在1帧的其中不提供栅极脉冲(GP)的其余时段给栅极线GL提供用于使开关器件截止的栅极截止信号。
根据本公开内容的一个实施方式，栅极驱动器120可设置在显示面板110中。在显示面板110中直接设置栅极驱动器120的结构可被称为面板内栅极(Gate-In-Panel，GIP)结构。
参照图1，设置在显示面板110中的栅极驱动器120包括移位寄存器150。移位寄存器150产生并提供栅极脉冲(GP)。
移位寄存器150通过使用从控制器140传送的起始信号(Vst)和栅极时钟(GCLK)在1帧顺序地给栅极线GL提供栅极脉冲(GP)。栅极脉冲(GP)具有能够导通设置在像素P中的开关器件(薄膜晶体管)的导通电压。
移位寄存器150在1帧的其中不提供栅极脉冲(GP)的其余时段给栅极线GL提供用于使开关器件截止的栅极截止信号。下文中，栅极脉冲(GP)和栅极截止信号(Goff)统称为扫描信号SS。
图2是图解移位寄存器150的示意图。图3是图解图2的移位寄存器150中包括的级151的电路图。
根据本公开内容一个实施方式的移位寄存器150包括“g”个级151(ST1至STg)，如图2中所示。
移位寄存器150通过一条栅极线GL给与该一条栅极线GL连接的像素P传送一个扫描信号SS。每个级151与一条栅极线GL连接。当在显示面板110中设置“g”条栅极线GL时，移位寄存器150包括“g”个级151(ST1至STg)并且产生“g”个扫描信号(SS1至SSg)。
通常，每个级151在1帧输出一次栅极脉冲(GP)，并且从每个级151顺序地输出栅极脉冲(GP)。
如图3中所示，顺序地输出扫描信号SS的每个级151包括上拉晶体管Pu、下拉晶体管Pd、起始晶体管Tst、复位晶体管Trs和反相器I。
上拉晶体管Pu根据Q节点的逻辑状态导通或截止。当上拉晶体管Pu导通时，时钟信号CLK提供至上拉晶体管Pu，并且上拉晶体管Pu输出栅极脉冲(GP)。
下拉晶体管Pd连接在上拉晶体管Pu与截止电压VSS1之间。当上拉晶体管Pu导通时，下拉晶体管Pd截止。当上拉晶体管Pu截止时，下拉晶体管Pd导通，由此输出栅极截止信号(Goff)。
级151的输出信号Vout(ss)包括栅极脉冲(GP)和栅极截止信号(Goff)。栅极脉冲(GP)具有高电平电压，栅极截止信号(Goff)具有低电平电压。
起始晶体管Tst响应于来自在前级的在前输出PRE，利用高电平电压VD将Q节点充电。当相应级151是第一级ST1时，对其提供起始信号Vst，而不是在前输出PRE。
复位晶体管Trs响应于在后级的在后输出NXT，将对应于复位电压的低电位电压VSS放电到Q节点中。当相应级151是最后一级STg时，对其提供复位脉冲Rest，而不是在后输出NXT。
通常，当Q节点为高状态时，提供至复位晶体管Trs的栅极端子的控制信号保持低状态。
当高电平信号提供至Q节点时，上拉晶体管Pu导通，使得上拉晶体管Pu输出栅极脉冲(GP)。在这种情况下，当复位晶体管Trs截止时，低电位电压VSS不提供至复位晶体管Trs。
当输出了栅极脉冲(GP)时，高电平的控制信号被提供至复位晶体管Trs的栅极端子，由此复位晶体管Trs导通，并且上拉晶体管Pu截止。结果，不通过上拉晶体管Pu输出栅极脉冲(GP)。
当不产生栅极脉冲(GP)时，反相器I通过Qb节点给下拉晶体管Pd传送用于产生栅极截止信号(Goff)的Qb节点控制信号。
由于能够导通与栅极线GL连接的每个像素P的开关器件的导通电压，在每1个水平时段给数据线DL输出数据电压，并且在1帧的除1个水平时段之外的其余时段给栅极线GL提供用于保持开关器件的截止状态的栅极截止信号(Goff)。
为此，反相器I在1帧的除1个水平时段之外的其余时段通过Qb节点给下拉晶体管Pd传送Qb节点控制信号。
下拉晶体管Pd被从反相器I提供的Qb节点控制信号导通，由此给栅极线GL输出栅极截止信号(Goff)。
图4是数据信号分配电路135的电路图。
参照图1，数据信号分配电路135设置在数据驱动器130与数据线(DL1至DLm)之间。
参照图1和图4，数据信号分配电路135切换从与数据驱动器130连接的多条通道线CL提供的数据电压Vdata，并且将切换的数据电压Vdata非顺序地提供至三条数据线(DL1、DL2、DL3)～(DLm-2、DLm-1、DLm)。然而，本公开内容的一个实施方式不限于上述内容。例如，一个数据信号分配电路135可给两条数据线提供数据电压Vdata，或者可给四条或更多条数据线提供数据电压Vdata。
参照图4，数据信号分配电路135包括：第一开关SW1，第一开关SW1响应于第一数据分配信号DDS1将从通道线CL提供的数据电压Vdata提供至第k条数据线(DL_k；DL1、DL4、…)；第二开关SW2，第二开关SW2响应于第二数据分配信号DDS2将从通道线CL提供的数据电压Vdata提供至第(k+1)条数据线(DL_k+1；DL2、DL5、…)；和第三开关SW3，第三开关SW3响应于第三数据分配信号DDS3将从通道线CL提供的数据电压Vdata提供至第(k+2)条数据线(DL_k+2；DL3、DL6、…)。
根据本公开内容的一个实施方式，栅极驱动器120、移位寄存器150和数据信号分配电路135设置在显示面板110的非显示区域中。因而，设置在显示面板110的非显示区域中并且配置成驱动显示面板110的电路被称为面板驱动器。
根据本公开内容的一个实施方式，设置在移位寄存器150的级151中的晶体管是薄膜晶体管，并且数据信号分配电路135的第一开关SW1、第二开关SW2和第三开关SW3也是薄膜晶体管。
根据本公开内容一个实施方式的显示设备100包括显示图像的显示区域DA和不显示图像的非显示区域NDA。显示区域DA包括第一薄膜晶体管T1，并且非显示区域NDA包括第二薄膜晶体管T2。
例如，显示区域DA的第一薄膜晶体管T1可以是设置在像素P中的薄膜晶体管。非显示区域NDA的第二薄膜晶体管T2可以是级151的薄膜晶体管和数据信号分配电路135的薄膜晶体管。
图5是图解显示区域DA的第一薄膜晶体管T1和非显示区域NDA的第二薄膜晶体管T2的示意性剖面图。
根据本公开内容的一个实施方式，第一薄膜晶体管T1具有底栅结构，第二薄膜晶体管T2具有顶栅结构。
第一薄膜晶体管T1包括基板210上的第一栅极电极G1、和第一栅极电极G1上方的第一有源层A1。第一栅极电极G1设置在基板210与第一有源层A1之间。
第二薄膜晶体管T2包括基板210上方的第二有源层A2、和第二有源层A2上的第二栅极电极G2。第二有源层A2设置在基板210与第二栅极电极G2之间。
基板210可由玻璃或塑料形成。基板210可由具有柔性的塑料，例如，聚酰亚胺(PI)形成。
参照图5，第一栅极电极G1、遮光层LS和下部配线LW设置在基板210上。
栅极信号输入至第一栅极电极G1。此外，第一栅极电极G1阻挡入射到第一有源层A1上的环境光。
遮光层LS阻挡入射到第二有源层A2上的环境光。
下部配线LW是设置在基板210上的信号线之一。下部配线LW可与设置在非显示区域NDA中的第二薄膜晶体管T2的第二源极电极S2和第二漏极电极D2的任意一个连接。例如，下部配线LW可以是输出包括栅极脉冲(GP)和栅极截止信号(Goff)的输出信号Vout(ss)的信号线(见图3和图17)。此外，下部配线LW可以是电容器的任意一个电极。
遮光层LS和下部配线LW可由与第一栅极电极G1相同的材料形成。第一栅极电极G1、遮光层LS和下部配线LW可通过同一工序同时制造。
第一栅极电极G1可包括诸如铝或铝合金之类的铝类金属、诸如银(Ag)或银合金之类的银类金属、诸如铜(Cu)或铜合金之类的铜类金属、诸如钼或钼合金之类的钼类金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)之中的至少一种。第一栅极电极G1可具有多层结构，多层结构包括具有不同物理特性的至少两层。
第一栅极绝缘膜220设置在第一栅极电极G1、遮光层LS和下部配线LW上。第一栅极绝缘膜220由绝缘材料形成，第一栅极绝缘膜220将第一栅极电极G1和第一有源层A1彼此绝缘。第一栅极绝缘膜220可由绝缘材料，例如，氧化硅或氮化硅形成。
第一有源层A1设置在第一栅极绝缘膜220上。第一有源层A1的至少一部分与第一栅极电极G1重叠。参照图5，第一栅极绝缘膜220可设置在第一有源层A1与第一栅极电极G1之间。
此外，第二有源层A2设置在第一栅极绝缘膜220上。第二有源层A2的至少一部分与遮光层LS重叠。
参照图5，第一有源层A1和第二有源层A2设置在同一层。在这种情况下，第一有源层A1和第二有源层A2可使用相同的材料通过同一工序同时被图案化。然而，本公开内容的一个实施方式不限于上述内容。第一有源层A1和第二有源层A2可设置在不同的层并且可由不同的材料形成。
根据本公开内容的一个实施方式，第一有源层A1和第二有源层A2可包括氧化物半导体材料。例如，第一有源层A1和第二有源层A2可包括IZO(InZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、GO(GaO)类氧化物半导体材料、ITO(InSnO)类氧化物半导体材料、IGZO(InGaZnO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料和ITZO(InSnZnO)类氧化物半导体材料之中的至少一种。然而，本公开内容的一个实施方式不限于上述材料。第一有源层A1和第二有源层A2可由本领域技术人员通常已知的其他氧化物半导体材料形成。
第一有源层A1和第二有源层A2的每一个可具有多层结构。
第一源极电极S1和第一漏极电极D1设置在第一有源层A1上。第一源极电极S1和第一漏极电极D1彼此间隔开并且分别与第一有源层A1连接。参照图5，第一源极电极S1的至少一部分和第一漏极电极D1的至少一部分分别与第一有源层A1接触。
根据本公开内容的一个实施方式，第一源极电极S1和第一漏极电极D1中至少之一可与数据线DL连接。第一源极电极S1和第一漏极电极D1中至少之一可从数据线DL延伸。
参照图5，第二栅极绝缘膜230设置在第二有源层A2上。第二栅极绝缘膜230具有绝缘特性。参照图5，第二栅极绝缘膜230可被图案化。
第二栅极电极G2、第二源极电极S2和第二漏极电极D2设置在第二栅极绝缘膜230上。第二源极电极S2和第二漏极电极D2彼此间隔开并且分别与第二有源层A2连接。
根据本公开内容的一个实施方式，第二源极电极S2和第二漏极电极D2与第二栅极电极G2设置在同一层。
根据本公开内容的一个实施方式，第二源极电极S2和第二漏极电极D2的任意一个与和第一栅极电极G1设置在同一层的下部配线LW接触。参照图5，第二源极电极S2与下部配线LW接触。参照图3和图17，用于输出包括栅极脉冲(GP)和栅极截止信号(Goff)的输出信号Vout(ss)的信号线可以是下部配线LW。参照图5，第二源极电极S2通过形成在第一栅极绝缘膜220和第二栅极绝缘膜230中的接触孔H与下部配线LW接触。
此外，第二源极电极S2和第二漏极电极D2的另一个可与和第二栅极电极G2设置在同一层的上部配线(未示出)接触。例如，第二漏极电极D2可与上部配线接触。例如，用于输出时钟信号CLK的信号线可以是上部配线。
然而，本公开内容的一个实施方式不限于上述内容。第二源极电极S2和第二漏极电极D2可互换地使用。例如，第二源极电极S2可与上部配线接触，第二漏极电极D2可与下部配线LW接触。
根据本公开内容的一个实施方式，第二栅极绝缘膜230设置在第二有源层A2与第二栅极电极G2之间、第二有源层A2与第二源极电极S2之间、以及第二有源层A2与第二漏极电极D2之间。
参照图5，第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的第二有源层A2上。简言之，可描述为第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的区域中。为了提高给第二有源层A2选择性地提供导电性的工序的效率，可从位于第二源极电极S2与第二栅极电极G2之间的区域以及位于第二漏极电极D2与第二栅极电极G2之间的区域去除第二栅极绝缘膜230。
根据本公开内容的一个实施方式，第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2和第二漏极电极D2可使用相同的材料通过同一工序同时制造。
第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2和第二漏极电极D2可包括铝(Al)、银(Ag)、铜(Cu)、钼(Mo)、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)之中的至少一种。第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2和第二漏极电极D2可形成为单层结构或多层结构。
根据本公开内容的一个实施方式，第二有源层A2可通过使用第二栅极电极G2作为掩模选择性地提供导电性的工序而具有导电区域。导电区域是有源层的具有导电性的区域。
第二有源层A2的与第二栅极电极G2重叠的区域未被提供导电性，因而不会成为导电区域，而是成为沟道区域31。第二有源层A2的不与第二栅极电极G2重叠的一些区域被提供导电性，因而成为导电区域32和33。通常，导电区域32和33以沟道区域31为基准形成在两侧。
根据本公开内容的一个实施方式，可通过等离子处理或干蚀刻工序给第二有源层A2的区域选择性地提供导电性。对于等离子处理或干蚀刻工序，可从位于第二源极电极S2与第二栅极电极G2之间的区域以及位于第二漏极电极D2与第二栅极电极G2之间的区域去除第二栅极绝缘膜230。
此外，可通过使用掺杂剂的掺杂工序给第二有源层A2的区域选择性地提供导电性。在这种情况下，掺杂的区域被选择性地提供导电性，因而成为导电区域。对于掺杂工序，例如，可使用硼(B)离子、磷(P)离子和氟(F)离子中至少之一。
然而，本公开内容的一个实施方式不限于上述内容。其中，可通过光照射工序给第二有源层A2的区域选择性地提供导电性。
导电区域32和33的任意一个成为源极区域32，另一个成为漏极区域33。源极区域32用作与源极电极S2连接的源极连接区域。漏极区域33用作与漏极电极D2连接的漏极连接区域。
为了便于说明，图中示出的源极区域32和漏极区域33彼此区分开。然而，源极区域32和漏极区域33可互换地使用。根据电压，源极区域32可成为漏极区域33，漏极区域33可成为源极区域32。此外，源极区域32可成为源极电极S2或漏极电极D2，漏极区域33可成为漏极电极D2或源极电极S2。
保护层250设置在第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2和第二漏极电极D2上。保护层250设置用来保护第一薄膜晶体管T1和第二薄膜晶体管T2，并且将第一薄膜晶体管T1和第二薄膜晶体管T2的上表面平坦化。
第一薄膜晶体管T1包括第一有源层A1、第一栅极电极G1、第一源极电极S1和第一漏极电极D1。
具有底栅结构的第一薄膜晶体管T1占据较小尺寸的区域，由此有利于薄膜晶体管的高度集成。因而，根据本公开内容的一个实施方式，在显示区域DA中设置第一薄膜晶体管T1，使得可制造高分辨率显示设备100。
第二薄膜晶体管T2包括第二有源层A2、第二栅极电极G2、第二源极电极S2和第二漏极电极D2。
在显示设备100中，在具有面板驱动器的非显示区域NDA中消耗最多功率。然而，在具有底栅结构的第一薄膜晶体管T1的情况下，在栅极电极与源极电极之间或者在栅极电极与漏极电极之间产生电容，由此导致较大的功耗。另外，在具有顶栅结构的第二薄膜晶体管T2的情况下，不产生电容，由此能实现较小的功耗。因而，根据本公开内容的一个实施方式，在产生较大功耗的非显示区域NDA中设置具有顶栅结构的第二薄膜晶体管T2，使得可降低功耗。
图6是图解根据本公开内容另一个实施方式的显示设备200中的第一薄膜晶体管T1和第二薄膜晶体管T2的示意性剖面图。
根据本公开内容的另一个实施方式，第一有源层A1和第二有源层A2中至少之一包括第一氧化物半导体层A11、A21以及第一氧化物半导体层A11、A21上的第二氧化物半导体层A12、A22。
参照图6，第一有源层A1可具有多层结构。第一有源层A1可包括第一氧化物半导体层A11以及第一氧化物半导体层A11上的第二氧化物半导体层A12。
此外，第二有源层A2可具有多层结构。第二有源层A2可包括第一氧化物半导体层A21以及第一氧化物半导体层A21上的第二氧化物半导体层A22。
根据本公开内容的另一个实施方式，第一氧化物半导体层A11、A21用作沟道层，第二氧化物半导体层A12、A22除了用作沟道层以外还用作保护第一氧化物半导体层A11、A21的保护层。根据本公开内容的另一个实施方式，第一氧化物半导体层A11、A21和第二氧化物半导体层A12、A22的任意一个可用作主沟道层。
第一氧化物半导体层A11、A21可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体材料、ITO(InSnO)类氧化物半导体材料、IGZO(InGaZnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料、和ITZO(InSnZnO)类氧化物半导体材料之中的至少一种。然而，本公开内容的一个实施方式不限于上述材料。第一氧化物半导体层A11、A21可由本领域技术人员通常已知的其他氧化物半导体材料形成。
第二氧化物半导体层A12、A22可具有优良的膜稳定性。根据本公开内容的一个实施方式，第二氧化物半导体层A12、A22可包括IGZO(InGaZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GO(GaO)类氧化物半导体材料和GZO(GaZnO)类氧化物半导体材料之中的至少一种。然而，本公开内容的一个实施方式不限于上述材料。第二氧化物半导体层A12、A22可由本领域技术人员通常已知的其他氧化物半导体材料形成。
通过调节第一氧化物半导体层A11、A21和第二氧化物半导体层A12、A22的蚀刻比率(etching ratio)，第一有源层A1和第二有源层A2的每一个可具有锥形形状。
图7是图1的任意一个像素P的电路图，图8是图7的像素P的平面图，图9是沿图8的I-I’的剖面图。
参照图7、图8和图9，根据本公开内容一个实施方式的显示设备100可包括基板210、基板210上的像素驱动器PDC、和与像素驱动器PDC连接的显示器件710。
图7的电路图对应于显示设备100中的一个像素P的等效电路图，显示设备100包括用作发光器件710的有机发光二极管(OLED)。因此，根据本公开内容一个实施方式的显示设备100是有机发光二极管(OLED)显示设备。
图7的像素驱动器PDC包括对应于开关晶体管的第一薄膜晶体管TR1和对应于驱动晶体管的第二薄膜晶体管TR2。
图7、图8和图9中所示的第一薄膜晶体管TR1具有底栅结构，并且图7、图8和图9中所示的第一薄膜晶体管TR1对应于显示区域DA的薄膜晶体管，其对应于图5和图6中所示的第一薄膜晶体管TR1。
参照图7，第一薄膜晶体管TR1与栅极线GL和数据线DL连接，并且第一薄膜晶体管TR1通过经由栅极线GL提供的扫描信号SS导通或截止。
数据线DL给像素驱动器PDC提供数据电压Vdata，第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL给显示器件710提供驱动电压Vdd，第二薄膜晶体管TR2控制驱动电压Vdd的施加。在此，驱动电压Vdd是用于驱动对应于显示器件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至与显示器件710连接的第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充在设置于第二薄膜晶体管TR2的源极电极S2和栅极电极G2之间的第一电容器C1中。第一电容器C1对应于存储电容器(Cst)。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供至与显示器件710对应的有机发光二极管(OLED)的电流的量，由此可控制从显示器件710发射的光的灰度级。
参照图8和图9，第一薄膜晶体管TR1包括基板210上的第一栅极电极G1、和第一栅极电极G1上方的第一有源层A1。第一有源层A1与第一栅极电极G1间隔开并且与第一栅极电极G1的至少一部分重叠。
第二薄膜晶体管TR2包括基板210上方的第二有源层A2、和第二有源层A2上的第二栅极电极G2。第二栅极电极G2与第二有源层A2间隔开并且与第二有源层A2的至少一部分重叠。
基板210可由玻璃或塑料形成。基板210例如可由具有柔性的塑料，例如聚酰亚胺(PI)形成。
参照图8和图9，栅极线GL、第一栅极电极G1和遮光层LS设置在基板210上。参照图8和图9，第一栅极电极G1从栅极线GL延伸，并且第一栅极电极G1阻挡入射到第一有源层A1上的环境光。遮光层LS阻挡入射到第二有源层A2上的环境光。遮光层LS可由与第一栅极电极G1相同的材料形成。第一栅极电极G1和遮光层LS可通过同一工序同时制造。
根据本公开内容的一个实施方式，遮光层LS的一部分用作第一电容器C1的第一电容器电极C11。
第一栅极绝缘膜220设置在栅极线GL、第一栅极电极G1、遮光层LS和第一电容器电极C11上。第一栅极绝缘膜220具有绝缘特性，第一栅极绝缘膜220将第一栅极电极G1和第一有源层A1彼此绝缘。第一栅极绝缘膜220可由绝缘材料，例如，氧化硅或氮化硅形成。
第一有源层A1和第二有源层A2设置在第一栅极绝缘膜220上。
参照图9，第一有源层A1和第二有源层A2设置在同一层。在这种情况下，第一有源层A1和第二有源层A2可通过使用相同的材料通过同一工序同时被图案化。然而，本公开内容的一个实施方式不限于上述内容。第一有源层A1和第二有源层A2可设置在不同的层并且可由不同的材料形成。
根据本公开内容的一个实施方式，第一有源层A1和第二有源层A2可包括氧化物半导体材料。
参照图9，第一有源层A1可具有多层结构。第一有源层A1可包括第一氧化物半导体层A11以及第一氧化物半导体层A11上的第二氧化物半导体层A12。
此外，第二有源层A2可具有多层结构。第二有源层A2可包括第一氧化物半导体层A21以及第一氧化物半导体层A21上的第二氧化物半导体层A22。
第一源极电极S1和第一漏极电极D1分别设置在第一有源层A1的至少一些部分上。第一源极电极S1和第一漏极电极D1彼此间隔开并且分别与第一有源层A1连接。
根据本公开内容的一个实施方式，第一源极电极S1和第一漏极电极D1的任意一个可与数据线DL连接。参照图8，第一源极电极S1从数据线DL延伸，并且第一源极电极S1与数据线DL形成为一体。
参照图9，第二栅极绝缘膜230设置在第二有源层A2上。第二栅极绝缘膜230具有绝缘特性。参照图9，第二栅极绝缘膜230可被图案化。
第二栅极电极G2、第二源极电极S2和第二漏极电极D2设置在第二栅极绝缘膜230上。第二源极电极S2和第二漏极电极D2彼此间隔开并且分别与第二有源层A2连接。
根据本公开内容的一个实施方式，第二源极电极S2和第二漏极电极D2与第二栅极电极G2设置在同一层。
根据本公开内容的一个实施方式，第二栅极绝缘膜230设置在第二有源层A2与第二栅极电极G2之间、第二有源层A2与第二源极电极S2之间、以及第二有源层A2与第二漏极电极D2之间的区域中。
参照图9，第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的第二有源层A2上。
根据本公开内容的一个实施方式，第二源极电极S2和第二漏极电极D2的任意一个与和第一栅极电极G1设置在同一层的第一电容器电极C11接触。在图9中，第二源极电极S2与第一电容器电极C11接触。详细地说，第二源极电极S2通过形成在第一栅极绝缘膜220和第二栅极绝缘膜230中的第一接触孔H1与第一电容器电极C11接触。第二源极电极S2通过形成在第二栅极绝缘膜230中的第二接触孔H2与第二有源层A2的源极区域32连接。
第二漏极电极D2通过形成在第二栅极绝缘膜230中的第三接触孔H3与第二有源层A2的漏极区域33连接。此外，第二漏极电极D2与对应于上部配线的驱动电源线PL接触。参照图9，第二漏极电极D2与驱动电源线PL形成为一体，由此第二漏极电极D2可以是从驱动电源线PL延伸的区域。
然而，本公开内容的一个实施方式不限于上述内容。第二源极电极S2和第二漏极电极D2可互换地使用。
参照图8和图9，第一漏极电极D1延伸到第二栅极绝缘膜230上，由此第一漏极电极D1可以是第二电容器电极C12。第二电容器电极C12可与第二源极电极S2和第二漏极电极D2设置在同一层，并且可由与第二源极电极S2和第二漏极电极D2相同的材料形成。根据本公开内容的一个实施方式，第一漏极电极D1的一部分可以是第二电容器电极C12。第一电容器电极C11和第二电容器电极C12可彼此重叠，由此形成第一电容器C1。
根据本公开内容的一个实施方式，第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2、第二漏极电极D2、数据线DL、驱动电源线PL和第二电容器电极C12可使用相同的材料通过同一工序同时制造。
根据本公开内容的一个实施方式，第二有源层A2可通过使用第二栅极电极G2作为掩模选择性地提供导电性的工序而具有导电区域。
第二有源层A2的与第二栅极电极G2重叠的区域未被提供导电性，因而不会成为导电区域，而是成为沟道区域31。第二有源层A2的不与第二栅极电极G2重叠的一些区域被选择性地提供导电性，因而成为导电区域32和33。通常，导电区域32和33以沟道区域31为基准形成在两侧。导电区域32和33的任意一个成为源极区域32，另一个成为漏极区域33。源极区域32用作与源极电极S2连接的源极连接区域，或者源极区域32本身用作源极电极S2。漏极区域33用作与漏极电极D2连接的漏极连接区域，或者漏极区域33本身用作漏极电极D2。
为了便于说明，图中示出的源极区域32和漏极区域33彼此区分开。然而，源极区域32和漏极区域33可互换地使用。
根据上述结构，在显示区域DA中设置了第一薄膜晶体管TR1和第二薄膜晶体管TR2。
保护层250设置在第一薄膜晶体管TR1和第二薄膜晶体管TR2上。保护层250设置用来将第一薄膜晶体管T1和第二薄膜晶体管T2的上表面平坦化，并且保护像素驱动器PDC。保护层250被称为平坦化层。
显示器件710设置在保护层250上。详细地说，第一电极711、发光层712和第二电极713顺序地设置在保护层250上，由此形成显示器件710。显示器件710与像素驱动器PDC连接。
显示器件710的第一电极711设置在保护层250上。第一电极711可通过第四接触孔CH4与第二薄膜晶体管TR2连接。第四接触孔CH4可形成在保护层250中。
参照图9，第一电极711通过第四接触孔CH4与第二薄膜晶体管TR2的第二源极电极S2连接。结果，第一电极711可与第一电容器电极C11电连接。
堤层750设置在第一电极711的外周。堤层750限定显示器件710的发光区域。
发光层712设置在第一电极711上。在此，发光层712是包括有机材料的有机发光层。第二电极713设置在发光层712上。因此，可完成显示器件710。
图9中所示的显示器件710是有机发光二极管(OLED)。因而，根据本公开内容一个实施方式的显示设备100对应于有机发光显示设备。
根据本公开内容的一个实施方式，第一薄膜晶体管TR1具有底栅结构，与具有顶栅结构的薄膜晶体管相比，具有底栅结构的第一薄膜晶体管TR1占据相对较小的尺寸。由于在显示区域DA中设置尺寸相对较小的具有底栅结构的第一薄膜晶体管TR1所以可制造高分辨率显示设备100。
图10是图解根据本公开内容另一个实施方式的显示设备300的任意一个像素的平面图。图11是沿图10的II-II’的剖面图。
参照图10和图11，第二有源层A2的源极区域32延伸到第一栅极绝缘膜220上，由此形成第一电容器电极C11。详细地说，第二有源层A2的源极区域32的一部分用作第一电容器电极C11。在这种情况下，可通过由从第二有源层A2的源极区域32延伸的部分实现的第一电容器电极C11和由从第一漏极电极D1延伸的部分实现的第二电容器电极C12形成第一电容器C1。
参照图10和图11，第二源极电极S2通过形成在第二栅极绝缘膜230中的第二接触孔H2与第二有源层A2的源极区域32连接。第二漏极电极D2通过形成在第二栅极绝缘膜230中的第三接触孔H3与第二有源层A2的漏极区域33连接。
图12是根据本公开内容另一个实施方式的显示设备400的任意一个像素P的电路图。图12是有机发光显示设备的像素P的等效电路图。
图12中所示的显示设备400的像素P包括对应于显示器件710的有机发光二极管(OLED)、和用于驱动显示器件710的像素驱动器PDC。显示器件710与像素驱动器PDC连接。
在像素P中，具有配置成给像素驱动器PDC提供信号的信号线DL、GL、PL、RL、SCL。
数据电压Vdata提供至数据线DL，扫描信号SS提供至栅极线GL，用于驱动像素的驱动电压Vdd提供至驱动电源线PL，基准电压Vref提供至基准线RL，并且感测控制信号SCS提供至感测控制线SCL。
参照图12，当第(n)个像素P的栅极线被称为“GLn”时，相邻的第(n-1)个像素P的栅极线被称为“GLn-1”，并且对应于第(n-1)个像素P的栅极线的“GLn-1”用作第(n)个像素P的感测控制线SCL。
例如，如图12中所示，像素驱动器PDC包括：与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)；第二薄膜晶体管TR2(驱动晶体管)，第二薄膜晶体管TR2配置成根据通过第一薄膜晶体管TR1传送的数据电压Vdata控制提供至显示器件710的电流的级别；和第三薄膜晶体管TR3(基准晶体管)，第三薄膜晶体管TR3配置成感测第二薄膜晶体管TR2的特性。
第一电容器C1位于显示器件710与第二薄膜晶体管TR2的栅极电极G2之间。第一电容器C1被称为存储电容器(Cst)。
随着第一薄膜晶体管TR1通过提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传送至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL和第一节点n1连接，第一节点n1设置在显示器件710与第二薄膜晶体管TR2之间。第三薄膜晶体管TR3通过感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至第二薄膜晶体管TR2的栅极电极G2。形成在第二薄膜晶体管TR2的源极电极S2和栅极电极G2之间的第一电容器C1被充上数据电压Vdata。
当第二薄膜晶体管TR2导通时，由于驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2提供至显示器件710，由此从显示器件710发射光。
图13是图解根据本公开内容另一个实施方式的显示设备500的任意一个像素P的电路图。
图13中所示的显示设备500的像素P包括对应于显示器件710的有机发光二极管(OLED)、和用于驱动显示器件710的像素驱动器PDC。显示器件710与像素驱动器PDC连接。
像素驱动器PDC包括薄膜晶体管TR1、TR2、TR3、TR4。
在像素P中，具有配置成给像素驱动器PDC提供信号的信号线DL、EL、GL、PL、SCL、RL。
与图12的像素P相比，图13的像素P进一步包括发光控制线EL。发光控制信号EM提供至发光控制线EL。
此外，与图12的像素驱动器PDC相比，图13的像素驱动器PDC进一步包括对应于发光控制晶体管的第四薄膜晶体管TR4，第四薄膜晶体管TR4配置成控制第二薄膜晶体管TR2的发光时间点。
参照图13，当第(n)个像素P的栅极线被称为“GLn”时，相邻的第(n-1)个像素P的栅极线被称为“GLn-1”，并且对应于第(n-1)个像素P的栅极线的“GLn-1”用作第(n)个像素P的感测控制线SCL。
第一电容器C1位于显示器件710与第二薄膜晶体管TR2的栅极电极G2之间。此外，第二电容器C2位于显示器件710的一个电极与第四薄膜晶体管TR4的端子之中的被提供驱动电压Vdd的端子之间。
随着第一薄膜晶体管TR1通过提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传送至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL连接。第三薄膜晶体管TR3通过感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传送至第二薄膜晶体管TR2，或者阻挡驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流提供至第二薄膜晶体管TR2，由此从显示器件710发射光。
除了上述结构以外，根据本公开内容另一个实施方式的像素驱动器PDC还可形成为各种结构。例如，像素驱动器PDC可包括五个或更多个薄膜晶体管。
图14是根据本公开内容另一个实施方式的显示设备600的任意一个像素P的电路图。图15是图解图14的像素P的平面图。图16是沿图15的线III-III’的剖面图。
图14是液晶显示设备的像素P的等效电路图，液晶显示设备包括用作显示器件的液晶电容器Clc。像素P设置在显示区域DA中。
参照图14、图15和图16，根据本公开内容另一个实施方式的显示设备600包括基板310、基板310上的像素驱动器PDC、和与像素驱动器PDC连接的液晶电容器Clc。在此，液晶电容器Clc对应于显示器件。
像素驱动器PDC包括与栅极线GL和数据线DL连接的第一薄膜晶体管TR1、和连接在第一薄膜晶体管TR1与显示器件的第二电极372之间的存储电容器Cst。液晶电容器Clc与存储电容器Cst并联连接在第一薄膜晶体管TR1与第二电极372之间。第一薄膜晶体管TR1设置在显示区域DA中。
液晶电容器Clc被充上数据信号与公共电压Vcom之间的差电压，并且通过根据充上的电压驱动液晶来控制光透射的量，数据信号通过第一薄膜晶体管TR1提供至对应于像素电极的第一电极371，公共电压Vcom提供至对应于公共电极的第二电极372。存储电容器Cst稳定地保持充在液晶电容器Clc中的电压。
参照图16，根据本公开内容另一个实施方式的显示设备600包括基板310、基板310上的第一栅极电极G1、第一栅极电极G1上方的第一有源层A1、与第一有源层A1连接的第一源极电极S1和第一漏极电极D1、以及与第一漏极电极D1连接的第一电极371。
基板310可由玻璃或塑料形成。基板310可由具有柔性的塑料，例如聚酰亚胺(PI)形成。
栅极线GL和第一栅极电极G1设置在基板310上。参照图15，第一栅极电极G1从栅极线GL)延伸，并且第一栅极电极G1和栅极线GL形成为一体。第一栅极电极G1阻挡入射到第一有源层A1上的环境光。
第一栅极绝缘膜320设置在第一栅极电极G1上。第一栅极绝缘膜320由绝缘材料形成，第一栅极绝缘膜320将第一栅极电极G1和第一有源层A1彼此绝缘。
第一有源层A1设置在第一栅极绝缘膜320上。第一有源层A1的至少一部分可与第一栅极电极G1的至少一部分重叠。
根据本公开内容的一个实施方式，第一有源层A1可包括氧化物半导体材料。例如，第一有源层A1可包括IZO(InZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、GO(GaO)类氧化物半导体材料、ITO(InSnO)类氧化物半导体材料、IGZO(InGaZnO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料、和ITZO(InSnZnO)类氧化物半导体材料之中的至少一种。然而，本公开内容的一个实施方式不限于上述材料。第一有源层A1可由本领域人员通常已知的其他氧化物半导体材料形成。
第一有源层A1可具有多层结构。第一有源层A1可包括第一栅极绝缘膜320上的第一氧化物半导体层和第一氧化物半导体层上的第二氧化物半导体层。
第一源极电极S1和第一漏极电极D1设置在第一有源层A1上。第一源极电极S1和第一漏极电极D1彼此间隔开，并且分别与第一有源层A1连接。
第一源极电极S1和第一漏极电极D1的任意一个可与数据线DL连接。第一源极电极S1和第一漏极电极D1的任意一个可从数据线DL延伸。参照图15，数据线DL与第一源极电极S1形成为一体。
第一栅极电极G1、第一有源层A1、第一源极电极S1和第一漏极电极D1构成第一薄膜晶体管TR1。
参照图16，钝化层340设置在第一源极电极S1和第一漏极电极D1上。钝化层340保护第一薄膜晶体管TR1。
保护层350设置在钝化层340上。保护层350设置用来将第一薄膜晶体管TR1的上表面平坦化，并且保护像素驱动器PDC，由此保护层350可被称为平坦化层。
参照图16，显示器件的第二电极372设置在保护层350上。公共电压施加至第二电极372。因而，第二电极372可被称为公共电极。
层间绝缘层360设置在第二电极372上，并且显示器件的第一电极371设置在层间绝缘层360上。
第一电极371和第二电极372在位置上可互换。在图14至图16所示的本公开内容的另一个实施方式中，液晶电容器Clc用作显示设备600的显示器件，并且显示器件包括对应于像素电极的第一电极371、对应于公共电极的第二电极372、和液晶层LC。
此外，参照图15和图16，第一电极371具有线状电极型，第二电极372具有面状电极型，但不限于这些类型。例如，第一电极371可具有面状电极型，第二电极372可具有线状电极型。以其他的方式，第一电极371和第二电极372二者可具有线状电极型，或者第一电极371和第二电极372二者可具有面状电极型。
参照图16，第一电极371经由接触孔CH1与第一薄膜晶体管TR1连接。详细地说，第一电极371经由形成在层间绝缘层360、保护层350和钝化层340中的接触孔CH1与第一薄膜晶体管TR1的第一漏极电极D2接触。
液晶层LC设置在第一电极371上。详细地说，液晶层LC设置在基板310和其对向基板410之间。
参照图16，滤色器420设置在对向基板410上，并且黑矩阵430设置在每个滤色器420之间。黑矩阵430设置成分开每个像素区域。
在图16中，滤色器420设置在对向基板410上，但不限于此结构。例如，滤色器420可设置在基板310上。
根据本公开内容的另一个实施方式，具有底栅结构的第一薄膜晶体管TR1占据较小尺寸的区域，由此有利于薄膜晶体管的高度集成。因而，根据本公开内容的一个实施方式，在显示区域DA中设置第一薄膜晶体管TR1，使得可制造高分辨率显示设备600。
图17是图解图3中所示的上拉晶体管Pu和下拉晶体管Pd的平面图。图18是沿图17的IV-IV’的剖面图。
如上所述，顺序地输出扫描信号SS的级151包括上拉晶体管Pu和下拉晶体管Pd，如图3中所示。
上拉晶体管Pu根据Q节点的逻辑状态导通或截止。当上拉晶体管Pu导通时，时钟信号CLK提供至上拉晶体管Pu，并且上拉晶体管Pu输出栅极脉冲(GP)。下拉晶体管Pd连接在上拉晶体管Pu与截止电压VSS1之间。当上拉晶体管Pu导通时，下拉晶体管Pd截止。当上拉晶体管Pu截止时，下拉晶体管Pd导通，由此输出栅极截止信号(Goff)。
参照图17，上拉晶体管Pu具有顶栅结构，并且上拉晶体管Pu设置在非显示区域NDA中。上拉晶体管Pu对应于图5和图6中所示的第二薄膜晶体管TR2。
在图17和图18中，下拉晶体管Pd被称为第一薄膜晶体管TR1，上拉晶体管Pu被称为第二薄膜晶体管TR2。
参照图17和图18，第一栅极电极G1和遮光层LS设置在基板210上，用于输出包括栅极脉冲(GP)和栅极截止信号(Goff)的输出信号Vout(ss)的下部配线LW设置在基板210上。
第一栅极绝缘膜220设置在第一栅极电极G1、遮光层LS和下部配线LW上。
第一有源层A1和第二有源层A2设置在第一栅极绝缘膜220上。第二有源层A2的至少一部分与遮光层LS重叠。
第一有源层A1和第二有源层A2设置在同一层。根据本公开内容的一个实施方式，第一有源层A1和第二有源层A2包括氧化物半导体材料。第一有源层A1和第二有源层A2的每一个包括第一氧化物半导体层A11、A21以及第一氧化物半导体层A11、A21上的第二氧化物半导体层A12、A22。
第一源极电极S1和第一漏极电极D1设置在第一有源层A1上。第一源极电极S1和第一漏极电极D1彼此间隔开，并且分别与第一有源层A1连接。
参照图18，第二栅极绝缘膜230设置在第二有源层A2上。第二栅极电极G2、第二源极电极S2和第二漏极电极D2设置在第二栅极绝缘膜230上。第二源极电极S2和第二漏极电极D2彼此间隔开，并且分别与第二有源层A2连接。
参照图18，第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的第二有源层A2上。更详细地说，第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的区域中。
第二漏极电极D2通过形成在第二栅极绝缘膜230中的第一接触孔TH1与第二有源层A2的漏极区域33连接。
第二源极电极S2通过形成在第二栅极绝缘膜230中的第二接触孔TH2与第二有源层A2的源极区域32连接。此外，第二源极电极S2通过形成在第二栅极绝缘膜230和第一栅极绝缘膜220中的第三接触孔TH3与下部配线LW连接。
第一源极电极S1通过第四接触孔TH4与下部配线LW连接。
参照图17，截止电压VSS1施加至第一漏极电极D1，并且Qb节点控制信号施加至第一栅极电极G1。
当上拉晶体管Pu截止时，下拉晶体管Pd导通，由此栅极截止信号(Goff)经由第一源极电极S1输出至下部配线LW。
参照图17，Q节点控制信号施加至第二栅极电极G2，并且时钟信号CLK经由第二漏极电极D2施加至对应于第二薄膜晶体管TR2的上拉晶体管Pu。
当上拉晶体管Pu导通时，时钟信号CLK施加至第二薄膜晶体管TR2，由此栅极脉冲(GP)经由第二源极电极S2输出至下部配线LW。
保护层250设置在第一源极电极S1、第一漏极电极D1、第二栅极电极G2、第二源极电极S2和第二漏极电极D2上。
设置在非显示区域NDA中的级151包括具有顶栅结构的第二薄膜晶体管(TR2，上拉晶体管，Pu)。
在具有顶栅结构的第二薄膜晶体管TR2中的电极之间不产生寄生电容(Cap)，由此功耗较小。因而，在消耗大量功率的非显示区域NDA中设置具有顶栅结构的第二薄膜晶体管TR2，使得可降低功耗。
下文中，将参照图19A至图19I描述制造根据本公开内容一个实施方式的显示设备100的方法。
图19A至图19I是图解制造根据本公开内容一个实施方式的显示设备100的方法的剖面图。
参照图19A，在基板210上设置栅极线GL、第一栅极电极G1和遮光层LS。第一栅极电极G1与栅极线GL形成为一体。遮光层LS的一部分用作第一电容器C1的第一电容器电极C11。
参照图19B，在栅极线GL、第一栅极电极G1、遮光层LS和第一电容器电极C11上设置第一栅极绝缘膜220。在第一栅极绝缘膜220上设置第一有源层A1和第二有源层A2。第一有源层A1与第一栅极电极G1重叠。
可通过使用氧化物半导体材料形成第一有源层A1和第二有源层A2。例如，第一有源层A1和第二有源层A2包括第一氧化物半导体层A11、A21以及第一氧化物半导体层A11、A21上的第二氧化物半导体层A12、A22。
参照图19C，在第二有源层A2上设置第二栅极绝缘膜230。在第一有源层A1上不设置第二栅极绝缘膜230。
例如，在基板210的整个表面上设置第二栅极绝缘膜230，然后可从第一有源层A1上方的区域去除第二栅极绝缘膜230。在这种情况下，可同时制造第一接触孔H1、第二接触孔H2和第三接触孔H3。
参照图19D，在第一有源层A1的至少一些部分上形成第一源极电极S1和第一漏极电极D1。在这种情况下，设置与第一源极电极S1连接的数据线DL。第一漏极电极D1延伸到第二栅极绝缘膜230上，由此形成第二电容器电极C12。
此外，在第二栅极绝缘膜230上设置第二栅极电极G2、第二源极电极S2和第二漏极电极D2。在这种情况下，设置与第二漏极电极D2连接的驱动电源线PL。
第二源极电极S2和第二漏极电极D2彼此间隔开，并且分别与第二有源层A2连接。
详细地说，第二源极电极S2经由形成在第一栅极绝缘膜220和第二栅极绝缘膜230中的第一接触孔H1与第一电容器电极C11连接，并且还经由形成在第二栅极绝缘膜230中的第二接触孔H2与第二有源层A2的源极区域32连接。
第二漏极电极D2经由形成在第二栅极绝缘膜230中的第三接触孔H3与第二有源层A2的漏极区域33连接。
参照图19E，第二有源层A2的一些区域可通过使用第二栅极电极G2作为掩模选择性地提供导电性的工序而选择性地成为导电区域。结果，可形成第一薄膜晶体管TR1和第二薄膜晶体管TR2。
根据本公开内容的一个实施方式，通过等离子处理或干蚀刻工序给第二有源层A2的一些区域选择性地提供导电性。通过等离子处理或干蚀刻工序，可从位于第二源极电极S2与第二栅极电极G2之间的区域以及位于第二漏极电极D2与第二栅极电极G2之间的区域去除第二栅极绝缘膜230。结果，第二栅极绝缘膜230不设置在第二源极电极S2与第二栅极电极G2之间以及第二漏极电极D2与第二栅极电极G2之间的第二有源层A2上。
然而，本公开内容的一个实施方式不限于上述内容。例如，可通过使用掺杂剂的掺杂工序给第二有源层A2的一些区域选择性地提供导电性。在这种情况下，掺杂的区域成为导电区域。对于掺杂工序，例如，可使用硼(B)离子、磷(P)离子和氟(F)离子中至少之一。
参照图19F，在第一薄膜晶体管TR1和第二薄膜晶体管TR2上设置保护层250。保护层250设置用来将第一薄膜晶体管TR1和第二薄膜晶体管TR2的上表面平坦化。因而，保护层250被称为平坦化层。
在保护层250中设置第四接触孔H4。
参照图19G，在保护层250上设置显示器件710的第一电极711。第一电极711经由第四接触孔H4与第二薄膜晶体管TR2连接。
参照图19H，在第一电极711的边缘设置堤层750。堤层750限定出显示器件710的发光区域。
参照图19I，在第一电极711上设置发光层712，并且在发光层712上设置第二电极713。在此，发光层712是包括有机材料的有机发光层。因此，可完成显示器件710。结果，完成显示设备。
在根据本公开内容一个实施方式的显示设备中，在显示区域中设置占据较小尺寸区域的底栅型薄膜晶体管，使得可实现高分辨率，并且在非显示区域中设置能够实现较小功耗的顶栅型薄膜晶体管，使得可降低功耗。
根据本公开内容的一个实施方式，由于在显示区域中设置占据较小尺寸的区域并且能实现高度集成的底栅型薄膜晶体管(尽管由于在栅极电极与源极电极/漏极电极之间产生的寄生电容，其相对消耗大量功率)，由此制造高分辨率显示设备。此外，在非显示区域的面板驱动器中设置能够防止发生寄生电容并因而实现较小功耗的顶栅型薄膜晶体管(尽管其相对占据相对较大尺寸的区域)，使得可降低显示设备的功耗。
对于本领域技术人员来说显而易见的是，上述本公开内容不受上述实施方式和附图限制，并且在不背离本公开内容的精神或范围的情况下，可在本公开内容中进行各种替换、修改和变化。因而，本公开内容的范围由所附权利要求限定，并且从权利要求的含义、范围和等同概念得出的所有变化或修改落入本公开内容的范围内。

Claims (14)

1.一种显示设备，包括：
用于显示图像的显示区域；和
不显示图像的非显示区域，
其中所述显示区域包括第一薄膜晶体管，并且
所述非显示区域包括第二薄膜晶体管，
其中所述第一薄膜晶体管包括：
基板上的第一栅极电极；
所述第一栅极电极上的第一有源层；和
第一源极电极和第一漏极电极，所述第一源极电极和所述第一漏极电极彼此间隔开并且分别与所述第一有源层连接，并且
其中所述第二薄膜晶体管包括：
所述基板上的第二有源层；
所述第二有源层上的第二栅极电极；和
第二源极电极和第二漏极电极，所述第二源极电极和所述第二漏极电极彼此间隔开并且分别与所述第二有源层连接，
其中所述第一有源层和所述第二有源层包括氧化物半导体材料，
所述第一栅极电极设置在所述基板与所述第一有源层之间，并且
所述第二有源层设置在所述基板与所述第二栅极电极之间。
2.根据权利要求1所述的显示设备，其中所述第一有源层和所述第二有源层设置在同一层。
3.根据权利要求1所述的显示设备，其中所述第二源极电极和所述第二漏极电极与所述第二栅极电极设置在同一层。
4.根据权利要求1所述的显示设备，其中所述第二源极电极和所述第二漏极电极的任意一个与下部配线接触，所述下部配线与所述第一栅极电极设置在同一层。
5.根据权利要求4所述的显示设备，其中所述第二源极电极和所述第二漏极电极的另一个与上部配线接触，所述上部配线与所述第二栅极电极设置在同一层。
6.根据权利要求1所述的显示设备，进一步包括：
所述第一有源层与所述第一栅极电极之间的第一栅极绝缘膜；和
所述第二有源层与所述第二栅极电极之间、所述第二有源层与所述第二源极电极之间以及所述第二有源层与所述第二漏极电极之间的第二栅极绝缘膜。
7.根据权利要求6所述的显示设备，其中所述第二栅极绝缘膜不设置在所述第二源极电极与所述第二栅极电极之间以及所述第二漏极电极与所述第二栅极电极之间的所述第二有源层上。
8.根据权利要求1所述的显示设备，其中所述第一有源层和所述第二有源层中至少之一包括：
第一氧化物半导体层；和
所述第一氧化物半导体层上的第二氧化物半导体层。
9.一种制造显示设备的方法，包括：
在基板上设置第一栅极电极；
设置第一有源层，所述第一有源层与所述第一栅极电极间隔开并且与所述第一栅极电极的至少一部分重叠；
在所述基板上设置第二有源层，其中所述第二有源层与所述第一有源层间隔开；
设置第一源极电极和第一漏极电极，所述第一源极电极和所述第一漏极电极彼此间隔开并且分别与所述第一有源层连接；
设置第二栅极电极，所述第二栅极电极与所述第二有源层间隔开并且与所述第二有源层的至少一部分重叠；
设置第二源极电极和第二漏极电极，所述第二源极电极和所述第二漏极电极彼此间隔开并且分别与所述第二有源层连接；和
给所述第二有源层选择性地提供导电性，
其中所述第一源极电极、所述第一漏极电极、所述第二栅极电极、所述第二源极电极和所述第二漏极电极同时制造。
10.根据权利要求9所述的方法，其中所述第一有源层和所述第二有源层由氧化物半导体材料形成。
11.根据权利要求10所述的方法，其中所述第一有源层和所述第二有源层中至少之一包括：
第一氧化物半导体层；和
所述第一氧化物半导体层上的第二氧化物半导体层。
12.根据权利要求9所述的方法，其中同时执行设置所述第一有源层和设置所述第二有源层。
13.根据权利要求9所述的方法，进一步包括：
在设置所述第一栅极电极之后且在设置所述第一有源层之前设置第一栅极绝缘膜；和
在设置所述第二有源层之后且在设置所述第二栅极电极、所述第二源极电极和所述第二漏极电极之前设置第二栅极绝缘膜。
14.根据权利要求13所述的方法，其中从所述第二源极电极与所述第二栅极电极之间以及所述第二漏极电极与所述第二栅极电极之间的所述第二有源层上的区域去除所述第二栅极绝缘膜。
CN202011383655.3A 2019-12-24 2020-12-01 包括不同类型薄膜晶体管的显示设备及其制造方法 Active CN113035886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0174008 2019-12-24
KR1020190174008A KR20210081749A (ko) 2019-12-24 2019-12-24 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN113035886A true CN113035886A (zh) 2021-06-25
CN113035886B CN113035886B (zh) 2024-10-15

Family

ID=76438393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011383655.3A Active CN113035886B (zh) 2019-12-24 2020-12-01 包括不同类型薄膜晶体管的显示设备及其制造方法

Country Status (3)

Country Link
US (2) US11600683B2 (zh)
KR (1) KR20210081749A (zh)
CN (1) CN113035886B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022371A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN104867935A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105609529A (zh) * 2014-11-14 2016-05-25 乐金显示有限公司 窄边框大面积有机发光二极管显示器
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107799565A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 用于平板显示器的薄膜晶体管基板
KR20190061823A (ko) * 2017-11-28 2019-06-05 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
KR101561803B1 (ko) 2014-02-24 2015-10-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102603300B1 (ko) * 2016-12-30 2023-11-15 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR20210010696A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022371A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN104867935A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN105609529A (zh) * 2014-11-14 2016-05-25 乐金显示有限公司 窄边框大面积有机发光二极管显示器
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107799565A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 用于平板显示器的薄膜晶体管基板
KR20190061823A (ko) * 2017-11-28 2019-06-05 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치

Also Published As

Publication number Publication date
US11600683B2 (en) 2023-03-07
US20210193784A1 (en) 2021-06-24
KR20210081749A (ko) 2021-07-02
US11903283B2 (en) 2024-02-13
US20230180558A1 (en) 2023-06-08
CN113035886B (zh) 2024-10-15

Similar Documents

Publication Publication Date Title
US11177288B2 (en) Display device comprising a plurality of thin film transistors and method for manufacturing the same
US20200212077A1 (en) Display apparatus comprising different types of thin film transistors and method for manufacturing the same
US12048194B2 (en) Display apparatus comprising thin film transistor
US20230074433A1 (en) Thin film transistor substrate and display device comprising the same
CN112992923B (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
CN110828475B (zh) 薄膜晶体管基板和显示装置
CN113035886B (zh) 包括不同类型薄膜晶体管的显示设备及其制造方法
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
CN112992926B (zh) 包括薄膜晶体管的显示设备及其制造方法
US20230076478A1 (en) Thin Film Transistor Substrate and Display Device Comprising the Same
JP7339407B2 (ja) 薄膜トランジスタ基板およびそれを含む表示装置
KR102692465B1 (ko) 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
CN110890381B (zh) 显示装置
KR102714367B1 (ko) 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20240110132A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230034844A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230173347A (ko) 박막 트랜지스터 기판 및 이를 포함하는 플렉서블 표시장치
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant