CN115763569A - 薄膜晶体管及包括其的显示设备 - Google Patents

薄膜晶体管及包括其的显示设备 Download PDF

Info

Publication number
CN115763569A
CN115763569A CN202211075103.5A CN202211075103A CN115763569A CN 115763569 A CN115763569 A CN 115763569A CN 202211075103 A CN202211075103 A CN 202211075103A CN 115763569 A CN115763569 A CN 115763569A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
active layer
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211075103.5A
Other languages
English (en)
Inventor
N·溫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210194209A external-priority patent/KR20230034840A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115763569A publication Critical patent/CN115763569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及包括该薄膜晶体管的显示设备，其中薄膜晶体管包括有源层、有源层上的金属氧化物层、金属氧化物层上的栅极绝缘层以及栅极绝缘层上的栅极，其中，金属氧化物层设置于有源层与栅极绝缘层之间并且与有源层和栅极绝缘层接触。

Description

薄膜晶体管及包括其的显示设备
相关申请的交叉引用
本申请要求于2021年9月3日提交的韩国专利申请第10-2021-0117935号和2021年12月31日提交的韩国专利申请第10-2021-0194209号的优先权的权益，其通过引用并入本文，如同在本文中充分阐述一样。
技术领域
本公开涉及一种薄膜晶体管及包括该薄膜晶体管的显示设备。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，因此薄膜晶体管已被广泛用作例如液晶显示设备或有机发光装置的显示设备的开关元件或驱动元件。
基于构成有源层的材料，薄膜晶体管可以分为使用非晶硅作为有源层的非晶硅薄膜晶体管、使用多晶硅作为有源层的多晶硅薄膜晶体管、以及使用氧化物半导体作为有源层的氧化物半导体薄膜晶体管。
其中，由于氧化物半导体薄膜晶体管(TFT)具有高迁移率并且根据氧含量具有大的电阻变化，因此其具有可以容易地获得期望特性的优点。此外，由于构成有源层的氧化物可以在氧化物半导体薄膜晶体管的制造过程中在较低的温度下生长，氧化物半导体薄膜晶体管的制造成本降低。鉴于氧化物的特性，由于氧化物半导体是透明的，因此有利于实现透明显示器。然而，氧化物半导体薄膜晶体管具有与多晶硅薄膜晶体管相比稳定性和电子迁移率较差的问题。
近来，随着显示设备的高质量和高分辨率化，在显示设备中设置大量的薄膜晶体管。当显示设备的薄膜晶体管的驱动不稳定或它们的质量不均匀时，显示质量可能会劣化。因此，要求薄膜晶体管应该具有优异的稳定性和均匀的质量。
发明内容
鉴于上述问题做出了本公开，本公开的目的是提供一种具有优异稳定性和优异质量均匀性的薄膜晶体管。
本公开的另一目的在于提供一种通过在薄膜晶体管的有源层的表面上设置金属氧化物层，特别地，通过过渡金属形成金属氧化物来提高薄膜晶体管的稳定性和质量均匀性的方法。
本公开的又一目的在于提供一种显示设备，其包括具有优异稳定性的薄膜晶体管。
除了如上所述的本公开的目的之外，本领域技术人员通过以下对本公开的描述将清楚地理解本公开的附加目的和特征。
根据本公开的一个方面，上述目的和其他目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括有源层、有源层上的金属氧化物层、金属氧化物层上的栅极绝缘层以及栅极绝缘层上的栅极，其中，金属氧化层设置于有源层与栅极绝缘层之间并且与有源层和栅极绝缘层接触。
金属氧化物层可以具有1nm至3nm的厚度。
金属氧化物层可以包括铝(Al)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铷(Rb)、铯(Cs)、镁(Mg)、钙(Ca)、锶(Sr)、镧(La)和钯(Pd)中的至少一种。
金属氧化物层可以覆盖有源层的上表面的至少一部分。
金属氧化物层可以覆盖有源层的上表面和侧面。
有源层可以包括沟道部、第一连接部以及第二连接部，金属氧化物层可以设置在沟道部与栅极绝缘层之间。
金属氧化物层可以不设置在第一连接部与第二连接部上。
薄膜晶体管还可以包括与有源层电连接的源极以及与源极间隔开并与有源层电连接的漏极，其中，源极和漏极中的至少一个可以通过金属绝缘体半导体(MIS)触点与金属氧化物层和有源层接触。
薄膜晶体管还可以包括源极和漏极，源极和漏极彼此间隔开并且与有源层电连接，其中，源极和漏极中的至少一个可以通过形成在金属氧化物层中的接触孔与有源层接触。
薄膜晶体管还可以包括设置在与第一连接部和第二连接部重叠的金属氧化物层上的金属层。
金属层可以具有4nm至50nm的厚度。
有源层可以包括金属氧化物半导体材料。
有源层可以包括第一氧化物半导体层以及在第一氧化物半导体层上的第二氧化物半导体层，其中，第二氧化物半导体层具有比第一氧化物半导体层大的迁移率。
有源层还可以包括在第二氧化物半导体层上的第三氧化物半导体层。
根据本公开的另一方面，上述和其他目的可以通过提供一种包括上述薄膜晶体管的显示设备来实现。
附图说明
本公开的上述和其他目的、特征和其他优点将从以下结合附图的详细描述中被更清楚地理解，其中：
图1是示出根据本公开的一个实施例的薄膜晶体管的横截面图；
图2A和图2B是示出根据本公开的另一实施例的薄膜晶体管的横截面图；
图3是示出根据本公开的又一实施例的薄膜晶体管的横截面图；
图4是示出根据本公开的又一实施例的薄膜晶体管的横截面图；
图5是示出根据本发明的又一实施例的薄膜晶体管的横截面图；
图6是示出根据本公开的又一实施例的薄膜晶体管的横截面图；
图7是示出根据本公开的又一实施例的薄膜晶体管的横截面图；
图8是示出根据本公开的又一实施例的薄膜晶体管的横截面图；
图9是示出根据本公开的一个实施例的显示设备的示意图；
图10是示出图9的任意一个像素的电路图；
图11是示出图10的像素的平面图；
图12是沿图11的线I-I’截取的横截面图；
图13是示出根据本公开另一实施例的显示设备的任意一个像素的电路图；
图14是示出根据本公开又一实施例的显示设备的任意一个像素的电路图；
图15是示出根据本公开又一实施例的显示设备的任意一个像素的电路图。
具体实施方式
本发明的优点和特征及其实施方法将通过以下结合附图描述的实施例而变得清楚。然而，本公开可以以不同的形式实施并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并将本公开的范围充分地传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。在整个说明书中，相同的附图标记指代相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的重点时，将省略详细描述。
在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，可以添加另一部分，除非使用“仅～”。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释要素时，要素被解释为包括误差范围，尽管没有明确的描述。
在描述位置关系时，例如，当位置关系被描述为“在～上”、“在～上方”、“在～下方”和“在～附近”时，一个或多个部分可以布置在两个其他部分之间，除非使用“刚好”或“直接”。
例如“下”、“下方”、“下部”、“上方”和“上部”的空间相关术语可以在本文中用于容易地描述一个或多个要素与另一个或多个要素的关系，如图中所示。应当理解，这些术语旨在除了包括图中描绘的朝向之外，还包括装置的不同朝向。例如，如果图中所示的装置颠倒，则描述为布置在另一装置“下”或“下方”的装置可以布置在另一装置“上方”。因此，示例性术语“下或下方”可以包括“下或下方”和“上方”朝向。同样地，示例性术语“上方”或“上”可以包括“上方”和“下或下方”朝向。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“下一个”和“之前”时，可以包括不连续的情况，除非使用“刚好”或“直接”。
应当理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种要素，但是这些要素不应受这些术语限制。这些术语仅用于将一个要素与另一个要素区分开。例如，在不脱离本发明的范围的情况下，可以将第一要素称为第二要素，并且类似地，可以将第二要素称为第一要素。
术语“至少一个”应理解为包括一个或多个相关列出项目中的一个以上的项目的任意组合和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个以上的项目中提出的所有项目的组合以及第一项目、第二项目或第三项目。
本公开的各种实施例的特征可以部分地或整体地彼此结合或组合，并且可以以各种方式彼此互操作并在技术上如本领域技术人员能够充分理解的那样被驱动。本公开的实施例可以相互独立地实施，或者可以以相互依存的关系共同实施。
在附图中，相同或相似的元件由相同的附图标记表示，即使它们在不同的附图中被图示。
在本公开实施例中，为了描述方便，源极和漏极相互区分。然而，源极和漏极可以互换使用。源极可以是漏极，漏极可以是源极。另外，本公开任一实施例中的源极可以是本公开另一实施例中的漏极，本公开任一实施例中的漏极可以是本公开另一实施例中的源极。
在本公开的一些实施例中，为了描述方便，将源极区域与源极区分开，将漏极区域与漏极区分开。然而，本公开的实施例不限于这种结构。例如，源极区域可以是源极，漏极区域可以是漏极。此外，源极区域可以是漏极，漏极区域可以是源极。
图1是示出根据本公开的一个实施例的薄膜晶体管100的横截面图。
根据本公开的一个实施例的薄膜晶体管100包括有源层130、金属氧化物层145、栅极绝缘层140和栅极150。
参照图1，有源层130设置在基板110上。
玻璃或塑料可以用作基板110。具有柔性的透明塑料(例如，聚酰亚胺)可以用作塑料。当聚酰亚胺用作基板110时，考虑到要在基板110上执行高温沉积工艺，可以使用能够耐受高温的耐热聚酰亚胺。
遮光层115可以设置在基板110上。
遮光层115可以屏蔽从外部入射的光以保护薄膜晶体管TFT。遮光层115可以由具有遮光特性的材料制成。根据本公开的一个实施例，遮光层115可以具有导电性。
遮光层115可以电连接到源极161和漏极162中的一个。此外，遮光层115可以电连接到栅极150。
缓冲层120设置在遮光层115上。缓冲层120可以由绝缘材料制成。例如，缓冲层120可以包括氧化硅、氮化硅和例如金属类氧化物的绝缘材料中的至少一种。缓冲层120可以具有单层结构，或者可以具有多层结构。
缓冲层120可以通过阻挡空气和水分来保护有源层130。此外，其上设置有遮光层115的基板110的上表面可以通过缓冲层120而变得均匀。
参考图1，薄膜晶体管100的有源层130可以设置在缓冲层120上。
根据本公开的一个实施例，有源层130可以由半导体材料形成。例如，有源层130可以包括氧化物半导体材料。
例如，氧化物半导体材料可以包括IZO(InZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、ITO(InSnO)类氧化物半导体材料、IGZO(InGaZnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GZO(GaZnO)类氧化物半导体材料、ITZO(InSnZnO)类半导体材料和FIZO(FeInZnO)类氧化物半导体材料中的至少一种，但本公开的一个实施例不限于此。有源层130可以由本领域中已知的另一种氧化物半导体材料制成。
有源层130可以包括沟道部130n、第一连接部130a和第二连接部130b。第一连接部130a与沟道部130n的一侧连接，第二连接部130b与沟道部130n的另一侧连接。
沟道部130n与栅极150重叠。
第一连接部130a和第二连接部130b可以通过由半导体材料制成的有源层130的选择性导体化形成。例如，有源层130可以通过使用栅极150作为掩模的掺杂来选择性地导体化。因此，可以形成第一连接部130a和第二连接部130b。例如，有源层130可以通过使用掺杂剂的离子掺杂来选择性地导体化。
然而，本公开的一个实施例不限于上述示例，有源层130可以在图案化栅极绝缘层140的过程中被选择性地导体化。例如，有源层130可以在干法蚀刻过程中被选择性地导体化。
第一连接部130a和第二连接部130b具有比沟道部130n的导电性更优异的导电性。因此，第一连接部130a和第二连接部130b中的每一个可以用作布线。
参考图1，金属氧化物层145设置在有源层130上。栅极绝缘层140可以设置在金属氧化物层145上，栅极150可以设置在栅极绝缘层140上。金属氧化物层145可以设置在有源层130与栅极绝缘层140之间以接触有源层130和栅极绝缘层140。
参考图1，金属氧化物层145可以设置在有源层130与栅极150之间。
金属氧化物层145包括金属。金属氧化物层145可以包括与有源层130不同种类的金属。金属氧化物层145可以包括过渡金属。
根据本公开的一个实施例，金属氧化物层145可以包括铝(Al)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铷(Rb)、铯(Cs)、镁(Mg)、钙(Ca)、锶(Sr)、镧(La)或钯(Pd)中的至少一种。特别地，金属氧化物层145可以包括铝(Al)、钛(Ti)和钽(Ta)中的至少一种。
根据本公开的一个实施例，金属氧化物层145可以用于保护有源层130。金属氧化物层145可以覆盖有源层130的至少一部分。
参考图1，金属氧化物层145可以覆盖有源层130的上表面和侧面。根据本公开的一个实施例，有源层130的上表面是指有源层130的在朝向栅极150的方向上的表面，有源层130的下表面是指有源层130的在朝向基板110的方向上的表面。有源层130的侧面是指有源层130的上表面与下表面之间的表面。金属氧化物层145可以与有源层130的上表面和侧面接触以保护有源层130。
除了有源层130的上表面和侧面外，金属氧化物层145还可以覆盖缓冲层120的上部的围绕有源层130的一部分。金属氧化物层145可以被图案化或不被图案化。金属氧化物层145可以被图案化以仅覆盖有源层130和有源层130的外围区域。此外，金属氧化物层145可以设置在基板110上的整个表面上。
根据本公开的一个实施例，金属氧化物层145可以用来补充栅极绝缘层140的绝缘特性。因此，金属氧化物层145可以称为栅极绝缘层140的内部GI层。在这种情况下，GI表示栅极绝缘层140。
金属氧化物层145可以具有非常薄的厚度以保护有源层130并且同时不损害有源层130的导电特性。例如，金属氧化物层145可以具有1nm至3nm的厚度。根据本公开的一个实施例，金属氧化物层145可以在有源层130的沟道部130n上具有1nm至3nm的厚度。
根据本公开的一个实施例，有源层130上方的整个区域中的金属氧化物层145可以具有1nm至3nm的厚度。此外，金属氧化物层145可以在基板110上方的整个区域中具有1nm至3nm的厚度。
根据本公开的一个实施例，具有1nm至3nm厚度的金属氧化物层145可以通过原子层沉积(ALD)工艺或等离子体增强型化学气相沉积(PECVD)方法形成。金属氧化物层145可以以通过ALD或PECVD方法沉积金属并被氧化的方式形成。
在一个实施例中，有源层130的侧面可以是倾斜表面。例如，如图1所示，有源层130的宽度可以在从有源层130的下表面到上表面的方向上减小。在这种情况下，金属氧化物层145更易于沉积在有源层130的侧面上。
金属氧化物层145虽然很薄，但可以通过阻挡氢(H)、氧(O2)或水(H2O)从外部流入来保护有源层130。特别地，金属氧化物层145可以防止栅极绝缘层140或另一绝缘层的氢(H)渗透到有源层130中，从而防止氢(H)影响有源层130。金属氧化物层145可以用作阻挡层。
由于金属氧化物层145与栅极绝缘层140一起有效地阻挡氢，因此可以防止导体化渗透深度ΔL不必要地从有源层130的沟道部130n延伸。因此，可以在有源层130和沟道部130n的制造过程中避免工艺误差。因此，沟道部130n不需要设计得比需要的长度更长，即使沟道部130n根据需要设计得较短，薄膜晶体管100也可以保持优异的驱动特性。
根据本公开的一个实施例，可以通过在金属氧化物层145中包括的金属，在有源层130中部分地产生氧空位(oxygen vacancy)。因此，可以通过金属氧化物层145向有源层130的沟道部130n供应载流子，从而可以提高有源层130的迁移率。
此外，可以通过金属氧化物层145中包含的金属将载流子供应给有源层130。因此，可以在对有源层130的选择性导体化(例如，离子掺杂或干法蚀刻)的过程中有效地执行导体化。因此，可以容易地形成第一连接部130a和第二连接部130b。
栅极绝缘层140设置在金属氧化物层145上。栅极绝缘层140可以包括氧化硅、氮化硅和金属类氧化物中的至少一种。栅极绝缘层140可以具有单层结构，或者可以具有多层结构。栅极绝缘层140保护沟道部130n。
参考图1，栅极绝缘层140可以完全覆盖基板110的上部，但是本公开的一个实施例不限于此。栅极绝缘层140可以被图案化(参考图2A和图2B)。
栅极150设置在栅极绝缘层140上。栅极150与有源层130间隔开并且至少部分地与有源层130重叠。栅极150的至少一部分与有源层130的沟道部130n重叠。
栅极150可以包括铝类金属(例如，铝(Al)或铝合金)、银类金属(例如，银(Ag)或银合金)、铜类金属(例如，铜(Cu)或铜合金)、钼类金属(例如，钼(Mo)或钼合金)、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少一种。栅极150可以具有包括至少两个导电层的多层结构，该至少两个导电层分别具有彼此不同的物理特性。
层间绝缘层170设置在栅极150上。层间绝缘层170可以包括氧化硅、氮化硅和例如金属类氧化物的绝缘材料中的至少一种。层间绝缘层170可以具有单层结构或者可以具有多层结构。
源极161和漏极162可以设置在层间绝缘层170上。源极161通过接触孔与有源层接触。漏极162与源极161间隔开并与有源层130接触。此外，源极161可以通过接触孔连接到有源层130下方的遮光层115。
源极161和漏极162可以由导电材料制成。在本公开的一个实施例中，为了方便起见，将源极161和漏极162彼此区分开。因此，源极161和漏极162可以互换。
根据本公开的一个实施例，源极161和漏极162中的至少一个可以通过金属绝缘体半导体(MIS)触点与金属氧化物层145和有源层130接触。
详细地，金属绝缘体半导体(MIS)触点可以形成在源极161、金属氧化物层145和有源层130之间。因此，即使源极161与有源层130之间插设有金属氧化物层145而不相互直接接触，也可以实现源极161与有源层130之间的电连接。
此外，可以在漏极162、金属氧化物层145和有源层130之间形成MIS触点。因此，即使漏极162与有源层130之间插设有金属氧化物层145而不相互直接接触，也可以实现漏极162与有源层130之间的电连接。
然而，本公开的一个实施例不限于上述示例，源极161和漏极162可以与有源层130直接接触。例如，可以在金属氧化物层145中形成接触孔使得源极161和漏极162中的每一个可以与有源层130直接接触。
图2A和图2B分别是示出根据本公开的另一个实施例的薄膜晶体管201和202的横截面图。为了避免重复，将省略对上述已经描述过的元件的描述。
参考图2A，栅极绝缘层140可以被图案化。详细地，栅极绝缘层140可以被图案化为对应于栅极150。
当栅极绝缘层140被图案化时，有源层130可以被选择性地导体化，使得可以形成第一连接部130a和第二连接部130b，本公开的另一个实施例不限于此。有源层130可以通过离子掺杂或本领域中已知的其他方法被选择性地导体化，从而可以形成第一连接部130a和第二连接部130b。
参考图2A，金属氧化物层145可以设置为从有源层130的上表面和侧面延伸到缓冲层120的上部。
参考图2A，源极161可以通过形成在层间绝缘层170和金属氧化物层145中的接触孔与有源层130接触。漏极162可以通过形成在层间绝缘层170和金属氧化物层145中的另一个接触孔与有源层130接触。
参考图2B，可以去除沟道部130n以外的其他区域中金属氧化物层145。金属氧化物层145可以设置在有源层130的沟道部130n与栅极绝缘层145之间。
不同于图2A的薄膜晶体管201，在图2B的薄膜晶体管202中，金属氧化物层145可以不设置在第一连接部130a和第二连接部130b上。在这种情况下，可以更容易导体化第一连接部130a和第二连接部130b。
图3是示出根据本公开另一实施例的薄膜晶体管300的横截面图。
参考图3，有源层130可以包括第一氧化物半导体层131和在第一氧化物半导体层131上的第二氧化物半导体层132。
第一氧化物半导体层131和第二氧化物半导体层132可以包括相同的半导体材料，或者可以分别包括彼此不同的半导体材料。
根据本公开的一个实施例，第一氧化物半导体层131可以用于支撑第二氧化物半导体层132。因此，第一氧化物半导体层131可以被称为支撑层。
第一氧化物半导体层131可以由具有优异稳定性的氧化物半导体材料制成。例如，第一氧化物半导体层131可以包括IGZO(InGaZnO)类氧化物半导体材料[Ga浓度＞In浓度]、GZO(GaZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料和GZTO(GaZnSnO)类氧化物半导体材料中的至少一种。
根据本公开的一个实施例，第二氧化物半导体层132可以具有优异的迁移率特性。第二氧化物半导体层132可以具有比第一氧化物半导体层131更大的迁移率。第二氧化物半导体层132可以用作主沟道层。
第二氧化物半导体层132例如可以包括IGZO(InGaZnO)类氧化物半导体材料、IZO(InZnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体、ITZO(InSnZnO)类氧化物半导体材料、ZnO类氧化物半导体材料、SIZO(SiInZnO)类氧化物半导体材料和ZnON(Zn-氧氮化物)类氧化物半导体材料中的至少一种。
如图3所示，通过堆叠两个半导体层形成有源层130和有源层230的结构将被称为双层结构(bi-layer structure)。图3所示的有源层130的堆叠结构可以应用于本文所述的其他薄膜晶体管，但本发明的又一实施例不限于此。有源层130可以由三个以上的层形成。
图4是示出根据本公开的又一实施例的薄膜晶体管400的横截面图。
参考图4，有源层130还可以包括第三氧化物半导体层133。详细地，根据本公开的又一实施例的薄膜晶体管400的有源层130可以包括在第二氧化物半导体层132上的第三氧化物半导体层133。第三氧化物半导体层133可以用于提高有源层130的界面稳定性。第三氧化物半导体层133可以由具有优异稳定性的氧化物半导体材料制成。
图5是示出根据本公开的又一实施例的薄膜晶体管500的横截面图。
参考图5，金属层155和金属层156可以设置在金属氧化物层145上。更详细地，金属层155和金属层156可以设置在与第一连接部130a和第二连接部130b重叠的金属氧化物层145上。
金属层155和金属层156可以包括与金属氧化物层145相同的金属。此外，金属层155和金属层156可以包括与金属氧化物层145不同种类的金属。
根据本公开的又一实施例，金属层155和金属层156可以与金属氧化物层145一体形成。例如，在基板110的整个表面上形成由金属制成的层之后，该层可以被图案化以形成薄的金属氧化物层145以及比金属氧化物层145厚的金属层155和金属层156。此时，由金属制成的层的下部可以被氧化同时部分地还原有源层130，然后可以变为金属氧化物层。例如，较厚的金属层的下部可以与有源层130接触，然后被氧化同时还原有源层130。因此，下部的金属氧化物层145可以形成为与上部的金属层155和金属层156不同。
金属层155和金属层156可以在形成金属氧化物层145之后通过单独的工艺形成。例如，在形成金属氧化物层145之后，可以使用还原金属形成金属层155和金属层156。
根据本公开的一个实施例，金属层155和金属层156可以具有4nm至50nm的厚度。具有这种厚度的金属层155和金属层156可以用作布线，或者可以用作与源极161和漏极162接触的接触焊盘。
根据本公开的一个实施例，金属层155和金属层156可以具有还原性。金属层155和金属层156可以选择性地还原有源层130。因此，可以选择性地还原有源层130以形成具有接近导体的导电性的第一连接部130a和第二连接部130b。
与金属氧化物层145一样，金属层155和金属层156可以包括铝(Al)、钛(Ti)和钽(Ta)中的至少一种。此外，金属层155和金属层156可以包括选自锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铷(Rb)、铯(Cs)、镁(Mg)、钙(Ca)、锶(Sr)、镧(La)和钯(Pd)中的至少一种金属。
图6是示出根据本公开的又一实施例的薄膜晶体管600的横截面图。
参考图6，栅极绝缘层140可以被图案化。详细地，栅极绝缘层140可以被图案化为对应于栅极150。由于已经描述了栅极绝缘层140的图案化，因此将省略对栅极绝缘层140的图案化的描述以避免重复。
图7是示出根据本公开的又一实施例的薄膜晶体管700的横截面图。
参考图7，有源层130可以包括第一氧化物半导体层131和在第一氧化物半导体层131上的第二氧化物半导体层132。
第一氧化物半导体层131可以由具有优异稳定性的氧化物半导体材料制成。第二氧化物半导体层132可以具有优异的迁移率特性。
图8是示出根据本公开的又一实施例的薄膜晶体管800的横截面图。
参考图8，有源层130可以包括在第二氧化物半导体层132上的第三氧化物半导体层133。
第三氧化物半导体层133可以用于提高有源层130的界面稳定性。第三氧化物半导体层133可以由具有优异稳定性的氧化物半导体材料制成。
在下文中，将详细描述包括上述薄膜晶体管100、201、202、300、400、500、600、700和800的显示设备。
图9是根据本发明的另一实施例的显示设备900的示意图。
如图10所示，显示设备900包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310中，像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P来显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)供应的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新排列采样的数据并将重新排列的数字图像数据RGB供应给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst以及栅极时钟GCLK。此外，栅极控制信号GCS中可以包括用于控制移位寄存器的控制信号。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE以及极性控制信号POL。
数据驱动器330向显示面板310的数据线DL供应数据电压。详细地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压并将该数据电压供应给数据线DL。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340发送的起始信号和栅极时钟在一帧内将栅极脉冲按顺序供应给栅极线GL。在这种情况下，一帧是指通过显示面板310输出一个图像的时间段。栅极脉冲具有可以使设置在像素P中的开关元件(薄膜晶体管)导通的导通电压。
此外，移位寄存器350在一帧的另一时段(在该时段内不供应栅极脉冲)将能够使开关元件截止的栅极截止信号供应给栅极线GL。以下，将栅极脉冲和栅极截止信号统称为扫描信号SS或Scan。
根据本公开的一个实施例，栅极驱动器320可以被封装在显示面板310上。这样，栅极驱动器320被直接封装在显示面板310上的结构将被称为面板内栅极(GIP)结构。
图10是示出图9的任意一个像素P的电路图。图11是示出图10的像素P的平面图。图12是沿图11的线I-I’截取的横截面图。
图10的电路图是对于包括有机发光二极管(OLED)作为显示元件710的显示设备900的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图10的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。
第一薄膜晶体管TR1连接到栅极线GL和数据线DL，并被通过栅极线GL供应的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1被栅极驱动器320被栅极线GL施加的扫描信号SS导通时，通过数据线DL供应的数据电压Vdata被供应给与显示元件710连接的第二薄膜晶体管TR2的栅极。数据电压Vdata被充入形成在第二薄膜晶体管TR2的栅极与源极之间的第一电容器C1。
根据数据电压Vdata控制通过第二薄膜晶体管TR2供应给作为显示元件710的有机发光二极管(OLED)的电流的大小，由此可以控制从显示元件710发出的光的灰度级。
参考图11和图12，第一薄膜晶体管TR1、第二薄膜晶体管TR2和存储电容器Cst设置在基板110上。
上述薄膜晶体管100、201、202、300、400、500、600、700和800的薄膜晶体管TFT可以应用于显示设备900的第一薄膜晶体管TR1和第二薄膜晶体管TR2中的至少一个。
基板110可以由玻璃或塑料制成。具有柔性特性的塑料，例如聚酰亚胺(PI)可以用作基板110。
在基板110上设置遮光层115。
遮光层115可以具有遮光特性。遮光层可以屏蔽从外部入射的光以保护有源层A2。
缓冲层120设置在遮光层115上。缓冲层120由绝缘材料制成，并且保护有源层A1和A2免受外部水分或氧气影响。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在缓冲层120上。例如，有源层A1和A2中的每一个可以包括氧化物半导体材料。
金属氧化物层145设置在有源层A1和A2上。金属氧化物层145可以包括铝(Al)、钛(Ti)和钽(Ta)中的至少一种。
根据本公开的又一实施例，金属氧化物层145可以用于保护有源层130。
金属氧化物层145可以覆盖有源层130的上表面和侧面。金属氧化物层145可以用于补充栅极绝缘层140。
金属氧化物层145可以延伸到缓冲层120的上部以及有源层130的上部和侧面。金属氧化物层145可以被图案化或不被图案化。
栅极绝缘层140设置在金属氧化物层145上。
栅极G1和栅极G2以及栅极线GL设置在栅极绝缘层140上。第一薄膜晶体管TR1的栅极G1可以与栅极线GL一体形成并且具有从栅极线GL延伸的结构。
第一薄膜晶体管TR1的漏极D1可以设置在栅极绝缘层140上。第一薄膜晶体管TR1的漏极D1可以通过第二接触孔H2连接到第一薄膜晶体管TR1的有源层Al。
第一薄膜晶体管TR1的漏极D1可以由与栅极G1和栅极G2的材料相同的材料形成。
第一电容器电极CE1设置在栅极绝缘层140上。第一电容器电极CE1可以与第一薄膜晶体管TR1的漏极D1一体形成。第一薄膜晶体管TR1的漏极D1可以延伸以成为第一电容器电极CE1。
第一电容器电极CE1可以与第二薄膜晶体管TR2的栅极G2一体形成。第一电容器电极CE1可以延伸以成为第二薄膜晶体管TR2的栅极G2。
根据本公开的又一实施例，第一薄膜晶体管TR1的漏极D1、第一电容器电极CE1和第二薄膜晶体管TR2的栅极G2可以一体形成。
层间绝缘层170设置在栅极G1和栅极G2、第一薄膜晶体管TR1的漏极D1和第一电容器电极CE1上。层间绝缘层170可以具有单层结构或者可以具有多层结构。
数据线DL、驱动电源线PL、源极S1和源极S2、第二薄膜晶体管TR2的漏极D2和第二电容器电极CE2可以设置在层间绝缘层170上。
第一薄膜晶体管TR1的源极S1可以与数据线DL一体形成。数据线DL的一部分可以延伸以成为第一薄膜晶体管TR1的源极S1。
第一薄膜晶体管TR1的源极S1可以通过第一接触孔H1连接到第一薄膜晶体管TR1的有源层A1。
第二薄膜晶体管TR2的漏极D2可以与驱动电源线PL一体。驱动电源线PL的一部分可以延伸以成为第二薄膜晶体管TR2的漏极D2。
第二薄膜晶体管TR2的漏极D2可以通过第六接触孔H6连接到第二薄膜晶体管TR2的有源层A2。
第二薄膜晶体管TR2的源极S2可以通过第五接触孔H5连接到第二薄膜晶体管TR2的有源层A2。
第二薄膜晶体管TR2的源极S2可以延伸以形成第二电容器电极CE2。第二薄膜晶体管TR2的源极S2可以与第二电容器电极CE2一体形成。
第二薄膜晶体管TR2的源极S2可以通过第四接触孔h4连接到第二薄膜晶体管TR2下方的遮光层115。在这种情况下，与施加到第二薄膜晶体管TR2的源极S2的电压相同的电压可以施加到遮光层115。
与第二薄膜晶体管TR2的源极S2连接的遮光层115可以用作电容器电极。
根据本公开的又一实施例，存储电容器Cst由彼此重叠的第一电容器电极CE1和第二电容器电极CE2形成。此外，彼此重叠的第一电容器电极CE1和遮光层115可以形成另外的电容器。
平坦化层175设置在数据线DL、驱动电源线PL、源极S1和源极S2、第二薄膜晶体管TR2的漏极D2和第二电容器电极CE2上。
平坦化层175使第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部平坦化，并保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在平坦化层175上。显示元件710的第一电极711可以通过形成在平坦化层175中的第三接触孔H3连接到第二薄膜晶体管TR2的源极S2。
在第一电极711的边缘处设置堤层750。堤层750限定显示元件710的发光区域。
有机发光层712设置在第一电极711上，第二电极713设置在有机发光层712上。因此，完成了显示元件710。图12中所示的显示元件710是有机发光二极管OLED。因此，根据本公开的一个实施例的显示设备100是有机发光显示设备。
图13是示出根据本公开的另一实施例的显示设备的任意一个像素的电路图。
图13是示出有机发光显示设备的像素P的等效电路图。
图13中所示的显示设备1000的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置有用于向像素驱动电路PDC供应信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被供应给数据线DL，扫描信号SS被供应给栅极线GL，用于驱动像素的驱动电压Vdd被供应给驱动电源线PL，基准电压Vref被供应给基准线RL，感测控制信号SCS被供应给感测控制线SCL。
例如，像素驱动电路PDC包括：与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)；用于根据通过第一薄膜晶体管TR1传输的数据电压Vdata控制输出到显示元件710的电流的大小的第二薄膜晶体管TR2(驱动晶体管)；以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(基准晶体管)。
第一薄膜晶体管TR1被供应给栅极线GL的扫描信号SS导通，以将供应给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅极。
存储器Cst位于第二薄膜晶体管TR2的栅极与显示元件710之间。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2与显示元件710之间的第一节点n1以及基准线RL，因此被感测控制信号SCS导通或截止并且在感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极连接的第二节点n2与第一薄膜晶体管TR1连接。存储电容器Cst形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL供应的数据电压Vdata被供应给第二薄膜晶体管TR2的栅极G2。数据电压Vdata被充入形成在第二薄膜晶体管TR2的栅极与源极之间的存储电容器Cst中。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2供应给显示元件710，从而从显示元件710输出光。
图14是示出根据本公开的又一实施例的显示设备1100的像素的电路图。
图14中所示的显示设备1100的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置有用于向像素驱动电路PDC供应驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图13的像素P相比，图14的像素P还包括发光控制线EL。发光控制信号EM被供应给发光控制线EL。
此外，与图13的像素驱动电路PDC相比，图14的像素驱动电路PDC还包括第四薄膜晶体管TR4，第四薄膜晶体管TR4是用于控制第二薄膜晶体管TR2的发光时序的发光控制晶体管。
存储电容器Cst位于第二薄膜晶体管TR2的栅极与显示元件710之间。
第一薄膜晶体管TR1被供应给栅极线GL的扫描信号SS导通，以将供应给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅极。
第三薄膜晶体管TR3连接到基准线RL并从而被感测控制信号SCS导通或截止，并且在感测时段内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传输到第二薄膜晶体管TR2或屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流被供应给第二薄膜晶体管TR2，从而从显示元件710输出光。
根据本公开的又一实施例的像素驱动电路PDC可以形成为除了上述结构之外的各种结构。例如，像素驱动电路PDC可以包括五个以上的薄膜晶体管。
图15是示出根据本公开的又一实施例的显示设备1200的像素P的电路图。
图15的显示设备1200是液晶显示设备。
图15中所示的显示设备1200的像素P包括像素驱动电路PDC以及与像素驱动电路PDC连接的液晶电容器Clc。液晶电容器Clc对应于显示元件。
像素驱动电路PDC包括与栅极线GL和数据线DL连接的薄膜晶体管TR以及连接在薄膜晶体管TR与公共电极372之间的存储电容器Cst。液晶电容器Clc在薄膜晶体管TR与公共电极372之间与存储电容器Cst并联连接。
液晶电容器Clc对通过薄膜晶体管TR供应给像素电极371的数据信号与供应给公共电极372的公共电压Vcom之间的差值电压进行充电，并通过根据充电电压驱动液晶来控制光透射量。存储电容器Cst稳定地维持充入液晶电容器Clc中的电压。
图1至图8中所示的薄膜晶体管100、201、202、300、400、500、700和800中的至少一个可以应用于根据本公开的又一实施例的显示设备1200的薄膜晶体管TR。
根据本公开，可以获得以下有利效果。
根据本公开的一个实施例，由于在有源层的表面上设置具有较薄厚度的金属氧化物层，可以有效地保护有源层，从而薄膜晶体管可以具有优异的稳定性。
根据本公开的一个实施例，由于在有源层的表面上设置具有较薄厚度的金属氧化物层，可以提高薄膜晶体管的稳定性，从而可以减少质量偏差。因此，薄膜晶体管可以具有均匀的质量。
此外，根据本公开的一个实施例，金属氧化物层可以用于防止栅极绝缘层或其他绝缘层的氢影响有源层。详细地，金属氧化物层可以用作阻挡层。由于金属氧化物层阻挡氢，可以防止导体化渗透深度ΔL延伸到有源层的沟道部。因此，在设计沟道部时可以避免工艺误差，并且即使沟道部的长度设计得较短，薄膜晶体管也可以保持优异的驱动特性。
由于可以通过金属氧化物层中包含的金属在有源层中部分地产生氧空位，所以可以产生载流子被供应给有源层的效果。因此，可以提高有源层的迁移率。
根据本公开的一个实施例的显示设备包括如上所述的具有优异稳定性和优异质量均匀性的薄膜晶体管，从而具有优异的显示质量和显示质量的均匀性。
对于本领域的技术人员来说显而易见的是，如上所述的本公开不受如上所述的实施例和附图限制，在不脱离本发明的精神或范围的情况下，可以对本公开进行各种替换、修改和变化。因此，本发明的范围由所附权利要求书限定，并且由权利要求书的含义、范围和等同概念导出的所有变化或修改旨在落入本公开的范围内。

Claims (15)

1.一种薄膜晶体管，包括：
基板；
在所述基板上的有源层；
所述有源层上的金属氧化物层；
所述金属氧化物层上的栅极绝缘层；以及
所述栅极绝缘层上的栅极，
其中，所述金属氧化层设置于所述有源层与所述栅极绝缘层之间并且与所述有源层和所述栅极绝缘层接触，
其中，所述有源层包括沟道部、第一连接部以及第二连接部，所述金属氧化物层设置在所述有源层的所述沟道部上。
2.根据权利要求1所述的薄膜晶体管，其中，所述金属氧化物层具有1nm至3nm的厚度。
3.根据权利要求1所述的薄膜晶体管，其中，所述金属氧化物层包括铝(Al)、钛(Ti)、钽(Ta)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铷(Rb)、铯(Cs)、镁(Mg)、钙(Ca)、锶(Sr)、镧(La)和钯(Pd)中的至少一种。
4.根据权利要求1所述的薄膜晶体管，其中，所述金属氧化物层覆盖所述有源层的整个上表面。
5.根据权利要求1所述的薄膜晶体管，其中，所述金属氧化物层覆盖所述有源层的上表面和侧面。
6.根据权利要求5所述的薄膜晶体管，其中，所述金属氧化物层覆盖所述基板的上表面的围绕所述有源层的一部分。
7.根据权利要求5所述的薄膜晶体管，其中，所述有源层的宽度在从所述有源层的下表面到所述上表面的方向上减小，并且所述有源层的所述侧面是倾斜侧面。
8.根据权利要求1所述的薄膜晶体管，还包括：
与所述有源层电连接的源极；以及
与所述源极间隔开并与所述有源层电连接的漏极，
其中，所述源极和所述漏极中的至少一个通过金属绝缘体半导体触点与所述金属氧化物层和所述有源层接触。
9.根据权利要求1所述的薄膜晶体管，还包括源极和漏极，所述源极和所述漏极彼此间隔开并且与所述有源层电连接，
其中，所述源极和所述漏极中的至少一个通过形成在所述金属氧化物层中的接触孔与所述有源层接触。
10.根据权利要求6所述的薄膜晶体管，还包括设置在与所述第一连接部和所述第二连接部重叠的金属氧化物层上的金属层。
11.根据权利要求10所述的薄膜晶体管，其中，所述金属层具有4nm至50nm的厚度。
12.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括金属氧化物半导体材料。
13.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括：
第一氧化物半导体层；以及
在所述第一氧化物半导体层上的第二氧化物半导体层，
其中，所述第二氧化物半导体层具有比所述第一氧化物半导体层大的迁移率。
14.根据权利要求13所述的薄膜晶体管，其中，所述有源层还包括在所述第二氧化物半导体层上的第三氧化物半导体层。
15.一种显示设备，包括根据权利要求1至14中的任一项所述的薄膜晶体管。
CN202211075103.5A 2021-09-03 2022-09-02 薄膜晶体管及包括其的显示设备 Pending CN115763569A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0117935 2021-09-03
KR20210117935 2021-09-03
KR10-2021-0194209 2021-12-31
KR1020210194209A KR20230034840A (ko) 2021-09-03 2021-12-31 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN115763569A true CN115763569A (zh) 2023-03-07

Family

ID=85349568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211075103.5A Pending CN115763569A (zh) 2021-09-03 2022-09-02 薄膜晶体管及包括其的显示设备

Country Status (2)

Country Link
US (1) US20230072208A1 (zh)
CN (1) CN115763569A (zh)

Also Published As

Publication number Publication date
US20230072208A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
KR102619290B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230067042A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
US20230081823A1 (en) Thin film transistor substrate and display device comprising the same
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
CN115472629A (zh) 薄膜晶体管基板及包含该薄膜晶体管基板的显示装置
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
CN114664947A (zh) 薄膜晶体管和包含该薄膜晶体管的显示设备
CN115763569A (zh) 薄膜晶体管及包括其的显示设备
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
EP4394887A1 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
KR20230056907A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230034838A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230052098A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115763570A (zh) 薄膜晶体管、其制造方法以及包含其的显示装置
CN118173608A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230034845A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2024092955A (ja) 薄膜トランジスタ及びそれを含む表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination